JPH09172306A - マイクロ波回路 - Google Patents
マイクロ波回路Info
- Publication number
- JPH09172306A JPH09172306A JP33172195A JP33172195A JPH09172306A JP H09172306 A JPH09172306 A JP H09172306A JP 33172195 A JP33172195 A JP 33172195A JP 33172195 A JP33172195 A JP 33172195A JP H09172306 A JPH09172306 A JP H09172306A
- Authority
- JP
- Japan
- Prior art keywords
- microwave circuit
- dielectric resonator
- substrate
- support base
- central conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 支持台を介して誘電体共振器を半導体基板に
固定した従来のマイクロ波回路は、支持台の厚み方向の
距離が増大し、誘電体共振器と中心導体との間の結合強
度が低下するという問題がある。 【解決手段】 接地導体１、半導体基板２及び中心導体
３によりマイクロストリップ線路が構成される。支持台
６は、誘電体共振器４からはみ出した部分を有し、その
一部に中心導体３が形成されている。支持台６には中心
導体３の近傍に誘電体共振器４が接着剤等により固定さ
れている。これにより、無負荷Ｑ値の劣化を抑制するこ
とを目的として誘電体共振器４を接地導体１から遠ざけ
るために支持台６の高さを高くしても、支持台６上に誘
電体共振器４と中心導体３の両方を乗せるようにしてい
るため、誘電体共振器４と中心導体３の半導体基板２の
表面に垂直な方向の距離が増大することはない。
固定した従来のマイクロ波回路は、支持台の厚み方向の
距離が増大し、誘電体共振器と中心導体との間の結合強
度が低下するという問題がある。 【解決手段】 接地導体１、半導体基板２及び中心導体
３によりマイクロストリップ線路が構成される。支持台
６は、誘電体共振器４からはみ出した部分を有し、その
一部に中心導体３が形成されている。支持台６には中心
導体３の近傍に誘電体共振器４が接着剤等により固定さ
れている。これにより、無負荷Ｑ値の劣化を抑制するこ
とを目的として誘電体共振器４を接地導体１から遠ざけ
るために支持台６の高さを高くしても、支持台６上に誘
電体共振器４と中心導体３の両方を乗せるようにしてい
るため、誘電体共振器４と中心導体３の半導体基板２の
表面に垂直な方向の距離が増大することはない。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロ波回路に係
り、特に誘電体共振器を用いた誘電体共振発振器（ＤＲ
Ｏ）やフィルタなどのマイクロ波回路に関する。
り、特に誘電体共振器を用いた誘電体共振発振器（ＤＲ
Ｏ）やフィルタなどのマイクロ波回路に関する。
【０００２】
【従来の技術】従来の誘電体共振器を用いたマイクロ波
回路について図面を参照して説明する。図１０（ａ）は
従来の誘電体共振器を用いたマイクロ波回路の第１の例
を示す斜視図、図１０（ｂ）は図１０（ａ）のＡ−Ａ’
線に沿う断面図である。
回路について図面を参照して説明する。図１０（ａ）は
従来の誘電体共振器を用いたマイクロ波回路の第１の例
を示す斜視図、図１０（ｂ）は図１０（ａ）のＡ−Ａ’
線に沿う断面図である。
【０００３】図１０（ａ）及び（ｂ）に示すように、こ
の従来のマイクロ波回路は、裏面に接地導体１を備えた
半導体基板２の表面にマイクロストリップ線路の中心導
体３が形成され、かつ、中心導体３の近傍に誘電体共振
器４が接着剤等で固定された構成である。
の従来のマイクロ波回路は、裏面に接地導体１を備えた
半導体基板２の表面にマイクロストリップ線路の中心導
体３が形成され、かつ、中心導体３の近傍に誘電体共振
器４が接着剤等で固定された構成である。
【０００４】図１１（ａ）は従来の誘電体共振器を用い
たマイクロ波回路の第２の例を示す斜視図、図１１
（ｂ）は図１１（ａ）のＡ−Ａ’線に沿う断面図であ
る。
たマイクロ波回路の第２の例を示す斜視図、図１１
（ｂ）は図１１（ａ）のＡ−Ａ’線に沿う断面図であ
る。
【０００５】図１１（ａ）及び（ｂ）に示すように、こ
の従来のマイクロ波回路は、裏面に接地導体１を備えた
半導体基板２の表面にマイクロストリップ線路の中心導
体３が形成され、かつ、中心導体３の近傍に支持台５を
介して誘電体共振器４が接着剤等で固定された構成であ
る。
の従来のマイクロ波回路は、裏面に接地導体１を備えた
半導体基板２の表面にマイクロストリップ線路の中心導
体３が形成され、かつ、中心導体３の近傍に支持台５を
介して誘電体共振器４が接着剤等で固定された構成であ
る。
【０００６】支持台５は通常、石英ガラスなどを材料と
して成型により形成されたもので、あらかじめ誘電体共
振器４の裏面に接着材で取り付けられる。また、支持台
５の別の例としては、特開平７−３８３１１号公報に記
載されているような、絶縁材料からなる厚膜体を半導体
基板２上に印刷形成したものでもよく、誘電体共振器４
はこの厚膜体上に接着剤により固着される。
して成型により形成されたもので、あらかじめ誘電体共
振器４の裏面に接着材で取り付けられる。また、支持台
５の別の例としては、特開平７−３８３１１号公報に記
載されているような、絶縁材料からなる厚膜体を半導体
基板２上に印刷形成したものでもよく、誘電体共振器４
はこの厚膜体上に接着剤により固着される。
【０００７】
【発明が解決しようとする課題】図１０に示した従来の
マイクロ波回路の第１の例では、半導体基板２上に誘電
体共振器４を直接配置する構成であるため、誘電体共振
器４と接地導体１との距離が小さく、接地導体１の導体
損失に起因した共振系の無負荷Ｑ値の低下が大きくなる
という問題がある。
マイクロ波回路の第１の例では、半導体基板２上に誘電
体共振器４を直接配置する構成であるため、誘電体共振
器４と接地導体１との距離が小さく、接地導体１の導体
損失に起因した共振系の無負荷Ｑ値の低下が大きくなる
という問題がある。
【０００８】半導体基板２の厚みを大きくすることによ
り無負荷Ｑ値の低下は抑制できるが、同じマイクロスト
リップ線路の特性インピーダンスを得るためには中心導
体３の幅を大きくする必要が生じチップ面積の増大につ
ながる。さらに能動素子を集積化したモノリシック集積
回路の場合には、半導体基板厚の増大は放熱性の悪化や
バイアホール径の増大につながる。従って、半導体基板
２の厚みを自由に大きくすることはできない。
り無負荷Ｑ値の低下は抑制できるが、同じマイクロスト
リップ線路の特性インピーダンスを得るためには中心導
体３の幅を大きくする必要が生じチップ面積の増大につ
ながる。さらに能動素子を集積化したモノリシック集積
回路の場合には、半導体基板厚の増大は放熱性の悪化や
バイアホール径の増大につながる。従って、半導体基板
２の厚みを自由に大きくすることはできない。
【０００９】一方、図１１に示した従来のマイクロ波回
路の第２の例では、支持台５を介して誘電体共振器４を
固定する構成とすることにより、半導体基板２の厚みを
増大させること無く、誘電体共振器４と接地導体１の距
離を大きくすることができ、接地導体１の導体損失に起
因した無負荷Ｑ値の低下を抑制できる。
路の第２の例では、支持台５を介して誘電体共振器４を
固定する構成とすることにより、半導体基板２の厚みを
増大させること無く、誘電体共振器４と接地導体１の距
離を大きくすることができ、接地導体１の導体損失に起
因した無負荷Ｑ値の低下を抑制できる。
【００１０】しかし、誘電体共振器４と中心導体３の半
導体基板２表面に垂直な方向の距離（支持台５の厚み方
向の距離）が増大し、誘電体共振器４と中心導体３との
間の結合強度が低下するという問題がある。
導体基板２表面に垂直な方向の距離（支持台５の厚み方
向の距離）が増大し、誘電体共振器４と中心導体３との
間の結合強度が低下するという問題がある。
【００１１】本発明は以上の点に鑑みなされたもので、
基板厚を厚くすることなく無負荷Ｑ値を増大し得るマイ
クロ波回路を提供することを目的とする。
基板厚を厚くすることなく無負荷Ｑ値を増大し得るマイ
クロ波回路を提供することを目的とする。
【００１２】また、本発明の他の目的は、誘電体共振器
と中心導体との結合強度の低下を抑制し得るマイクロ波
回路を提供することにある。
と中心導体との結合強度の低下を抑制し得るマイクロ波
回路を提供することにある。
【００１３】更に、本発明の他の目的は、共振器の位置
ずれによる特性ばらつきを抑制し得るマイクロ波回路を
提供することにある。
ずれによる特性ばらつきを抑制し得るマイクロ波回路を
提供することにある。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の請求項１に係るマイクロ波回路は、マイク
ロストリップ線路に誘電体共振器を磁気的に結合させた
マイクロ波回路において、マイクロストリップ線路の一
部を構成する基板の表面に、支持台を介して誘電体共振
器を固定し、かつ、マイクロストリップ線路の一部を構
成する中心導体を前記支持台及び前記基板のそれぞれの
表面に形成したものである。
め、本発明の請求項１に係るマイクロ波回路は、マイク
ロストリップ線路に誘電体共振器を磁気的に結合させた
マイクロ波回路において、マイクロストリップ線路の一
部を構成する基板の表面に、支持台を介して誘電体共振
器を固定し、かつ、マイクロストリップ線路の一部を構
成する中心導体を前記支持台及び前記基板のそれぞれの
表面に形成したものである。
【００１５】この発明では、支持台の上に誘電体共振器
を固定すると共にマイクロストリップ線路の中心導体を
支持台上に形成するようにしたため、基板厚を増大させ
ることなく、しかも誘電体共振器と中心導体の基板表面
に垂直な方向の距離を増大させることなく、誘電体共振
器を接地導体から遠ざけることができる。
を固定すると共にマイクロストリップ線路の中心導体を
支持台上に形成するようにしたため、基板厚を増大させ
ることなく、しかも誘電体共振器と中心導体の基板表面
に垂直な方向の距離を増大させることなく、誘電体共振
器を接地導体から遠ざけることができる。
【００１６】また、上記の目的達成のため、本発明の請
求項２、３に係るマイクロ波回路は、請求項１に係るマ
イクロ波回路の支持台を、基板をエッチングすることに
より、あるいは基板上に堆積した絶縁膜により形成する
ことを特徴としている。
求項２、３に係るマイクロ波回路は、請求項１に係るマ
イクロ波回路の支持台を、基板をエッチングすることに
より、あるいは基板上に堆積した絶縁膜により形成する
ことを特徴としている。
【００１７】また、本発明の請求項４に係るマイクロ波
回路は、請求項１に係るマイクロ波回路における中心導
体を、トランジスタに接続してモノリシック集積回路化
されていることを特徴とする。
回路は、請求項１に係るマイクロ波回路における中心導
体を、トランジスタに接続してモノリシック集積回路化
されていることを特徴とする。
【００１８】また、本発明の請求項５に係るマイクロ波
回路は、請求項１に係るマイクロ波回路における支持台
が形成されている基板を、少なくとも中心導体に接続さ
れた帰還用線路と、キャパシタが表面に形成された絶縁
性基板とし、中心導体がトランジスタチップに接続線を
介して接続されてハイブリッド集積回路化されているこ
とを特徴とする。
回路は、請求項１に係るマイクロ波回路における支持台
が形成されている基板を、少なくとも中心導体に接続さ
れた帰還用線路と、キャパシタが表面に形成された絶縁
性基板とし、中心導体がトランジスタチップに接続線を
介して接続されてハイブリッド集積回路化されているこ
とを特徴とする。
【００１９】更に、本発明の請求項６に係るマイクロ波
回路は、請求項１に係るマイクロ波回路における支持台
を、誘電体共振器との接合部分の一部が空洞部分とされ
ていることを特徴とする。この発明では、支持台を形成
する支持台の−部が誘電損失の小さい空気あるいは真空
とされる。
回路は、請求項１に係るマイクロ波回路における支持台
を、誘電体共振器との接合部分の一部が空洞部分とされ
ていることを特徴とする。この発明では、支持台を形成
する支持台の−部が誘電損失の小さい空気あるいは真空
とされる。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
施の形態を説明する。
【００２１】図１（ａ）は本発明の一実施の形態のマイ
クロ波回路の斜視図、同図（ｂ）は同図（ａ）のＡ−
Ａ’線に沿う断面図である。この実施の形態のマイクロ
波回路は、図１（ａ）及び（ｂ）に示すように、接地導
体１と、接地導体１が裏面に形成された半導体基板２
と、中心導体３と、中心導体３の近傍に配置された円柱
状の誘電体共振器４と、支持台６から成る。
クロ波回路の斜視図、同図（ｂ）は同図（ａ）のＡ−
Ａ’線に沿う断面図である。この実施の形態のマイクロ
波回路は、図１（ａ）及び（ｂ）に示すように、接地導
体１と、接地導体１が裏面に形成された半導体基板２
と、中心導体３と、中心導体３の近傍に配置された円柱
状の誘電体共振器４と、支持台６から成る。
【００２２】接地導体１、半導体基板２及び中心導体３
によりマイクロストリップ線路が構成される。支持台６
は、誘電体共振器４からはみ出した部分を有し、その一
部に中心導体３が形成されている。支持台６には中心導
体３の近傍に誘電体共振器４が接着剤等により固定され
ている。
によりマイクロストリップ線路が構成される。支持台６
は、誘電体共振器４からはみ出した部分を有し、その一
部に中心導体３が形成されている。支持台６には中心導
体３の近傍に誘電体共振器４が接着剤等により固定され
ている。
【００２３】このように、この実施の形態のマイクロ波
回路では、無負荷Ｑ値の劣化を抑制することを目的とし
て誘電体共振器４を接地導体１から遠ざけるために支持
台６の高さを高くしても、支持台６上に誘電体共振器４
と中心導体３の両方を乗せるようにしているため、誘電
体共振器４と中心導体３の半導体基板２の表面に垂直な
方向の距離が増大することはない。従って、半導体基板
２の基板厚を厚くしなくとも、しかも支持台６の高さを
高くしても結合強度の低下を抑制することができる。
回路では、無負荷Ｑ値の劣化を抑制することを目的とし
て誘電体共振器４を接地導体１から遠ざけるために支持
台６の高さを高くしても、支持台６上に誘電体共振器４
と中心導体３の両方を乗せるようにしているため、誘電
体共振器４と中心導体３の半導体基板２の表面に垂直な
方向の距離が増大することはない。従って、半導体基板
２の基板厚を厚くしなくとも、しかも支持台６の高さを
高くしても結合強度の低下を抑制することができる。
【００２４】次に、図１のマイクロ波回路の製造方法の
一実施の形態の製造工程について図２（ａ）〜（ｄ）と
共に説明する。この製造方法は、支持台６を半導体基板
で形成した点に特徴がある。まず、図２（ａ）に示すよ
うに半導体基板２のエッチングにより、図１の支持台６
に相当する支持台６ａを形成する。次に図２（ｂ）に示
すように、中心導体３を支持台６ａ上に形成する。続い
て、必要であれば研磨等により基板厚を調整した後、図
２（ｃ）に示すように半導体基板２の裏面に接地導体１
を形成する。最後に図２（ｄ）に示すように誘電体共振
器４を支持台６ａ上で、かつ、中心導体３の近傍に接着
剤等により固定する。
一実施の形態の製造工程について図２（ａ）〜（ｄ）と
共に説明する。この製造方法は、支持台６を半導体基板
で形成した点に特徴がある。まず、図２（ａ）に示すよ
うに半導体基板２のエッチングにより、図１の支持台６
に相当する支持台６ａを形成する。次に図２（ｂ）に示
すように、中心導体３を支持台６ａ上に形成する。続い
て、必要であれば研磨等により基板厚を調整した後、図
２（ｃ）に示すように半導体基板２の裏面に接地導体１
を形成する。最後に図２（ｄ）に示すように誘電体共振
器４を支持台６ａ上で、かつ、中心導体３の近傍に接着
剤等により固定する。
【００２５】次に、図１のマイクロ波回路の製造方法の
他の実施の形態の製造工程について図３（ａ）〜（ｄ）
と共に説明する。この製造方法は、支持台６を絶縁膜で
形成した点に特徴がある。まず、図３（ａ）に示すよう
に半導体基板２上に低損失の絶縁膜７を堆積する。次に
図３（ｂ）に示すように絶縁膜７をエッチングすること
により、絶縁膜７からなる支持台６ｂ（図１の支持台６
に相当する）を形成する。次に図３（ｃ）に示すように
支持台６ｂ上に中心導体３を形成する。続いて、必要で
あれば研磨等により基板厚を調整した後、図３（ｄ）に
示すように半導体基板２の裏面に接地導体１を形成す
る。最後に図３（ｅ）に示すように、支持台６ｂ上で、
かつ、中心導体３の近傍に誘電体共振器４を固定する。
他の実施の形態の製造工程について図３（ａ）〜（ｄ）
と共に説明する。この製造方法は、支持台６を絶縁膜で
形成した点に特徴がある。まず、図３（ａ）に示すよう
に半導体基板２上に低損失の絶縁膜７を堆積する。次に
図３（ｂ）に示すように絶縁膜７をエッチングすること
により、絶縁膜７からなる支持台６ｂ（図１の支持台６
に相当する）を形成する。次に図３（ｃ）に示すように
支持台６ｂ上に中心導体３を形成する。続いて、必要で
あれば研磨等により基板厚を調整した後、図３（ｄ）に
示すように半導体基板２の裏面に接地導体１を形成す
る。最後に図３（ｅ）に示すように、支持台６ｂ上で、
かつ、中心導体３の近傍に誘電体共振器４を固定する。
【００２６】図２、図３どちらの製造方法の場合にも、
モノリシック集積回の場合には、図２及び図３に示した
工程の間にトランジスタや受動素子の製造工程が挿入さ
れる。
モノリシック集積回の場合には、図２及び図３に示した
工程の間にトランジスタや受動素子の製造工程が挿入さ
れる。
【００２７】図４は本発明のマイクロ波回路をＭＭＩＣ
（Microwave Monolithic Integrated Circuit）誘電体
共振発振器（ＤＲＯ）に適用した場合の一例の平面図を
示す。図４に示すＤＲＯは、裏面に接地導体を有する半
導体基板２、中心導体３、支持台６、誘電体共振器４、
バイアホール１０、抵抗体１１、ＭＩＭキャパシタ１
２、バイアスパッド１３、出力パッド１４、整合用オー
プンスタブ１５、帰還用線路１６、１／４波長線路１
７、ゲート電極１８、ドレイン電極１９、ソース電極２
０、活性層２１から構成される。
（Microwave Monolithic Integrated Circuit）誘電体
共振発振器（ＤＲＯ）に適用した場合の一例の平面図を
示す。図４に示すＤＲＯは、裏面に接地導体を有する半
導体基板２、中心導体３、支持台６、誘電体共振器４、
バイアホール１０、抵抗体１１、ＭＩＭキャパシタ１
２、バイアスパッド１３、出力パッド１４、整合用オー
プンスタブ１５、帰還用線路１６、１／４波長線路１
７、ゲート電極１８、ドレイン電極１９、ソース電極２
０、活性層２１から構成される。
【００２８】ゲート電極１８、ドレイン電極１９、ソー
ス電極２０及び活性層２１により電界効果トランジスタ
（ＦＥＴ）が構成される。中心導体３の一端はゲート電
極１８に接続され、他端は抵抗体１１に接続されてい
る。また、ドレイン電極１９はＭＩＭキャパシタ１２を
介して帰還用線路１６により中心導体３に接続されてい
る。
ス電極２０及び活性層２１により電界効果トランジスタ
（ＦＥＴ）が構成される。中心導体３の一端はゲート電
極１８に接続され、他端は抵抗体１１に接続されてい
る。また、ドレイン電極１９はＭＩＭキャパシタ１２を
介して帰還用線路１６により中心導体３に接続されてい
る。
【００２９】このＤＲＯは、帰還用線路１６により帰還
をかけ、負性抵抗を発生させる並列帰還型の発振回路で
ある。大きな無負荷Ｑ値と適当な値の温度係数を有する
誘電体共振器４を装荷することにより、位相雑音が小さ
く、高い温度安定性を有する発振回路を実現できる。バ
イアスパッド１３からＦＥＴのゲート電極１８及びドレ
イン電極１９に直流電圧が印加される。抵抗体１１は寄
生発振防止のために、ＭＩＭキャパシタ１２は直流電流
阻止のために付加されている。
をかけ、負性抵抗を発生させる並列帰還型の発振回路で
ある。大きな無負荷Ｑ値と適当な値の温度係数を有する
誘電体共振器４を装荷することにより、位相雑音が小さ
く、高い温度安定性を有する発振回路を実現できる。バ
イアスパッド１３からＦＥＴのゲート電極１８及びドレ
イン電極１９に直流電圧が印加される。抵抗体１１は寄
生発振防止のために、ＭＩＭキャパシタ１２は直流電流
阻止のために付加されている。
【００３０】図５は本発明のマイクロ波回路をＨＩＣ
（Hybrid Integrated Circuit）誘電体共振発振器（Ｄ
ＲＯ）に適用した場合の一例の平面図を示す。同図に示
すように、このＤＲＯは、中心導体３、誘電体共振器
４、支持台６、抵抗体１１、ＭＩＭキャパシタ１２、出
力パッド１４、整合用オープンスタブ１５、帰還用線路
１６、１／４波長線路１７が形成された絶縁性基板２２
と、ゲート電極１８、ドレイン電極１９、ソース電極２
０、活性層２１を有するＦＥＴチップ２５と、チップコ
ンデンサ２４とが金属ブロック２３上に固定されること
により構成され、それぞれが金線２６により電気的に接
続されている。
（Hybrid Integrated Circuit）誘電体共振発振器（Ｄ
ＲＯ）に適用した場合の一例の平面図を示す。同図に示
すように、このＤＲＯは、中心導体３、誘電体共振器
４、支持台６、抵抗体１１、ＭＩＭキャパシタ１２、出
力パッド１４、整合用オープンスタブ１５、帰還用線路
１６、１／４波長線路１７が形成された絶縁性基板２２
と、ゲート電極１８、ドレイン電極１９、ソース電極２
０、活性層２１を有するＦＥＴチップ２５と、チップコ
ンデンサ２４とが金属ブロック２３上に固定されること
により構成され、それぞれが金線２６により電気的に接
続されている。
【００３１】図６は本発明のマイクロ波回路を調整ビス
を有するシールドケースに実装した場合の一実施の形態
を示す断面図である。本発明のマイクロ波回路のように
誘電体共振器４を用いた回路のチップは通常、図６に示
したような調整ビス２７を有するシールドケース２８に
実装して用いられる。
を有するシールドケースに実装した場合の一実施の形態
を示す断面図である。本発明のマイクロ波回路のように
誘電体共振器４を用いた回路のチップは通常、図６に示
したような調整ビス２７を有するシールドケース２８に
実装して用いられる。
【００３２】図７（ａ）は本発明になるマイクロ波回路
の他の実施の形態を示す断面図、同図（ｂ）はその平面
図を示す。この実施の形態のマイクロ波回路において
は、支持台５の一部に空洞部分２９を形成している。空
洞部分２９は、図２（ａ）に示した製造工程におけるエ
ッチングで、支持台６の形成時に形成できる。この場合
は、支持台６を形成する支持台の一部が空洞部分２９に
より誘電損失の小さい空気あるいは真空とされる。
の他の実施の形態を示す断面図、同図（ｂ）はその平面
図を示す。この実施の形態のマイクロ波回路において
は、支持台５の一部に空洞部分２９を形成している。空
洞部分２９は、図２（ａ）に示した製造工程におけるエ
ッチングで、支持台６の形成時に形成できる。この場合
は、支持台６を形成する支持台の一部が空洞部分２９に
より誘電損失の小さい空気あるいは真空とされる。
【００３３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００３４】図１（ａ）の斜視図及び同図（ｂ）の断面
図に示す本発明のマイクロ波回路では、２０μｍ厚の金
から成る接地導体１、４０μｍ厚のＧａＡｓから成る半
導体基板２、２μｍ厚で３０μｍ幅の金から成る中心導
体３、半径６５０μｍ、高さ５５０μｍの円柱型のＢａ
（Ｍｇ，Ｔａ）Ｏ3から成る誘電体共振器４、及び１０
μｍ厚のＧａＡｓから成る支持台６から構成される。
図に示す本発明のマイクロ波回路では、２０μｍ厚の金
から成る接地導体１、４０μｍ厚のＧａＡｓから成る半
導体基板２、２μｍ厚で３０μｍ幅の金から成る中心導
体３、半径６５０μｍ、高さ５５０μｍの円柱型のＢａ
（Ｍｇ，Ｔａ）Ｏ3から成る誘電体共振器４、及び１０
μｍ厚のＧａＡｓから成る支持台６から構成される。
【００３５】本発明のマイクロ波回路における支持台６
を半導体基板で形成する場合の製造工程では、まず図２
（ａ〉に示すように６００μｍ厚のＧａＡｓから成る半
導体基板２の表面に、硫酸系エッチャント等を用いたエ
ッチングにより１０μｍ厚の支持台６ａを形成する。こ
の際、支持台６ａのパターニングにフォトレジストを用
いたリソグラフィー技術を用いる。
を半導体基板で形成する場合の製造工程では、まず図２
（ａ〉に示すように６００μｍ厚のＧａＡｓから成る半
導体基板２の表面に、硫酸系エッチャント等を用いたエ
ッチングにより１０μｍ厚の支持台６ａを形成する。こ
の際、支持台６ａのパターニングにフォトレジストを用
いたリソグラフィー技術を用いる。
【００３６】次に図２（ｂ）に示すように、２μｍ厚の
金から成る中心導体３を支持台６ａ上に形成する。この
工程は例えば、Ｔｉ／Ｐｔ／Ａｕなどから成る０．５μ
ｍ程度の金属薄膜をスパッタにより形成する工程と、中
心導体３のパターニングの為のリソグラフィー工程と、
中心導体３となる金をメッキする工程と、フォトレジス
トを有機溶剤により除去する工程と、金属薄膜をミリン
グにより除去する工程から構成される。
金から成る中心導体３を支持台６ａ上に形成する。この
工程は例えば、Ｔｉ／Ｐｔ／Ａｕなどから成る０．５μ
ｍ程度の金属薄膜をスパッタにより形成する工程と、中
心導体３のパターニングの為のリソグラフィー工程と、
中心導体３となる金をメッキする工程と、フォトレジス
トを有機溶剤により除去する工程と、金属薄膜をミリン
グにより除去する工程から構成される。
【００３７】その後研磨とエッチングにより基板厚を４
０μｍとし、図２（ｃ）に示すようにメッキにより２０
μｍ厚の金から成る接地導体１を、半導体基板２の裏面
にメッキ等により形成する。
０μｍとし、図２（ｃ）に示すようにメッキにより２０
μｍ厚の金から成る接地導体１を、半導体基板２の裏面
にメッキ等により形成する。
【００３８】最後に図２（ｄ）に示すように誘電体共振
器４を接着剤等により支持台６ａ上に固定する。
器４を接着剤等により支持台６ａ上に固定する。
【００３９】次に、本発明のマイクロ波回路において、
支持台６を絶縁膜で形成する製造工程では、まず、図３
（ａ）に示すように半導体基板２上にＳｉＯ2などから
成る絶縁膜７をプラズマＣＶＤ法などにより５μｍ程度
堆積する。
支持台６を絶縁膜で形成する製造工程では、まず、図３
（ａ）に示すように半導体基板２上にＳｉＯ2などから
成る絶縁膜７をプラズマＣＶＤ法などにより５μｍ程度
堆積する。
【００４０】次に、図３（ｂ）に示すようにバッファド
弗酸等をエッチャントとしたエッチングにより絶縁膜７
から成る支持台６ｂを形成する。この際、支持台６ｂの
パターニングにフォトレジストを用いたリソグラフイー
技術を用いる。
弗酸等をエッチャントとしたエッチングにより絶縁膜７
から成る支持台６ｂを形成する。この際、支持台６ｂの
パターニングにフォトレジストを用いたリソグラフイー
技術を用いる。
【００４１】次に、図３（ｃ）に示すように、２μｍ厚
の金から成る中心導体３を支持台６ｂ上に形成する。こ
の工程は例えば、Ｔｉ／Ｐｔ／Ａｕなどから成る０．５
μｍ程度の金属薄膜をスパッタにより形成する工程と、
中心導体のパターニングの為のリソグラフイー工程と、
中心導体となる金をメッキする工程と、フォトレジスト
を有機溶剤により除去する工程と、金属薄膜をミリング
により除去する工程から構成される。
の金から成る中心導体３を支持台６ｂ上に形成する。こ
の工程は例えば、Ｔｉ／Ｐｔ／Ａｕなどから成る０．５
μｍ程度の金属薄膜をスパッタにより形成する工程と、
中心導体のパターニングの為のリソグラフイー工程と、
中心導体となる金をメッキする工程と、フォトレジスト
を有機溶剤により除去する工程と、金属薄膜をミリング
により除去する工程から構成される。
【００４２】その後研磨とエッチングにより基板厚も４
０μｍとし、図３（ｄ）に示すようにメッキにより２０
μｍ厚の金から成る接地導体１を、半導体基板２の裏面
にメッキ等により形成する。
０μｍとし、図３（ｄ）に示すようにメッキにより２０
μｍ厚の金から成る接地導体１を、半導体基板２の裏面
にメッキ等により形成する。
【００４３】最後に図３（ｅ）に示すように誘電体共振
器４を接着剤等により支持台６ｂ上に固定する。
器４を接着剤等により支持台６ｂ上に固定する。
【００４４】図２、図３どちらの製造方法の場合にも、
モノリシック集積回路の場合には、図２、図３に示した
工程の間にトランジスタや受動素子の製造工程が挿入さ
れる。
モノリシック集積回路の場合には、図２、図３に示した
工程の間にトランジスタや受動素子の製造工程が挿入さ
れる。
【００４５】次に、図４に示した本発明のマイクロ波回
路をＭＭＩＣ誘電体共振発振器（ＤＲＯ）に適用した場
合の実施例について説明する。裏面に２０μｍ厚の金か
ら成る接地導体を有し４０μｍ厚のＧａＡｓから成る半
導体基板２、２μｍ厚で３０μｍ幅の金から成る中心導
体３、１０μｍ厚のＧａＡｓから成る支持台６、半径６
５０μｍ、高さ５５０μｍの円柱型のＢａ（Ｍｇ，Ｔ
ａ）Ｏ3から成る誘電体共振器４、３０μｍ角のバイア
ホール１０、エピタキシャル層とＡｕ／Ｇｅ／Ｎｉ／Ａ
ｕオーミック金属から成る抵抗体１１、ＳｉＮｘを誘電
膜に用いたＭＩＭキャパシタ１２、バイアスパッド１
３、出力パッド１４、整合用オープンスタブ１５、帰還
用線路１６、１／４波長線路１７、Ｔｉ／Ａｌから成る
ゲート電極１８、Ａｕ／Ｇｅ／Ｎｉ／Ａｕオーミック金
属から成るドレイン電極１９及びソース電極２０、活性
層２１から構成される。
路をＭＭＩＣ誘電体共振発振器（ＤＲＯ）に適用した場
合の実施例について説明する。裏面に２０μｍ厚の金か
ら成る接地導体を有し４０μｍ厚のＧａＡｓから成る半
導体基板２、２μｍ厚で３０μｍ幅の金から成る中心導
体３、１０μｍ厚のＧａＡｓから成る支持台６、半径６
５０μｍ、高さ５５０μｍの円柱型のＢａ（Ｍｇ，Ｔ
ａ）Ｏ3から成る誘電体共振器４、３０μｍ角のバイア
ホール１０、エピタキシャル層とＡｕ／Ｇｅ／Ｎｉ／Ａ
ｕオーミック金属から成る抵抗体１１、ＳｉＮｘを誘電
膜に用いたＭＩＭキャパシタ１２、バイアスパッド１
３、出力パッド１４、整合用オープンスタブ１５、帰還
用線路１６、１／４波長線路１７、Ｔｉ／Ａｌから成る
ゲート電極１８、Ａｕ／Ｇｅ／Ｎｉ／Ａｕオーミック金
属から成るドレイン電極１９及びソース電極２０、活性
層２１から構成される。
【００４６】次に、図５に示した本発明のマイクロ波回
路をＨＩＣ誘電体共振発振器（ＤＲＯ）に適用した場合
の実施例について説明する。このＤＲＯは、中心導体
３、支持台６、誘電体共振器４、抵抗体１１、ＭＩＭキ
ャパシタ１２、出力パッド１３、整合用オープンスタブ
１５、帰還用線路１３、１／４波長線路１７が形成され
た１００μｍ厚のアルミナから成る絶縁性基板２２と、
ゲート電極１８、ドレイン電極１９、ソース電極２０、
活性層２１を有するＦＥＴチップ２５と、チップコンデ
ンサ２４とが、５ｍｍ厚の銅表面に金をメッキした金属
ブロック２３上に固定されることにより構成され、それ
ぞれが直径１０μｍ程度の金線２６を数本用いて電気的
に接続されている。支持台６は、アルミナから成る絶縁
性基板２２のエッチングにより形成されている。
路をＨＩＣ誘電体共振発振器（ＤＲＯ）に適用した場合
の実施例について説明する。このＤＲＯは、中心導体
３、支持台６、誘電体共振器４、抵抗体１１、ＭＩＭキ
ャパシタ１２、出力パッド１３、整合用オープンスタブ
１５、帰還用線路１３、１／４波長線路１７が形成され
た１００μｍ厚のアルミナから成る絶縁性基板２２と、
ゲート電極１８、ドレイン電極１９、ソース電極２０、
活性層２１を有するＦＥＴチップ２５と、チップコンデ
ンサ２４とが、５ｍｍ厚の銅表面に金をメッキした金属
ブロック２３上に固定されることにより構成され、それ
ぞれが直径１０μｍ程度の金線２６を数本用いて電気的
に接続されている。支持台６は、アルミナから成る絶縁
性基板２２のエッチングにより形成されている。
【００４７】次に、図６に示した本発明のマイクロ波回
路を調整ビスを有するシールドケースに実装した実施の
形態の実施例について説明する。本発明のマイクロ波回
路のように誘電体共振器を用いた回路のチップは通常、
図６に示したような調整ビス２７を有するシールドケー
ス２８に実装して用いられる。シールドケース２８は、
５ｍｍ厚の銅表面に金をメッキした金属により成り、密
閉構造としている。調整ビス２７は、ネジ式で上下可動
の構造としている。
路を調整ビスを有するシールドケースに実装した実施の
形態の実施例について説明する。本発明のマイクロ波回
路のように誘電体共振器を用いた回路のチップは通常、
図６に示したような調整ビス２７を有するシールドケー
ス２８に実装して用いられる。シールドケース２８は、
５ｍｍ厚の銅表面に金をメッキした金属により成り、密
閉構造としている。調整ビス２７は、ネジ式で上下可動
の構造としている。
【００４８】次に、図７に示した本発明のマイクロ波回
路の実施例について説明する。このマイクロ波回路の寸
法、材料等は図１に示したマイクロ波回路と同じであ
る。ただし、支持台６の一部に半径５００μｍ、深さは
支持台高さと同じ空洞部分２９が形成されている。この
空洞部分２９は、図２（ａ）に示した製造工程における
支持台６ａのパターニングを変更することにより形成で
きる。
路の実施例について説明する。このマイクロ波回路の寸
法、材料等は図１に示したマイクロ波回路と同じであ
る。ただし、支持台６の一部に半径５００μｍ、深さは
支持台高さと同じ空洞部分２９が形成されている。この
空洞部分２９は、図２（ａ）に示した製造工程における
支持台６ａのパターニングを変更することにより形成で
きる。
【００４９】図８はマイクロ波回路の一実施の形態の無
負荷Ｑ値の支持台高さ依存性を計算により求めたグラフ
である。図１０に示した従来のマイクロ波回路のように
誘電体共振器４を基板２上に直接配置した場合は支持台
高さが０に相当する。図８からわかるように、支持台高
さを増大することにより無負荷Ｑ値は増大する。この点
で、本発明のマイクロ波回路及び図１１に示した従来の
マイクロ波回路は、いずれも支持台を有しているから支
持台を有しない図１０に示した従来のマイクロ波回路に
対して有利である。
負荷Ｑ値の支持台高さ依存性を計算により求めたグラフ
である。図１０に示した従来のマイクロ波回路のように
誘電体共振器４を基板２上に直接配置した場合は支持台
高さが０に相当する。図８からわかるように、支持台高
さを増大することにより無負荷Ｑ値は増大する。この点
で、本発明のマイクロ波回路及び図１１に示した従来の
マイクロ波回路は、いずれも支持台を有しているから支
持台を有しない図１０に示した従来のマイクロ波回路に
対して有利である。
【００５０】図９は本発明のマイクロ波回路の一実施の
形態と図１１に示した従来のマイクロ波回路の外部Ｑ値
の支持台高さ依存性を計算により求めたグラフである。
外部Ｑ値は、マイクロストリップ線路と誘電体共振器の
結合の強度を表し、外部Ｑ値が小さい程結合強度が大き
い。
形態と図１１に示した従来のマイクロ波回路の外部Ｑ値
の支持台高さ依存性を計算により求めたグラフである。
外部Ｑ値は、マイクロストリップ線路と誘電体共振器の
結合の強度を表し、外部Ｑ値が小さい程結合強度が大き
い。
【００５１】実線Ｉは中心導体３を支持台６上に形成し
た本発明の一実施の形態のマイクロ波回路における外部
Ｑ値と支持台高さとの特性を示し、点線ＩＩは中心導体
３を基板２上に形成した図１１に示した従来のマイクロ
波回路における外部Ｑ値と支持台高さとの特性を示す。
た本発明の一実施の形態のマイクロ波回路における外部
Ｑ値と支持台高さとの特性を示し、点線ＩＩは中心導体
３を基板２上に形成した図１１に示した従来のマイクロ
波回路における外部Ｑ値と支持台高さとの特性を示す。
【００５２】図９に示すように、支持台高さの増大に従
い、従来のマイクロ波回路の外部Ｑ値が増大するのに対
し、本発明の一実施の形態のマイクロ波回路における外
部Ｑ値は減少している。すなわち、支持台高さの増大に
従い、従来のマイクロ波回路の結合強度は減少し、本発
明のマイクロ波回路の結合強度は増大している。これ
は、図１に示した本発明の実施の形態では、支持台６上
に誘電体共振器４と中心導体３の両方を乗せることによ
り、支持台６の高さを高くしても誘電体共振器４と中心
導体３の半導体基板２の表面に垂直な方向の距離を増大
させることなく、誘電体共振器４を接地導体１から遠ざ
けることができるためである。
い、従来のマイクロ波回路の外部Ｑ値が増大するのに対
し、本発明の一実施の形態のマイクロ波回路における外
部Ｑ値は減少している。すなわち、支持台高さの増大に
従い、従来のマイクロ波回路の結合強度は減少し、本発
明のマイクロ波回路の結合強度は増大している。これ
は、図１に示した本発明の実施の形態では、支持台６上
に誘電体共振器４と中心導体３の両方を乗せることによ
り、支持台６の高さを高くしても誘電体共振器４と中心
導体３の半導体基板２の表面に垂直な方向の距離を増大
させることなく、誘電体共振器４を接地導体１から遠ざ
けることができるためである。
【００５３】なお、本発明は以上の実施の形態に限定さ
れるものではなく、例えば支持台６の幅は、誘電体共振
器４の幅よりも狭くてもよい。
れるものではなく、例えば支持台６の幅は、誘電体共振
器４の幅よりも狭くてもよい。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
支持台上に誘電体共振器と中心導体の両方を乗せること
により、基板厚を増大させることなく、しかも誘電体共
振器と中心導体の半導体基板表面に垂直な方向の距離を
増大させることなく、誘電体共振器を接地導体から遠ざ
けることができるため、基板厚の増大と結合強度の低下
を同時に回避しながら無負荷Ｑ値の劣化を抑制できる。
支持台上に誘電体共振器と中心導体の両方を乗せること
により、基板厚を増大させることなく、しかも誘電体共
振器と中心導体の半導体基板表面に垂直な方向の距離を
増大させることなく、誘電体共振器を接地導体から遠ざ
けることができるため、基板厚の増大と結合強度の低下
を同時に回避しながら無負荷Ｑ値の劣化を抑制できる。
【００５５】また、本発明によれば、支持台を形成する
支持台の−部が誘電損失の小さい空気あるいは真空とさ
れるため、支持台の誘電損失に起因する無負荷Ｑ値の劣
化を抑制できる。
支持台の−部が誘電損失の小さい空気あるいは真空とさ
れるため、支持台の誘電損失に起因する無負荷Ｑ値の劣
化を抑制できる。
【図１】本発明のマイクロ波回路の一実施の形態の斜視
図及び断面図である。
図及び断面図である。
【図２】図１のマイクロ波回路の製造工程の一例を説明
する断面図である。
する断面図である。
【図３】図１のマイクロ波回路の製造工程の他の例を説
明する断面図である。
明する断面図である。
【図４】本発明のマイクロ波回路をＭＭＩＣの誘電体共
振発振器に適用した一例の平面図である。
振発振器に適用した一例の平面図である。
【図５】本発明のマイクロ波回路をＨＩＣの誘電体共振
発振器に適用した一例の平面図である。
発振器に適用した一例の平面図である。
【図６】本発明のマイクロ波回路の実装方法を示す断面
図である。
図である。
【図７】本発明のマイクロ波回路の他の実施の形態の断
面図及び平面図である。
面図及び平面図である。
【図８】無負荷Ｑ値の支持台高さ依存性を示すグラフで
ある。
ある。
【図９】外部Ｑ値の支持台高さ依存性を本発明のマイク
ロ波回路と従来のマイクロ波回路とを対比して示すグラ
フである。
ロ波回路と従来のマイクロ波回路とを対比して示すグラ
フである。
【図１０】従来のマイクロ波回路の一例の斜視図及び断
面図である。
面図である。
【図１１】従来のマイクロ波回路の他の例の斜視図及び
断面図である。
断面図である。
１ 接地導体 ２ 半導体基板 ３ 中心導体 ４ 誘電体共振器 ６、６ａ、６ｂ 支持台 ７ 絶縁膜 １２ ＭＩＭキャパシタ １５ 整合用オープンスタブ １６ 帰還用線路 １７ １／４波長線路 １８ ゲート電極 １９ ドレイン電極 ２０ ソース電極 ２１ 活性層 ２２ 絶縁性基板 ２３ 金属ブロック ２４ チップコンデンサ ２５ ＦＥＴチップ ２６ 金線 ２７ 調整ビス ２８ シールドケース ２９ 空洞部分
Claims (6)
- 【請求項１】 マイクロストリップ線路に誘電体共振器
を磁気的に結合させたマイクロ波回路において、 前記マイクロストリップ線路の一部を構成する基板の表
面に、支持台を介して前記誘電体共振器を固定し、か
つ、前記マイクロストリップ線路の一部を構成する中心
導体を前記支持台及び前記基板のそれぞれの表面に形成
したことを特徴とするマイクロ波回路。 - 【請求項２】 前記支持台は、前記基板のエッチングに
より形成されていることを特徴とする請求項１記載のマ
イクロ波回路。 - 【請求項３】 前記支持台は、前記基板上に堆積された
絶縁膜により形成されていることを特徴とする請求項１
記載のマイクロ波回路。 - 【請求項４】 前記中心導体は、トランジスタに接続さ
れてモノリシック集積回路化されていることを特徴とす
る請求項１記載のマイクロ波回路。 - 【請求項５】 前記支持台が形成されている基板は、少
なくとも前記中心導体に接続された帰還用線路と、キャ
パシタが表面に形成された絶縁性基板であり、前記中心
導体がトランジスタチップに接続線を介して接続されて
ハイブリッド集積回路化されていることを特徴とする請
求項１記載のマイクロ波回路。 - 【請求項６】 前記支持台は、前記誘電体共振器との接
合部分の一部が空洞部分とされていることを特徴とする
請求項１乃至３のうちいずれか一項記載のマイクロ波回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7331721A JP2856701B2 (ja) | 1995-12-20 | 1995-12-20 | マイクロ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7331721A JP2856701B2 (ja) | 1995-12-20 | 1995-12-20 | マイクロ波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172306A true JPH09172306A (ja) | 1997-06-30 |
| JP2856701B2 JP2856701B2 (ja) | 1999-02-10 |
Family
ID=18246859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7331721A Expired - Fee Related JP2856701B2 (ja) | 1995-12-20 | 1995-12-20 | マイクロ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856701B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1317015A2 (en) * | 2001-11-28 | 2003-06-04 | Alps Electric Co., Ltd. | Dielectric resonance device with stabilized electric performance |
| WO2003098737A1 (en) * | 2002-05-15 | 2003-11-27 | Antenova Limited | Improvements relating to attaching dielectric resonator antennas to microstrip lines |
| US6906603B2 (en) | 2002-06-18 | 2005-06-14 | Alps Electric Co., Ltd. | High-frequency module for commonality of circuit board |
| US7161535B2 (en) | 2002-08-14 | 2007-01-09 | Antenova Ltd. | Electrically small dielectric antenna with wide bandwidth |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS625701A (ja) * | 1985-07-01 | 1987-01-12 | Murata Mfg Co Ltd | マイクロ波フイルタ |
| JPH04252603A (ja) * | 1991-01-29 | 1992-09-08 | Nec Corp | 誘電体共振装置 |
| JPH06276019A (ja) * | 1993-03-18 | 1994-09-30 | Nec Corp | モノリシックマイクロ波発振器 |
-
1995
- 1995-12-20 JP JP7331721A patent/JP2856701B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS625701A (ja) * | 1985-07-01 | 1987-01-12 | Murata Mfg Co Ltd | マイクロ波フイルタ |
| JPH04252603A (ja) * | 1991-01-29 | 1992-09-08 | Nec Corp | 誘電体共振装置 |
| JPH06276019A (ja) * | 1993-03-18 | 1994-09-30 | Nec Corp | モノリシックマイクロ波発振器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1317015A2 (en) * | 2001-11-28 | 2003-06-04 | Alps Electric Co., Ltd. | Dielectric resonance device with stabilized electric performance |
| EP1317015A3 (en) * | 2001-11-28 | 2003-10-01 | Alps Electric Co., Ltd. | Dielectric resonance device with stabilized electric performance |
| WO2003098737A1 (en) * | 2002-05-15 | 2003-11-27 | Antenova Limited | Improvements relating to attaching dielectric resonator antennas to microstrip lines |
| US7183975B2 (en) | 2002-05-15 | 2007-02-27 | Antenova Ltd. | Attaching antenna structures to electrical feed structures |
| US6906603B2 (en) | 2002-06-18 | 2005-06-14 | Alps Electric Co., Ltd. | High-frequency module for commonality of circuit board |
| US7161535B2 (en) | 2002-08-14 | 2007-01-09 | Antenova Ltd. | Electrically small dielectric antenna with wide bandwidth |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2856701B2 (ja) | 1999-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184493B2 (ja) | 電子装置の製造方法 | |
| US5063177A (en) | Method of packaging microwave semiconductor components and integrated circuits | |
| US6710681B2 (en) | Thin film bulk acoustic resonator (FBAR) and inductor on a monolithic substrate and method of fabricating the same | |
| KR100275094B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0897375A (ja) | マイクロ波集積回路装置及びその製造方法 | |
| JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
| US6675450B1 (en) | Method of manufacturing and mounting electronic devices to limit the effects of parasitics | |
| EP1326283A2 (en) | Schottky gate field effect transistor | |
| JP2003023239A (ja) | 回路基板とその製造方法及び高出力モジュール | |
| US20060197182A1 (en) | High frequency integrated circuits | |
| JP2856701B2 (ja) | マイクロ波回路 | |
| JPH05251582A (ja) | 広帯域マイクロ波集積回路の実装用装置 | |
| JP2007208890A (ja) | 薄膜音叉型屈曲振動子及び電気信号処理素子 | |
| JP2788838B2 (ja) | 高周波集積回路 | |
| JP2800890B2 (ja) | マイクロ波回路 | |
| US6379987B1 (en) | Method of manufacturing a hybrid integrated circuit comprising a semiconductor element and a piezoelectric filter | |
| JP3173593B2 (ja) | マイクロ波共振回路及びマイクロ波発振器 | |
| JPH08222694A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1070040A (ja) | 可変容量コンデンサ及びその製造方法並びにその機械的共振周波数設定方法 | |
| JP3999200B2 (ja) | マイクロメカニックな共振器 | |
| JP2802375B2 (ja) | 電気素子・光素子混載回路の周波数特性伸張法 | |
| JPH0777224B2 (ja) | モノリシック集積回路素子の製造方法 | |
| JP3209268B2 (ja) | 電界効果トランジスタ及びその能動回路 | |
| JP3033704B2 (ja) | マイクロ波回路 | |
| JPH0443416B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101127 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111127 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111127 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |