JPH09172180A - Semiconductor device and liquid crystal display device - Google Patents
Semiconductor device and liquid crystal display deviceInfo
- Publication number
- JPH09172180A JPH09172180A JP33322895A JP33322895A JPH09172180A JP H09172180 A JPH09172180 A JP H09172180A JP 33322895 A JP33322895 A JP 33322895A JP 33322895 A JP33322895 A JP 33322895A JP H09172180 A JPH09172180 A JP H09172180A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- liquid crystal
- film
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子を備え
た液晶表示装置に関し、特に光透過性膜直下の単結晶半
導体基体を他の主面側から除去し、非単結晶半導体素子
と単結晶半導体素子とを同一基体に設けた半導体装置及
び液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device provided with a semiconductor element, and particularly to a non-single crystal semiconductor element and a single crystal by removing a single crystal semiconductor substrate directly under a light transmissive film from another main surface side. The present invention relates to a semiconductor device and a liquid crystal display device in which a semiconductor element is provided on the same base.
【0002】[0002]
【従来の技術】まず、従来技術として液晶表示装置に用
いられる半導体装置について説明する。従来より、アク
ティブマトリックス素子を設けた液晶表示装置は、フラ
ットパネルディスプレイとして、あるいはプロジェクシ
ョンテレビとして商品化されてきた。2. Description of the Related Art First, a conventional semiconductor device used in a liquid crystal display device will be described. Conventionally, a liquid crystal display device provided with an active matrix element has been commercialized as a flat panel display or a projection television.
【0003】図10に従来用いられてきたアクティブマ
トリックス型液晶表示素子の駆動回路の概略的構成図を
示す。図において、301は画素スイッチ、305は液
晶画素、306は透明基板、302はバッファ部、30
3は水平シフトレジスタ部、304は垂直シフトレジス
タ部である。ここで、テレビの映像信号中輝度信号はあ
る帯域に圧縮されて駆動しているバッファ部302に送
られる。次に垂直シフトレジスタ部304によって画素
スイッチ301がONしている期間に水平シフトレジス
タ部303のタイミングに従って、液晶画素305にバ
ッファ部302から輝度信号が転送される。液晶画素3
05は輝度信号に従って透過光量が変化し、各画素毎に
透過率が変化し、別途具備された各色フィルターを介し
て、カラー液晶表示を行なう。FIG. 10 shows a schematic configuration diagram of a drive circuit of an active matrix type liquid crystal display element which has been conventionally used. In the figure, 301 is a pixel switch, 305 is a liquid crystal pixel, 306 is a transparent substrate, 302 is a buffer section, 30
Reference numeral 3 is a horizontal shift register unit, and 304 is a vertical shift register unit. Here, the luminance signal in the video signal of the television is compressed into a certain band and sent to the driving buffer unit 302. Next, the brightness signal is transferred from the buffer unit 302 to the liquid crystal pixels 305 according to the timing of the horizontal shift register unit 303 while the pixel switch 301 is ON by the vertical shift register unit 304. Liquid crystal pixel 3
In 05, the amount of transmitted light changes according to the luminance signal, the transmittance changes for each pixel, and color liquid crystal display is performed through the separately provided color filters.
【0004】ここで、バッファ部302や画素スイッチ
301などの各回路に要求される性能は、高品位テレビ
を念頭に考えるとフレーム周波数60Hz、走査線本数
約1000本、水平走査期間約30μsec(有効走査
期間27μsec)、水平画素約1500個とすると、
テレビ信号は約45MHzの周波数でバッファ部302
に転送されてくる。したがって、各要素回路に要求され
る性能としては、 水平シフトレジスタ部303の駆動能力は45MHz
以上、 垂直シフトレジスタ部304の駆動能力は500kH
z以上、 水平シフトレジスタ部303で駆動され、テレビ信号
をバッファ部302に転送するトランスファスイッチの
駆動能力は45MHz以上、 画素スイッチ301の駆動能力は500kHz以上、 となる。ここで言う駆動能力とは液晶画素305にある
階調数Nを出そうとした場合、液晶の最大または最小の
透過率を与える電圧をVm,V−T(電圧−透過率)曲
線から得られる液晶の閾値電圧をVtとすると、上記期
間に、 Vm−(Vm−Vt)/N [V] ……(1) 以上の電圧が転送されることを意味する。Here, regarding the performance required for each circuit such as the buffer section 302 and the pixel switch 301, in consideration of a high-definition television, the frame frequency is 60 Hz, the number of scanning lines is about 1000, and the horizontal scanning period is about 30 μsec (effective). If the number of horizontal pixels is about 1500, the scanning period is 27 μsec.
The TV signal has a frequency of about 45 MHz and the buffer unit 302
Will be transferred to. Therefore, as the performance required for each element circuit, the driving capacity of the horizontal shift register unit 303 is 45 MHz.
As described above, the driving capacity of the vertical shift register 304 is 500 kHz.
z or more, the transfer switch driven by the horizontal shift register unit 303 and transferring the television signal to the buffer unit 302 has a drive capability of 45 MHz or more, and the pixel switch 301 has a drive capability of 500 kHz or more. The driving capability here means that, when the number of gradations N in the liquid crystal pixel 305 is to be obtained, the voltage that gives the maximum or minimum transmittance of the liquid crystal can be obtained from the Vm, VT (voltage-transmittance) curve. When the threshold voltage of the liquid crystal is Vt, it means that a voltage of Vm- (Vm-Vt) / N [V] (1) or more is transferred during the above period.
【0005】これから明らかなように、画素スイッチ3
01、および垂直シフトレジスタ部304は、比較的駆
動能力が小さくても良いが、水平シフトレジスタ部30
3、およびバッファ部302は高速の駆動を必要とされ
る。このため、現状の液晶表示素子では、画素スイッチ
301や垂直シフトレジスタ部304は、ガラス基板上
に堆積された多結晶シリコンTFTやアモルファスシリ
コンTFTで、液晶とモノリッシックに形成し、その他
の周辺回路は、ICチップを外から実装することで対応
している。多結晶シリコンTFTによって、周辺回路ま
でモノリッシックに形成しようとする試みはなされてい
るが、個々のTFTの駆動能力が小さいため、トランジ
スタサイズを大きくしたり、回路上複雑な工夫が必要で
ある。一方、液晶画像表示装置を用いるVTRカメラ用
ビューファインダーや投射型ディスプレイにとって、そ
の可視光領域において基板が光透過性であることは重要
である。As is apparent from this, the pixel switch 3
01 and the vertical shift register unit 304 may have relatively small driving capability, but the horizontal shift register unit 30
3 and the buffer unit 302 are required to be driven at high speed. Therefore, in the current liquid crystal display element, the pixel switch 301 and the vertical shift register unit 304 are formed of a polycrystalline silicon TFT or an amorphous silicon TFT deposited on a glass substrate in a monolithic manner with the liquid crystal, and other peripheral circuits are This is achieved by mounting the IC chip from the outside. Attempts have been made to form a peripheral circuit in a monolithic manner by using a polycrystalline silicon TFT, but since the driving capability of each TFT is small, it is necessary to increase the transistor size or to make a complicated design in the circuit. On the other hand, for a viewfinder for a VTR camera or a projection type display using a liquid crystal image display device, it is important that the substrate is light transmissive in the visible light region.
【0006】上述したように、高性能な液晶画像表示装
置を実現するためには、高速駆動可能な各回路と、液晶
画素の高性能な、周辺駆動回路が必要となり、それらを
構成する半導体素子が形成される半導体層は、結晶性の
優れた単結晶半導体層を用いることが望ましい。また、
かかる周辺駆動回路は遮光されている必要がある。As described above, in order to realize a high-performance liquid crystal image display device, each circuit capable of high-speed driving and a high-performance peripheral driving circuit for liquid crystal pixels are required. As the semiconductor layer in which is formed, it is desirable to use a single crystal semiconductor layer having excellent crystallinity. Also,
The peripheral drive circuit needs to be shielded from light.
【0007】一方、液晶を信号に応じて配向させる、ア
クティブマトリックス素子は、必ずしも単結晶トランジ
スタで形成する必要はないが、光透過膜上にトランジス
タを形成する必要がある。On the other hand, the active matrix element for orienting the liquid crystal according to the signal does not necessarily have to be formed of a single crystal transistor, but it is necessary to form the transistor on the light transmitting film.
【0008】[0008]
【発明が解決しようとする課題】上述したように、従来
はこれらのトランジスタを形成する光透過性膜の形成
は、単結晶半導体基体の酸化による半導体酸化膜を用い
たり、化学気相堆積(CVD)法や物理気相堆積(PV
D)法による酸化膜を用いていた。このために、半導体
酸化膜では酸化が進行するために酸素を拡散する必要が
あり、光透過性膜の膜厚は酸素拡散の要請から数μm程
度の膜厚しか形成できなかった。As described above, conventionally, the formation of the light-transmitting film forming these transistors uses a semiconductor oxide film formed by oxidation of a single crystal semiconductor substrate, or chemical vapor deposition (CVD). ) Method and physical vapor deposition (PV
An oxide film formed by the method D) was used. For this reason, it is necessary to diffuse oxygen in the semiconductor oxide film in order to proceed with oxidation, and the film thickness of the light transmissive film can be formed only to a film thickness of several μm due to the demand for oxygen diffusion.
【0009】また、堆積膜では膜厚を増加させると膜応
力のため膜にクラックなどが発生してしまい、やはり膜
厚は数μmに限られている。このように形成された半導
体装置や液晶表示装置は、単結晶半導体基体の除去され
た部分の透過性膜の膜厚が薄く、強度も十分でなく、信
頼性も十分満足できなかった。Further, in the deposited film, when the film thickness is increased, cracks and the like occur in the film due to film stress, and the film thickness is also limited to several μm. In the semiconductor device and the liquid crystal display device thus formed, the transparent film in the removed portion of the single crystal semiconductor substrate has a small film thickness, the strength is not sufficient, and the reliability is not sufficiently satisfied.
【0010】さらに、液晶表示装置を構成した際には光
透過性膜と対向する透明基板の間に液晶を封入する。こ
れらの液晶表示装置は通常、表示面を立てて使用する。
このように配置された液晶表示装置を図11に示す。図
において、基体100には不透光性領域1と透光性領域
2とが設けられ、不透光性領域1には単結晶半導体層を
活性領域として含む半導体素子3が設けられ、透光性領
域2上には非単結晶半導体層を活性領域として含む半導
体素子4が設けられている。また液晶表示装置とすべ
く、透光性領域2上に配向膜8を設け、その上に対向基
板として透明電極と配向膜8を有したカバーガラス7を
配置し、中にネマチック液晶5を充填し、まわりを封止
部材6にて封止している。Further, when the liquid crystal display device is constructed, liquid crystal is sealed between the transparent substrate facing the light transmissive film. These liquid crystal display devices are usually used with the display surface upright.
A liquid crystal display device arranged in this way is shown in FIG. In the figure, a light transmissive region 1 and a light transmissive region 2 are provided on a substrate 100, a semiconductor element 3 including a single crystal semiconductor layer as an active region is provided on the light transmissive region 1, and a light transmissive region is provided. A semiconductor element 4 including a non-single crystal semiconductor layer as an active region is provided on the active region 2. Further, in order to obtain a liquid crystal display device, an alignment film 8 is provided on the translucent region 2, a cover glass 7 having a transparent electrode and the alignment film 8 is arranged thereon as a counter substrate, and the nematic liquid crystal 5 is filled therein. Then, the periphery is sealed by the sealing member 6.
【0011】ここで、液晶層5を立てかけた状態で保持
されるため重力の影響で表示面の下部の液晶による圧力
が増加して光透過性膜9が変形し、液晶層5の下部のギ
ャップD2が増加し、逆に上部のギャップD1は減少す
る。このように液晶層の厚さが表示面内で変化すること
により液晶層の透過率や表示色に変化が生じてしまい、
表示装置として不適当な構成であった。Since the liquid crystal layer 5 is held upright, the pressure of the liquid crystal at the bottom of the display surface increases due to the influence of gravity, and the light transmissive film 9 is deformed, resulting in a gap at the bottom of the liquid crystal layer 5. D2 increases and conversely the upper gap D1 decreases. By changing the thickness of the liquid crystal layer in the display surface in this way, the transmittance of the liquid crystal layer and the display color change.
The structure was inappropriate as a display device.
【0012】本発明の目的は、半導体酸化膜を厚くでき
る光透過性膜を形成でき、単結晶半導体基体の除去され
た部分の透過性膜の膜厚が薄くても強度を保ち、液晶層
を立てた状態でもギャップを一定に保てる半導体装置及
びこれを用いた液晶表示装置を提供することにある。An object of the present invention is to form a light transmissive film capable of increasing the thickness of a semiconductor oxide film, maintain the strength even if the film thickness of the transmissive film in the removed portion of the single crystal semiconductor substrate is small, and to improve the liquid crystal layer. It is an object of the present invention to provide a semiconductor device that can keep the gap constant even in an upright state and a liquid crystal display device using the semiconductor device.
【0013】[0013]
【課題を解決するための手段】本発明の半導体装置は、
単結晶半導体基体の一方の主面側に形成された光透過性
膜の別称透光性膜直下の単結晶半導体領域を他方の主面
から除去して作製された基体を用いる半導体装置におい
て、上記透光性膜の少なくとも一部は上記単結晶半導体
基体の一部をエッチングにより形成した単結晶半導体ポ
ーラス層と上記単結晶半導体ポーラス層を酸化すること
で形成したポーラス酸化層からなっている。According to the present invention, there is provided a semiconductor device comprising:
A semiconductor device using a substrate manufactured by removing a single crystal semiconductor region directly below a translucent film of a light transmissive film formed on one main surface side of a single crystal semiconductor substrate from the other main surface, At least a part of the transparent film is composed of a single crystal semiconductor porous layer formed by etching a part of the single crystal semiconductor substrate and a porous oxide layer formed by oxidizing the single crystal semiconductor porous layer.
【0014】さらに上記透光性膜上には非単結晶半導体
素子が形成され、上記基体の残された単結晶半導体領域
には単結晶半導体素子が形成され、上記非単結晶半導体
素子と上記単結晶半導体素子とが電気的に接続されてい
るものである。Further, a non-single-crystal semiconductor element is formed on the translucent film, a single-crystal semiconductor element is formed in the remaining single-crystal semiconductor region of the substrate, and the non-single-crystal semiconductor element and the single-crystal semiconductor element are formed. A crystal semiconductor element is electrically connected.
【0015】また本発明の液晶表示装置は、単結晶半導
体基体の一方の主面側に形成された透光性膜直下の単結
晶半導体領域を他方の主面から除去して作製された基体
を用いる半導体装置において、上記透光性膜の少なくと
も一部は上記単結晶半導体基体の少なくとも一部をエッ
チングにより形成した単結晶半導体ポーラス層と上記単
結晶半導体ポーラス層を酸化することで形成したポーラ
ス酸化層からなっている。Further, the liquid crystal display device of the present invention is a substrate manufactured by removing the single crystal semiconductor region directly below the translucent film formed on one principal surface side of the single crystal semiconductor substrate from the other principal surface. In the semiconductor device to be used, at least a part of the transparent film is a single crystal semiconductor porous layer formed by etching at least a part of the single crystal semiconductor substrate and a porous oxide formed by oxidizing the single crystal semiconductor porous layer. It consists of layers.
【0016】さらに上記透光性膜上にはアクティブマト
リックス素子が形成され、上記基体の残された単結晶半
導体領域には駆動回路素子が形成され、上記アクティブ
マトリックス素子と上記駆動回路素子とが電気的に接続
されているものである。Further, an active matrix element is formed on the translucent film, a drive circuit element is formed in the remaining single crystal semiconductor region of the substrate, and the active matrix element and the drive circuit element are electrically connected. Are connected to each other.
【0017】また、本液晶表示装置は、単結晶半導体基
体に(100)の面を主表面に持つシリコン単結晶基板
を用いたことを特徴とする。主表面を(100)面にす
ることで、エッチングした部分の側壁を(111)面で
形成できる。Further, the present liquid crystal display device is characterized in that a silicon single crystal substrate having a (100) plane as a main surface is used as a single crystal semiconductor substrate. By making the main surface the (100) plane, the side wall of the etched portion can be formed by the (111) plane.
【0018】[0018]
【発明の実施の形態】まず、本発明の原理・原則的な形
成工程などを説明する。本発明は、単結晶半導体基体の
一方の主面側に形成された透光性膜直下の単結晶半導体
領域を他方の主面から除去することで作製される。上記
透光性を有する透光性膜の少なくとも一部は上記単結晶
半導体基体の一部をエッチングし、単結晶半導体ポーラ
ス層を形成して、さらに上記単結晶半導体ポーラス層を
酸化して形成した透光性のあるポーラス酸化層からな
る。上記単結晶半導体ポーラス層はエッチングの時間に
より容易に膜厚が制御でき、数十μmの膜厚の実現も可
能である。BEST MODE FOR CARRYING OUT THE INVENTION First, the principle of the present invention and the principle forming process will be described. The present invention is manufactured by removing the single crystal semiconductor region directly below the translucent film formed on one main surface side of the single crystal semiconductor substrate from the other main surface. At least a part of the light-transmitting light-transmitting film is formed by etching a part of the single crystal semiconductor substrate to form a single crystal semiconductor porous layer and further oxidizing the single crystal semiconductor porous layer. It is composed of a porous oxide layer having translucency. The thickness of the single crystal semiconductor porous layer can be easily controlled by the etching time, and a thickness of several tens of μm can be realized.
【0019】また、半導体層の酸化による酸化膜の形成
や、酸化膜の堆積で問題となる膜厚の増加による内部応
力の増加に対しても、エッチング条件により単結晶半導
体ポーラス層の密度の制御ができるため、上記単結晶半
導体ポーラス層を酸化して形成するポーラス酸化層では
問題とならない。さらに半導体層の酸化による酸化膜の
形成で、問題となる体積増加による段差の形成も、ポー
ラス酸化層では単結晶半導体基体をエッチングして、ポ
ーラス化した単結晶半導体ポーラス層を酸化するため、
ポーラス酸化層の表面は単結晶半導体基体の表面とほぼ
同じ面内に形成され、表面の段差などが形成されず、そ
の後の素子形成や素子間の配線形成に適している。In addition, the density of the single crystal semiconductor porous layer can be controlled by etching conditions against the formation of an oxide film due to the oxidation of the semiconductor layer and the increase of the internal stress due to the increase of the film thickness which is a problem in the deposition of the oxide film. Therefore, a porous oxide layer formed by oxidizing the single crystal semiconductor porous layer is not a problem. Further, even if a step is formed due to an increase in volume due to the formation of an oxide film due to the oxidation of the semiconductor layer, the porous oxide layer etches the single crystal semiconductor substrate to oxidize the porous single crystal semiconductor porous layer.
The surface of the porous oxide layer is formed in substantially the same plane as the surface of the single crystal semiconductor substrate, and no step or the like is formed on the surface, which is suitable for subsequent element formation and wiring formation between elements.
【0020】このように密度などが制御された単結晶半
導体ポーラス層を酸化することにより、膜厚の厚いポー
ラス酸化層も容易に形成することが可能である。By oxidizing the single crystal semiconductor porous layer whose density is controlled as described above, it is possible to easily form a thick porous oxide layer.
【0021】さらに、この基体の透光性膜には単結晶な
みの性能が要求されない半導体素子(例えば、薄膜トラ
ンジスタ)を設け、基体の単結晶半導体領域には単結晶
半導体素子を設けることで、透光性の基体上に形成する
必要のある(単結晶なみの性能が要求されない)半導体
素子と、高性能が要求される半導体素子とを同一基体に
一体化して形成することを可能としたものである。Further, a semiconductor element (for example, a thin film transistor) which does not require the performance of a single crystal is provided on the light-transmitting film of the substrate, and a single crystal semiconductor element is provided in the single crystal semiconductor region of the substrate. A semiconductor element that needs to be formed on an optical substrate (which does not require performance equivalent to a single crystal) and a semiconductor element that requires high performance can be integrally formed on the same substrate. is there.
【0022】本発明によれば、上記のように透光性の基
体上に形成する必要のある半導体素子と、高性能が要求
される半導体素子とを同一基体に一体化して形成できる
ので、各半導体素子同士をそれぞれ別基板に作製してワ
イヤーボンディングなど機械的接続で結線することも要
せず、電気的接続が可能となる(通常の蒸着技術による
Al配線などで結線が可能である)。According to the present invention, the semiconductor element that needs to be formed on the translucent substrate as described above and the semiconductor element that requires high performance can be integrally formed on the same substrate. It is not necessary to fabricate the semiconductor elements on different substrates and connect them by mechanical connection such as wire bonding, and electrical connection is possible (connection can be made by Al wiring by ordinary vapor deposition technology).
【0023】また、本発明は高性能が要求される回路部
を単結晶半導体基体に設けて、単結晶半導体素子で構成
できることから、かかる回路部を非単結晶半導体で構成
した場合に生ずる素子サイズの増大、回路上の複雑な工
夫(一例としてブロック分割駆動)が必要になるなどの
問題は生じず、製造工程が簡潔になる。Further, according to the present invention, a circuit portion requiring high performance can be provided on a single crystal semiconductor substrate and can be constituted by a single crystal semiconductor element. Therefore, the element size generated when such a circuit portion is constituted by a non-single crystal semiconductor is provided. And the complicated design of the circuit (block division drive as an example) does not occur, and the manufacturing process is simplified.
【0024】本発明は、アクティブマトリックス型の液
晶表示装置に好適に用いられる。すなわち、アクティブ
マトリックス型の液晶表示装置は薄膜ダイオード、薄膜
トランジスタなどのアクティブマトリックス素子を透光
性の基体に設け、シフトレジスタなどの駆動回路を単結
晶半導体素子とすることが求められるが、本発明を用い
れば、アクティブマトリックス素子と駆動回路とを同一
基体に一体化して形成できるとともに、ワイヤーボンデ
ィングなどの機械的接続で結線することなしに電気的接
続が可能となる。The present invention is preferably used in an active matrix type liquid crystal display device. That is, an active matrix type liquid crystal display device is required to be provided with an active matrix element such as a thin film diode or a thin film transistor on a translucent substrate and a drive circuit such as a shift register to be a single crystal semiconductor element. If used, the active matrix element and the drive circuit can be integrally formed on the same substrate and can be electrically connected without being connected by mechanical connection such as wire bonding.
【0025】さらに透光性膜の膜厚が厚く形成できるた
め、強度も充分となり信頼性も充分満足するようにでき
る。また透光性膜が十分厚く形成できるため液晶表示装
置として使用するときの液晶層の厚さの変化も防ぐこと
ができる。Further, since the light-transmissive film can be formed thicker, the strength and the reliability can be sufficiently satisfied. Further, since the translucent film can be formed sufficiently thick, it is possible to prevent the thickness of the liquid crystal layer from changing when used as a liquid crystal display device.
【0026】[第1の実施の形態]以下、本発明の実施
の形態について、図面を用いて詳細に説明する。[First Embodiment] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【0027】本発明の半導体装置は、光学素子としての
液晶素子を備えた液晶表示装置や、光学素子として光電
変換素子を備えた光センサ装置などに好適に用いられる
ものである。特に透光性を必要とする光学素子などに好
ましく用いられる半導体素子を形成する基体に特徴があ
る。The semiconductor device of the present invention is preferably used for a liquid crystal display device having a liquid crystal element as an optical element, an optical sensor device having a photoelectric conversion element as an optical element, and the like. In particular, it is characterized by a substrate forming a semiconductor element preferably used for an optical element or the like which requires translucency.
【0028】まず、本発明の理解を容易にするために、
図1を参照しながら本発明による半導体装置について説
明する。図1は本発明の半導体装置の一例として液晶表
示装置を示す模式的な断面図である。図において、10
0は単結晶半導体基体、1は単結晶半導体基体100の
周辺部の不透光性領域、2はその透光性領域、3は単結
晶半導体基体100の領域に生成された半導体素子、4
は非単結晶半導体層領域に生成された半導体素子、5は
液晶材、6は封止部材、7はカバーガラス、8は液晶材
5の配向を促す配向膜、9はNSG(Non-doped Silica
te Glass)の光透過性膜、10は単結晶半導体ポーラス
(Porous:多孔性の)酸化層である。First, in order to facilitate understanding of the present invention,
A semiconductor device according to the present invention will be described with reference to FIG. FIG. 1 is a schematic sectional view showing a liquid crystal display device as an example of the semiconductor device of the present invention. In the figure, 10
Reference numeral 0 is a single crystal semiconductor substrate, 1 is a non-translucent region in the peripheral portion of the single crystal semiconductor substrate 100, 2 is its translucent region, 3 is a semiconductor element formed in the region of the single crystal semiconductor substrate 100, 4
Is a semiconductor element formed in the non-single crystal semiconductor layer region, 5 is a liquid crystal material, 6 is a sealing member, 7 is a cover glass, 8 is an alignment film for promoting the alignment of the liquid crystal material 5, and 9 is NSG (Non-doped Silica).
The transparent film 10 of te glass) is a single crystal semiconductor porous layer.
【0029】図1において、単結晶半導体基体100に
は不透光性領域1と透光性領域2とが設けられている。
そして不透光性領域1には単結晶半導体層を活性領域と
して含む半導体素子3が少なくとも1つ以上設けられて
おり、一方、透光性領域2上には非単結晶半導体層を活
性領域として含む半導体素子4が少なくとも1つ設けら
れている。さらに液晶表示装置とすべく、透光性領域2
上に配向膜8を設け、その上に空隙を設けて対向基板と
して不図示の透明電極と配向膜を有したカバーガラス7
を配置し、中にネマチック液晶5を充填し、まわりを封
止部材6にて封止している。さらにカバーガラス7の外
側に不図示の偏光板で挟んで液晶表示装置を形成する。
ここで本発明に用いられる半導体素子3,4としてはバ
イポーラトランジスタ、MOSトランジスタなどの3端
子素子やダイオードなどの2端子素子が好適に用いられ
る。また、カラー液晶表示装置とする場合、カバーガラ
ス7の内側にブラックマトリクスと共にカラーフィルタ
を形成する。In FIG. 1, the single crystal semiconductor substrate 100 is provided with a non-translucent region 1 and a translucent region 2.
At least one semiconductor element 3 including a single crystal semiconductor layer as an active region is provided in the non-translucent region 1, while a non-single crystal semiconductor layer as an active region is provided on the translucent region 2. At least one including semiconductor element 4 is provided. Further, in order to form a liquid crystal display device, the transparent region 2
A cover glass 7 having an alignment film 8 provided thereon and a void provided thereon and having a transparent electrode and an alignment film (not shown) as a counter substrate.
Are arranged, the nematic liquid crystal 5 is filled therein, and the surroundings are sealed by a sealing member 6. Further, a liquid crystal display device is formed by sandwiching it between polarizing plates (not shown) on the outside of the cover glass 7.
Here, as the semiconductor elements 3 and 4 used in the present invention, a three-terminal element such as a bipolar transistor or a MOS transistor, or a two-terminal element such as a diode is preferably used. In the case of a color liquid crystal display device, a color filter is formed inside the cover glass 7 together with a black matrix.
【0030】そして、不透光性領域1としては単結晶半
導体が好適に用いられ、その厚みを調整するか遮光層を
設けるなどにより容易に不透光性とすることができる。A single crystal semiconductor is preferably used as the non-translucent region 1, and the non-translucent region 1 can be easily made non-transparent by adjusting the thickness or providing a light shielding layer.
【0031】一方、透光性領域2としては絶縁性で薄膜
より変形が少ない厚膜が好ましく用いられている。具体
的には酸化シリコンのポーラス酸化層10とさらにその
上に堆積した酸化シリコンや窒化シリコンの単層あるい
は複層の例えばNSG9である。そして、その上に設け
られる半導体素子4に用いられる非単結晶半導体として
は多結晶(ポリシリコン)、微結晶(マイクロシリコ
ン)、非晶質(アモルファス)などの結晶構造を有する
ものであり、これらは化学気相堆積法(CVD法)や物
理気相堆積法(PVD法)などにより容易に薄膜として
形成できる。On the other hand, as the translucent region 2, a thick film which is insulating and less deformed than a thin film is preferably used. Specifically, it is a porous oxide layer 10 of silicon oxide and a single layer or multiple layers of silicon oxide or silicon nitride deposited thereon, for example, NSG 9. The non-single-crystal semiconductor used for the semiconductor element 4 provided thereon has a crystal structure such as polycrystal (polysilicon), microcrystal (microsilicon), and amorphous (amorphous). Can be easily formed as a thin film by a chemical vapor deposition method (CVD method) or a physical vapor deposition method (PVD method).
【0032】半導体素子4は、画素スイッチとして用い
ることが好ましく、一方、半導体素子3は該半導体素子
4を駆動するための駆動回路などの周辺回路を構成する
ために用いられる。The semiconductor element 4 is preferably used as a pixel switch, while the semiconductor element 3 is used to form a peripheral circuit such as a drive circuit for driving the semiconductor element 4.
【0033】一方、光学素子として光電変換素子を用い
る場合には、透光性領域2上に非単結晶半導体層8を光
電変換部またはスイッチングトランジスタの活性領域と
すれば良い。On the other hand, when a photoelectric conversion element is used as the optical element, the non-single crystal semiconductor layer 8 may be used as the photoelectric conversion portion or the active area of the switching transistor on the light-transmissive area 2.
【0034】本発明の単結晶半導体基体100として
は、単結晶半導体からなる基板上に透光性の絶縁膜を形
成した後、透光性とすべき個所の基板を選択的に除去す
ることにより得られる基体が好ましく用いられる。As the single crystal semiconductor substrate 100 of the present invention, a transparent insulating film is formed on a substrate made of a single crystal semiconductor, and then the substrate at a portion to be transparent is selectively removed. The substrate obtained is preferably used.
【0035】より好ましくは、不透光性領域1に半導体
素子を形成するための素子分離領域を形成する際に同時
に透光性領域2を形成する。具体的には不透光性半導体
層の選択酸化と同時に単結晶半導体ポーラス層を酸化す
ることにより透光性の厚いポーラス酸化膜10を成長さ
せる。透光性膜として形成されるポーラス酸化膜は厚く
形成されるが、単結晶半導体基体をエッチングしたポー
ラス層から形成するため、体積の増加を緩和して単結晶
半導体基体との段差が少なく形成される。従って不透光
性領域1と透光性領域2上の表面のレベルがほぼ一致し
て、一面化されているため、不透光性領域1と透光性領
域2のそれぞれに素子間の配線が従来の方法で簡単に行
える。More preferably, the translucent region 2 is formed at the same time when the element isolation region for forming the semiconductor element is formed in the non-translucent region 1. Specifically, the single crystal semiconductor porous layer is oxidized at the same time as the selective oxidization of the non-translucent semiconductor layer to grow a thick transparent porous oxide film 10. The porous oxide film formed as a light-transmitting film is formed thick, but since the single crystal semiconductor substrate is formed from an etched porous layer, the increase in volume is moderated and the step difference with the single crystal semiconductor substrate is reduced. It Therefore, since the levels of the surfaces on the non-translucent region 1 and the translucent region 2 are almost the same and are flattened, the wiring between the elements in each of the non-translucent region 1 and the translucent region 2 is formed. Can be easily done by the conventional method.
【0036】[第2の実施の形態]次に上記液晶表示装
置の製造工程について、図2〜図8を用いて説明する。
図2において、最初に主表面に(100)面を有するシ
リコンウェハー201を用意する。シリコンウェハー2
01は単結晶シリコン層がN型の導電型になるように不
純物が添加されたものを用いる。図2に示すように上記
シリコンウェハー201の透光性領域200を形成する
部分以外にアピエゾンワックス(登録商標)などのレジ
スト220によるマスク材料で覆う。[Second Embodiment] Next, the manufacturing process of the liquid crystal display device will be described with reference to FIGS.
In FIG. 2, first, a silicon wafer 201 having a (100) plane on its main surface is prepared. Silicon wafer 2
As 01, a single crystal silicon layer to which impurities are added so as to have an N-type conductivity is used. As shown in FIG. 2, the silicon wafer 201 is covered with a mask material of a resist 220 such as Apiezon Wax (registered trademark) except the portion where the transparent region 200 is formed.
【0037】その後、フッ酸とエタノールの混合液をエ
ッチング液として、マスクの開口部となる透光性領域2
00をエッチング液に接するようにする。シリコンウェ
ハー201の裏面側に電極を形成して、エッチング液中
には白金電極を配置する。エッチング面に光を照射しな
がらシリコンウェハー201の裏面電極と白金電極間に
電圧を印加して、透光性領域200を形成するマスクの
開口部のシリコンを電解エッチングする。電解エッチン
グは開口部のみに生じ、局所的なエッチングの進行によ
り多孔質のシリコン層に変質して行き、シリコンウェハ
ー201には単結晶シリコンポーラス層200が形成さ
れる。After that, using a mixed solution of hydrofluoric acid and ethanol as an etching solution, the translucent region 2 to be the opening of the mask.
00 is brought into contact with the etching solution. An electrode is formed on the back surface side of the silicon wafer 201, and a platinum electrode is placed in the etching solution. While irradiating the etching surface with light, a voltage is applied between the back electrode of the silicon wafer 201 and the platinum electrode to electrolytically etch the silicon in the opening of the mask forming the transparent region 200. Electrolytic etching occurs only in the opening and is locally transformed into a porous silicon layer by the progress of etching, and a single crystal silicon porous layer 200 is formed on the silicon wafer 201.
【0038】一方、単結晶シリコンポーラス層200を
形成する領域は上記のアピエゾンワックス(登録商標)
によるマスクの他にフッ酸に対して耐性のあるレジスト
を用いたり、Oリングなどによりエッチング液をシリコ
ン201表面に接しないようにする方法がある。さらに
エッチング領域のみにイオン注入法などによりドーピン
グ原子を注入してシリコンウェハー201の他の部分よ
り抵抗を減少するなどの方法を用いても良い。また上記
ではN型シリコンウェハーとしたが、P型シリコンウェ
ハーを用いることでエッチング時に光を照射する必要な
しにエッチングを進めてもよい。On the other hand, the region where the single crystal silicon porous layer 200 is formed is the above-mentioned Apiezon wax (registered trademark).
In addition to the mask described above, there is a method of using a resist having resistance to hydrofluoric acid, and a method of preventing the etching solution from coming into contact with the surface of the silicon 201 by an O-ring or the like. Furthermore, a method may be used in which doping atoms are injected only into the etching region by an ion injection method or the like to reduce the resistance as compared with other portions of the silicon wafer 201. Further, although the N-type silicon wafer is used in the above, the P-type silicon wafer may be used to advance the etching without the need of irradiating light at the time of etching.
【0039】このように単結晶シリコン基板の一部に単
結晶シリコンポーラス層200を形成したシリコンウェ
ハー201が形成される。このシリコンウェハー201
の単結晶シリコン領域には公知の技術である単結晶ウェ
ハー半導体プロセスによって、図3に示すように、周辺
駆動回路205,206をCMOS構成で形成する。周
辺駆動回路を形成する際に最初に行なわれるフィールド
酸化の工程によりシリコンウェハー201の単結晶シリ
コンポーラス層200は単結晶シリコンと同時に酸化さ
れる。ここで、単結晶シリコンポーラス層200はその
多孔質のシリコン層内にSiO2が積層され、酸化速度
が早く進行して全体の堆積の変化もなくほぼ全層が酸化
される。本実施例では不透光性領域220に形成したフ
ィールド酸化膜202の厚さを1μmに設定した。ポー
ラス酸化シリコン層215の厚さはほぼ単結晶シリコン
ポーラス層と同じである。In this way, the silicon wafer 201 in which the single crystal silicon porous layer 200 is formed on a part of the single crystal silicon substrate is formed. This silicon wafer 201
3, peripheral drive circuits 205 and 206 are formed in a CMOS structure by a known single crystal wafer semiconductor process in the single crystal silicon region of FIG. The single crystal silicon porous layer 200 of the silicon wafer 201 is oxidized at the same time as the single crystal silicon by the field oxidation process performed first when forming the peripheral drive circuit. Here, in the single-crystal silicon porous layer 200, SiO2 is laminated in the porous silicon layer, the oxidation rate advances rapidly, and almost the entire layer is oxidized without any change in the overall deposition. In this embodiment, the thickness of the field oxide film 202 formed in the non-translucent region 220 is set to 1 μm. The thickness of the porous silicon oxide layer 215 is almost the same as that of the single crystal silicon porous layer.
【0040】単結晶シリコン領域に形成するトランジス
タの形成方法を以下に示す。n−MOSトランジスタ2
06,p−MOSトランジスタ205ともにゲート材料
は多結晶シリコンを用い、厚さは400nmに設定し
た。ソースおよびドレインは、イオン・インプラ法によ
って自己整合的に形成し、n−MOSトランジスタ20
6,p−MOSトランジスタ205にはおのおの1×1
016/cm2 のAs,2×1015/cm2 のBF2 を打
ち込む。A method for forming a transistor formed in a single crystal silicon region is shown below. n-MOS transistor 2
06, p-MOS transistor 205 uses polycrystalline silicon as the gate material, and the thickness is set to 400 nm. The source and drain are formed in a self-aligned manner by an ion implantation method, and the n-MOS transistor 20
6, 1 × 1 for each p-MOS transistor 205
Implant As 16 / cm 2 and BF 2 2 × 10 15 / cm 2 .
【0041】ソース・ドレイン部に不純物イオンを打ち
込んだ後、200nm程度NSG(Non-doped Silicate
Glass)203を常圧CVD法で堆積させる。次に、多
結晶シリコン204を減圧CVD法によって250nm
程度堆積させる。そして、硼素(As)を1×1011/
cm2 全面にイオン・インプラ法にて打ち込む(以上図
3に図示)。After implanting impurity ions into the source / drain portions, NSG (Non-doped Silicate) of about 200 nm is formed.
Glass) 203 is deposited by the atmospheric pressure CVD method. Next, the polycrystalline silicon 204 is formed to a thickness of 250 nm by the low pressure CVD method.
Deposit to a degree. Then, boron (As) is added at 1 × 10 11 /
Implant the whole surface of cm 2 by the ion implantation method (the above is shown in FIG. 3).
【0042】次に、図4に示すように、アクティブマト
リックス素子形成部分にフォトリソグラフィー法によ
り、レジストパターンを島状に残し、該レジストをマス
クに、等方性ドライエッチング法により、NSG層20
3上の多結晶シリコン領域204を所定の形状に形成す
る。この後、950℃のパイロジェニック酸化により、
多結晶シリコン領域204に50nmの酸化膜207を
成長させる。これが、薄膜トランジスタのゲート酸化膜
になる。Next, as shown in FIG. 4, a resist pattern is left in the form of islands in the active matrix element forming portion by photolithography, and the resist is used as a mask by isotropic dry etching to form the NSG layer 20.
A polycrystalline silicon region 204 on 3 is formed in a predetermined shape. After this, by pyrogenic oxidation at 950 ° C,
A 50 nm oxide film 207 is grown in the polycrystalline silicon region 204. This becomes the gate oxide film of the thin film transistor.
【0043】次に、図5に示すように、酸化膜207上
に三度目の多結晶シリコンを減圧CVD法で堆積させ、
異方性エッチングによって、薄膜トランジスタのゲート
電極208を形成する。この後、周辺駆動回路部分20
5,206などをレジストでマスキングし、砒素を5×
1015/cm2 程度イオン・インプラ法によって打ち込
む。さらに窒素雰囲気中にて、900℃、20分間の熱
処理を施し、薄膜トランジスタを形成する。Next, as shown in FIG. 5, polycrystalline silicon for the third time is deposited on the oxide film 207 by a low pressure CVD method,
The gate electrode 208 of the thin film transistor is formed by anisotropic etching. After this, the peripheral drive circuit portion 20
Masking 5,206 etc. with resist and arsenic 5 ×
About 10 15 / cm 2 is implanted by the ion implantation method. Further, heat treatment is performed at 900 ° C. for 20 minutes in a nitrogen atmosphere to form a thin film transistor.
【0044】次に、図6に示すように、NSG層209
を常圧CVD法によって、周辺駆動回路を含み全面的に
500nm程度堆積させ、トランジスタのソースおよび
ドレイン領域とゲート電極領域にコンタクトホールを開
ける。Next, as shown in FIG. 6, the NSG layer 209 is formed.
Is deposited over the entire surface including the peripheral drive circuit by about 500 nm by the atmospheric pressure CVD method, and contact holes are formed in the source and drain regions and the gate electrode region of the transistor.
【0045】この際、周辺駆動回路領域(領域I)の層
間絶縁膜(203+209)の厚さ700nmと、アク
ティブマトリックス素子領域(領域II)の層間絶縁膜2
09の厚さ500nmが異なるため、領域Iと領域IIと
の別々にコンタクトホールを開けても、CHF3 −C2
F6 系のドライエッチングで全く支障はなかった。At this time, the thickness of the interlayer insulating film (203 + 209) in the peripheral drive circuit region (region I) is 700 nm and the thickness of the interlayer insulating film 2 in the active matrix element region (region II) is 2.
Since the thickness of 09 is different from 500 nm, even if contact holes are separately formed in the regions I and II, CHF 3 -C 2
There was no problem in F 6 type dry etching.
【0046】その後、アルミニウムなどの電極材料をス
パッタ法にて堆積させ、所定の配線形状にドライエッチ
ング法にて加工して配線210を形成する。この工程
で、領域IIの非単結晶半導体素子と領域Iの単結晶半導
体素子とを電気的に接続することができる。After that, an electrode material such as aluminum is deposited by the sputtering method and processed into a predetermined wiring shape by the dry etching method to form the wiring 210. In this step, the non-single crystal semiconductor element in the region II and the single crystal semiconductor element in the region I can be electrically connected.
【0047】次に、図7に示すように、公知の技術であ
るITO(Indium Tin Oxide)など透明電極材料により
画素部を形成し、透明絶縁膜211で表面全体を覆う。
その後、封止材212とガラスカバー214を取り付
け、透明絶縁膜211とガラスカバー214との間に液
晶213を封入する。Next, as shown in FIG. 7, a pixel portion is formed of a transparent electrode material such as ITO (Indium Tin Oxide), which is a known technique, and the entire surface is covered with a transparent insulating film 211.
After that, the sealing material 212 and the glass cover 214 are attached, and the liquid crystal 213 is sealed between the transparent insulating film 211 and the glass cover 214.
【0048】最後に、図8に示すように、水酸化カリウ
ム(KOH)もしくは、エチレンジアミンなどの有機ア
ルカリによって、シリコンウェハー201の裏面からシ
リコンをくり抜く。シリコンウェハー201は主表面が
(100)面にしてあるためエッチング面は主表面から
均一に進行していく。なお、エッチング領域の軸方向は
<110>等に合わせる必要がある。該ウエットエッチ
ング溶液は、二酸化ケイ素を溶解せずポーラス酸化シリ
コン層215でエッチングはストップする。この結果、
アクティブマトリックス素子領域は、透明となり、液晶
画像表示装置として機能することになる。Finally, as shown in FIG. 8, silicon is cut out from the back surface of the silicon wafer 201 with potassium hydroxide (KOH) or an organic alkali such as ethylenediamine. Since the main surface of the silicon wafer 201 is the (100) plane, the etching surface proceeds uniformly from the main surface. The axial direction of the etching region needs to be aligned with <110> or the like. The wet etching solution does not dissolve silicon dioxide and etching stops at the porous silicon oxide layer 215. As a result,
The active matrix element region becomes transparent and functions as a liquid crystal image display device.
【0049】以上、本発明における一実施例を詳細に述
べたが、次のような変形例も可能である。Although one embodiment of the present invention has been described in detail above, the following modifications are possible.
【0050】すなわち、前述のアクティブマトリックス
素子はnチャネル型MOSFETを使用したが、これは
pチャネル型MOSFETを使用しても良い。That is, although the above-mentioned active matrix element uses the n-channel type MOSFET, it may use the p-channel type MOSFET.
【0051】また、周辺駆動回路はCMOS回路で構成
したが、駆動能力の向上を考え、バイポーラトランジス
タを含む、Bi−CMOS回路で構成しても良い。Although the peripheral driving circuit is composed of a CMOS circuit, it may be composed of a Bi-CMOS circuit including a bipolar transistor in consideration of improvement of driving ability.
【0052】また工程削減のため次のような製作方法も
可能である。Further, the following manufacturing method is also possible to reduce the steps.
【0053】図3に示したNSG膜203を省略し、あ
らかじめ、n−MOSトランジスタ206とp−MOS
トランジスタ205のゲート電極部を30nm程度熱酸
化しておく。このとき、n−MOSトランジスタ20
6,p−MOSトランジスタ205の双方ともソース・
ドレイン領域の不純物を打ち込んでおかない。薄膜トラ
ンジスタのゲート電極形成後、周辺駆動回路部分と薄膜
トランジスタのソース・ドレイン領域を同時に形成す
る。以後の工程は前述した製造工程と同様である。The NSG film 203 shown in FIG. 3 is omitted, and the n-MOS transistor 206 and the p-MOS are previously formed.
The gate electrode portion of the transistor 205 is thermally oxidized to about 30 nm. At this time, the n-MOS transistor 20
6, both p-MOS transistor 205 source
Do not implant impurities in the drain region. After forming the gate electrode of the thin film transistor, the peripheral driving circuit portion and the source / drain regions of the thin film transistor are formed simultaneously. The subsequent steps are the same as the manufacturing steps described above.
【0054】このように短縮された工程の可否は、第2
多結晶シリコン層204のドライエッチング時に、二酸
化ケイ素との選択が高くとれるかどうかにかかっている
が、CF4 を使用した現在のドライエッチング装置で十
分可能である。Whether or not the process shortened in this way is determined by the second
At the time of dry etching of the polycrystalline silicon layer 204, it depends on whether or not the selection with respect to silicon dioxide can be made high, but the present dry etching apparatus using CF 4 is sufficiently possible.
【0055】[第3の実施の形態]本発明の液晶表示装
置に関する第3の実施の形態について、詳細に説明す
る。本実施の形態では透光性領域を形成するポーラス酸
化シリコン層の厚さの影響について示す。第1,第2の
実施の形態と同様に、シリコンウェハー201に透光性
領域200を形成する部分以外をレジストによりマスク
して電解エッチングを行なう。この場合、エッチング時
間、電流値により形成される単結晶シリコンポーラス層
215の状態が異なる。本実施の形態では、エッチング
時間により単結晶シリコンポーラス層215の厚さを変
化させた。以下の工程は第2の実施の形態にて説明した
例と同様の工程を経て液晶表示装置を形成した。[Third Embodiment] The third embodiment of the liquid crystal display device of the present invention will be described in detail. In this embodiment mode, the influence of the thickness of the porous silicon oxide layer forming the light-transmitting region will be described. Similar to the first and second embodiments, electrolytic etching is performed by masking the silicon wafer 201 except for the portion where the transparent region 200 is formed with a resist. In this case, the state of the single crystal silicon porous layer 215 formed depends on the etching time and the current value. In this embodiment mode, the thickness of the single crystal silicon porous layer 215 is changed depending on the etching time. In the following steps, the liquid crystal display device is formed through the same steps as the example described in the second embodiment.
【0056】この工程で形成した液晶表示装置を図11
に示したように立てかけた。酸化後のポーラス酸化シリ
コン層の厚さと上記液晶表示装置の液晶層の厚さD1,
D2の差の変化を図9に示す。図9からわかるようにポ
ーラス酸化シリコン層の厚さの増加により、上記液晶層
の厚さの差(D2−D1)が減少している。ポーラス酸
化シリコン層の厚さが10μmの場合、液晶層の厚さの
差(D2−D1)が0.01μm程度となり、液晶層の
厚さのむらにより液晶表示装置の透過率のむらや色むら
が発生する。これらのむらはポーラス酸化シリコン層を
厚くすれば減少するが、工程の短縮などの点を併せて約
15μm以上の厚さに形成することが好適である。The liquid crystal display device formed in this step is shown in FIG.
Leaned against it as shown in. The thickness of the oxidized porous silicon oxide layer and the thickness D1 of the liquid crystal layer of the liquid crystal display device.
The change in the difference in D2 is shown in FIG. As can be seen from FIG. 9, the difference (D2-D1) in the thickness of the liquid crystal layer is reduced due to the increase in the thickness of the porous silicon oxide layer. When the thickness of the porous silicon oxide layer is 10 μm, the difference (D2−D1) in the thickness of the liquid crystal layer is about 0.01 μm, and the unevenness in the transmittance of the liquid crystal display device or the uneven color occurs due to the unevenness in the thickness of the liquid crystal layer. To do. Although these irregularities are reduced by increasing the thickness of the porous silicon oxide layer, it is preferable to form them to a thickness of about 15 μm or more in consideration of shortening the process.
【0057】[0057]
【発明の効果】以上説明したように、本発明によれば、
単結晶半導体基体の一方の主面側に形成された透光性膜
直下の単結晶半導体領域を他方の主面から除去すること
で作製される、透光性を有する透光性膜で構成される一
部分と単結晶半導体領域で構成されるその他の部分とか
らなる基体を用い、この基体の透光性膜には単結晶なみ
の性能が要求されない半導体素子を設け、基体の単結晶
半導体領域には単結晶半導体素子を設けることで、透光
性の基体上に形成する必要のある(単結晶なみの性能が
要求されない)半導体素子と、高性能が要求される半導
体素子とを同一基体に一体化して形成することが可能と
なる。As described above, according to the present invention,
A single crystal semiconductor substrate is formed by removing a single crystal semiconductor region directly below a light-transmitting film formed on one main surface side of the single crystal semiconductor substrate from the other main surface. A substrate consisting of a part of the substrate and the other part composed of the single crystal semiconductor region, and a semiconductor element that does not require the performance of a single crystal is provided in the translucent film of the substrate. By providing a single crystal semiconductor element, a semiconductor element that needs to be formed on a translucent substrate (which does not require performance equivalent to a single crystal) and a semiconductor element that requires high performance are integrated on the same substrate. It becomes possible to form it.
【0058】なお、本発明において、透光性の基体上に
形成する必要のある半導体素子と、高性能が要求される
半導体素子とを同一基体に一体化して形成できるので、
各半導体素子同士をそれぞれ別基板に作製しワイヤーボ
ンディングなど機械的接続で結線することなしに電気的
接続が可能となる。In the present invention, the semiconductor element that needs to be formed on the translucent substrate and the semiconductor element that requires high performance can be integrally formed on the same substrate.
It is possible to electrically connect the semiconductor elements to each other without forming them on different substrates and connecting them by mechanical connection such as wire bonding.
【0059】また、本発明は高性能が要求される回路部
を単結晶半導体基体に設けて単結晶半導体素子で構成で
きることから、かかる回路部を非単結晶半導体で構成し
た場合に生ずる素子サイズの増大、回路上の複雑な工夫
(一例としてブロック分割駆動)が必要になる問題は生
じない。Further, according to the present invention, since the circuit portion which is required to have high performance can be provided on the single crystal semiconductor substrate and constituted by the single crystal semiconductor element, the element size generated when such circuit portion is constituted by the non-single crystal semiconductor is reduced. There is no problem that increase and complicated circuit design (block division drive as an example) are required.
【0060】この結果、実装コストが大幅に低減し、画
素が高密度であればあるほど、有利な半導体装置を提供
することこができる。As a result, it is possible to provide an advantageous semiconductor device as the mounting cost is significantly reduced and the density of pixels is higher.
【図1】本発明の液晶表示装置の一例を示す模式的断面
図である。FIG. 1 is a schematic cross-sectional view showing an example of a liquid crystal display device of the present invention.
【図2】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。FIG. 2 is a cross-sectional view showing a manufacturing process of an embodiment of the liquid crystal display device of the present invention.
【図3】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。FIG. 3 is a cross-sectional view showing a manufacturing process of an embodiment of the liquid crystal display device of the present invention.
【図4】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。FIG. 4 is a cross-sectional view showing a manufacturing process of an embodiment of the liquid crystal display device of the present invention.
【図5】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。FIG. 5 is a cross-sectional view showing a manufacturing process of an embodiment of the liquid crystal display device of the present invention.
【図6】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。FIG. 6 is a cross-sectional view showing a manufacturing process of an embodiment of the liquid crystal display device of the present invention.
【図7】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。FIG. 7 is a cross-sectional view showing a manufacturing process of an embodiment of the liquid crystal display device of the present invention.
【図8】本発明の液晶表示装置の一実施例の製作工程を
示す断面図である。FIG. 8 is a cross-sectional view showing a manufacturing process of an embodiment of the liquid crystal display device of the present invention.
【図9】本実施例2のポーラス酸化層の厚さと液晶表示
装置の液晶層の厚さの差の関係を示すグラフ図である。FIG. 9 is a graph showing the relationship between the thickness of a porous oxide layer and the thickness of a liquid crystal layer of a liquid crystal display device of Example 2.
【図10】将来用いられてきたアクティブマトリックス
型液晶表示素子の駆動回路の概略的構成図である。FIG. 10 is a schematic configuration diagram of a drive circuit of an active matrix type liquid crystal display element which will be used in the future.
【図11】従来例の液晶表示装置を立てておいたときの
断面図である。FIG. 11 is a cross-sectional view of a conventional liquid crystal display device in a standing state.
1,201 単結晶半導体基体 2,202 透光性膜 3,205,206 シリコン単結晶トランジスタ 4 薄膜トランジスタ 5,213 液晶層 6,212 封止材 7,214 カバーガラス 203 NSG膜 204 多結晶シリコン領域 207 ゲート酸化膜 208 薄膜トランジスタのゲート電極 209 NSG膜 210 金属配線 211 透明絶縁膜 215 ポーラス酸化シリコン層 220 レジスト 301 画素スイッチ 302 バッファー部 303 水平シフトレジスタ部 304 垂直シフトレジスタ部 305 液晶画素 306 透明基板 1,201 single crystal semiconductor substrate 2,202 translucent film 3,205,206 silicon single crystal transistor 4 thin film transistor 5,213 liquid crystal layer 6,212 sealing material 7,214 cover glass 203 NSG film 204 polycrystalline silicon region 207 Gate oxide film 208 Gate electrode of thin film transistor 209 NSG film 210 Metal wiring 211 Transparent insulating film 215 Porous silicon oxide layer 220 Resist 301 Pixel switch 302 Buffer part 303 Horizontal shift register part 304 Vertical shift register part 305 Liquid crystal pixel 306 Transparent substrate
Claims (12)
された透光性膜直下の単結晶半導体領域を他方の主面か
ら除去して作製された基体を用いる半導体装置におい
て、 前記透光性膜の少なくとも一部は前記単結晶半導体基体
の一部をエッチングにより形成した単結晶半導体ポーラ
ス層と前記単結晶半導体ポーラス層を酸化することで形
成したポーラス酸化層からなることを特徴とする半導体
装置。1. A semiconductor device using a substrate manufactured by removing a single crystal semiconductor region directly below a translucent film formed on one main surface side of a single crystal semiconductor substrate from the other main surface, wherein: At least part of the light-sensitive film is composed of a single crystal semiconductor porous layer formed by etching a part of the single crystal semiconductor substrate and a porous oxide layer formed by oxidizing the single crystal semiconductor porous layer. Semiconductor device.
前記透光性膜上には非単結晶半導体素子が形成され、前
記基体の残された単結晶半導体領域には単結晶半導体素
子が形成され、前記非単結晶半導体素子と前記単結晶半
導体素子とが電気的に接続されていることを特徴とする
半導体装置。2. The semiconductor device according to claim 1, wherein
A non-single crystal semiconductor element is formed on the transparent film, a single crystal semiconductor element is formed in the remaining single crystal semiconductor region of the base, and the non-single crystal semiconductor element and the single crystal semiconductor element are formed. Is electrically connected to the semiconductor device.
前記透光性膜の他の一部が化学気相堆積(CVD)法に
より形成されていることを特徴とする半導体装置。3. The semiconductor device according to claim 2, wherein
A semiconductor device, wherein the other part of the translucent film is formed by a chemical vapor deposition (CVD) method.
前記透光性膜は膜厚が15μm以上であることを特徴と
する半導体装置。4. The semiconductor device according to claim 2, wherein
The semiconductor device, wherein the transparent film has a film thickness of 15 μm or more.
前記非単結晶半導体素子は多結晶シリコンもしくは非晶
質シリコンで形成される半導体素子であることを特徴と
する半導体装置。5. The semiconductor device according to claim 2, wherein
A semiconductor device, wherein the non-single crystal semiconductor element is a semiconductor element formed of polycrystalline silicon or amorphous silicon.
前記単結晶半導体基体に(100)面を主表面に持つシ
リコン単結晶基板を用いたことを特徴とする半導体装
置。6. The semiconductor device according to claim 2,
A semiconductor device, wherein a silicon single crystal substrate having a (100) plane as a main surface is used as the single crystal semiconductor substrate.
された透光性膜直下の単結晶半導体領域を他方の主面か
ら除去して作製された基体を用いる半導体装置上に液晶
材を備えた液晶表示装置において、 前記透光性膜の少なくとも一部は前記単結晶半導体基体
の一部をエッチングにより形成した単結晶半導体ポーラ
ス層と前記単結晶半導体ポーラス層を酸化することで形
成したポーラス酸化層からなることを特徴とする液晶表
示装置。7. A liquid crystal material on a semiconductor device using a substrate manufactured by removing a single crystal semiconductor region directly below a translucent film formed on one main surface side of a single crystal semiconductor substrate from the other main surface. In the liquid crystal display device including at least a part of the transparent film is formed by oxidizing a single crystal semiconductor porous layer formed by etching a part of the single crystal semiconductor substrate and the single crystal semiconductor porous layer. A liquid crystal display device comprising a porous oxide layer.
て、前記透光性膜上にはアクティブマトリックス素子が
形成され、前記基体の残された単結晶半導体領域には駆
動回路素子が形成され、前記アクティブマトリックス素
子と前記駆動回路素子とが電気的に接続されていること
を特徴とする液晶表示装置。8. The liquid crystal display device according to claim 7, wherein an active matrix element is formed on the translucent film, and a drive circuit element is formed in the remaining single crystal semiconductor region of the base. A liquid crystal display device, wherein the active matrix element and the drive circuit element are electrically connected.
て、前記透光性膜の他の一部が化学気相堆積(CVD)
法により形成されていることを特徴とする液晶表示装
置。9. The liquid crystal display device according to claim 7, wherein the other part of the translucent film is chemical vapor deposition (CVD).
A liquid crystal display device formed by a method.
て、前記透光性膜は膜厚が15μm以上であることを特
徴とする液晶表示装置。10. The liquid crystal display device according to claim 7, wherein the translucent film has a film thickness of 15 μm or more.
て、前記アクティブマトリックス素子は、多結晶シリコ
ンもしくは非晶質シリコンで形成される薄膜ダイオード
または薄膜トランジスタであることを特徴とする液晶表
示装置。11. The liquid crystal display device according to claim 7, wherein the active matrix element is a thin film diode or a thin film transistor formed of polycrystalline silicon or amorphous silicon.
て、単結晶半導体基体に(100)の面を主表面に持つ
シリコン単結晶基板を用いたことを特徴とする液晶表示
装置。12. The liquid crystal display device according to claim 7, wherein a silicon single crystal substrate having a (100) plane as a main surface is used for the single crystal semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33322895A JPH09172180A (en) | 1995-12-21 | 1995-12-21 | Semiconductor device and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33322895A JPH09172180A (en) | 1995-12-21 | 1995-12-21 | Semiconductor device and liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09172180A true JPH09172180A (en) | 1997-06-30 |
Family
ID=18263762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33322895A Pending JPH09172180A (en) | 1995-12-21 | 1995-12-21 | Semiconductor device and liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09172180A (en) |
-
1995
- 1995-12-21 JP JP33322895A patent/JPH09172180A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6187605B1 (en) | Method of forming a semiconductor device for a light valve | |
US5677212A (en) | Method of forming a liquid crystal device | |
JP3109968B2 (en) | Method for manufacturing active matrix circuit board and method for manufacturing liquid crystal display device using the circuit board | |
JP3070062B2 (en) | Liquid crystal display device and method of manufacturing the same | |
WO1994017440A1 (en) | Reflective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display | |
JPH04333828A (en) | Liquid crystal display device | |
US5633176A (en) | Method of producing a semiconductor device for a light valve | |
JPH09293876A (en) | Semiconductor element substrate, manufacture thereof, and semiconductor device using its substrate | |
US6128052A (en) | Semiconductor device applicable for liquid crystal display device, and process for its fabrication | |
JP2824818B2 (en) | Active matrix liquid crystal display | |
JPH10293322A (en) | Liquid crystal display and manufacture therefor | |
JPH0611729A (en) | Liquid crystal display device and its production | |
JPH09172180A (en) | Semiconductor device and liquid crystal display device | |
JPH05241200A (en) | Liquid crystal display device | |
JPH06222391A (en) | Semiconductor device and liquid crystal display device | |
KR100390457B1 (en) | A structure of thin film transistor and a method for manufacturing the same | |
JP2001144279A (en) | Solid state image sensor | |
JP3098815B2 (en) | Liquid crystal display | |
JPH05218326A (en) | Semiconductor device and liquid crystal display device | |
JPS641053B2 (en) | ||
JPH07159809A (en) | Liquid crystal display | |
JPH09293875A (en) | Semiconductor element substrate, manufacture thereof, and semiconductor device using its substrate | |
JPH0772821B2 (en) | Liquid crystal display manufacturing method | |
JPH05210116A (en) | Liquid crystal display device | |
JP2514166B2 (en) | Method for manufacturing active matrix liquid crystal display device |