JPH09167367A - ディスク用信号処理装置 - Google Patents
ディスク用信号処理装置Info
- Publication number
- JPH09167367A JPH09167367A JP32747995A JP32747995A JPH09167367A JP H09167367 A JPH09167367 A JP H09167367A JP 32747995 A JP32747995 A JP 32747995A JP 32747995 A JP32747995 A JP 32747995A JP H09167367 A JPH09167367 A JP H09167367A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- correction
- error detection
- cpu
- servo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【課題】 サーボ，誤り検出訂正，オーディオ処理機能
を搭載したＬＳＩのハードウエア規模を縮小し、トラッ
クジャンプ時のソフトウエア効率を向上させる。 【解決手段】 サーボ部２０，誤り検出訂正部２１，オ
ーディオ部２２を共通にＣＰＵバス２３に接続し、サー
ボ制御用のアナログ入力及び出力信号を変換するＡＤ変
換器３０とＤＡ変換器３１でサーボ部を構成し、ガロア
体演算器３３とＥＦＭ復調データ及び誤り訂正データを
記憶するメモリ３２で誤り検出訂正部を構成し、オーデ
ィオデータをＤＡ変換してオーディオ信号として出力す
るＤＡ変換器３５でオーディオ部を構成し、ＣＰＵ２４
は、通常再生時、サーボ，誤り検出訂正シーケンス制
御，オーディオ信号処理を時分割処理すると共に、トラ
ックジャンプ時は、誤り検出訂正シーケンス制御及びオ
ーディオ信号処理を中断して、ピックアップを目標トラ
ックに到達させるための特殊サーボ処理に専念する。
を搭載したＬＳＩのハードウエア規模を縮小し、トラッ
クジャンプ時のソフトウエア効率を向上させる。 【解決手段】 サーボ部２０，誤り検出訂正部２１，オ
ーディオ部２２を共通にＣＰＵバス２３に接続し、サー
ボ制御用のアナログ入力及び出力信号を変換するＡＤ変
換器３０とＤＡ変換器３１でサーボ部を構成し、ガロア
体演算器３３とＥＦＭ復調データ及び誤り訂正データを
記憶するメモリ３２で誤り検出訂正部を構成し、オーデ
ィオデータをＤＡ変換してオーディオ信号として出力す
るＤＡ変換器３５でオーディオ部を構成し、ＣＰＵ２４
は、通常再生時、サーボ，誤り検出訂正シーケンス制
御，オーディオ信号処理を時分割処理すると共に、トラ
ックジャンプ時は、誤り検出訂正シーケンス制御及びオ
ーディオ信号処理を中断して、ピックアップを目標トラ
ックに到達させるための特殊サーボ処理に専念する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤ等の光ディス
ク用の信号処理装置に関わり、デジタルサーボ処理機
能、誤り訂正処理機能、及び、オーディオ信号処理機能
の３つの機能を備えたＬＳＩとして好適な信号処理装置
に関する。
ク用の信号処理装置に関わり、デジタルサーボ処理機
能、誤り訂正処理機能、及び、オーディオ信号処理機能
の３つの機能を備えたＬＳＩとして好適な信号処理装置
に関する。
【０００２】
【従来の技術】ＣＤ用の信号処理ＬＳＩとしては、従来
より、デジタルサーボ処理機能、誤り訂正処理機能、及
び、オーディオ信号処理機能の３つの機能を搭載したＬ
ＳＩが開発されていた。この種のＬＳＩは、図５に示す
ように、サーボ１部，誤り検出訂正部５，及び，オーデ
ィオ部１０がほぼ独立して構成されており、サーボ部１
は、サーボ制御入力信号をＡＤ変換するＡＤ変換器２
と、変換されたデジタル信号に基づきサーボ処理を行う
ＣＰＵ３と、処理結果をＤＡ変換してサーボ制御信号と
して送出するＤＡ変換器４より成る。また、誤り検出訂
正部５は、ＥＦＭデコーダ６で復調された復調データと
誤り訂正後のデータ及びエラーフラグを記憶するメモリ
７と、シンドローム演算等の誤り検出訂正のためのガロ
ア体の演算を行うガロア体演算器８と、誤り検出訂正処
理のシーケンス制御を行うシーケンサ９より成る。更
に、オーディオ部１０は、メモリ７から読み出された誤
り訂正後のデータに補間及びミュート処理を施す補間／
ミュート回路１１と、後段に順次接続されたディエンフ
ァシスフィルタ１２及びオーバーサンプリングフィルタ
１３と、オーバーサンプリングフィルタ出力をＤＡ変換
してオーディオ信号として出力するＤＡ変換器１４より
成る。
より、デジタルサーボ処理機能、誤り訂正処理機能、及
び、オーディオ信号処理機能の３つの機能を搭載したＬ
ＳＩが開発されていた。この種のＬＳＩは、図５に示す
ように、サーボ１部，誤り検出訂正部５，及び，オーデ
ィオ部１０がほぼ独立して構成されており、サーボ部１
は、サーボ制御入力信号をＡＤ変換するＡＤ変換器２
と、変換されたデジタル信号に基づきサーボ処理を行う
ＣＰＵ３と、処理結果をＤＡ変換してサーボ制御信号と
して送出するＤＡ変換器４より成る。また、誤り検出訂
正部５は、ＥＦＭデコーダ６で復調された復調データと
誤り訂正後のデータ及びエラーフラグを記憶するメモリ
７と、シンドローム演算等の誤り検出訂正のためのガロ
ア体の演算を行うガロア体演算器８と、誤り検出訂正処
理のシーケンス制御を行うシーケンサ９より成る。更
に、オーディオ部１０は、メモリ７から読み出された誤
り訂正後のデータに補間及びミュート処理を施す補間／
ミュート回路１１と、後段に順次接続されたディエンフ
ァシスフィルタ１２及びオーバーサンプリングフィルタ
１３と、オーバーサンプリングフィルタ出力をＤＡ変換
してオーディオ信号として出力するＤＡ変換器１４より
成る。
【０００３】
【発明が解決しようとする課題】上記３つの機能を搭載
した従来のＬＳＩでは、ＣＰＵを内蔵しているものの、
このＣＰＵはデジタルサーボ処理専用に使用されてお
り、誤り検出訂正のシーケンス制御やオーディオ信号処
理は、ＣＰＵとは独立して設けられた専用のハードウエ
アで全て実現されていた。このため、全体の回路規模が
大きくならざるを得なかった。
した従来のＬＳＩでは、ＣＰＵを内蔵しているものの、
このＣＰＵはデジタルサーボ処理専用に使用されてお
り、誤り検出訂正のシーケンス制御やオーディオ信号処
理は、ＣＰＵとは独立して設けられた専用のハードウエ
アで全て実現されていた。このため、全体の回路規模が
大きくならざるを得なかった。
【０００４】また、トラックジャンプ時は、ディスクか
らのデータが正確に読み取れないため、誤り検出訂正処
理及びオーディオ処理は不要となり、この際、ハードウ
エアの有効活用ができない。
らのデータが正確に読み取れないため、誤り検出訂正処
理及びオーディオ処理は不要となり、この際、ハードウ
エアの有効活用ができない。
【０００５】
【課題を解決するための手段】本発明は、ディスクのサ
ーボ制御用の入力信号及び出力信号を各々入力及び出力
する入力端子及び出力端子と、ディスクの再生データに
基づき誤り検出訂正用の演算を行う誤り検出訂正用演算
器と、ＣＰＵとを備え、該ＣＰＵは、通常再生時、デジ
タルサーボ処理と、誤り検出訂正処理のシーケンス制御
とを時分割処理すると共に、トラックジャンプ時には、
前記誤り検出訂正処理のシーケンス制御を中断し、全期
間前記デジタルサーボ処理を実行することを特徴とす
る。
ーボ制御用の入力信号及び出力信号を各々入力及び出力
する入力端子及び出力端子と、ディスクの再生データに
基づき誤り検出訂正用の演算を行う誤り検出訂正用演算
器と、ＣＰＵとを備え、該ＣＰＵは、通常再生時、デジ
タルサーボ処理と、誤り検出訂正処理のシーケンス制御
とを時分割処理すると共に、トラックジャンプ時には、
前記誤り検出訂正処理のシーケンス制御を中断し、全期
間前記デジタルサーボ処理を実行することを特徴とす
る。
【０００６】また、本発明では、前記ＣＰＵに接続され
たＣＰＵバスと、該ＣＰＵバスと前記サーボ用の入力端
子及び出力端子との間に各々設けられたＡＤ変換器及び
ＤＡ変換器と、再生データを復調し復調データを前記誤
り検出訂正演算器に送出する復調回路と、該復調データ
及び誤り訂正後のデータを記憶し前記ＣＰＵによりアク
セス可能なメモリと、前記デジタルサーボ処理及び誤り
検出訂正処理のシーケンス制御の各タスク毎に各々独立
して周期的にセットされる複数のフラグを有し、前記Ｃ
ＰＵは該複数のフラグをポーリングして各タスクを時分
割処理することを特徴とする。
たＣＰＵバスと、該ＣＰＵバスと前記サーボ用の入力端
子及び出力端子との間に各々設けられたＡＤ変換器及び
ＤＡ変換器と、再生データを復調し復調データを前記誤
り検出訂正演算器に送出する復調回路と、該復調データ
及び誤り訂正後のデータを記憶し前記ＣＰＵによりアク
セス可能なメモリと、前記デジタルサーボ処理及び誤り
検出訂正処理のシーケンス制御の各タスク毎に各々独立
して周期的にセットされる複数のフラグを有し、前記Ｃ
ＰＵは該複数のフラグをポーリングして各タスクを時分
割処理することを特徴とする。
【０００７】また、本発明では、ディスクのサーボ制御
用の入力信号及び出力信号を各々入力及び出力する入力
端子及び出力端子と、ディスクの再生データに基づき誤
り検出訂正用の演算を行う誤り検出訂正用演算器と、オ
ーディオ信号を出力するための出力端子と、ＣＰＵとを
備え、該ＣＰＵは、通常再生時、デジタルサーボ処理
と、誤り検出訂正処理のシーケンス制御と、誤り訂正後
のデータに対するオーディオ信号処理とを時分割処理す
ると共に、トラックジャンプ時には、前記誤り検出訂正
処理のシーケンス制御及びオーディオ信号処理を中断
し、全期間前記デジタルサーボ処理を実行することを特
徴とする。
用の入力信号及び出力信号を各々入力及び出力する入力
端子及び出力端子と、ディスクの再生データに基づき誤
り検出訂正用の演算を行う誤り検出訂正用演算器と、オ
ーディオ信号を出力するための出力端子と、ＣＰＵとを
備え、該ＣＰＵは、通常再生時、デジタルサーボ処理
と、誤り検出訂正処理のシーケンス制御と、誤り訂正後
のデータに対するオーディオ信号処理とを時分割処理す
ると共に、トラックジャンプ時には、前記誤り検出訂正
処理のシーケンス制御及びオーディオ信号処理を中断
し、全期間前記デジタルサーボ処理を実行することを特
徴とする。
【０００８】また、本発明では、前記ＣＰＵに接続され
たＣＰＵバスと、該ＣＰＵバスと前記サーボ用の入力端
子及び出力端子との間に各々設けられたＡＤ変換器及び
ＤＡ変換器と、再生データを復調し復調データを前記誤
り検出訂正演算器に送出する復調回路と、該復調データ
及び誤り訂正後のデータを記憶し前記ＣＰＵによりアク
セス可能なメモリと、前記ＣＰＵバスと前記オーディオ
信号用の出力端子との間に設けられた第２のＤＡ変換器
とを、更に備えたことを特徴とする。
たＣＰＵバスと、該ＣＰＵバスと前記サーボ用の入力端
子及び出力端子との間に各々設けられたＡＤ変換器及び
ＤＡ変換器と、再生データを復調し復調データを前記誤
り検出訂正演算器に送出する復調回路と、該復調データ
及び誤り訂正後のデータを記憶し前記ＣＰＵによりアク
セス可能なメモリと、前記ＣＰＵバスと前記オーディオ
信号用の出力端子との間に設けられた第２のＤＡ変換器
とを、更に備えたことを特徴とする。
【０００９】また、本発明では、前記デジタルサーボ処
理，誤り検出訂正処理のシーケンス制御，オーディオ信
号処理の各タスク毎に各々独立して周期的にセットされ
る複数のフラグを有し、前記ＣＰＵは該複数のフラグを
ポーリングして各タスクを時分割処理することを特徴と
する。また、本発明では、前記デジタルサーボ処理及び
オーディオ信号処理用の各フラグは所定の周期でセット
され、誤り検出訂正用の前記フラグは、前記誤り検出訂
正用演算器においてシンドロームの演算が終了したとき
セットされることを特徴とする。
理，誤り検出訂正処理のシーケンス制御，オーディオ信
号処理の各タスク毎に各々独立して周期的にセットされ
る複数のフラグを有し、前記ＣＰＵは該複数のフラグを
ポーリングして各タスクを時分割処理することを特徴と
する。また、本発明では、前記デジタルサーボ処理及び
オーディオ信号処理用の各フラグは所定の周期でセット
され、誤り検出訂正用の前記フラグは、前記誤り検出訂
正用演算器においてシンドロームの演算が終了したとき
セットされることを特徴とする。
【００１０】
【発明の実施の形態】図１は、本発明によるＣＤ用信号
処理ＬＳＩの全体構成を示すブロック図であり、サーボ
部２０と、誤り検出訂正部２１と、オーディオ部２２
と、これら３つの回路部分全てが接続されたＣＰＵバス
２３と、ＣＰＵバス２３に接続されたＣＰＵ２４と、Ｃ
ＰＵ２４が処理するプログラムを記憶したプログラムＲ
ＯＭ２５と、ワーク用のＲＡＭ２６と、ＣＤから再生さ
れたＥＦＭ信号を復調するＥＦＭデコーダ２７と、ＣＰ
Ｕバス２３に接続され各種コマンドを入力するコマンド
インターフェース２８とより構成されている。
処理ＬＳＩの全体構成を示すブロック図であり、サーボ
部２０と、誤り検出訂正部２１と、オーディオ部２２
と、これら３つの回路部分全てが接続されたＣＰＵバス
２３と、ＣＰＵバス２３に接続されたＣＰＵ２４と、Ｃ
ＰＵ２４が処理するプログラムを記憶したプログラムＲ
ＯＭ２５と、ワーク用のＲＡＭ２６と、ＣＤから再生さ
れたＥＦＭ信号を復調するＥＦＭデコーダ２７と、ＣＰ
Ｕバス２３に接続され各種コマンドを入力するコマンド
インターフェース２８とより構成されている。
【００１１】サーボ部２０は、サーボ制御入力信号をＡ
Ｄ変換するＡＤ変換器３０と、処理結果をＤＡ変換して
サーボ制御出力信号として送出するＤＡ変換器３１を有
し、これらは従来例の構成２，４と同一である。誤り検
出訂正部２１は、ＥＦＭデコーダ２７で復調された復調
データと誤り訂正後のデータ及びエラーフラグを記憶す
るメモリ３２と、シンドローム演算等の誤り検出訂正の
ためのガロア体の演算を行うガロア体演算器３３を有
し、これらは従来例の構成７，８と同一であるが、従来
例におけるシーケンサ９は存在しない。また、オーディ
オ部２２は、ＣＰＵバス２３に接続され、処理結果を一
旦バッファするためのＦＩＦＯレジスタ３４と、ＦＩＦ
Ｏレジスタ３４から出力される処理結果をＤＡ変換して
オーディオ信号として出力するＤＡ変換器３５を有し、
このＤＡ変換器３５は従来例におけるＤＡ変換器１４と
同一構成である。しかしながら、このオーディオ部２２
には、従来例における補間／ミュート回路１１，ディエ
ンファシスフィルタ１２及びオーバーサンプリングフィ
ルタ１３は設けられていない。
Ｄ変換するＡＤ変換器３０と、処理結果をＤＡ変換して
サーボ制御出力信号として送出するＤＡ変換器３１を有
し、これらは従来例の構成２，４と同一である。誤り検
出訂正部２１は、ＥＦＭデコーダ２７で復調された復調
データと誤り訂正後のデータ及びエラーフラグを記憶す
るメモリ３２と、シンドローム演算等の誤り検出訂正の
ためのガロア体の演算を行うガロア体演算器３３を有
し、これらは従来例の構成７，８と同一であるが、従来
例におけるシーケンサ９は存在しない。また、オーディ
オ部２２は、ＣＰＵバス２３に接続され、処理結果を一
旦バッファするためのＦＩＦＯレジスタ３４と、ＦＩＦ
Ｏレジスタ３４から出力される処理結果をＤＡ変換して
オーディオ信号として出力するＤＡ変換器３５を有し、
このＤＡ変換器３５は従来例におけるＤＡ変換器１４と
同一構成である。しかしながら、このオーディオ部２２
には、従来例における補間／ミュート回路１１，ディエ
ンファシスフィルタ１２及びオーバーサンプリングフィ
ルタ１３は設けられていない。
【００１２】図１に示すＣＰＵ２４は、従来のＣＰＵ３
のようにサーボ処理専用に設けられているものではな
く、サーボ処理と、誤り検出訂正処理のシーケンス制御
と、誤り検出訂正後のオーディオ信号処理の３つのタス
クを時分割に処理し、オーディオ信号処理としては、補
間／ミュート処理，ディエンファシスフィルタ処理及び
オーバーサンプリングフィルタ処理を含む。
のようにサーボ処理専用に設けられているものではな
く、サーボ処理と、誤り検出訂正処理のシーケンス制御
と、誤り検出訂正後のオーディオ信号処理の３つのタス
クを時分割に処理し、オーディオ信号処理としては、補
間／ミュート処理，ディエンファシスフィルタ処理及び
オーバーサンプリングフィルタ処理を含む。
【００１３】また、３つのタスクの時分割処理におい
て、各タスクのサンプリング周波数ＦＳを決定するため
に、サーボフラグＳＲＶＦ，誤り検出Ｃ１フラグＥＣ１
Ｆ及びＣ２フラグＥＣ２Ｆ，オーディオフラグＡＵＤＦ
が各々セットされるフラグレジスタ３６，３７，３８，
３９が設けられており、これらのフラグをＣＰＵ２４が
ポーリングすることにより時分割処理を実現する。サー
ボフラグＳＲＶＦ及びオーディオフラグＡＵＤＦは、各
々対応するタイミング発生器４０，４１により所定の周
期毎にセットされ、誤り検出Ｃ１フラグＥＣ１Ｆ及びＣ
２フラグＥＣ２Ｆは、各々Ｃ１シンドローム及びＣ２シ
ンドロームの計算が終了したときセットされる。
て、各タスクのサンプリング周波数ＦＳを決定するため
に、サーボフラグＳＲＶＦ，誤り検出Ｃ１フラグＥＣ１
Ｆ及びＣ２フラグＥＣ２Ｆ，オーディオフラグＡＵＤＦ
が各々セットされるフラグレジスタ３６，３７，３８，
３９が設けられており、これらのフラグをＣＰＵ２４が
ポーリングすることにより時分割処理を実現する。サー
ボフラグＳＲＶＦ及びオーディオフラグＡＵＤＦは、各
々対応するタイミング発生器４０，４１により所定の周
期毎にセットされ、誤り検出Ｃ１フラグＥＣ１Ｆ及びＣ
２フラグＥＣ２Ｆは、各々Ｃ１シンドローム及びＣ２シ
ンドロームの計算が終了したときセットされる。
【００１４】ところで、コマンドインターフェース２８
には、再生速度を指定する速度信号Ｓが入力され、速度
信号Ｓに応じて切換信号ＳＷを発生する。そして、タイ
ミング発生器４０及び４１は切換信号ＳＷに応じて、サ
ーボフラグＳＲＶＦ及びオーディオフラグＡＵＤＦをセ
ットする周期を変更する。以下、ＣＰＵの処理内容を示
す図２，３のフローチャートと、図４，５のタイミング
チャートに従って動作を説明する。
には、再生速度を指定する速度信号Ｓが入力され、速度
信号Ｓに応じて切換信号ＳＷを発生する。そして、タイ
ミング発生器４０及び４１は切換信号ＳＷに応じて、サ
ーボフラグＳＲＶＦ及びオーディオフラグＡＵＤＦをセ
ットする周期を変更する。以下、ＣＰＵの処理内容を示
す図２，３のフローチャートと、図４，５のタイミング
チャートに従って動作を説明する。
【００１５】まず、タイミング発生器４０及び４１は、
図４イ，オに示すように、４４．１KHz毎にサーボフラ
グＳＲＶＦ及びオーディオフラグＡＵＤＦをセットす
る。但し、両フラグのセットタイミングには所定の位相
差が設定されている。また、ガロア体演算器３３では、
メモリ３２から読み出した１フレーム分の復調データに
ついてＣ１シンドローム演算が終了する毎に図４ウに示
すようにＣ１フラグＥＣ１Ｆがセットされ、Ｃ２シンド
ローム演算が終了する毎に図４エに示すようにＣ２フラ
グＥＣ２Ｆがセットされる。メモリ３２へ１フレーム分
の復調データが書き込まれるには、４４．１KHzのサー
ボフラグＳＲＶＦの６周期分を要するので、Ｃ１フラグ
ＥＣ１Ｆ及びＣ２フラグＥＣ２Ｆは４４．１KHzの約１
／６の７．３５KHz毎にセットされることとなる。
図４イ，オに示すように、４４．１KHz毎にサーボフラ
グＳＲＶＦ及びオーディオフラグＡＵＤＦをセットす
る。但し、両フラグのセットタイミングには所定の位相
差が設定されている。また、ガロア体演算器３３では、
メモリ３２から読み出した１フレーム分の復調データに
ついてＣ１シンドローム演算が終了する毎に図４ウに示
すようにＣ１フラグＥＣ１Ｆがセットされ、Ｃ２シンド
ローム演算が終了する毎に図４エに示すようにＣ２フラ
グＥＣ２Ｆがセットされる。メモリ３２へ１フレーム分
の復調データが書き込まれるには、４４．１KHzのサー
ボフラグＳＲＶＦの６周期分を要するので、Ｃ１フラグ
ＥＣ１Ｆ及びＣ２フラグＥＣ２Ｆは４４．１KHzの約１
／６の７．３５KHz毎にセットされることとなる。
【００１６】このように各タスク毎のフラグが周期的に
セットされる状況において、ＣＰＵ２４は、図２のフロ
ーチャートに示すように各フラグをポーリングしながら
時分割処理を行う。即ち、ＣＰＵ２４は、まず、図３に
示すサブルーチンＳをコールして、サーボフラグＳＲＶ
Ｆが１か否か判定し、１でなければこの判定を繰り返
し、１になるとＡＤ変換器３０からのデジタルサーボ制
御入力に対してデジタルサーボ処理（図４アのＳ）を実
行する。そして、処理後のデジタルサーボ制御出力をＤ
Ａ変換器３１に送出し、ここでアナログのサーボ制御出
力信号に変換されて出力される。次に、Ｃ１フラグＥＣ
１Ｆが１か否か判定し、１でなければサブルーチンＡを
コールする。このサブルーチンＡにおいては、オーディ
オフラグＡＵＤＦが１か否か判定し、１でなければこの
判定を繰り返し、１になるとメモリ３２から読み出した
誤り訂正データに対して、上述した補間／ミュート等の
オーディオ信号処理（図４アのＡ）を実行し、処理後の
オーディオデータを順次ＦＩＦＯレジスタ３４に送出す
る。ＦＩＦＯレジスタ３４に一旦記憶されたオーディオ
データは、ＤＡ変換器３５によりアナログのオーディオ
信号に変換されて出力される。オーディオ信号処理後
は、サブルーチンＳのコールステップへ戻り、サーボフ
ラグＳＲＶＦに応じてサーボ処理（図４アのＳ）を実行
する。
セットされる状況において、ＣＰＵ２４は、図２のフロ
ーチャートに示すように各フラグをポーリングしながら
時分割処理を行う。即ち、ＣＰＵ２４は、まず、図３に
示すサブルーチンＳをコールして、サーボフラグＳＲＶ
Ｆが１か否か判定し、１でなければこの判定を繰り返
し、１になるとＡＤ変換器３０からのデジタルサーボ制
御入力に対してデジタルサーボ処理（図４アのＳ）を実
行する。そして、処理後のデジタルサーボ制御出力をＤ
Ａ変換器３１に送出し、ここでアナログのサーボ制御出
力信号に変換されて出力される。次に、Ｃ１フラグＥＣ
１Ｆが１か否か判定し、１でなければサブルーチンＡを
コールする。このサブルーチンＡにおいては、オーディ
オフラグＡＵＤＦが１か否か判定し、１でなければこの
判定を繰り返し、１になるとメモリ３２から読み出した
誤り訂正データに対して、上述した補間／ミュート等の
オーディオ信号処理（図４アのＡ）を実行し、処理後の
オーディオデータを順次ＦＩＦＯレジスタ３４に送出す
る。ＦＩＦＯレジスタ３４に一旦記憶されたオーディオ
データは、ＤＡ変換器３５によりアナログのオーディオ
信号に変換されて出力される。オーディオ信号処理後
は、サブルーチンＳのコールステップへ戻り、サーボフ
ラグＳＲＶＦに応じてサーボ処理（図４アのＳ）を実行
する。
【００１７】Ｃ１フラグＥＣ１Ｆの判定において１であ
るときは、誤り検出訂正のシーケンス制御を開始し、ガ
ロア体演算器３３と共にＣ１シンドロームに基づく１回
目の誤り検出訂正処理（図４アのＥＣ１）を実行する。
この誤り検出訂正処理後、サブルーチンＡをコールして
オーディオフラグＡＵＤＦに応じたオーディオ信号処理
（図４アのＡ）を実行し、次に、サブルーチンＳをコー
ルしてサーボフラグＳＲＶＦに応じたサーボ処理（図４
アのＳ）を実行する。更には、Ｃ１シンドロームに基づ
く２回目の誤り検出訂正処理（図４アのＥＣ１’）を実
行し、実行後サブルーチンＡのコールによりオーディオ
信号処理（図４アのＡ）を実行する。つまり、Ｃ１シン
ドロームに基づく誤り検出訂正処理は、ＥＣ１とＥＣ
１’で２分割して実行される。
るときは、誤り検出訂正のシーケンス制御を開始し、ガ
ロア体演算器３３と共にＣ１シンドロームに基づく１回
目の誤り検出訂正処理（図４アのＥＣ１）を実行する。
この誤り検出訂正処理後、サブルーチンＡをコールして
オーディオフラグＡＵＤＦに応じたオーディオ信号処理
（図４アのＡ）を実行し、次に、サブルーチンＳをコー
ルしてサーボフラグＳＲＶＦに応じたサーボ処理（図４
アのＳ）を実行する。更には、Ｃ１シンドロームに基づ
く２回目の誤り検出訂正処理（図４アのＥＣ１’）を実
行し、実行後サブルーチンＡのコールによりオーディオ
信号処理（図４アのＡ）を実行する。つまり、Ｃ１シン
ドロームに基づく誤り検出訂正処理は、ＥＣ１とＥＣ
１’で２分割して実行される。
【００１８】この後、サーボ処理に続いてＣ２フラグＥ
Ｃ２Ｆが１か否か判定し、１でなければサブルーチンＡ
をコールして戻り、１であればＣ２シンドロームに基づ
く１回目の誤り検出訂正処理（図４アのＥＣ２）を実行
する。以降は、サブルーチンＡ，Ｓのコールを順次繰り
返しながら、Ｃ２シンドロームに基づく２回目，３回
目，４回目の誤り検出訂正処理（図４アのＥＣ２'，Ｅ
Ｃ２''，ＥＣ２'''）を実行する。つまり、Ｃ２シンド
ロームに基づく誤り検出訂正処理は、ＥＣ２，ＥＣ
２'，ＥＣ２''，ＥＣ２'''１’で４分割して実行され、
誤り検出訂正処理全体としては、合計６分割で１フレー
ム分の処理が行われることとなる。
Ｃ２Ｆが１か否か判定し、１でなければサブルーチンＡ
をコールして戻り、１であればＣ２シンドロームに基づ
く１回目の誤り検出訂正処理（図４アのＥＣ２）を実行
する。以降は、サブルーチンＡ，Ｓのコールを順次繰り
返しながら、Ｃ２シンドロームに基づく２回目，３回
目，４回目の誤り検出訂正処理（図４アのＥＣ２'，Ｅ
Ｃ２''，ＥＣ２'''）を実行する。つまり、Ｃ２シンド
ロームに基づく誤り検出訂正処理は、ＥＣ２，ＥＣ
２'，ＥＣ２''，ＥＣ２'''１’で４分割して実行され、
誤り検出訂正処理全体としては、合計６分割で１フレー
ム分の処理が行われることとなる。
【００１９】以上のように、通常再生時は、各フラグＳ
ＲＶＦ，ＥＣ１Ｆ，ＥＣ２Ｆ，ＡＵＤＦに基づき、ＣＰ
Ｕ２４は、デジタルサーボ処理，誤り検出訂正のシーケ
ンス制御，オーディオ信号処理の３つのタスクを時分割
処理する。次に、トラックジャンプ指令がコマンドイン
ターフェース２８に与えられた場合の動作を説明する。
ＲＶＦ，ＥＣ１Ｆ，ＥＣ２Ｆ，ＡＵＤＦに基づき、ＣＰ
Ｕ２４は、デジタルサーボ処理，誤り検出訂正のシーケ
ンス制御，オーディオ信号処理の３つのタスクを時分割
処理する。次に、トラックジャンプ指令がコマンドイン
ターフェース２８に与えられた場合の動作を説明する。
【００２０】ＣＰＵ２４は、図２に示すように、４回目
の誤り検出訂正処理ＥＣ２'''に続くサブルーチンＡの
コール後、トラックジャンプ指令ＪＭＰが入力されてい
るか否かを判定し、入力されているときはオーディオ信
号のミュート処理を行い、サーボフラグＳＲＶＦが１に
なったことに応じて特殊サーボ処理を実行する。この場
合、ＣＰＵ２４は、図４カ及び図５に示すように、誤り
検出訂正のシーケンス制御及びオーディオ信号処理を一
切行わず、全期間特殊サーボ処理を実行する。つまり、
ＣＰＵ２４は特殊サーボ処理のみに専念する。この特殊
サーボ処理は、通常再生時のフォーカスサーボ処理Ｓ’
とトラックジャンプ用のアクセス処理ＪＭＰよりなり、
トラックジャンプ用のアクセス処理ＪＭＰは、目標トラ
ックにピックアップを到達させるためのトラッキング，
スピンドル，スレッドの各サーボ処理を含む。
の誤り検出訂正処理ＥＣ２'''に続くサブルーチンＡの
コール後、トラックジャンプ指令ＪＭＰが入力されてい
るか否かを判定し、入力されているときはオーディオ信
号のミュート処理を行い、サーボフラグＳＲＶＦが１に
なったことに応じて特殊サーボ処理を実行する。この場
合、ＣＰＵ２４は、図４カ及び図５に示すように、誤り
検出訂正のシーケンス制御及びオーディオ信号処理を一
切行わず、全期間特殊サーボ処理を実行する。つまり、
ＣＰＵ２４は特殊サーボ処理のみに専念する。この特殊
サーボ処理は、通常再生時のフォーカスサーボ処理Ｓ’
とトラックジャンプ用のアクセス処理ＪＭＰよりなり、
トラックジャンプ用のアクセス処理ＪＭＰは、目標トラ
ックにピックアップを到達させるためのトラッキング，
スピンドル，スレッドの各サーボ処理を含む。
【００２１】そして、ＣＰＵ２４は、この特殊サーボ処
理の結果、ピックアップが目標トラックに到達したこと
を検出すると、図５に示すように、特殊サーボ処理ルー
チンから抜け出て、誤り検出訂正のシーケンス制御とオ
ーディオ信号処理を再開し、サーボ処理も通常再生時の
処理内容に戻る。即ち、上述した３つの処理を時分割処
理する状態に復帰する。
理の結果、ピックアップが目標トラックに到達したこと
を検出すると、図５に示すように、特殊サーボ処理ルー
チンから抜け出て、誤り検出訂正のシーケンス制御とオ
ーディオ信号処理を再開し、サーボ処理も通常再生時の
処理内容に戻る。即ち、上述した３つの処理を時分割処
理する状態に復帰する。
【００２２】
【発明の効果】本発明によれば、デジタルサーボ処理機
能，誤り検出訂正機能，及び，オーディオ信号処理機能
の３つの機能を搭載した信号処理装置をＬＳＩ化した場
合、ハードウエアの回路規模を大幅に縮小できる。更
に、トラックジャンプ時には、デジタルサーボ処理にＣ
ＰＵを専有できるので、ソフトウエア効率が向上する。
能，誤り検出訂正機能，及び，オーディオ信号処理機能
の３つの機能を搭載した信号処理装置をＬＳＩ化した場
合、ハードウエアの回路規模を大幅に縮小できる。更
に、トラックジャンプ時には、デジタルサーボ処理にＣ
ＰＵを専有できるので、ソフトウエア効率が向上する。
【図１】本発明によるＣＤ用信号処理ＬＳＩの構成を示
すブロック図である。
すブロック図である。
【図２】本発明におけるＣＰＵの処理内容を示すフロー
チャートである。
チャートである。
【図３】本発明におけるサブルーチンの処理内容を示す
フローチャートである。
フローチャートである。
【図４】本発明における通常再生時の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図５】本発明におけるトラックジャンプ時の動作を説
明するための説明図である。
明するための説明図である。
【図６】従来のＣＤ用信号処理ＬＳＩの構成を示すブロ
ック図である。
ック図である。
１，２０ サーボ部 ２，３０ ＡＤ変換器 ３，２４ ＣＰＵ ４，３１ ＤＡ変換器 ５，２１ 誤り検出訂正部 ６，２７ ＥＦＭデコーダ ７，３２ メモリ ８，３３ ガロア体演算器 ９ シーケンサ １０，２２ オーディオ部 １１ 補間／ミュート回路 １２ ディエンファシスフィルタ １３ オーバーサンプリングフィルタ １４，３５ ＤＡ変換器 ２８ コマンドインターフェース ３４ ＦＩＦＯレジスタ ３６，３７，３８，３９ フラグレジスタ ４０，４１ タイミング発生器
Claims (6)
- 【請求項１】 ディスクのサーボ制御用の入力信号及び
出力信号を各々入力及び出力する入力端子及び出力端子
と、ディスクの再生データに基づき誤り検出訂正用の演
算を行う誤り検出訂正用演算器と、ＣＰＵとを備え、該
ＣＰＵは、通常再生時、デジタルサーボ処理と、誤り検
出訂正処理のシーケンス制御とを時分割処理すると共
に、トラックジャンプ時には、前記誤り検出訂正処理の
シーケンス制御を中断し、全期間前記デジタルサーボ処
理を実行することを特徴とするディスク用信号処理装
置。 - 【請求項２】 前記ＣＰＵに接続されたＣＰＵバスと、
該ＣＰＵバスと前記サーボ用の入力端子及び出力端子と
の間に各々設けられたＡＤ変換器及びＤＡ変換器と、再
生データを復調し復調データを前記誤り検出訂正演算器
に送出する復調回路と、該復調データ及び誤り訂正後の
データを記憶し前記ＣＰＵによりアクセス可能なメモリ
と、前記デジタルサーボ処理及び誤り検出訂正処理のシ
ーケンス制御の各タスク毎に各々独立して周期的にセッ
トされる複数のフラグを有し、前記ＣＰＵは該複数のフ
ラグをポーリングして各タスクを時分割処理することを
特徴とする請求項１記載のディスク用信号処理装置。 - 【請求項３】 ディスクのサーボ制御用の入力信号及び
出力信号を各々入力及び出力する入力端子及び出力端子
と、ディスクの再生データに基づき誤り検出訂正用の演
算を行う誤り検出訂正用演算器と、オーディオ信号を出
力するための出力端子と、ＣＰＵとを備え、該ＣＰＵ
は、通常再生時、デジタルサーボ処理と、誤り検出訂正
処理のシーケンス制御と、誤り訂正後のデータに対する
オーディオ信号処理とを時分割処理すると共に、トラッ
クジャンプ時には、前記誤り検出訂正処理のシーケンス
制御及びオーディオ信号処理を中断し、全期間前記デジ
タルサーボ処理を実行することを特徴とするディスク用
信号処理装置。 - 【請求項４】 前記ＣＰＵに接続されたＣＰＵバスと、
該ＣＰＵバスと前記サーボ用の入力端子及び出力端子と
の間に各々設けられたＡＤ変換器及びＤＡ変換器と、再
生データを復調し復調データを前記誤り検出訂正演算器
に送出する復調回路と、該復調データ及び誤り訂正後の
データを記憶し前記ＣＰＵによりアクセス可能なメモリ
と、前記ＣＰＵバスと前記オーディオ信号用の出力端子
との間に設けられた第２のＤＡ変換器とを、更に備えた
ことを特徴とする請求項３記載のディスク用信号処理装
置。 - 【請求項５】 前記デジタルサーボ処理，誤り検出訂正
処理のシーケンス制御，オーディオ信号処理の各タスク
毎に各々独立して周期的にセットされる複数のフラグを
有し、前記ＣＰＵは該複数のフラグをポーリングして各
タスクを時分割処理することを特徴とする請求項３記載
のディスク用信号処理装置。 - 【請求項６】 前記デジタルサーボ処理及びオーディオ
信号処理用の各フラグは所定の周期でセットされ、誤り
検出訂正用の前記フラグは、前記誤り検出訂正用演算器
においてシンドロームの演算が終了したときセットされ
ることを特徴とする請求項５記載のディスク用信号処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32747995A JPH09167367A (ja) | 1995-12-15 | 1995-12-15 | ディスク用信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32747995A JPH09167367A (ja) | 1995-12-15 | 1995-12-15 | ディスク用信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167367A true JPH09167367A (ja) | 1997-06-24 |
Family
ID=18199623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32747995A Pending JPH09167367A (ja) | 1995-12-15 | 1995-12-15 | ディスク用信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09167367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301206B1 (en) | 1997-10-11 | 2001-10-09 | Nec Corporation | Optical disc drive apparatus and optical disc drive control method |
-
1995
- 1995-12-15 JP JP32747995A patent/JPH09167367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301206B1 (en) | 1997-10-11 | 2001-10-09 | Nec Corporation | Optical disc drive apparatus and optical disc drive control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3260421B2 (ja) | Ｃｄ−ｒｏｍ再生装置 | |
| JPH09167367A (ja) | ディスク用信号処理装置 | |
| JPH11133991A (ja) | デジタル信号処理装置及び標本化周波数の切り替え時の制御方法 | |
| JPH09167440A (ja) | ディスク用信号処理装置 | |
| JPH10134374A (ja) | ディスク用信号処理装置 | |
| KR20010015852A (ko) | 광학 디스크 재생 장치 및 광학 디스크 재생 장치를제어하는 방법 | |
| JPH0736258B2 (ja) | ディスクプレ−ヤにおけるトラツクサ−チ機能付き誤り訂正演算ユニツト | |
| JPS6025100A (ja) | 波形記憶装置 | |
| JPH0896512A (ja) | Ｃｄプレーヤ | |
| JP3022186B2 (ja) | デジタル信号処理装置 | |
| JP2559441B2 (ja) | Ｐｃｍ信号補正回路 | |
| JP3855409B2 (ja) | 信号処理装置 | |
| JPH0719246B2 (ja) | デジタル信号処理装置 | |
| JP2766191B2 (ja) | デジタル信号処理装置及び信号処理方法 | |
| JP2686234B2 (ja) | デジタル信号処理装置及び信号処理方法 | |
| JPH04307623A (ja) | 算術論理演算装置 | |
| JPH01185885A (ja) | 光ディスクディジタルオーディオ再生装置の復調用集積回路 | |
| JP3305967B2 (ja) | Ｄｓｐのポインタ異常検出回路 | |
| JP3005987B2 (ja) | デジタル信号処理装置 | |
| JPH04119563A (ja) | Ｃｄ―ｒｏｍディスク読取装置 | |
| KR0166152B1 (ko) | 동화상 오디오데이타 제어회로 | |
| JPH0793913A (ja) | 誤り訂正装置 | |
| KR19980077709A (ko) | 디스크 재생 장치 | |
| JPH01279483A (ja) | 光ディスク装置のコード処理方法 | |
| JP2001148159A (ja) | オーディオ処理装置および方法、ならびにオーディオ処理方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読取可能な記録媒体 |