JPH04119563A - Ｃｄ―ｒｏｍディスク読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明はＣＤ　−ＲＯＭ　（ＣＤ−Ｒｅａｄ　０ｎｌｙ
　Ｍｅｍｏｒｙ）に記録されたコードデータを読比し、
ＣＤ−ＲＯＭ規格に従った所定の信号処理を実行し、処
理済データを外部装置に転送するＣＤ−ＲＯＭディスク
読取装置に関する。

（従来の技術） 音楽用として開発されたＣ　Ｄ　（Ｃｏｍｐａｃｔ　Ｄ
ｉｓｃ）は、記憶容量の大きさからコンピュータシステ
ムの記憶媒体として利用か考えられてきた。このＣＤを
読出し専用メモリとしたＣＤ−ＲＯＭが、最近、幅広く
利用されようとしている。ＣＤ−ＲＯＭディスクに記録
されているデータは、ＣＤ−ＲＯＭディスク読取装置に
読出合れ、たとえばコンピュータなどの外部装置に転送
され、種々の処理がなされて利用されている。

ＣＤ−ＲＯＭディスクにデ・−夕を記録する場合は、デ
ィジタルオーディオ規格で定められた記録フォーマット
に従う。さらにコンピュータデータ、画像データ等を記
録する場合には、ディジタルオーディオ規格上に新たに
定められたＣＤ−ＲＯＭ規格に従って記録される。

このＣＤ−ＲＯＭ規格では、ＣＤ−ＲＯＭデータブロッ
クには、第７図（ａ）〜（Ｃ）に示す３種類のモードが
定義されており、コードデータを格納するＣＤ−ＲＯＭ
データブロックはディジタルオーディオディスクの１７
７５秒に相当し、２３５２バイトで構成されている。こ
のＣＤ−ＲＯＭデータブロックの先頭にはセクタを分離
するための同期パターンＳＹＮと、ＣＤ−ＲＯＭデータ
ブロックのアドレスおよび記録モードを示すモードバイ
トの計４バイトのヘッダが設けられている。

同期パターンＳＹＮは、１２バイトのデータ（ＯＯｈ、
ＦＦｈ、ＦＦｈ、ＦＦｈ、ＦＦｈ、ＦＦｈ、ＦＦｈ、Ｆ
ＦｈＳＦＦｈ、ＦＦｈ、ＦＦｈ。

００ｈ）で構成されている。

第７図（ａ）はモード０のＣＤ−ＲＯＭデータブロック
でＣＤ−ＲＯＭディスクのリードインエリア、リードア
ウトエリア等に配置されるブロックをＣＤ−ＲＯＭ構造
とする場合に使用され、ユーザーデータ２３３６バイト
は全てゼロとしている。

第７図（ｂ）はモード１の場合であり、コンピュータデ
ータ等の信頼性を要求されるデータを記録するモードで
ある。ブロック内で完結する誤り訂正符号が定義されて
おり、２７６バイトのＦＣＣ領域に訂正符号か記録され
る。ユーザーデータは２０４８バイトである。

第７図（Ｃ）はモート２てあり、２３３６ノ＜イトのユ
ーザーデータを自由に定義して利用できるようになって
いる。

このようにブロック化されたコードデータは、８ビツト
のサブコードデータ、１９２ビツトのオーディオデータ
および６４ビツトのディジタルオーディオ領域の誤り訂
正符号か付加され、１フレームを１／７５秒としてＥＦ
Ｍ（８ビツト→１４ビツト変換）方式のディジタル変調
処理が施されてディスクに記録されている。

第８図はＣＤ−ＲＯＭディスク読取装置の構成の一例を
示す図である。

この実施例のＣＤ−ＲＯＭディスク読取装置は、信号再
生部１と、ＥＦＭ復調回路２と、ディジタルオーディオ
データ復調回路３と、アクセスコントロール回路４と、
ＣＤ−ＲＯＭ信号処理回路５と、バッファメモリ６と、
バッファメモリ制御回路７と、データ転送制御回路８と
、システムコントロール回路９と、Ｄ／Ａコンバータ１
０と、スイッチ１１と、ディスクロード・アンロード機
構部１２とから構成されている。

さらに、信号再生部１は、スピンドルモータ１−１と、
光ピツクアップ１−２と、光ピックアップ送りモータ１
−３と、フォーカストラッキングサーボ回路１−４と、
送りモータサーボ回路１−５と、ＣＬＶスピンドルサー
ボ回路１−６とから構成されている。

ＣＤ−ＲＯＭ信号処理回路５はＣＤ−ＲＯＭ同期検出・
デイスクランブル回路５−１と、ＣＤ−ＲＯＭエラー訂
正・データ制御回路５−２とから構成されている。

次に、上述した構成の従来のＣＤ−ＲＯＭ読取装置の動
作について説明する。

ＣＤ−ＲＯＭディスク１３の内容は、外部装置１４から
の転送要求をシステムコントロール回路９か解釈実行し
、アクセスコントロール回路４を介して光ピツクアップ
１−２を目的位置まで移動させ、ＣＤ−ＲＯＭディスク
１３上のデータの読出しを行う。ＣＤ−ＲＯＭディスク
１３から読出されたデータ信号は、ＥＦＭ復調回路２に
より１４ビツトから８ビツトへの変換処理が施され、デ
ィジタルオーディオデータ復調回路３で、ディジタルオ
ーディオレベルのデータ復調が行われる。復調データか
ディジタルオーディオデータである場合には、スイッチ
１１によりデータの導出先がＤ／Ａコンバータ１０とな
り、アナログオーディオ信号が再生される。

一方、復調データがＣＤ−ＲＯＭフォーマットのデータ
である場合には、スイッチ１１により導出先がＣＤ−Ｒ
ＯＭ信号処理回路５に切換えられる。

ＣＤ−ＲＯＭ信号処理回路５では、入力されたデータ列
から同期パターンＳＹＮを検出してＣＤ−ＲＯＭ信号処
理の同期化をはかるとともに、同期パターン以外の２３
４０バイトのデータをディスクランプル処理し、原デー
タと同一のデータ列に変換する。そして、デイスクラン
ブル処理されたデータは、バッファメモリ６に格納され
る。ＣＤ−ＲＯＭデータブロックかモード１である場合
には、ＣＤ−ＲＯＭエラー訂正・データ制御回路５−２
によりＣＤ−ＲＯＭ規格で定められたエラー訂正を実行
し、訂正後のデータを再びバ・ソファメモリ６に格納す
る。

以下、前述の動作を繰返し、バッファメモリ６に訂正処
理後のデータを格納してゆく。

外部装置１４からのデータ転送要求に従って、バッファ
メモリ６内の訂正処理済データは、バ・ソファメモリ制
御回路８の制御下で順次読出され、外部装置１４に転送
される。バッファメモリ６内の訂正処理済のＣＤ−ＲＯ
Ｍデータブロックか１ブロツク転送されると、新しい未
処理のＣＤ−ＲＯＭデータブロックのデータが格納され
、エラー訂正処理が逐次実行されていく。

ところで、バッファメモリ６には、デイスクランブル処
理されたブロックデータが第９図に示すごとく、同期パ
ターンＳＹＮも含めて完全に１ブロツク２３５２バイト
か格納される。例えば、６４ＫＢ（６５５３Ｂハイド）
の容量のメモリを採用した場合こは、最大２７のＣＤ−
ＲＯＭデータブロックを格納することかできる。

外部装置１４は（：Ｄ−ＲＯＭディスク読取装置に対し
て外部転送データブロックの転送要求を発行する前に、
Ｚ要とする外部転送ブロックのブロック長をＣＤ　−Ｒ
ＯＭ　読取装置に対して指示する。

転送可能な外部転送データブロック長とＣＤ−ＲＯＭデ
ータブロックとの関係を第１０図に示す。

バッファメモリ制御回路７は、指定されたブロック長に
従って、バッファメモリ６に対してデータ転送用リード
アドレスならびにリード信号を生成する。バッフ７メモ
リ６から、ＣＤ−ＲＯＭ信号処理か終了した（：Ｄ−Ｒ
ＯＭデータブロックのデータがデータ転送制御回路８に
順次導出されていく。

外部転送ブロック長が２３５２バイトである場合はＣＤ
−ＲＯＭディスク１３のデータを他のメディア、たとえ
ば磁気ディスク装置に吸い上げるストリーミングモード
で使用される。この場合には、１２バイトの同期パター
ンＳＹＮを含めたＣＤ−ＲＯＭデータブロックの全デー
タがシーケンシャルに磁気ディスク側に転送されてゆく
。

バッファメモリ６に格納されているＣＤ−ＲＯＭデータ
ブロックのデータのうち、同期パターンＳＹＮについて
は、モード１のブロックデータであってもエラー訂正処
理が及ばないため、ＣＤＲＯＭディスク１３からの読出
し時に誤りか発生したとしても、誤った状態でバッファ
メモリ６に格納されている。

外部装置に２３５２バイトのＣＤ−ＲＯＭデータブロッ
クを転送する際には、システムコントロール回路９が１
２バイトの同期パターンＳＹＮの正誤をテストし、誤り
が検出されたら訂正する動作をソフトウェア処理で実行
しながら転送している。第１１図のタイミングチャート
に示すように、各ブロックを転送するごとにブロックデ
ータの１１−ド転送を中断して、同期パターンの誤り検
出・訂正動作が入るため、総合的なデータ転送速度か低
下し、転送ブロック数か多いほど、この影響が著しくな
る問題点かある。ハードウェア転送時には、１．４８ｂ
ｙｔｅ／ｓｅｅの転送速度で２３４０ｂｙｔｅの転送を
約１、ＢＰ＋ｍ５ｅｃで実行するが、ソフトウェア転送
時には、１　ｂｙｔｅにつき１５μｓｅｃ程度必要であ
り、同期バタンＳＹＨの転送には、１８０μｓｅｃを要
する。加えて、ソフトウェア転送並びにハードウェア転
送のためのセットアツプにかかる時間を加算すると２３
５２ｂｙｔｅの転送に約２ｍ５ｅｃを要する。

また、転送データを処理する外部装置のデータ受信処理
のためのオーバーヘッドも大きくなり、外部装置全体の
処理能力か低下する問題も有している。

（発明が解決しようとする課題） 上述したように、従来のＣＤ−ＲＯＭディスク読取装置
では、同期パターンを含むＣＤ−ＲＯＭデータブロック
を外部装置に転送する場合、１ブロツク転送ごとに２３
４０バイトのハード転送を中断して、同期パターン１２
バイトのエラー横比・訂正をソフトウェア処理するため
、総合的なデータ速度か低下する。転送ブロック数が多
いほど、同期パターンエラー検出牽訂正処理のためのオ
ーバーヘットが累積し、転送効率の低下が著しくなる。

さらにデータを受信する側でも、１ブロツクの転送時間
か長くなる二とて、データ受信処理によるオーバーヘッ
ドか増加し、装置全体の処理能力か低下してしまう問題
点かあった。

本発明はこのような事情を考慮してなされたもので、同
期パターンを含むＣＤ　−ＲＯＰｖｉデータブロックの
転送の際にも、同期パターンのエラー検出・訂正処理が
不要で、データ転送速度ならびにデータ受信側の外部装
置の処理能力を低下させないようにすることを目的とす
る。

［発明の構成］ （課題を解決するための手段） 本発明のＣＤ−ＲＯＭディスク読取装置は、上述した目
的を実現するため、ＣＤ−ＲＯＭディスクから読出した
ＣＤ−ＲＯＭデータブロックの同期パターンを除いたデ
ータを格納する第１のメモリと、ＣＤ−ＲＯＭ規格の同
期ノぐターンデータが格納されている第２のメモリと、
前記第１のメモリに格納した、ＣＤ　−ＲＯＰｗｉデー
タプロ・ツクの同期パターンを除いたデータに前記第２
のメモ１ノこ格納されている同期パターンデータを付加
して外部装置に出力するデータ付加回路とを具備するこ
とを特徴としている。

（作用） 本発明のＣＤ−ＲＯＭディスク読取装置では、第２のメ
モリに格納されているＣＤ−ＲＯＭ規格の同期パターン
か第１のメモリに格納した、ＣＤＲＯＭデータブロック
の同期パターンを除いたデータに付加される。

したがって、常に正しい同期パターンか付加されるので
、同期パターン部分のエラー検出・訂正処理が不要とな
り、データ転送速度ならびに外部装置の処理能力も低下
させない。

（実施例） 以下、本発明のＣＤ−ＲＯＭ読取装置の実施例を図面を
参照しながら説明する。

第２図は本発明のＣＤ−ＲＯＭ読取装置にかかる一実施
例の構成を示す図である。第８図に示す従来のＣＤ−Ｒ
ＯＭ読取装置と同一の部分には、同一の符号を付し、重
複する説明を省略する。

第２図中の７ａは本発明の特徴部分であるバッファメモ
リ制御回路を示しており、メモリアドレス生成部の構成
を第３図に示す。

第１図は本発明を適用した場合のバッファメモリ６の割
当てを示す図、第４図は同期パターンＳＹＮを含む１ブ
ロック−２３５２バイトのプロ、ツクデータ転送時の動
作を示すタイミングチャートである。

第１図に示すようにＣＤ−ＲＯＭ同期検出・デイスクラ
ンブル回路５−１から導出されたＣＤ−ＲＯＭデータブ
ロックのデータは、同期パターンＳＹＮを除いた２３４
０バイトを単位としてバッファメモリ６に格納されてい
く。バッファメモリ６には最大２８ブロツクのデータを
格納でき、１８バイトの空きが生じる。本実施例では、
この１６バイトの空き領域に１２バイトの同期パターン
ＳＹＮ　（００ｈＳ　ＦＦｈ、ＦＦｈ、ＦＦｈ、ＦＦｈ
、　　・・　ＦＦｈ。

００ｈ）を格納する格納領域ＤＡを設定し、初期化時に
システムコントロール回路９か同期パターンＳＹＮを書
込むようにしている。

バッファメモリ６は４種類のアクセスサイクルにより時
分割使用されている。これらのアクセスサイクルは、 ■同期検出・デイスクランブル処理済ブロックを書込む
サイクル、 ■エラー訂正のために読出すサイクル、■外部装置に対
する転送のためのエラー訂正処理済ブロックの読出しサ
イクル、 ■システムコントロール回路９が訂正データ／同期　パ
ターンデータ／ヘッダ読出しを実行するためのリード・
ライトサイクル であり、これらのサイクル中には、それぞれのサイクル
に対応したアドレスかバッファメモリ制御回路７ａから
出力される。

バッファメモリ制御回路７ａからはバッファメモリ６用
のアドレスが、第３図に示す構成のアドレス生成回路に
より生成される。各サイクルのバッファメモリ・アドレ
スは、アドレスマルチプレクサ３０ならびに３４をアド
レスマルチプレクサ制御信号Ｓ＾、ＳＢ、ＳＣ，ＳＤな
らびにＳＥによって、出力が制御されるようになってい
る。ＳＡは■、ＳＢは■、ＳＣは■、ＳＤ　／ＳＥは■
の各サイクルでアクティブとなり、それぞれのサイクル
に対応したアドレスを出力する。

初期化時にバッフ７メモリ６の空き領域に同期パターン
ＳＹＮを書込む場合は、システムコントロール回路９が
スタートアドレスＦＦＦＯｈをアドレス生成回路３３に
セットして、同期パターンの先頭バイトに書込みを実行
する。

アドレスマルチプレクサ制御信号ＳＣがシステムコント
ロール回路９のアクセスサイクルでアクティブとなり、
バッファメモリ６のアドレスが出力されるとともに、書
込信号が発生して１バイトが書込まれる。１バイトの書
込が終了すると、アドレス生成回路３３のアドレスは自
動的に１だけ加算される。以後、同様にして１２バイト
の同期パターンを書込んでゆく。

外部装置１４が同期パターンＳＹＮを含む２３５２ハイ
ドのブロック長のデータ転送を要求してきた場合の動作
タイミング図か第４図である。

バッファメモリ６は、たえず他のアクセスサイクルで利
用されているものとする。

まず、■２バイトの同期パターンＳＹＮを読比すために
、ＳＥ−“Ｌ”として同期パターンリードアドレス発生
回路３６の出力を、アドレスマルチプレクサ３４から導
出てきるようにする。同期パターンリードアドレス発生
回路３６の出力は、ＦＦＦＯｈからＦＦＦＢｈまで変化
する。同期パターンリードアドレスＡＤＤ■−８をバッ
ファメモリアドレスＡＤＤＭとするため、転送データ読
比しサイクルで、マルチプレクサ制御信号ＳＤをアクテ
ィブとする。この動作と同時にリード信号ＳＲＤか出力
されて、同期パターンの先頭バイトＯＯｈがバッファメ
モリデータバスに出力される。以後、アドレスマルチプ
レクサ制御信号ＳＥが“Ｌ”の期間繰返し、同様の動作
が実行されて１２バイトの同期パターンＳＹＮの読出し
か終了する。

次に、アドレスマルチプレクサ制御信号ＳＥか“Ｈ”と
なり、アドレスマルチプレクサ３４から転送データリー
ドアドレス発生回路３５のアドレスＡＤＤ■−りが導出
される。バッファメモリ１２の＃０〜＃２７のＣＤ−Ｒ
ＯＭデータプロ、ツクの先頭アドレスが転送データリー
ドアドレスとしてスタートアドレスレジスタ３９にセッ
トされ、このアドレスからスタートする。同期パターン
読出し時と同様に、転送データリードサイクルでアドレ
スマルチプレクサ制御信号ＳＤがアクティブとなり、転
送データリードアドレスＡＤＤ■−Ｄがバッファメモリ
６に導出される。これと同時に、リード信号ＳＲＤがア
クティブとなり、ヘッダの第１バイト（ＭＩＮバイト）
がバッファメモリデータバスに出力される。アドレスマ
ルチプレクサ制御信号ＳＥ−“Ｈ”の期間に２３４０回
、上記の動作が繰返されて外部転送データブロックのデ
ータの読出しが終了する。

ＣＤ−ＲＯＭディスク読取装置は、外部装置から指定さ
れた外部転送データブロック数に相当する回数、１２バ
イトの同期パターンＳＹＮの読比しならびに２３４０バ
イトデータ読出しを繰返し、外部装置から与えられた命
令の実行を終了する。

バッファメモリデータバス上に出力された転送データは
、データ転送制御回路６により、第４図（ｊ）のように
ラッチされ、外部装置に転送される。

つぎに、本発明の他の実施例のＣＤ−ＲＯＭ読取装置に
ついて説明する。

この実施例のＣＤ−ＲＯＭ読取装置の構成は、第２図に
示すＣＤ−ＲＯＭ読取装置と同様の構成と同様である。

第５図はＣＤ−ＲＯＭディスク読取装置に電源を投入し
た後、並びに外部装置からのリセット命令発行後の初期
化動作時に、バッフ７メモリ６に対して２３５２バイト
の各ＣＤ−ＲＯＭデータブロック領域の先頭から同期パ
ターンＳＹＮの書き込みを実行した状態のバッファメモ
リ６を示している。

このバッファメモリ６は、８Ｋ　（８９１２）バイトて
あり、ＣＤ　−ＲＯＭデータブロックを３ブロック書込
むことが可能である。

ＣＤ−ＲＯＭディスク１３から読出したデータは、バッ
ファメモリ６のアドレス１２．２３５４４７１Ｂから２
３４０バイトずつ書込まれる。エラー検出・訂正処理か
終了したデータがＣＤ−ＲＯＭデータブロックが１ブロ
ツク分、バッファメモリ６に準備テキると、バッファ＃
０のデータから順次転送が開始される。転送が終了した
バッファメモリ６には、新しい未処理のＣＤ−ＲＯＭデ
ータブロックのデータが書込まれていく。

外部装置１４から外部転送ブロックのブロック長２３５
２バイトのリード命令を受付けた場合、システムコント
ローラ９は、ＣＤ−ＲＯＭエラー訂正・データ制御回路
５−２、バッファメモリ制御回路７ａに転送ブロック長
２３５２、転送バイト数（２３５２×外部転送要求ブロ
ック数）、および転送開始アドレス０を設定し、ハード
ウェア転送を起動する。

第６図は、転送時のタイミングチャートであり、ＣＤ−
ＲＯＭデータブロックの１ブロツク分のデータを連続し
て転送できる。１．４ＬＬ２Ｍｂｙｔｅ／ｓｅｃの転送
速度で２３５２バイトの転送に要する時間は、１８７ｍ
５ｅｃである。

かくして本実施例によれば、同期パターンを含む２３５
２バイト長の外部転送データブロックのデータ転送時に
、常に正しい同期パターンが読出されるので、１ブロツ
クを転送するごとに同期パターンのエラー検出・訂正処
理か不要となる。この結果、データ転送速度を低下させ
ることなく、同期バター７を含む外部転送データブロッ
クを転送できる。また、転送データ受信側の外部装置は
、データ転送速度低下に伴うデータ受信処理時間の増大
から解放され、他の処理のための実行時間の低下を抑え
ることができる。

［発明の効果］ 以上説明したように、本発明のＣＤ−ＲＯＭディスク読
取装置によれば、同期パターンを含むＣＤ−ＲＯＭデー
タブロック転送時、常に正しい同期パターンを転送でき
、同期パターンのエラー検出・訂正処理によるオーバー
ヘッドがなくなり、転送速度は低下しない。また、デー
タ受信側の外部装置も、データ転送速度低下に伴うオー
バーヘッドがなくなるので、データ処理能力も低下しな
い。

【図面の簡単な説明】

第１図はＣＤ−ＲＯＭデータブロックと同期パターンが
バッファメモリに格納されている状態を示す図、第２図
は本発明にかかる一実施例のＣＤ−ＲＯＭ読取装置の構
成を示す図、第３図はバッファメモリ制御回路のメモリ
アドレス生成部の構成を示す図、第４図は同期パターン
を含む１ブロツクが２３５２バイトのブロックデータ転
送時の動作を示すタイミングチャート、第５図はＣＤ−
ＲＯＭディスク読取装置に電源を投入した後、並びに外
部装置からのリセット命令発行後の初期化動作時に、バ
ッファメモリに対して２３５２バイトの各ＣＤ−ＲＯＭ
データブロック領域の先頭から同期パターンの書込みを
実行した場合のバッファメモリの格納状態を示す図、第
６図は第５図に示す実施例の転送時のタイミングチャー
ト、第７図はＣＤＲＯＭデータブロックの構成を示す図
、第８図はＣＤ−ＲＯＭディスク読取装置の構成の一例
を示す図、第９図は従来の（［）−ＲＯＭディスク読取
装置のバッファメモリにＣＤ−ＲＯＭデータブロックか
格納されている状態を示している。第１０図は転送可能
な外部転送データブロックとＣＤＲＯＭデータブロック
との関係を示す図、第１１図は従来のＣＤ−ＲＯＭディ
スク読取装置が外部にデータを転送する場合のタイミン
グを示すタイミングチャートである。 ６・・・バッファメモリ、７　ａ・・・バッファメモリ
制御回路、３０．３４・・・アドレスマルチプレクサ、
３１・・・ＣＤ−ＲＯＭライトアドレス生成回路、３２
・・・エラー訂正用データ・リードアドレス生成回路、
３３・・・システムコントロール回路リード・ライトア
ドレス生成回路、３５・・・転送データリードアドレス
生成回路、３６・・・同期パターンリードアドレス生成
回路、３７．３８．３９・・・スタートアドレスレジス
タ。 ■ 吟 ■

Claims (1)

1. 【特許請求の範囲】 ＣＤ−ＲＯＭディスクから読出したＣＤ−ＲＯＭデータ
   ブロックの同期パターンを除いたデータを格納する第１
   のメモリと、 ＣＤ−ＲＯＭ規格の同期パターンデータが格納されてい
   る第２のメモリと、 前記第１のメモリに格納した、ＣＤ−ＲＯＭデータブロ
   ックの同期パターンを除いたデータに前記第２のメモリ
   に格納されている同期パターンデータを付加して外部装
   置に出力するデータ付加回路と を具備することを特徴とするＣＤ−ＲＯＭディスク読取
   装置。