JPH0896512A - Ｃｄプレーヤ - Google Patents
ＣｄプレーヤInfo
- Publication number
- JPH0896512A JPH0896512A JP23090894A JP23090894A JPH0896512A JP H0896512 A JPH0896512 A JP H0896512A JP 23090894 A JP23090894 A JP 23090894A JP 23090894 A JP23090894 A JP 23090894A JP H0896512 A JPH0896512 A JP H0896512A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- processor
- converter
- semiconductor chip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【目的】低コスト化を図ると共にショックプルーフ処理
などの処理も行う。 【構成】半導体チップ１０内には、プロセッサ１１とＤ
Ａコンバータ１２が形成される。プロセッサ１１から出
力されるデジタルデータＤＡＴＡ，ＢＣＫ，ＬＲＣＫ
は、それぞれスイッチ１３Ａ〜１３Ｃを介してＤＡコン
バータ１２に入力されると共に、外部出力端子１４〜１
６にも導かれる。一方、外部入力端子１４´〜１６´か
らのデジタルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´
は、それぞれスイッチ１３Ａ〜１３Ｃを介してＤＡコン
バータ１２に入力される。スイッチ１３Ａ〜１３Ｃは、
プロセッサ１１からの制御信号により切り替わり、プロ
セッサ１１又は外部からのデジタルデータをＤＡコンバ
ータ１２に導く。
などの処理も行う。 【構成】半導体チップ１０内には、プロセッサ１１とＤ
Ａコンバータ１２が形成される。プロセッサ１１から出
力されるデジタルデータＤＡＴＡ，ＢＣＫ，ＬＲＣＫ
は、それぞれスイッチ１３Ａ〜１３Ｃを介してＤＡコン
バータ１２に入力されると共に、外部出力端子１４〜１
６にも導かれる。一方、外部入力端子１４´〜１６´か
らのデジタルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´
は、それぞれスイッチ１３Ａ〜１３Ｃを介してＤＡコン
バータ１２に入力される。スイッチ１３Ａ〜１３Ｃは、
プロセッサ１１からの制御信号により切り替わり、プロ
セッサ１１又は外部からのデジタルデータをＤＡコンバ
ータ１２に導く。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＤプレーヤに関する
もので、特にＣＤプレーヤ用プロセッサとＤＡコンバー
タが１チップ化されたものに使用される。
もので、特にＣＤプレーヤ用プロセッサとＤＡコンバー
タが１チップ化されたものに使用される。
【０００２】
【従来の技術】図３は、従来のＣＤプレーヤシステムの
一部を取り出して示すものである。ＣＤプレーヤ用プロ
セッサＩＣ ２１から出力されるデジタルデータＤＡＴ
Ａは、直接、ＤＡコンバータＩＣ ２２に入力されてい
る。なお、クロック信号ＬＲＣＫは、Ｌチャンネルデー
タとＲチャンネルデータを見分けるために用いられる。
クロック信号ＢＣＫは、デジタルデータＤＡＴＡの入出
力のタイミングを決めるためのものである。
一部を取り出して示すものである。ＣＤプレーヤ用プロ
セッサＩＣ ２１から出力されるデジタルデータＤＡＴ
Ａは、直接、ＤＡコンバータＩＣ ２２に入力されてい
る。なお、クロック信号ＬＲＣＫは、Ｌチャンネルデー
タとＲチャンネルデータを見分けるために用いられる。
クロック信号ＢＣＫは、デジタルデータＤＡＴＡの入出
力のタイミングを決めるためのものである。
【０００３】図４は、図３のＣＤプレーヤシステムにお
いていわゆるショックプルーフ対応ＩＣを組み込んだも
のを示している。即ち、ＣＤプレーヤ用プロセッサＩＣ
２１から出力されるデジタルデータＤＡＴＡは、ショ
ックプルーフ対応ＩＣ ２３に入力される。ショックプ
ルーフ対応ＩＣ ２３は、再生音（デジタルデータ）を
メモリに記憶することにより、振動などによるいわゆる
音飛びにも対処することができる。
いていわゆるショックプルーフ対応ＩＣを組み込んだも
のを示している。即ち、ＣＤプレーヤ用プロセッサＩＣ
２１から出力されるデジタルデータＤＡＴＡは、ショ
ックプルーフ対応ＩＣ ２３に入力される。ショックプ
ルーフ対応ＩＣ ２３は、再生音（デジタルデータ）を
メモリに記憶することにより、振動などによるいわゆる
音飛びにも対処することができる。
【０００４】ショックプルーフ対応ＩＣ ２３から出力
されるデジタルデータＤＡＴＡ´は、ＤＡコンバータＩ
Ｃ ２２に入力される。なお、クロック信号ＬＲＣＫ´
は、ＬチャンネルデータとＲチャンネルデータを見分け
るために用いられる。クロック信号ＢＣＫ´は、デジタ
ルデータＤＡＴＡの入出力のタイミングを決めるための
ものである。
されるデジタルデータＤＡＴＡ´は、ＤＡコンバータＩ
Ｃ ２２に入力される。なお、クロック信号ＬＲＣＫ´
は、ＬチャンネルデータとＲチャンネルデータを見分け
るために用いられる。クロック信号ＢＣＫ´は、デジタ
ルデータＤＡＴＡの入出力のタイミングを決めるための
ものである。
【０００５】しかし、これらのシステムでは、ＣＤプレ
ーヤ用プロセッサやＤＡコンバータが別々のＩＣに形成
されるため、コストが高くなるという欠点がある。図５
は、従来のＣＤプレーヤシステムの一部を取り出して示
すものである。このＣＤプレーヤシステムの特徴は、Ｃ
Ｄプレーヤ用プロセッサとＤＡコンバータが１チップ化
されている点にある。即ち、ＣＤプレーヤ用プロセッサ
３１から出力されるデジタルデータＤＡＴＡは、ＤＡコ
ンバータ３２に入力されると共に、デジタルデータモニ
タ端子３３に与えられる。なお、クロック信号ＬＲＣ
Ｋ，ＢＣＫも同様に、ＤＡコンバータ３２に入力される
と共に、デジタルデータモニタ端子３４，３５に与えら
れる。
ーヤ用プロセッサやＤＡコンバータが別々のＩＣに形成
されるため、コストが高くなるという欠点がある。図５
は、従来のＣＤプレーヤシステムの一部を取り出して示
すものである。このＣＤプレーヤシステムの特徴は、Ｃ
Ｄプレーヤ用プロセッサとＤＡコンバータが１チップ化
されている点にある。即ち、ＣＤプレーヤ用プロセッサ
３１から出力されるデジタルデータＤＡＴＡは、ＤＡコ
ンバータ３２に入力されると共に、デジタルデータモニ
タ端子３３に与えられる。なお、クロック信号ＬＲＣ
Ｋ，ＢＣＫも同様に、ＤＡコンバータ３２に入力される
と共に、デジタルデータモニタ端子３４，３５に与えら
れる。
【０００６】このようなシステムでは、ＣＤプレーヤの
低コスト化に貢献することが可能である。しかし、ＣＤ
プレーヤ用プロセッサとＤＡコンバータを１チップ化し
た結果、プロセッサから出力されるデジタルデータに対
して、ショックプルーフ対応やサラウンド処理などの何
らかの処理を施すシステムが構成できないという欠点が
ある。
低コスト化に貢献することが可能である。しかし、ＣＤ
プレーヤ用プロセッサとＤＡコンバータを１チップ化し
た結果、プロセッサから出力されるデジタルデータに対
して、ショックプルーフ対応やサラウンド処理などの何
らかの処理を施すシステムが構成できないという欠点が
ある。
【０００７】
【発明が解決しようとする課題】このように、従来のＣ
Ｄプレーヤは、低コスト化を図るためにＣＤプレーヤ用
プロセッサとＤＡコンバータを１チップ化すると、プロ
セッサから出力されるデジタルデータに対してショック
プルーフ対応やサラウンド処理などの処理を施すシステ
ムが構成できなくなるという欠点がある。
Ｄプレーヤは、低コスト化を図るためにＣＤプレーヤ用
プロセッサとＤＡコンバータを１チップ化すると、プロ
セッサから出力されるデジタルデータに対してショック
プルーフ対応やサラウンド処理などの処理を施すシステ
ムが構成できなくなるという欠点がある。
【０００８】本発明は、上記欠点を解決すべくなされた
もので、その目的は、ＣＤプレーヤ用プロセッサとＤＡ
コンバータが１チップ化されたものにおいて、さらにプ
ロセッサから出力されるデジタルデータに対してショッ
クプルーフ対応やサラウンド処理などの処理を施すこと
ができるシステムが構成できるＣＤプレーヤを提供する
ことである。
もので、その目的は、ＣＤプレーヤ用プロセッサとＤＡ
コンバータが１チップ化されたものにおいて、さらにプ
ロセッサから出力されるデジタルデータに対してショッ
クプルーフ対応やサラウンド処理などの処理を施すこと
ができるシステムが構成できるＣＤプレーヤを提供する
ことである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＣＤプレーヤは、半導体チップ内に形成さ
れデジタルデータを出力するプロセッサと、前記プロセ
ッサから出力されたデジタルデータを前記半導体チップ
の外部に出力するための外部出力端子と、前記半導体チ
ップの外部からデジタルデータを入力するための外部入
力端子と、前記半導体チップ内に形成されデジタルデー
タをアナログデータに変換するＤＡコンバータと、前記
半導体チップ内に形成され前記プロセッサから出力され
たデジタルデータ又は前記半導体チップの外部から入力
されたデジタルデータを切り替えて前記ＤＡコンバータ
に入力するスイッチとを有する。前記スイッチは、前記
プロセッサから出力される制御信号により制御されてい
る。
め、本発明のＣＤプレーヤは、半導体チップ内に形成さ
れデジタルデータを出力するプロセッサと、前記プロセ
ッサから出力されたデジタルデータを前記半導体チップ
の外部に出力するための外部出力端子と、前記半導体チ
ップの外部からデジタルデータを入力するための外部入
力端子と、前記半導体チップ内に形成されデジタルデー
タをアナログデータに変換するＤＡコンバータと、前記
半導体チップ内に形成され前記プロセッサから出力され
たデジタルデータ又は前記半導体チップの外部から入力
されたデジタルデータを切り替えて前記ＤＡコンバータ
に入力するスイッチとを有する。前記スイッチは、前記
プロセッサから出力される制御信号により制御されてい
る。
【００１０】また、前記ＣＤプレーヤにおいて、前記外
部出力端子から出力されるデジタルデータについて所定
の処理を行うための別の半導体チップをさらに有し、当
該別の半導体チップにより所定の処理が施されたデジタ
ルデータは、前記外部入力端子に入力される。
部出力端子から出力されるデジタルデータについて所定
の処理を行うための別の半導体チップをさらに有し、当
該別の半導体チップにより所定の処理が施されたデジタ
ルデータは、前記外部入力端子に入力される。
【００１１】
【作用】上記構成によれば、プロセッサとＤＡコンバー
タは、１チップ化されているため、低コスト化に貢献で
きる。また、半導体チップ内には、スイッチが設けられ
ているため、プロセッサからのデジタルデータ又は外部
入力端子からのデジタルデータを切り替えてＤＡコンバ
ータに入力できる。
タは、１チップ化されているため、低コスト化に貢献で
きる。また、半導体チップ内には、スイッチが設けられ
ているため、プロセッサからのデジタルデータ又は外部
入力端子からのデジタルデータを切り替えてＤＡコンバ
ータに入力できる。
【００１２】従って、半導体チップの外部にショックプ
ルーフ処理やサラウンド処理などを行う別の半導体チッ
プを設け、外部出力端子から出力されたデジタルデータ
について所定の処理を行い、さらに当該所定の処理が行
われたデジタルデータを外部入力端子を介してＤＡコン
バータに入力させることができる。
ルーフ処理やサラウンド処理などを行う別の半導体チッ
プを設け、外部出力端子から出力されたデジタルデータ
について所定の処理を行い、さらに当該所定の処理が行
われたデジタルデータを外部入力端子を介してＤＡコン
バータに入力させることができる。
【００１３】
【実施例】以下、図面を参照しながら、本発明のＣＤプ
レーヤについて詳細に説明する。 ［Ａ］ 図１は、本発明の第１の実施例に係わるＣＤプ
レーヤシステムの一部を取り出して示すものである。
レーヤについて詳細に説明する。 ［Ａ］ 図１は、本発明の第１の実施例に係わるＣＤプ
レーヤシステムの一部を取り出して示すものである。
【００１４】このＣＤプレーヤシステムは、ＣＤプレー
ヤ用プロセッサ１１とＤＡコンバータ１２が１チップ化
されている。即ち、半導体チップ１０内には、ＣＤプレ
ーヤ用プロセッサ１１及びＤＡコンバータ１２が形成さ
れている。ＣＤプレーヤ用プロセッサ１１から出力され
るデジタルデータＤＡＴＡは、スイッチ１３Ａを介し
て、ＤＡコンバータ１２に入力されると共に、デジタル
データ外部出力端子１４に与えられる。
ヤ用プロセッサ１１とＤＡコンバータ１２が１チップ化
されている。即ち、半導体チップ１０内には、ＣＤプレ
ーヤ用プロセッサ１１及びＤＡコンバータ１２が形成さ
れている。ＣＤプレーヤ用プロセッサ１１から出力され
るデジタルデータＤＡＴＡは、スイッチ１３Ａを介し
て、ＤＡコンバータ１２に入力されると共に、デジタル
データ外部出力端子１４に与えられる。
【００１５】同様に、クロック信号ＢＣＫは、スイッチ
１３Ｂを介して、ＤＡコンバータ１２に入力されると共
に、ビットクロック外部出力端子１５に与えられる。ま
た、クロック信号ＬＲＣＫは、スイッチ１３Ｃを介し
て、ＤＡコンバータ１２に入力されると共に、ＬＲクロ
ック外部出力端子１６に与えられる。
１３Ｂを介して、ＤＡコンバータ１２に入力されると共
に、ビットクロック外部出力端子１５に与えられる。ま
た、クロック信号ＬＲＣＫは、スイッチ１３Ｃを介し
て、ＤＡコンバータ１２に入力されると共に、ＬＲクロ
ック外部出力端子１６に与えられる。
【００１６】なお、クロック信号ＬＲＣＫは、Ｌチャン
ネルデータとＲチャンネルデータを見分けるために用い
られる。クロック信号ＢＣＫは、デジタルデータＤＡＴ
Ａの入出力のタイミングを決めるためのものである。
ネルデータとＲチャンネルデータを見分けるために用い
られる。クロック信号ＢＣＫは、デジタルデータＤＡＴ
Ａの入出力のタイミングを決めるためのものである。
【００１７】また、半導体チップ１０には、デジタルデ
ータ外部入力端子１４´、ビットクロック外部入力端子
１５´及びＬＲクロック外部入力端子１６´がそれぞれ
設けられている。
ータ外部入力端子１４´、ビットクロック外部入力端子
１５´及びＬＲクロック外部入力端子１６´がそれぞれ
設けられている。
【００１８】デジタルデータ外部入力端子１４´は、ス
イッチ１３Ａに接続され、ビットクロック外部入力端子
１５´は、スイッチ１３Ｂに接続され、ＬＲクロック外
部入力端子１６´は、スイッチ１３Ｃに接続されてい
る。
イッチ１３Ａに接続され、ビットクロック外部入力端子
１５´は、スイッチ１３Ｂに接続され、ＬＲクロック外
部入力端子１６´は、スイッチ１３Ｃに接続されてい
る。
【００１９】コントローラＩＣ １７は、半導体チップ
１０内のプロセッサ１１と種々の命令のやりとりを行
う。即ち、コントローラＩＣ １７から出力される命令
は、プロセッサ１１内のマイコンインターフェイス回路
により解釈される。
１０内のプロセッサ１１と種々の命令のやりとりを行
う。即ち、コントローラＩＣ １７から出力される命令
は、プロセッサ１１内のマイコンインターフェイス回路
により解釈される。
【００２０】コントローラＩＣ １７から出力される命
令がスイッチ１３Ａ〜１３Ｃの制御に関するものである
場合、プロセッサ１１は、スイッチ１３Ａ〜１３Ｃにそ
れぞれ制御信号を出力する。
令がスイッチ１３Ａ〜１３Ｃの制御に関するものである
場合、プロセッサ１１は、スイッチ１３Ａ〜１３Ｃにそ
れぞれ制御信号を出力する。
【００２１】スイッチ１３Ａ〜１３Ｃは、この制御信号
を受けて、プロセッサ１１からのデジタルデータＤＡＴ
Ａ，ＢＣＫ，ＬＲＣＫをＤＡコンバータ１２に導くか、
又は外部入力端子１４´〜１６´からのデジタルデータ
ＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´をＤＡコンバータ１
２に導く。
を受けて、プロセッサ１１からのデジタルデータＤＡＴ
Ａ，ＢＣＫ，ＬＲＣＫをＤＡコンバータ１２に導くか、
又は外部入力端子１４´〜１６´からのデジタルデータ
ＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´をＤＡコンバータ１
２に導く。
【００２２】上記構成によれば、プロセッサ１１から出
力される制御信号によりスイッチ１３Ａ〜１３Ｃの切り
替えを制御している。このため、プロセッサ１１からの
デジタルデータＤＡＴＡ，ＢＣＫ，ＬＲＣＫを直接ＤＡ
コンバータ１２に入力できるばかりでなく、外部入力端
子１４´〜１６´からのデジタルデータＤＡＴＡ´，Ｂ
ＣＫ´，ＬＲＣＫ´をＤＡコンバータ１２に入力するこ
ともできる。
力される制御信号によりスイッチ１３Ａ〜１３Ｃの切り
替えを制御している。このため、プロセッサ１１からの
デジタルデータＤＡＴＡ，ＢＣＫ，ＬＲＣＫを直接ＤＡ
コンバータ１２に入力できるばかりでなく、外部入力端
子１４´〜１６´からのデジタルデータＤＡＴＡ´，Ｂ
ＣＫ´，ＬＲＣＫ´をＤＡコンバータ１２に入力するこ
ともできる。
【００２３】従って、半導体チップ１０の外部に、ショ
ックプルーフ対応ＩＣやサラウンド処理用ＩＣを設け、
これらのＩＣにより、外部出力端子１４〜１６から出力
されたデジタルデータＤＡＴＡ，ＢＣＫ，ＬＲＣＫにつ
いて所定の処理を行うことができる。そして、ショック
プルーフ対応ＩＣやサラウンド処理用ＩＣにより処理さ
れたデジタルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´
を外部入力端子１４´〜１６´を介してＤＡコンバータ
１２に入力させることが可能である。
ックプルーフ対応ＩＣやサラウンド処理用ＩＣを設け、
これらのＩＣにより、外部出力端子１４〜１６から出力
されたデジタルデータＤＡＴＡ，ＢＣＫ，ＬＲＣＫにつ
いて所定の処理を行うことができる。そして、ショック
プルーフ対応ＩＣやサラウンド処理用ＩＣにより処理さ
れたデジタルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´
を外部入力端子１４´〜１６´を介してＤＡコンバータ
１２に入力させることが可能である。
【００２４】つまり、ＣＤプレーヤ用プロセッサとＤＡ
コンバータの１チップ化による低コスト化と共に、プロ
セッサから出力されるデジタルデータに対してショック
プルーフ処理やサラウンド処理などの処理を施すことが
できるシステムを提供することができる。 ［Ｂ］ 図２は、本発明の第２の実施例に係わるＣＤプ
レーヤシステムの一部を取り出して示すものである。
コンバータの１チップ化による低コスト化と共に、プロ
セッサから出力されるデジタルデータに対してショック
プルーフ処理やサラウンド処理などの処理を施すことが
できるシステムを提供することができる。 ［Ｂ］ 図２は、本発明の第２の実施例に係わるＣＤプ
レーヤシステムの一部を取り出して示すものである。
【００２５】このＣＤプレーヤシステムは、ＣＤプレー
ヤ用プロセッサ１１とＤＡコンバータ１２を１チップ化
し、かつ、デジタルデータについてショックプルーフ処
理を行ったものである。
ヤ用プロセッサ１１とＤＡコンバータ１２を１チップ化
し、かつ、デジタルデータについてショックプルーフ処
理を行ったものである。
【００２６】即ち、半導体チップ１０内には、ＣＤプレ
ーヤ用プロセッサ１１及びＤＡコンバータ１２が形成さ
れている。ＣＤプレーヤ用プロセッサ１１から出力され
るデジタルデータＤＡＴＡは、スイッチ１３Ａを介し
て、ＤＡコンバータ１２に入力されると共に、デジタル
データ外部出力端子１４に与えられる。
ーヤ用プロセッサ１１及びＤＡコンバータ１２が形成さ
れている。ＣＤプレーヤ用プロセッサ１１から出力され
るデジタルデータＤＡＴＡは、スイッチ１３Ａを介し
て、ＤＡコンバータ１２に入力されると共に、デジタル
データ外部出力端子１４に与えられる。
【００２７】クロック信号ＢＣＫは、スイッチ１３Ｂを
介して、ＤＡコンバータ１２に入力されると共に、ビッ
トクロック外部出力端子１５に与えられる。また、クロ
ック信号ＬＲＣＫは、スイッチ１３Ｃを介して、ＤＡコ
ンバータ１２に入力されると共に、ＬＲクロック外部出
力端子１６に与えられる。
介して、ＤＡコンバータ１２に入力されると共に、ビッ
トクロック外部出力端子１５に与えられる。また、クロ
ック信号ＬＲＣＫは、スイッチ１３Ｃを介して、ＤＡコ
ンバータ１２に入力されると共に、ＬＲクロック外部出
力端子１６に与えられる。
【００２８】クロック信号ＬＲＣＫは、Ｌチャンネルデ
ータとＲチャンネルデータを見分けるために用いられ
る。クロック信号ＢＣＫは、デジタルデータＤＡＴＡの
入出力のタイミングを決めるためのものである。
ータとＲチャンネルデータを見分けるために用いられ
る。クロック信号ＢＣＫは、デジタルデータＤＡＴＡの
入出力のタイミングを決めるためのものである。
【００２９】また、半導体チップ１０には、デジタルデ
ータ外部入力端子１４´、ビットクロック外部入力端子
１５´及びＬＲクロック外部入力端子１６´がそれぞれ
設けられている。
ータ外部入力端子１４´、ビットクロック外部入力端子
１５´及びＬＲクロック外部入力端子１６´がそれぞれ
設けられている。
【００３０】デジタルデータ外部入力端子１４´は、ス
イッチ１３Ａに接続され、ビットクロック外部入力端子
１５´は、スイッチ１３Ｂに接続され、ＬＲクロック外
部入力端子１６´は、スイッチ１３Ｃに接続されてい
る。
イッチ１３Ａに接続され、ビットクロック外部入力端子
１５´は、スイッチ１３Ｂに接続され、ＬＲクロック外
部入力端子１６´は、スイッチ１３Ｃに接続されてい
る。
【００３１】外部出力端子１４〜１６から出力されるデ
ジタルデータＤＡＴＡ，ＢＣＫ，ＬＲＣＫは、ショック
プルーフ対応ＩＣ １８に入力される。ショックプルー
フ対応ＩＣ １８は、再生音（デジタルデータ）をメモ
リに記憶することにより、振動などによるいわゆる音飛
びにも対処することができる。
ジタルデータＤＡＴＡ，ＢＣＫ，ＬＲＣＫは、ショック
プルーフ対応ＩＣ １８に入力される。ショックプルー
フ対応ＩＣ １８は、再生音（デジタルデータ）をメモ
リに記憶することにより、振動などによるいわゆる音飛
びにも対処することができる。
【００３２】ショックプルーフ対応ＩＣ １８から出力
されるデジタルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ
´は、スイッチ１４Ａ〜１４Ｃを介して、ＤＡコンバー
タ１２に入力される。
されるデジタルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ
´は、スイッチ１４Ａ〜１４Ｃを介して、ＤＡコンバー
タ１２に入力される。
【００３３】コントローラＩＣ １７は、半導体チップ
１０内のプロセッサ１１と種々の命令のやりとりを行
う。即ち、コントローラＩＣ １７から出力される命令
は、プロセッサ１１内のマイコンインターフェイス回路
により解釈される。
１０内のプロセッサ１１と種々の命令のやりとりを行
う。即ち、コントローラＩＣ １７から出力される命令
は、プロセッサ１１内のマイコンインターフェイス回路
により解釈される。
【００３４】コントローラＩＣ １７から出力される命
令がスイッチ１３Ａ〜１３Ｃの制御に関するものである
場合、プロセッサ１１は、スイッチ１３Ａ〜１３Ｃにそ
れぞれ制御信号を出力する。
令がスイッチ１３Ａ〜１３Ｃの制御に関するものである
場合、プロセッサ１１は、スイッチ１３Ａ〜１３Ｃにそ
れぞれ制御信号を出力する。
【００３５】スイッチ１３Ａ〜１３Ｃは、この制御信号
を受けて、プロセッサ１１からのデジタルデータＤＡＴ
Ａ，ＢＣＫ，ＬＲＣＫをＤＡコンバータ１２に導くか、
又は外部入力端子１４´〜１６´からのデジタルデータ
ＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´をＤＡコンバータ１
２に導く。
を受けて、プロセッサ１１からのデジタルデータＤＡＴ
Ａ，ＢＣＫ，ＬＲＣＫをＤＡコンバータ１２に導くか、
又は外部入力端子１４´〜１６´からのデジタルデータ
ＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´をＤＡコンバータ１
２に導く。
【００３６】本実施例の場合、スイッチ１３Ａ〜１３Ｃ
は、プロセッサ１１からの制御信号に基づいて、外部入
力端子１４´〜１６´からのデジタルデータＤＡＴＡ
´，ＢＣＫ´，ＬＲＣＫ´をＤＡコンバータ１２に導く
ことになる。
は、プロセッサ１１からの制御信号に基づいて、外部入
力端子１４´〜１６´からのデジタルデータＤＡＴＡ
´，ＢＣＫ´，ＬＲＣＫ´をＤＡコンバータ１２に導く
ことになる。
【００３７】上記構成によれば、プロセッサ１１から出
力される制御信号により、外部入力端子１４´〜１６´
からのデジタルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ
´をＤＡコンバータ１２に入力することができる。
力される制御信号により、外部入力端子１４´〜１６´
からのデジタルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ
´をＤＡコンバータ１２に入力することができる。
【００３８】従って、デジタルデータＤＡＴＡ，ＢＣ
Ｋ，ＬＲＣＫについて、ショックプルーフ処理を施すこ
とができる。そして、ショックプルーフ処理されたデジ
タルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´を外部入
力端子１４´〜１６´を介してＤＡコンバータ１２に入
力させることができる。
Ｋ，ＬＲＣＫについて、ショックプルーフ処理を施すこ
とができる。そして、ショックプルーフ処理されたデジ
タルデータＤＡＴＡ´，ＢＣＫ´，ＬＲＣＫ´を外部入
力端子１４´〜１６´を介してＤＡコンバータ１２に入
力させることができる。
【００３９】つまり、ＣＤプレーヤ用プロセッサとＤＡ
コンバータの１チップ化による低コスト化と共に、プロ
セッサから出力されるデジタルデータに対してショック
プルーフ処理を施すことができるシステムを構成でき
る。
コンバータの１チップ化による低コスト化と共に、プロ
セッサから出力されるデジタルデータに対してショック
プルーフ処理を施すことができるシステムを構成でき
る。
【００４０】
【発明の効果】以上、説明したように、本発明のＣＤプ
レーヤによれば、次のような効果を奏する。ＣＤプレー
ヤ用プロセッサとＤＡコンバータが内蔵された半導体チ
ップにスイッチを設け、かつ、プロセッサから出力され
る制御信号によりスイッチの切り替えを制御している。
レーヤによれば、次のような効果を奏する。ＣＤプレー
ヤ用プロセッサとＤＡコンバータが内蔵された半導体チ
ップにスイッチを設け、かつ、プロセッサから出力され
る制御信号によりスイッチの切り替えを制御している。
【００４１】また、プロセッサからのデジタルデータを
外部に出力するための端子を当該半導体チップに設ける
と共に、外部からのデジタルデータを当該半導体チップ
内に導くための端子を設けている。
外部に出力するための端子を当該半導体チップに設ける
と共に、外部からのデジタルデータを当該半導体チップ
内に導くための端子を設けている。
【００４２】このため、プロセッサからのデジタルデー
タを直接ＤＡコンバータに入力できるばかりでなく、外
部からのデジタルデータをＤＡコンバータに入力するこ
ともできる。つまり、半導体チップの外部に、ショック
プルーフ対応ＩＣやサラウンド処理用ＩＣを設け、これ
らのＩＣにより、外部出力端子から出力されたデジタル
データについて所定の処理を行うことができる。そし
て、ショックプルーフ対応ＩＣやサラウンド処理用ＩＣ
により処理されたデジタルデータを外部入力端子を介し
てＤＡコンバータに入力させることができる。
タを直接ＤＡコンバータに入力できるばかりでなく、外
部からのデジタルデータをＤＡコンバータに入力するこ
ともできる。つまり、半導体チップの外部に、ショック
プルーフ対応ＩＣやサラウンド処理用ＩＣを設け、これ
らのＩＣにより、外部出力端子から出力されたデジタル
データについて所定の処理を行うことができる。そし
て、ショックプルーフ対応ＩＣやサラウンド処理用ＩＣ
により処理されたデジタルデータを外部入力端子を介し
てＤＡコンバータに入力させることができる。
【００４３】従って、ＣＤプレーヤ用プロセッサとＤＡ
コンバータの１チップ化による低コスト化と共に、プロ
セッサから出力されるデジタルデータに対してショック
プルーフ処理やサラウンド処理などの処理を施すことが
できるシステムを構成することができる。
コンバータの１チップ化による低コスト化と共に、プロ
セッサから出力されるデジタルデータに対してショック
プルーフ処理やサラウンド処理などの処理を施すことが
できるシステムを構成することができる。
【図１】本発明の第１の実施例に係わるＣＤプレーヤシ
ステムを示すブロック図。
ステムを示すブロック図。
【図２】本発明の第２の実施例に係わるＣＤプレーヤシ
ステムを示すブロック図。
ステムを示すブロック図。
【図３】従来のＣＤプレーヤシステムを示すブロック
図。
図。
【図４】従来のＣＤプレーヤシステムを示すブロック
図。
図。
【図５】従来のＣＤプレーヤシステムを示すブロック
図。
図。
１０ …半導体チップ、 １１，３１ …プロセッサ、 １２，３２ …ＤＡコンバータ、 １３Ａ〜１３Ｃ …スイッチ、 １４ …デジタルデータ外部出力端子、 １５ …ビットクロック信号外部出力端
子、 １６ …ＬＲクロック信号外部出力端子、 １４´ …デジタルデータ外部入力端子、 １５´ …ビットクロック信号外部入力端
子、 １６´ …ＬＲクロック信号外部入力端子、 １７ …コントローラＩＣ、 １８，２３ …ショックプルーフ対応ＩＣ、 ２１ …ＣＤプレーヤ用プロセッサＩＣ、 ２２ …ＤＡコンバータＩＣ。
子、 １６ …ＬＲクロック信号外部出力端子、 １４´ …デジタルデータ外部入力端子、 １５´ …ビットクロック信号外部入力端
子、 １６´ …ＬＲクロック信号外部入力端子、 １７ …コントローラＩＣ、 １８，２３ …ショックプルーフ対応ＩＣ、 ２１ …ＣＤプレーヤ用プロセッサＩＣ、 ２２ …ＤＡコンバータＩＣ。
Claims (3)
- 【請求項１】 半導体チップ内に形成されデジタルデー
タを出力するプロセッサと、前記プロセッサから出力さ
れたデジタルデータを前記半導体チップの外部に出力す
るための外部出力端子と、前記半導体チップの外部から
デジタルデータを入力するための外部入力端子と、前記
半導体チップ内に形成されデジタルデータをアナログデ
ータに変換するＤＡコンバータと、前記半導体チップ内
に形成され前記プロセッサから出力されたデジタルデー
タ又は前記半導体チップの外部から入力されたデジタル
データを切り替えて前記ＤＡコンバータに入力するスイ
ッチとを有することを特徴とするＣＤプレーヤ。 - 【請求項２】 前記スイッチは、前記プロセッサから出
力される制御信号により制御されていることを特徴とす
る請求項１に記載のＣＤプレーヤ。 - 【請求項３】 請求項１に記載のＣＤプレーヤにおい
て、前記外部出力端子から出力されるデジタルデータに
ついて所定の処理を行うための別の半導体チップをさら
に有し、当該別の半導体チップにより所定の処理が施さ
れたデジタルデータは、前記外部入力端子に入力される
ことを特徴とする請求項１に記載のＣＤプレーヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23090894A JPH0896512A (ja) | 1994-09-27 | 1994-09-27 | Ｃｄプレーヤ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23090894A JPH0896512A (ja) | 1994-09-27 | 1994-09-27 | Ｃｄプレーヤ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0896512A true JPH0896512A (ja) | 1996-04-12 |
Family
ID=16915178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23090894A Pending JPH0896512A (ja) | 1994-09-27 | 1994-09-27 | Ｃｄプレーヤ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0896512A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043243A1 (en) * | 1997-03-25 | 1998-10-01 | Msu (Uk) Limited | Integrated control and decoding circuits for compact disk players |
| WO2002029805A1 (en) * | 2000-10-04 | 2002-04-11 | Global Silicon Ltd. | Replaying digital media |
| US7565214B2 (en) | 2004-12-09 | 2009-07-21 | Fujitsu Component Limited | Audio system for playing back recorded information by remote transmission |
-
1994
- 1994-09-27 JP JP23090894A patent/JPH0896512A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043243A1 (en) * | 1997-03-25 | 1998-10-01 | Msu (Uk) Limited | Integrated control and decoding circuits for compact disk players |
| WO2002029805A1 (en) * | 2000-10-04 | 2002-04-11 | Global Silicon Ltd. | Replaying digital media |
| CN100426404C (zh) * | 2000-10-04 | 2008-10-15 | Gs知识产权有限责任公司 | 重放数字媒体 |
| US7636281B2 (en) | 2000-10-04 | 2009-12-22 | Gs Ip Limited Liability Company | Replaying digital media |
| US7940802B2 (en) | 2000-10-04 | 2011-05-10 | Gs Ip, Llc | Replaying digital media |
| US7565214B2 (en) | 2004-12-09 | 2009-07-21 | Fujitsu Component Limited | Audio system for playing back recorded information by remote transmission |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0342732A (ja) | 半導体集積回路 | |
| JPH0896512A (ja) | Ｃｄプレーヤ | |
| JPH11133991A (ja) | デジタル信号処理装置及び標本化周波数の切り替え時の制御方法 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPH0121383Y2 (ja) | ||
| JP3204744B2 (ja) | 信号遅延メモリ回路 | |
| JP3384213B2 (ja) | メモリアクセス装置 | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JP2686234B2 (ja) | デジタル信号処理装置及び信号処理方法 | |
| JP3022186B2 (ja) | デジタル信号処理装置 | |
| JP2766191B2 (ja) | デジタル信号処理装置及び信号処理方法 | |
| JP3200821B2 (ja) | 半導体集積回路システム | |
| JPH05314277A (ja) | ポート制御回路 | |
| US5297100A (en) | Address control system for a RAM in a digital audio set | |
| JPS6158074A (ja) | マイクロコンピユ−タ | |
| JP2010060713A (ja) | 集積回路装置及び音声再生システム | |
| JP2001282695A (ja) | 半導体装置 | |
| JPH0581445A (ja) | マイクロコンピユータｌｓｉ | |
| JPH01237862A (ja) | アドレス送信装置及び受信装置 | |
| JPH05120879A (ja) | 半導体メモリ装置 | |
| JPS63273291A (ja) | 磁気デイスク装置 | |
| JPH06175972A (ja) | バスシステム | |
| JPH0528796A (ja) | 半導体装置 | |
| JP2003045979A (ja) | 半導体集積回路システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010619 |