JPH0915834A - マスクの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ディストーション誤差による重ね合わせ精度
劣化を抑え、高重ね合わせ精度でパタンを転写する。 【構成】 マスク上に形成されたマスクパタンを結像光
学系を介して基板上に投影露光することにより該マスク
パタンを基板上に転写するマスクパタン転写方法におい
て用いる結像光学系のディストーション誤差を測定する
工程と、該測定により得たディストーション誤差を補正
するようにマスクパタン位置を調整したマスクを製造す
る工程とを含むマスクの製造方法により構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子、超伝導体
素子、磁性体素子、光集積回路素子、等の各種固体素子
における微細パタン形成に用いられる露光用マスクの製
造技術に関するものである。

【０００２】

【従来の技術】従来、大規模半導体集積回路等の固体素
子における微細パタンの形成には、主に光リソグラフィ
法の一つである縮小投影露光法が用いられてきた。本方
法は、マスクあるいはレチクル（以下、マスクと総称す
る）上に形成されたマスクパタンを結像光学系を用いて
基板上に縮小転写する方法である。

【０００３】上記縮小投影露光法を用いて転写される基
板上最小パタン寸法は、例えば６４メガビットダイナミ
ックランダムアクセスメモリー(６４［Ｍ bit］ＤＲＡ
Ｍ)では０．３〜０．４［μｍ］程度、２５６［Ｍ bi
t］ＤＲＡＭでは０．３［μｍ］以下にまで微細化して
きている。半導体等の固体素子を製造するには、複数の
パタンを高精度に重ね合わせて形成することが必要であ
る。このときの重ね合わせ誤差は、一般に最小加工寸法
の３分の１から４分の１以下であることが必要とされて
いる。従って、高集積化のためには最小加工寸法の微細
化とともに重ね合わせ精度の高精度化も必要である。

【０００４】光リソグラフィ法において重ね合せ精度に
影響を与える主要因としては、露光装置精度、マスク精
度、ウエハプロセス（ウエハ歪み、位置合わせ露光用マ
ーク形状劣化、レジスト塗布むら等）がある。

【０００５】これらのうちウエハプロセスに関しては、
例えば熱処理時の歪みや熱膨張率の異なる材料の重ね合
わせによるウエハ歪み等がある。

【０００６】また、露光装置精度に関しては、例えば最
近では重ね合わせずれ量の平均＋３σ（σは重ね合わせ
ずれ値分布の標準偏差）で６０［ｎｍ］以下の性能が得
られるような露光装置も発表されている。

【０００７】しかし、上記値は各露光装置単体で重ね合
せ露光した場合の性能であり、複数の投影露光装置間で
の重ね合せ露光精度は装置間差のためにこれよりも劣化
してしまう。このときの重ね合わせ精度劣化の大きな原
因として、製造誤差による結像光学系の誤差があげられ
る。

【０００８】重ね合せ精度に大きく影響を与える結像光
学系の誤差として、ディストーション誤差（倍率誤差及
び投影光学像の歪曲収差を含む結像特性）がある。これ
は、結像光学系を介して基板上に投影された投影光学像
の位置が本来転写されるべきマスクパタンどおりの位置
に対して変位した位置に転写されてしまう誤差としてあ
らわれる。

【０００９】各投影露光装置において、ディストーショ
ン誤差値が極力小さくなり、理想位置からのずれ量がこ
の装置を用いて転写する最小パタン寸法よりも十分に小
さくなるように、例えばずれ量が５０［ｎｍ］以下にな
るように結像光学系が調整されている。しかし、誤差を
ゼロにすることは不可能であるため、ディストーション
誤差は各露光装置毎に異なった固有の値を有することに
なる。また、ウエハプロセスにより生じる歪みも、伸縮
方向等にある一定の傾向を持つ。

【００１０】ここで、ある２つの投影露光装置間での重
ね合わせ誤差を見積もると、各露光装置のディストーシ
ョン誤差が５０［ｎｍ］以下であったとしても、２つの
露光装置間の重ね合わせ誤差としては誤差の２倍の１０
０［ｎｍ］になる恐れがある。さらに、ウエハプロセス
によるウエハ歪みもウエハサイズの拡大に伴い大きくな
り、数１０［ｎｍ］以上の重ね合わせ誤差が生じる恐れ
もある。従って、ディストーション誤差による重ね合わ
せ誤差が上述の重ね合わせ精度に対して非常に大きな値
となることがわかる。

【００１１】このような投影露光装置間のディストーシ
ョン誤差によるアライメントエラーを抑えるために、従
来は各ロット毎にある特定の投影露光装置のみを使用す
るという方法が用いられてきた。また、別の方法とし
て、ディストーション誤差による重ね合わせ誤差が許容
範囲内に収まるような投影露光装置の組み合わせをあら
かじめ求めておき、この組み合わせの中の投影露光装置
のみを用いてあるロットの処理を行なうという方法もあ
る。

【００１２】また、ウエハプロセスによるウエハ歪みの
補正方法としては、ウエハプロセスにより生じるウエハ
歪み、具体的にはチップ配列の伸縮とチップサイズの伸
縮を予め測定するか、あるいは重ね合わせ露光時に露光
装置を用いてこれら歪みを測定して、重ね合わせ露光時
にこれら誤差を補正してパタン転写するという方法があ
る。

【００１３】

【発明が解決しようとする課題】重ね合わせ精度の高精
度化のためには結像光学系のディストーション誤差とウ
エハプロセスによるウエハ歪みを極力小さくすることが
望ましい。しかし、製造誤差等のためにこれらをゼロに
することは不可能である。通常、露光フィールド内全面
でのディストーション誤差がある許容値範囲内に収まる
ように結像光学系は調整されている。このときの許容値
範囲は、この結像光学系を用いて転写する最小パタン寸
法や固体素子製造工程での許容重ね合わせ誤差よりも小
さな値、例えば１００［ｎｍ］以下、あるいは５０［ｎ
ｍ］以下といった微小な値であることが求められてい
る。

【００１４】上述のディストーション誤差は各投影露光
装置毎に固有の値を持っている。このため、複数の投影
露光装置間の露光チップ内の重ね合わせ誤差は、各装置
間のディストーション誤差の差の分だけ劣化してしまう
恐れがある。

【００１５】例えば、露光チップ内のある位置でのディ
ストーション誤差があるひとつの露光装置では露光チッ
プ中心方向へ３０［ｎｍ］、別の露光装置では露光チッ
プ中心方向と反対の向きへ５０［ｎｍ］あったとする。
ふたつの露光装置間の重ね合わせ誤差は、露光チップ内
の他の位置での重ね合わせ誤差が０［ｎｍ］であったと
しても、この位置では誤差が８０［ｎｍ］生じてしま
う。このように、ディストーション誤差が重ね合わせ精
度劣化の大きな要因となる恐れがあることがわかる。従
って、重ね合わせ精度向上のためには、ディストーショ
ン誤差の装置間差を小さくすることが重要である。

【００１６】しかし、結像光学系のディストーション誤
差のみを任意に調整することは一般に困難である。そこ
で、ある一つのロットの処理ではある特定の露光装置の
みを用いる方法、あるいは、ディストーション誤差の差
による重ね合わせ誤差がより小さくなるような露光装置
の組み合わせを求め、ある一つのロットの処理では求め
た組み合わせ内の露光装置のみを用いる方法がある。

【００１７】これらの方法を用いることにより、重ね合
わせ誤差をより小さく抑えることが可能である。しか
し、実際の装置使用状況を考慮すると組み合わせ内の露
光装置数が不十分であったり、あるいは適当な組み合わ
せがないことも考えられる。このような場合、素子製造
工程の遅延を生じたり、必要な重ね合わせ精度が得られ
なくなってしまうという問題があった。また、ロット毎
に使用する投影露光装置が決められているために、露光
装置のトラブルにより露光作業が停止したような場合
や、製造工程によって複数のロットを同時に処理しなけ
ればならなくなってロット処理が遅延した場合等に、素
子製造に要する時間が増加し、結果的に製造コストが上
昇してしまうという問題もあった。また、例えば投影露
光装置と電子線描画装置とを組み合わせて使用した場合
に、投影露光装置のディストーション誤差のために重ね
合わせ精度が劣化してしまうという問題もあった。

【００１８】さらに、ウエハ歪みについては、チップ配
列の伸縮はウエハステージの移動量を制御することによ
りＸ、Ｙ方向それぞれ異なった補正値を用いて補正する
ことが可能であるが、チップサイズの伸縮の補正はチッ
プ全体の倍率誤差しか補正できないので、例えば被重ね
合わせパタンに依存して非線型なウエハ歪みが生じてい
た場合の補正ができないという問題もあった。

【００１９】本発明の目的は、ディストーション誤差に
よる重ね合わせ精度劣化を抑え、高重ね合わせ精度でパ
タンを転写することが可能な技術を提供することにあ
る。

【００２０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００２１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００２２】上記問題は、マスク上に形成されたマスク
パタンを、結像光学系を介して基板上に投影露光するこ
とにより該マスクパタンを基板上に転写するマスクパタ
ン転写方法において用いる結像光学系のディストーショ
ン誤差を測定する工程と、該測定により得たディストー
ション誤差を補正するようにマスクパタン位置を調整し
たマスクを製造する工程とを含むマスク製造方法によ
り、さらに上記ディストーションを補正する方法として
ディストーション誤差測定結果を補間して得た値を用い
て、例えばスプライン関数を用いて補間して求めた値を
用いてマスクパタン位置を補正するマスク製造方法によ
り解決される。

【００２３】

【作用】前述のように、パタンを転写する基板の歪みや
ディストーション誤差が重ね合わせ精度劣化の大きな要
因となりうる。そこで、精度向上のためにはこれら誤差
の影響を小さくすることが重要である。ディストーショ
ン誤差による転写パタン位置のずれを抑えるには、転写
パタン位置のずれが小さくなるようにあらかじめマスク
パタン位置を補正してやればよい。また、パタンを重ね
合わせ転写する基板の非線型歪み量をあらかじめ、もし
くは重ね合わせ露光直前に測定しておくか、あるいは計
算により基板の歪み量を予測し、これらの結果に基づい
てマスクパタン位置をさらに補正してやればよい。これ
らにより、基板上の被転写パタン位置とマスクパタン投
影光学像との位置ずれ量をより小さく抑えることが可能
となるので、結果として重ね合わせ誤差をより小さく抑
えることができる。

【００２４】マスクパタン位置を補正したマスクを製造
する工程の一例を図１を用いて説明する。まず、対象と
する露光装置の露光チップ内のディストーション誤差を
測定する工程１を行なう。ディストーション誤差の測定
方法としては公知の様々な方法を用いることができる。

【００２５】例えば、レーザ干渉計等の位置計測手段を
有する精密な基板ステージ上に感光性樹脂を塗布した基
板を乗せ、結像光学系の光軸に対応する露光フィールド
中心に投影された計測用基準パタン像を、その基板ステ
ージをステッピング駆動することで上記基板上の多数の
計測位置に露光する。次に、その露光フィールド中の各
計測位置の計測基準パタンに近接するように多数の計測
用参照パタン像を一括露光し、現像処理後に露光フィー
ルド内の各計測位置の計測用基準パタン位置に対する計
測用参照パタンの相対位置を求め、この相対位置に差を
ディストーション誤差とする方法がある。あるいは、特
開平６−１７６９９９号公報において述べられているよ
うな測定方法を用いることもできる。

【００２６】次に、上記測定により得られたディストー
ション誤差測定値を用いて、ディストーション誤差によ
り生じた転写パタン位置の変位を補償するようにマスク
パタン位置を補正したマスクを製造する工程２を行な
う。ここで、ディストーション誤差を露光チップ内のす
べての位置に対して測定することは不可能である。そこ
で、ディストーション誤差測定点以外の部分でのマスク
パタン位置の補正には、周辺のディストーション誤差測
定値から求めた値を用いればよい。

【００２７】例えば、ディストーション誤差測定点間の
位置では測定値を補間して求めた値を補正するようにマ
スクパタン位置を補正すれば良い。補間方法としてはさ
まざまな方法があるが、例えば３次元空間でｘ、ｙ軸を
基板面上のｘ、ｙ軸と一致させ、ｚ軸をディストーショ
ンのｘ方向誤差あるいはｙ方向誤差と考えて、測定値で
ある３次元空間の離散点を通過する曲面あるいは多面体
面を求め、これを用いて任意のｘ、ｙ値に対する誤差値
ｚを求めれば良い。上記曲面あるいは多面体面を表す方
法としては、例えば図２に示したような多面体面で表す
方法がある。図において、２１−１から２１−９はディ
ストーション誤差測定点、２２−１から２２−９は各測
定点でのディストーション誤差測定値のｘ成分を３次元
表示したものである。位置２３に対する多面体面上の点
２４のｚ座標値をこの位置の誤差値として用い、この誤
差を補正するようにマスクパタン位置を調整すればよ
い。

【００２８】ここで、位置補正の対象とするマスクパタ
ンは、マスクパタンの中心位置あるいは重心位置に対す
る誤差値を用いる方法、図１４に模式的に示したように
マスクパタン４１をある決められた単位図形４２以下の
大きさの図形４２および図形４２−１〜４２−５に分割
し、各図形の中心位置４３、４３−１〜４３−５、もし
くは重心位置に対する誤差値を用いる方法、多面体面か
ら求めた誤差値を用いて誤差値を等高線表示し、等高線
で分けられた領域内では領域の境界となる誤差値の平均
値をこの領域の誤差値として用いる方法等がある。

【００２９】あるいは、例えば図１３に模式的に示した
ようにｘ、ｙ座標に対してｚ軸方向を誤差値とし、スプ
ライン関数を用いたスプライン曲面を用いて誤差値を３
次元的に表し、これを用いて誤差値を補正する方法もあ
る。図１３において、２１−１から２１−９はディスト
ーション誤差測定点、２２−１から２２−９は各測定点
でのディストーション誤差測定値のｘ成分を３次元表示
したものである。位置２３に対する曲面上の点２５のｚ
座標値をこの位置の誤差値として用い、この誤差を補正
するようにマスクパタン位置を調整すればよい。

【００３０】一般的には、３次のスプライン関数を用い
て測定データを補間することにより、露光フィールド面
内の任意の位置におけるディストーション誤差測定結果
を実用的に十分な精度で表すことができる。また、スプ
ライン関数を用いることによりディストーション誤差の
測定誤差を平滑化した曲面あるいは多面体面を得ること
ができるので、より滑らかに誤差を補正することも可能
である。

【００３１】ここで、スプライン関数を用いた測定結果
の補正方法の一例について簡単に説明する。以下ではデ
ィストーション誤差(Ｄｘ，Ｄｙ)のｘ成分：Ｄｘの補正
方法について説明するが、ｙ成分：Ｄｙについても同様
である。ディストーション誤差のｘ成分Ｄｘ(ｉ，ｊ)は
露光チップ内領域の格子点（ｘｉ，ｙｉ）（ｉ＝０，
１，２，...，Ｉ；ｊ＝０，１，２，...，Ｊ）の上で与
えられているとする。また、露光チップ領域はａ＝ｘ０
≦ｘ≦ｘＩ＝ｂ，ｃ＝ｙ０≦ｙ≦ｙＪ＝ｄで定義されて
いるとする。このとき、測定値を通る(ｍ−１)次のスプ
ライン関数Ｓ（ｘ，ｙ）を求める。実用的には３次のス
プライン関数により測定値を十分に補間して表すことが
できるので、ここでは３次のスプライン関数を求めるこ
とにする。ｘ方向の内部節点を、

【００３２】

【数１】

【００３３】ｙ方向の内部節点を、

【００３４】

【数２】

【００３５】とする。このとき、ｘ方向について、

【００３６】

【数３】

【００３７】ｙ方向について、

【００３８】

【数４】

【００３９】が成り立つと仮定する。スプライン関数Ｓ
(ｘ，ｙ)は一組の基底関数を用いて表すことができる。
この基底関数は１次元の基底関数のテンソル積でつくる
ことができる。必要な基底関数をつくるために、ｘ方向
に２ｍ個の付加節点

【００４０】

【数５】

【００４１】を、ｙ方向にも同様に２ｍ個の付加節点

【００４２】

【数６】

【００４３】を、それぞれ導入する。これにより、スプ
ライン関数Ｓ(ｘ，ｙ)は、

【００４４】

【数７】

【００４５】と表せる。ここで、Ｎmi(ｘ)、Ｎmj(ｙ)
は、

【００４６】

【数８】

【００４７】を満たし、それぞれ正規化されたｍ階
（(ｍ−１)次）のＢ−スプライン（あるいは、fundamen
tal spline）である。Ｂ−スプラインの値は次の漸化式
によって計算できる。

【００４８】

【数９】

【００４９】

【数１０】

【００５０】（数７）式が与えられた測定値の補間関数
となるためには、

【００５１】

【数１１】

【００５２】となればよい。(数１１)式はＣijを未知数
とする連立１次方程式であり、(数３)式、(数４)式、
(数５)式の条件により一意的な解を有する。(数１１)を
解くことによりＳ(ｘ，ｙ)を求めることができる。

【００５３】ある位置（Ｘｓ，Ｙｓ）における補間値Ｄ
xsの計算は、以下のようにすればよい。まず、(Ｘs，Ｙ
s)が入る小領域Ｒ、

【００５４】

【数１２】

【００５５】を見つける。すると、Ｂ−スプラインの局
所性から、

【００５６】

【数１３】

【００５７】により、補間値Ｄxs＝Ｓ(Ｘs，Ｙs)が求ま
る。この値を用いてマスクパタン位置を補正すればよ
い。

【００５８】あるいは、ディストーション誤差測定結果
を用いてある一定の誤差値変化毎に領域を分類し、各領
域毎に補正量を定めても良い。例えば、図３に模式的に
示したように、誤差値０［ｎｍ］を中心にディストーシ
ョン誤差１０［ｎｍ］毎にマスクパタン領域を分類し、
例えば誤差が１５［ｎｍ］から２５［ｎｍ］となる領域
内のマスクパタンに対してはマスクパタン位置を−１０
［ｎｍ］補正するようにすれば良い。図３では、一例と
して２０［ｎｍ］角チップ内においてディストーション
誤差−５［ｎｍ］以上＋５［ｎｍ］未満の第１の領域６
１、誤差＋５［ｎｍ］以上＋１５［ｎｍ］未満の第２の
領域６２、以下、第３の領域６３は誤差＋１５［ｎｍ］
以上＋２５［ｎｍ］未満、第４の領域６４は誤差＋２５
［ｎｍ］以上＋３５［ｎｍ］未満、第５の領域６５は−
１５［ｎｍ］以上−５［ｎｍ］未満、第６の領域６６は
誤差−２５［ｎｍ］以上−１５［ｎｍ］、第７の領域６
７は誤差−３５［ｎｍ］以上−２５［ｎｍ］未満の領域
を表している。各領域内の誤差値は、第１の領域６１で
は０［ｎｍ］、第２の領域６２、第３の領域６３、第４
の領域６４、第５の領域６５、第６の領域６６、第７の
領域６７ではそれぞれ＋１０［ｎｍ］、＋２０［ｎ
ｍ］、＋３０［ｎｍ］、−１０［ｎｍ］、−２０［ｎ
ｍ］、−３０［ｎｍ］を用いる。マスクパタン位置はこ
の値を用いて補正すればよい。この方法を誤差のｘ、ｙ
両成分に対して行なえばよい。

【００５９】また、より簡略な補正方法としては、図４
に模式的に示したように測定点３３の周辺にある第１の
補正領域３１を設定し、この領域内での補正値はこの測
定点での測定値を用いてこれを補償するようにマスクパ
タン位置を補正してもよい。この場合、第１の補正領域
３１と第２の補正領域３２との境界でマスクパタン位置
補正値が不連続に変化する恐れがあるために、マスクパ
タン位置補正後のマスクにおいてマスクパタンが不連続
になる恐れがある。しかし、通常上記ずれ量は数１０
［ｎｍ］以下でマスク製造時にマスクパタンを描画する
電子線描画装置等のパタン描画装置の解像限界以下の微
小量であるので、連続したマスクパタンを形成すること
が可能である。

【００６０】ところで、縮小投影露光法は基板上にマス
クパタンを縮小して転写する方法である。このときのマ
スクパタン縮小比は現在は５：１が主流であるが、この
他にも４：１あるいは２．５：１も用いられている。マ
スク上の寸法はマスクパタン縮小比の逆数倍になるの
で、例えば縮小比５：１の場合、基板上に０．４［μ
ｍ］パタンを転写するためのマスクパタンの寸法は２．
０［μｍ］となる。マスクパタン位置も同様に、ウエハ
上の転写パタン位置を３０［ｎｍ］移動させるにはマス
ク上でマスクパタン位置を１５０［ｎｍ］移動させれば
よい。すなわち、ウエハ上寸法の縮小比の逆数倍の精度
でマスクパタン位置を補正することが可能である。

【００６１】さらに、マスクパタンを重ね合わせ転写す
る基板上にあらかじめ形成されたパタンが熱処理工程等
のウエハ処理プロセスによりパタン位置歪みを生じてい
る場合、歪み量を予め測定するか、あるいは計算により
歪み量を予測する。得られた結果を用いて上記パタン位
置歪みに応じてマスクパタン位置をさらに補正する工程
３(図１)を行なう。

【００６２】以上で述べたようにしてマスクパタン位置
を補正してマスクを製造する工程４(図１)を行なう。さ
らに、製造したマスクと前記露光装置とを組み合わせて
用いてマスクパタンを転写する工程５(図１)を行なうこ
とにより、露光装置に依存した転写パタン位置の変位や
ウエハ歪みによる被転写パタン位置のずれを補正したパ
タン転写が可能となる。この結果、重ね合わせ誤差を小
さく抑えることができる。

【００６３】以上で述べた方法を用いて、各露光装置毎
にマスクを製造してパタン転写に用いることが好まし
い。しかし、同じパタンを転写するためのマスクを各露
光装置毎に製造することは、コストの点からは好ましく
ない。そこで、ディストーション誤差の差が重ね合わせ
許容誤差と比較して十分に小さい露光装置の組合せがあ
る場合、一つのマスクをこれら露光装置間で共有するこ
とも可能である。このためには、図５に示したように、
あらかじめディストーション誤差の差が許容範囲内にお
さまるような露光装置の組み合わせを求める工程５１、
上記工程５１により求まった露光装置のディストーショ
ン誤差の平均値を求める工程５２、工程５２で求まった
ディストーション誤差平均値を用いてマスクパタン位置
を補正したマスクを製造する工程５３、を処理すれば良
い。このようにして製造したマスクを上記露光装置の組
み合わせ内で用いてパタンを転写する工程５４を行なう
ことにより、重ね合わせ精度を許容値に抑えることが可
能である。

【００６４】重ね合わせ精度をさらに向上するために
は、熱処理等のウエハプロセスにより生じたウエハ歪に
よるパタン歪も補正することが必要である。ウエハプロ
セスによりウエハ歪が生じていた場合、この歪量をあら
かじめ測定しておくか、あるいは計算によりウエハ歪み
をあらかじめ予測しておき、マスク製造時に得られた歪
量に応じてマスクパタン位置を補正してやればよい。

【００６５】ところで、光リソグラフィ法以外の実用化
されているリソグラフィー法として、電子線直接描画法
がある。電子線描画法の場合は、基板を搭載した基板ス
テージの移動と電子線の偏向により、パタンを描画ある
いは転写する。下地パタン上に重ね合わせ描画する場
合、例えば、描画チップの４すみに重ね合わせ描画用の
位置マークパタンを配置しておき、これらの位置を検出
して描画位置を補正してパタンを描画する。従って、下
地の被重ね合わせパタンが投影露光装置で転写されてい
て、ディストーション誤差のために４すみのマークパタ
ン位置が変位していたとすると、マークパタン位置誤差
のために描画パタン位置も誤差を生じてしまう。

【００６６】電子線描画装置側でこの誤差の補正を行な
うことも可能であるが、各露光装置それぞれの誤差特性
やウエハロット毎の補正値を電子線描画装置に入力しな
ければならない。これに対して、上記方法はマスクと露
光装置との組み合わせを決めれば良いので、工程がより
簡便である。

【００６７】

【実施例】以下、本発明の実施例について説明する。

【００６８】（実 施 例 １）本実施例は、最小設計寸
法０．２５［μｍ］、チップサイズ２０［ｍｍ］×２０
［ｍｍ］の２５６メガビットＤＲＡＭ(ダイナミックラ
ンダムアクセスメモリ)級の半導体大規模集積回路の回
路パタン加工工程について説明する。

【００６９】本実施例では、ＮＡ＝０．５５のＫｒＦエ
キシマレーザステッパ（投影露光装置）〔縮小比５：
１、露光波長２４８［ｎｍ］〕を用いてパタン転写し
た。

【００７０】本実施例で用いた第１のＫｒＦエキシマレ
ーザステッパの２０［ｎｍ］角露光チップ内でのディス
トーション誤差の測定結果を図６に模式的に示す。本実
施例では、２０［ｎｍ］角チップ内の５行５列(５ｍｍ
ピッチ)の格子点でのディストーション誤差を測定し
た。図では、ベクトルの向き及び長さで各格子点位置で
のディストーション誤差測定値を模式的に示している。
図７は各格子点位置でのディストーション誤差測定結果
を示したものである。行及び列の番号は、各格子点位置
をチップの左上側から数えた番号を示している。測定の
結果、ウエハ面上２次元ｘｙ座標系において、露光フィ
ールド内の位置２１（１行１列目の位置）においてｘ方
向に−１０［ｎｍ］、ｙ方向に＋４４［ｎｍ］のディス
トーション誤差が測定された。

【００７１】上記ディストーション誤差測定結果を用い
てマスクパタン位置を補正した。例えば、位置２１に対
応するマスク上の位置２１’に配置されたマスクパタン
位置をｘ方向に＋５０［ｎｍ］、ｙ方向に−２２０［ｎ
ｍ］シフトさせた。ディストーション誤差の測定点間位
置では、隣接測定点のディストーション誤差測定値をス
プライン関数を用いて補間して求めた誤差値を補正する
ようにマスクパタン位置を補正した。他の位置について
も同様にマスクパタン位置を補正して、第１のマスクを
製造した。

【００７２】以上のようにして製造したマスクを用い
て、第１の回路パタンを所定の工程を処理した基板上に
転写した。所定の回路パタン加工工程を処理した後、第
２のステッパを用いて第２の回路パタンを転写した。

【００７３】本実施例で用いた第２のＫｒＦエキシマレ
ーザステッパの２０［ｍｍ］角露光チップ内でのディス
トーション誤差の測定結果を図８に模式的に示す。本実
施例では、２０［ｍｍ］角チップ内の５行５列(５［ｍ
ｍ］ピッチ)の格子点でのディストーション誤差を測定
した。図では、ベクトルの向き及び長さで各格子点位置
でのディストーション誤差値を模式的に示している。

【００７４】図９は各格子点位置でのディストーション
誤差測定結果を示したものである。行及び列の番号は各
格子点位置をチップの左上側から数えた番号を示してい
る。

【００７５】測定の結果、ウエハ面上２次元xy座標系に
おいて、露光フィールド内の位置３１(３行１列目の位
置)においてｘ方向に−３４［ｎｍ］、ｙ方向に−２２
［ｎｍ］のディストーション誤差が測定された。

【００７６】以上の測定結果を用いてマスクパタン位置
を補正した。例えば位置３１に対応するマスク上の位置
３１’に配置されたマスクパタン位置をｘ方向に＋１７
０［ｎｍ］、ｙ方向に−１１０［ｎｍ］シフトさせた。
また、他のマスクパタン位置についても第１のマスクと
同様に補正して、第２のマスクを製造した。

【００７７】以上のようにして製造したマスクを用いて
第２の回路パタンを第１の回路パタン上に重ね合わせて
転写した。転写したパタンを走査型電子顕微鏡を用いて
検査した結果、第１の回路パタンと第２の回路パタンの
重ね合わせ誤差は所望の重ね合わせ誤差許容範囲１００
［ｎｍ］以下であり、良好な重ね合わせ精度で第２の回
路パタンを転写することができた。

【００７８】本実施例で製造した大規模集積回路の一部
分である、ＭＯＳトランジスタ部の一部分の断面構造を
図１６に模式的に示す。本実施例で転写した第１のマス
クは素子分離パタン７１を形成する工程で用い、また、
第２のマスクはゲート配線パタン７２を形成する工程で
用いた。

【００７９】以上のようにしてパタン転写することによ
り、ディストーション誤差によるパタン配置誤差を抑え
ることができる。これにより、重ね合わせ誤差をより小
さく抑えることが可能である。従って、固体素子の製造
工程歩留まりを向上させることができる。

【００８０】さらに、重ね合わせ誤差を小さくできるこ
とから、重ね合わせずれに起因した素子特性のばらつき
も抑えることができるので、製造工程歩留まりを向上さ
せるとともに高性能な固体素子の製造も可能である。

【００８１】なお、図１６において、７０は基板、７３
は絶縁膜、７４はソース領域、７５はドレイン領域であ
る。

【００８２】（実 施 例 ２）本実施例は、最小設計寸
法０．２５［μｍ］、チップサイズ２０［ｍｍ］×２０
［ｍｍ］の２５６メガビットＤＲＡＭ(ダイナミックラ
ンダムアクセスメモリ)級の大規模集積回路の回路パタ
ン加工工程について説明する。

【００８３】本実施例では、ＮＡ＝０．５５のｋｒＦエ
キシマレーザステッパ（投影露光装置）〔縮小比５：
１、露光波長２４８［ｎｍ］〕を用いて実施例１と同じ
第１の回路パタンを所定の工程を処理した基板上に転写
した。

【００８４】本実施例で用いたＫｒＦエキシマレーザス
テッパの２０［ｍｍ］角露光チップ内でのディストーシ
ョン誤差を測定した。本実施例では、第１の実施例と同
様に２０［ｍｍ］角チップ内の５行５列(５［ｍｍ］ピ
ッチ)の格子点でのディストーション誤差を測定した。

【００８５】上記測定結果と、実施例１で用いたＫｒＦ
エキシマレーザステッパのディストーション誤差測定結
果との差を図１０に示す。測定結果から、本実施例で用
いたステッパと第１の実施例で用いた第１のステッパと
のディストーション誤差の差は±３０［ｎｍ］以内で、
許容重ね合わせ誤差１００［ｎｍ］の３分の１以下であ
った。そこで、本実施例では第１の実施例で製造した第
１のマスクを用いて第１の回路パタンを転写した。

【００８６】転写したパタンを走査型電子顕微鏡を用い
て検査した結果、第１の回路パタンとそれ以前の工程で
形成されていた下地パタンとの重ね合わせ誤差は所望の
重ね合わせ誤差許容範囲１００［ｎｍ］以下であり、良
好な重ね合わせ精度で第１の回路パタンを転写すること
ができた。

【００８７】（実 施 例 ３）本実施例は、最小設計寸
法０．２５［μｍ］、チップサイズ２０［ｍｍ］×２０
［ｍｍ］の２５６メガビットＤＲＡＭ(ダイナミックラ
ンダムアクセスメモリ)級の大規模集積回路の回路パタ
ン加工工程について説明する。

【００８８】本実施例では、実施例１と同様にしてＮＡ
＝０．５５のＫｒＦエキシマレーザステッパ(投影露光
装置)〔縮小比５：１、露光波長２４８［ｎｍ］〕で用
いる第１の回路パタン転写用のマスクを製造した。製造
したマスクおよび上記ステッパを用いて、第１の回路パ
タンを所定の工程を処理した基板上に転写した。所定の
回路パタン加工工程を処理した後、第２のステッパを用
いて第２の回路パタンを転写した。

【００８９】本実施例では、実施例１と同じ第２のＫｒ
Ｆエキシマレーザステッパを用いて第２の回路パタンを
転写した。図９は各格子点位置でのディストーション誤
差測定結果を示したものである。行及び列の番号は、各
格子点位置をチップの左上側から数えた番号を示してい
る。

【００９０】測定の結果、ウエハ面上２次元ｘｙ座標系
において、露光フィールド内の位置３１(３行１列目の
位置)においてｘ方向に−３４［ｎｍ］、ｙ方向に−２
２［ｎｍ］のディストーション誤差が測定された。

【００９１】以上の測定結果を用いてマスクパタン位置
を補正した。例えば、位置３１に対応するマスク上の位
置３１’に配置されたマスクパタン位置をｘ方向に＋１
７０［ｎｍ］、ｙ方向に−１１０［ｎｍ］シフトさせ
た。また、他のマスクパタン位置についても第１のマス
クと同様に補正して、第２のマスクを製造した。

【００９２】以上のようにして製造したマスクを用いて
第２の回路パタンを第１の回路パタン上に重ね合わせて
転写した。転写したパタンを走査型電子顕微鏡を用いて
検査した結果、基板が歪んでいたために図１５に示した
ような重ね合わせ誤差が生じていることがわかった。図
の横軸はチップ中心を原点としたｘｙ座標系のｘ軸上の
位置を、縦軸は重ね合わせずれ量を表し、基板上のある
一つの転写チップの測定結果を示している。また、図中
の点線はこのチップ内の重ね合わせずれ量測定値の平均
値を表している。図示した以外のチップでは、重ね合わ
せずれ量の平均値は−７０［ｎｍ］から＋４３［ｎｍ］
の範囲でばらついていた。測定結果から、所望の重ね合
わせ許容範囲±８０［ｎｍ］以下の重ね合わせずれ値が
得られていないことがわかり、また、図１５に示された
ように基板歪による重ね合わせずれ量は２０［ｎｍ］程
度と重ね合わせずれ許容範囲と比較して大きかったの
で、重ね合わせ誤差測定結果を用いて第２のマスクのマ
スクパタン位置をさらに補正することとした。すなわ
ち、図１５に示した重ね合わせ誤差を補正するように、
ディストーション誤差測定結果を用いて補正したマスク
パタン位置をさらに補正した。以上のようにしてパタン
位置を補正したマスクパタンデータを用いて第２の回路
パタン転写用の第２のマスクを再度製造した。

【００９３】以上のようにして製造したマスクを用いて
第２の回路パタンを第１の回路パタン上に重ね合わせ転
写した。転写したパタンを走査型電子顕微鏡を用いて検
査した結果、第１の回路パタンと第２の回路パタンの重
ね合わせ誤差は所望の重ね合わせ誤差許容範囲±８０
［ｎｍ］以下であり、良好な重ね合わせ精度で第２の回
路パタンを転写することができた。

【００９４】以上のようにしてパタン転写することによ
り、ディストーション誤差と基板歪によるパタン配置誤
差を抑えることができる。これにより、重ね合わせ誤差
をより小さく抑えることが可能である。従って、固体素
子の製造工程歩留まりを向上させることができる。

【００９５】さらに、重ね合わせ誤差を小さくできるこ
とから、重ね合わせずれに起因した素子特性のばらつき
も抑えることができるので、製造工程歩留まりを向上さ
せるとともに高性能な固体素子の製造も可能である。

【００９６】（実 施 例 ４）本実施例は、最小設計寸
法０．３［μｍ］、チップサイズ２０［ｍｍ］×２０
［ｍｍ］の６４メガビットＤＲＡＭ（ダイナミックラン
ダムアクセスメモリ）級の大規模集積回路の回路パタン
加工工程について説明する。

【００９７】本実施例では、ＮＡ＝０．６３のｉ線ステ
ッパ(投影露光装置)〔縮小比５：１、露光波長３６５
［ｎｍ］〕を用いて第１の回路パタンを所定の工程を処
理した基板上に転写した。

【００９８】本実施例で用いたｉ線露光装置の２０［ｍ
ｍ］角露光チップ内でのディストーション誤差の測定結
果を図１１に示す。本実施例では、２０ｍｍ角チップ内
の５行５列(５［ｍｍ］ピッチ)の格子点でのディストー
ション誤差を測定した。

【００９９】以上の測定結果を用いてマスクパタン位置
を補正してマスクを製造した。製造したマスクを用いて
第１の回路パタンを転写した。

【０１００】所定の回路パタン加工工程を処理した後、
今度は電子線直接描画装置を用いて第２の回路パタンを
転写した。重ね合わせ描画した際に用いた位置マークパ
タンの配置位置を図１２に模式的に示す。重ね合わせ描
画用のマークパタン１１をチップ１０の４隅に配置し
た。このマークパタンは上記第１の回路パタン加工時に
同時に形成されたものである。

【０１０１】上記位置マークパタンを検出してパタン描
画位置を補正しながら第２の回路パタンを描画、転写し
た。パタン転写後、第１の回路パタンと第２の回路パタ
ンとの重ね合わせ誤差を走査型電子線顕微鏡を用いて測
定したところ、重ね合わせ誤差が１００［ｎｍ］より大
きくなっている部分は見られなかった。すなわち、２つ
のパタンの重ね合わせ誤差は、重ね合わせ誤差許容範囲
の１００［ｎｍ］以下であり、所望の重ね合わせ精度が
達成された。

【０１０２】以上で述べたようにして大規模集積回路素
子を製造することにより、所望の重ね合わせ精度で所定
のパタンを加工することができるため、高い歩留まりで
素子を製造することが可能である。

【０１０３】（実 施 例 ５）本実施例は、実施例１と
同様にしてディストーション誤差を測定し、測定結果か
らスプライン関数を用いてスプライン曲面によりパタン
転写領域内の任意の位置でのｘおよびｙ方向のディスト
ーション誤差を求めた。これにより求めた値を誤差値１
０［ｎｍ］毎の領域に分割し、各領域を誤差量を補正す
るようにマスクパタン位置を補正した。なお、領域を分
割する際の誤差値の変化量は１０［ｎｍ］に限るもので
はないが、マスクパタン位置の補正精度を考慮すると、
少なくとも固体素子製造工程での必要重ね合わせ精度以
下としなければならない。

【０１０４】本実施例におけるマスクパタン位置の補正
方法を図３を用いて説明する。図３ではディストーショ
ン誤差値のｘ成分を表したが、ｙ成分についても同様に
表すことができる。図３において、マスク上の領域６１
はディストーション誤差値が−５［ｎｍ］以上５［ｎ
ｍ］未満の領域、領域６２はディストーション誤差値が
５以上１５［ｎｍ］未満の領域、以下領域６３、領域６
４はそれぞれ１５以上２５［ｎｍ］未満、２５以上３５
［ｎｍ］未満の領域を表している。同様に、領域６５は
−１５以上−５［ｎｍ］未満、領域６６は−２５以上−
１５［ｎｍ］未満、領域６７は−３５以上−２５［ｎ
ｍ］未満の領域を表している。なお、本実施例で用いた
露光装置では、露光領域内でのディストーション誤差の
ｘ成分は±３５［ｎｍ］未満であった。

【０１０５】そこで、マスク製造時に領域６１内をマス
クパタン描画する際、ｘ方向成分に対してマスクパタン
位置の補正は行なわなかった。また、領域６２内を描画
する場合、ｘ方向成分に対して−１０［ｎｍ］描画位置
を補正した。他の領域についても同様に、各領域のディ
ストーション誤差範囲の中間値を補正するようにマスク
パタン描画位置を補正した。なお、ｙ方向成分に対して
も同様に補正した。

【０１０６】以上のようにして製造したマスクを用い
て、第１の回路パタンを所定の工程を処理した基板上に
転写した。所定の回路パタン加工工程を処理した後、今
度は電子線直接描画装置を用いて第２の回路パタンを転
写した。重ね合わせ描画した際に用いた位置マークパタ
ンの配置位置は実施例３と同様に図１２に模式的に示し
た位置とした。また、重ね合わせ描画用のマークパタン
１１をチップ１０の４隅に配置した。このマークパタン
１１は上記第１の回路パタン加工時に同時に形成された
ものである。

【０１０７】上記位置マークパタンを検出してパタン描
画位置を補正しながら第２の回路パタンを描画、転写し
た。パタン転写後、第１の回路パタンと第２の回路パタ
ンとの重ね合わせ誤差を走査型電子線顕微鏡を用いて測
定したところ、重ね合わせ誤差が１００［ｎｍ］より大
きくなっている部分は見られなかった。すなわち、２つ
のパタンの重ね合わせ誤差は、重ね合わせ誤差許容範囲
の１００［ｎｍ］以下であり、所望の重ね合わせ精度が
達成された。

【０１０８】以上で述べたようにして大規模集積回路素
子を製造することにより、所望の重ね合わせ精度で所定
のパタンを加工することができるため、高い歩留まりで
素子を製造することが可能である。

【０１０９】（実 施 例 ６）本実施例は、最小設計寸
法０．２５［μｍ］、チップサイズ２０［ｍｍ］×２０
［ｍｍ］の２５６メガビットＤＲＡＭ(ダイナミックラ
ンダムアクセスメモリ)級の大規模集積回路の回路パタ
ン加工工程について説明する。

【０１１０】本実施例では、ＮＡ＝０．５５のＫｒＦエ
キシマレーザステッパ（投影露光装置）〔縮小比５：
１、露光波長２４８［ｎｍ］〕を用いて第１の回路パタ
ンを所定の工程を処理した基板上に転写した。所定の回
路パタン加工工程を処理した後に、第２のステッパを用
いて第２の回路パタンを転写した。

【０１１１】本実施例では、実施例１と同じ第２のＫｒ
Ｆエキシマレーザステッパを用いて第２の回路パタンを
転写した。図９は各格子点位置でのディストーション誤
差測定結果を示したものである。行及列の番号は、各格
子点位置をチップの左上側から数えた番号を示してい
る。測定の結果、ウエハ面上２次元ｘｙ座標系におい
て、例えば露光フィールド内の位置３１(３１行１列目
の位置)においてｘ方向に−３４［ｎｍ］、ｙ方向に−
２２［ｎｍ］のディストーション誤差が測定された。

【０１１２】一方、基板上に形成された回路パタンの位
置が素子製造工程により、図１７に示したようにチップ
内で複雑に歪むことが事前の検討からわかった。ここ
で、図１７のグラフの横軸はチップ中心を原点とし、チ
ップの各辺に平行な方向に２次元ｘｙ座標系をとったと
きのｙ軸上の位置を表わしている。また、縦軸は回路パ
タンを加工するために転写したレジストパタン位置から
の、素子製造工程によるこの回路パタン位置のずれ量を
表わしている。図は２０［ｍｍ］角のチップ８１内の１
５［ｍｍ］角領域８２内にウエハ歪みを生じさせる材料
を加工した回路パタンが配置されている場合を表わして
いる。

【０１１３】図１８は、領域８２の中心位置をチップ８
１の中心位置と一致させて配置し、領域８２の寸法を０
［ｍｍ］角から２０［ｍｍ］角まで変化させたときの、
２０［ｍｍ］角チップ８１のチップ寸法の伸縮率(チッ
プ倍率変更率)を表わしたものである。図の横軸は、領
域８２の寸法を表わしている。ここで、領域８２内の上
記回路パタンはｘ方向に対して周期的なラインアンドス
ペースパタンと同様の回路パタンであった。図１８に示
されるように、ｘ方向とｙ方向とでチップ８１の伸縮率
の差が最大０．５［ｐｐｍ］程度生じていることもわか
った。

【０１１４】本実施例では、領域８２のサイズは１５
［ｍｍ］角であったので、ｘ方向のチップ倍率誤差が−
０．６［ｐｐｍ］、ｙ方向のチップ倍率誤差が−０．９
［ｐｐｍ］生じるとして、マスクパタンのチップ寸法を
補正した。なお、伸縮率−０．６［ｐｐｍ］はチップ上
寸法１８［ｍｍ］に対して約１１［ｎｍ］の縮みに対応
する。。さらに図１７に示したように、パタン位置がチ
ップ内で変化するので、この位置ずれを補正するように
マスク上の回路パタン位置を補正した。さらに、上述の
ディストーション誤差を補正するように、実施例１と同
様にしてマスクパタンデータをさにら補正した。

【０１１５】以上のようにして補正したマスクパタンデ
ータを用いて第２の回路パタン転写用の第２のマスクを
製造した。

【０１１６】製造したマスクを用いて第２の回路パタン
を第１の回路パタン上に重ね合わせ転写した。転写した
パタンを走査型電子顕微鏡を用いて検査した結果、第１
の回路パタンと第２の回路パタンの重ね合わせ誤差は所
望の重ね合わせ誤差許容範囲±８０［ｎｍ］以下であ
り、良好な重ね合わせ精度で第２の回路パタンを転写す
ることができた。

【０１１７】以上のようにしてパタン転写することによ
り、ディストーション誤差と基板歪みによるパタン配置
誤差を抑えることができる。これにより、重ね合わせ誤
差をより小さく抑えることが可能である。従って、固体
素子の製造工程歩留まりを向上させることができる。

【０１１８】さらに、重ね合わせ誤差を小さくできるこ
とから、重ね合わせずれに起因した素子特性のばらつき
も抑えることができるので、製造工程歩留まりを向上さ
せると共に高性能な固体素子の製造も可能である。

【０１１９】なお、本発明の実施例で使用されるステッ
パ(投影露光装置)の構成の例を図１９に示す。

【０１２０】図１９に示すように、光源１３１から発す
る光は、フライアイレンズ１３２、コンデンサレンズ１
３３、ミラー１３４及びコンデンサレンズ１３３を介し
てマスク１３６を照明する。マスク１３６上には異物付
着によるパターン転写不良を防止するためのペリクル１
３７が設けられている。マスク１３６上に描かれたマス
クパタンは、投影レンズ１３８を介して試料基板である
ウエハ１３９上に投影される。なお、マスク１３６はマ
スク位置制御手段１４７で制御されたマスクステージ１
４８上に載置され、その中心と投影レンズ１３８の光軸
とは正確に位置合わせがなされている。ウエハ１３９
は、試料台１４０上に真空吸着されている。試料台１４
０は、投影レンズ１３８の光軸方向すなわちＺ方向(縦
方向)に移動可能なＺステージ１４１上に載置され、さ
らにＸＹステージ１４２上に搭載されている。Ｚステー
ジ１４１及びＸＹステージ１４２は、主制御系１４９か
らの制御命令に応じてそれぞれの駆動手段１１３、１１
４によって駆動されるので、所望の露光位置に移動可能
である。その位置はＺステージ１４１に固定されたミラ
ー１４６の位置として、レーザ測長機１４５で正確にモ
ニターされている。また、ウエハ１３９の表面位置は、
通常の露光装置が有する焦点位置検出手段で計測され
る。計測結果に応じてＺステージ１４１を駆動させるこ
とにより、ウエハ１３９の表面は常に投影レンズ１３８
の結像面と一致させることができる。

【０１２１】以上、本発明者によってなされた発明を、
上記実施例に基づき具体的に説明したが、本発明は、上
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【０１２２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【０１２３】以上本発明によれば、ディストーション誤
差による重ね合わせ精度劣化を抑え、高重ね合わせ精度
でパタンを転写することができる。

【図面の簡単な説明】

【図１】本発明によるマスク製造工程を示す工程図であ
る。

【図２】本発明によるマスクパタン補正方法を示す模式
図である。

【図３】本発明によるマスクパタン補正方法を示す模式
図である。

【図４】本発明によるマスクパタン補正方法を示す模式
図である。

【図５】本発明によるマスク製造工程を示す工程図であ
る。

【図６】本発明の実施例１における第１のステッパのデ
ィストーション誤差測定結果を示す模式図。

【図７】本発明の実施例１における第１のステッパのデ
ィストーション誤差測定結果を示す図である。

【図８】実施例１における第２のステッパのディストー
ション誤差測定結果を示す模式図である。

【図９】本発明の実施例１における第２のステッパのデ
ィストーション誤差測定結果を示す図である。

【図１０】本発明の実施例２における２台のステッパの
ディストーション誤差の差の測定結果を示す図である。

【図１１】本発明の実施例３におけるステッパのディス
トーション誤差測定結果を示す図である。

【図１２】本発明の実施例３における位置マークパタン
の配置を示す模式図である。

【図１３】本発明によるマスクパタン補正方法を示す模
式図である。

【図１４】本発明によるマスクパタン補正方法を示す模
式図である。

【図１５】本発明の実施例３において測定した重ね合わ
せ誤差測定結果を示す図である。

【図１６】大規模集積回路に塔載されるＭＯＳトランジ
スタ部の一部分の断面構造を示す模式図である。

【図１７】基板上に形成された回路パタンのパタン位置
ずれ量を示す模式図である。

【図１８】基板上に形成されたチップの２次元方向の伸
縮変化率を示す模式図である。

【図１９】本発明の実施例で使用されるステッパの構成
の例を示す概略構成図である。

【符号の説明】

１…ディストーション誤差を測定する工程、２…上記結
果を用いてマスクパタン位置を補正する工程、３…基板
上のパタン位置歪に応じてマスクパタン位置を補正する
工程、４…マスクを製造する工程、５…マスクパタンを
転写する工程、１０…チップ、１１…位置マーク、２１
−１，２１−２，２１−３，２１−４，２１−５，２１
−６，２１−７，２１−８，２１−９，２２−１，２２
−２，２２−３，２２−４，２２−５，２２−６，２２
−７，２２−８，２２−９…測定値、２３…パタン位
置、２４，２５…誤差値、３１…第１の補正領域、３２
…第２の補正領域、３３…測定点、４１…マスクパタ
ン、４２…図形、２−１，４２−２，４２−３，４２−
４，４２−５…図形、４３…図形の中心位置、４３−
１，４３−２，４３−３，４３−４，４３−５：図形の
中心位置、５１…露光装置の組み合せを求める工程、５
２…上記露光装置群のディストーション誤差の平均を求
める工程、５３…マスクパタン位置を補正したマスクを
製造する工程、５４…製造したマスクを用いてパタン転
写する工程、６０…チップ、６１…第１の領域、６２…
第２の領域、６３…第３の領域、６４…第４の領域、６
５…第５の領域、６６…第６の領域、６７…第７の領
域、７０…基板、７１…素子分離パタン、７２…ゲート
配線パタン、７３…絶縁膜、７４…ソース領域、７５…
ドレイン領域である。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 マスク上に形成されたマスクパタンを結
   像光学系を介して基板上に投影露光することにより、上
   記基板上に形成されたパタンに該マスクパタンを重ね合
   わせ転写するパタン転写方法で用いるマスクの製造方法
   において、上記結像光学系を介して基板上に投影された
   マスクパタン投影像の結像位置と上記基板上に形成され
   たパタンとの重ね合わせ誤差を小さくするように、マス
   クパタン位置に対するマスクパタン投影像結像位置のず
   れと上記基板上に形成されたパタンのウエハ処理プロセ
   スにより生じるパタン位置歪みを補正するように上記マ
   スクパタンのマスク上の位置を調整する工程を含むこと
   を特徴とするマスクの製造方法。
2. 【請求項２】 マスク上に形成されたマスクパタンを結
   像光学系を介して基板上に投影露光することにより、上
   記基板上に形成されたパタンに該マスクパタンを重ね合
   わせ転写するパタン転写方法で用いるマスクの製造方法
   において、上記結像光学系を介して基板上に投影された
   マスクパタン投影像の結像位置と上記基板上に形成され
   たパタンとの重ね合わせ誤差を小さくするように、上記
   結像光学系のディストーション誤差により生じるマスク
   パタン投影像の結像位置歪みと上記基板上に形成された
   パタンのウエハ処理プロセスにより生じるパタン位置歪
   みを補正するように上記マスクパタンのマスク上の位置
   を調整する工程を含むことを特徴とするマスクの製造方
   法。
3. 【請求項３】 マスク上に形成されたマスクパタンを結
   像光学系を介して基板上に投影露光することにより、上
   記基板上に形成されたパタンに該マスクパタンを重ね合
   わせ転写するパタン転写方法で用いるマスクの製造方法
   において、上記結像光学系を介して基板上に投影された
   マスクパタン投影像の結像位置と上記基板上に形成され
   たパタンとの重ね合わせ誤差を小さくするように、上記
   結像光学系のディストーション誤差により生じるマスク
   パタン投影像の結像位置歪みを補正するように上記マス
   クパタンのマスク上の位置を調整する工程を含むことを
   特徴とするマスクの製造方法。
4. 【請求項４】 マスク上に形成されたマスクパタンを、
   結像光学系を介して基板上に投影露光することにより該
   マスクパタンを基板上に転写するマスクパタン転写方法
   において用いる結像光学系のディストーション誤差を測
   定する工程と、該測定により得たディストーション誤差
   を補正するようにマスクパタン位置を調整したマスクを
   製造する工程とを含むことを特徴とするマスク製造方
   法。
5. 【請求項５】 請求項１至乃請求項４のうちいずれか１
   項に記載のマスクの製造方法において、前記結像光学系
   のディストーション誤差の測定結果を補間して求めた値
   を用いてマスクパタン位置を調整することを特徴とする
   マスクの製造方法。
6. 【請求項６】 請求項１至乃請求項４のうちいずれか１
   項に記載のマスクの製造方法において、前記結像光学系
   のディストーション誤差の測定結果をスプライン関数を
   用いて補間して得た値を用いてマスクパタン位置を調整
   することを特徴とするマスクの製造方法。
7. 【請求項７】 請求項１乃至請求項６のうちいずれか１
   項に記載のマスクの製造方法を用いて製造したマスク。
8. 【請求項８】 請求項７に記載のマスクを使用し、この
   マスク上に形成されたマスクパタンを上記結像光学系を
   介して基板上に投影露光することにより該マスク上に形
   成されたマスクパタンを基板上に転写する工程を含むこ
   とを特徴とする固体素子の製造方法。
9. 【請求項９】 請求項８に記載の固体素子の製造方法で
   製造した固体素子。