JPH09149085A - マルチ接続装置 - Google Patents
マルチ接続装置Info
- Publication number
- JPH09149085A JPH09149085A JP29963695A JP29963695A JPH09149085A JP H09149085 A JPH09149085 A JP H09149085A JP 29963695 A JP29963695 A JP 29963695A JP 29963695 A JP29963695 A JP 29963695A JP H09149085 A JPH09149085 A JP H09149085A
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- driver
- waveform
- wiring pattern
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 疑似パルスが無く、信号波形のバラツキが小
さいマルチ接続装置を得ること 【解決手段】 ドライバIC100を複数のレシーバIC110か
らIC270に接続する場合、ドライバIC100と複数のレシー
バIC110からIC270をプリント基板上のループ状パターン
P1上にそれぞれ接続する。
さいマルチ接続装置を得ること 【解決手段】 ドライバIC100を複数のレシーバIC110か
らIC270に接続する場合、ドライバIC100と複数のレシー
バIC110からIC270をプリント基板上のループ状パターン
P1上にそれぞれ接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器におい
て、1つのドライバICから複数のレシーバICへデジタル
信号を伝達する配線パターンに関するものである。
て、1つのドライバICから複数のレシーバICへデジタル
信号を伝達する配線パターンに関するものである。
【０００２】
【従来の技術】図３は従来の片方向伝送の場合のマルチ
接続装置の構成を示したものである。図３において、P7
はプリント基板上のループ状に閉じていない線状の配線
パターン、700は配線パターンP7にデジタル信号を送信
する1つのドライバ IC、Ｒ（Vcc）はインピーダンス整
合してドライバIC700から出力されたデジタル信号の反
射を防止するためのテブナン終端抵抗のVcc側の抵抗、
Ｒ（GND）はインピーダンス整合してドライバIC700から
出力されたデジタル信号の反射を防止するためのテブナ
ン終端抵抗のGND側の抵抗、710、720、730、740…870は
デジタル信号を受信して閾値によって波形整形する複数
のレシーバIC、701はドライバIC700の入力端子、711、7
21、731、741…871は各レシーバICの入力端子である。
接続装置の構成を示したものである。図３において、P7
はプリント基板上のループ状に閉じていない線状の配線
パターン、700は配線パターンP7にデジタル信号を送信
する1つのドライバ IC、Ｒ（Vcc）はインピーダンス整
合してドライバIC700から出力されたデジタル信号の反
射を防止するためのテブナン終端抵抗のVcc側の抵抗、
Ｒ（GND）はインピーダンス整合してドライバIC700から
出力されたデジタル信号の反射を防止するためのテブナ
ン終端抵抗のGND側の抵抗、710、720、730、740…870は
デジタル信号を受信して閾値によって波形整形する複数
のレシーバIC、701はドライバIC700の入力端子、711、7
21、731、741…871は各レシーバICの入力端子である。
【０００３】このように図3に示した従来の片方向伝送
の場合のマルチ接続装置では、1つのドライバIC700と複
数のレシーバIC710、720、730、740…870がそれぞれ、
プリント基板の配線パターンP7上に接続されている。こ
の場合ドライバIC700から送信されたデジタル信号がプ
リント基板上の配線パターンP7を介して複数のレシーバ
IC710、720、730、740…870へそれぞれ伝送される。
の場合のマルチ接続装置では、1つのドライバIC700と複
数のレシーバIC710、720、730、740…870がそれぞれ、
プリント基板の配線パターンP7上に接続されている。こ
の場合ドライバIC700から送信されたデジタル信号がプ
リント基板上の配線パターンP7を介して複数のレシーバ
IC710、720、730、740…870へそれぞれ伝送される。
【０００４】ここで図3の従来のマルチ配線接続例のド
ライバIC700の入力端子701に図8に示す波形を入力する
とレシーバIC710、720、730、740…870の入力端子711、
721、731、741…871の入力波形はそれぞれ互いに遅延は
あるが、図6(a)に代表されるような階段波形となる。こ
の時、入力波形図6(a)が入力端子711、721、731、741…
871に入力され、レシーバIC710、720、730、740…870の
閾値によって波形整形されることにより、レシーバIC71
0、720、730、740…870の出力波形は図6(b)のような波
形となる。
ライバIC700の入力端子701に図8に示す波形を入力する
とレシーバIC710、720、730、740…870の入力端子711、
721、731、741…871の入力波形はそれぞれ互いに遅延は
あるが、図6(a)に代表されるような階段波形となる。こ
の時、入力波形図6(a)が入力端子711、721、731、741…
871に入力され、レシーバIC710、720、730、740…870の
閾値によって波形整形されることにより、レシーバIC71
0、720、730、740…870の出力波形は図6(b)のような波
形となる。
【０００５】また図3の従来のマルチ配線接続例のドラ
イバIC700の入力端子701に図8に示す波形を入力すると
レシーバIC710、870の入力端子711、871での入力波形は
入力波形図6(a)の波形と同様の図7(a)、(b)のような波
形となる。この時入力波形図7(a)、(b)が入力端子711、
871に入力され、レシーバIC710、870の閾値によって波
形整形されることによりレシーバIC710、870の出力波形
は図7(c)、(d)のような波形となる。
イバIC700の入力端子701に図8に示す波形を入力すると
レシーバIC710、870の入力端子711、871での入力波形は
入力波形図6(a)の波形と同様の図7(a)、(b)のような波
形となる。この時入力波形図7(a)、(b)が入力端子711、
871に入力され、レシーバIC710、870の閾値によって波
形整形されることによりレシーバIC710、870の出力波形
は図7(c)、(d)のような波形となる。
【０００６】
【発明が解決しようとする課題】図3に示す従来の片方
向伝送の場合のマルチ接続装置では、配線パターンP7上
の全てのレシーバIC710、720、730、740…870のインピ
ーダンスとプリント基板上の配線パターンP7のインピー
ダンスとを整合させるのは不可能である。したがってド
ライバIC700から最遠端にあるレシーバIC870のインピー
ダンスとプリント基板上の配線パターンP7のインピーダ
ンスとをテブナン終端抵抗のR（Vcc）及びR（GND）によ
ってインピーダンス整合させて接続する。この場合で
は、複数のレシーバIC710、720、730、740…870が接続
されると配線パターンP7のインピーダンスが下がってみ
える。このためインピーダンスの整合がとれない。
向伝送の場合のマルチ接続装置では、配線パターンP7上
の全てのレシーバIC710、720、730、740…870のインピ
ーダンスとプリント基板上の配線パターンP7のインピー
ダンスとを整合させるのは不可能である。したがってド
ライバIC700から最遠端にあるレシーバIC870のインピー
ダンスとプリント基板上の配線パターンP7のインピーダ
ンスとをテブナン終端抵抗のR（Vcc）及びR（GND）によ
ってインピーダンス整合させて接続する。この場合で
は、複数のレシーバIC710、720、730、740…870が接続
されると配線パターンP7のインピーダンスが下がってみ
える。このためインピーダンスの整合がとれない。
【０００７】したがって図3の場合では配線パターンP7
とレシーバIC710、720、730、740…870がインピーダン
スのマッチングしていないために、反射波が発生する。
配線パターンP7のインピーダンスとレシーバIC710、72
0、730、740…870のインピーダンスを比較したとき、 １：配線パターンインピーダンス＜レシーバICインピーダンス……正の反射 ２：配線パターンインピーダンス＞レシーバICインピーダンス……負の反射 となってドライバIC700とレシーバIC710、720、730、74
0…870の間で加算または減算された波形になる。したが
ってドライバIC700から最遠端のレシーバIC870までの間
にスタブの配線パターンとレシーバIC710、720、730、7
40…870が接続されていて各レシーバからの反射波が合
成され階段波形となる。つまり入力波形図6(a)、入力波
形図7(a)、(b)のような階段波形になる。
とレシーバIC710、720、730、740…870がインピーダン
スのマッチングしていないために、反射波が発生する。
配線パターンP7のインピーダンスとレシーバIC710、72
0、730、740…870のインピーダンスを比較したとき、 １：配線パターンインピーダンス＜レシーバICインピーダンス……正の反射 ２：配線パターンインピーダンス＞レシーバICインピーダンス……負の反射 となってドライバIC700とレシーバIC710、720、730、74
0…870の間で加算または減算された波形になる。したが
ってドライバIC700から最遠端のレシーバIC870までの間
にスタブの配線パターンとレシーバIC710、720、730、7
40…870が接続されていて各レシーバからの反射波が合
成され階段波形となる。つまり入力波形図6(a)、入力波
形図7(a)、(b)のような階段波形になる。
【０００８】ここで前述の入力波形の立ち上がり時の第
１の階段波の電圧は素子内部の出力インピーダンスと配
線パターンのインピーダンスの比で決まる。入力波形図
6(a)の場合、この場合第１の階段波の電圧がレシーバIC
の閾値の電圧に近いため、瞬時的に階段波の電圧がレシ
ーバICの閾値を越えることがある。したがって正規の信
号とは別にこのレシーバICの閾値を越えた瞬間だけパル
ス（以下疑似パルスという）が発生することがある。つ
まり波形整形された結果、出力波形図6(b)のAに示すよ
うな疑似パルスが発生する。
１の階段波の電圧は素子内部の出力インピーダンスと配
線パターンのインピーダンスの比で決まる。入力波形図
6(a)の場合、この場合第１の階段波の電圧がレシーバIC
の閾値の電圧に近いため、瞬時的に階段波の電圧がレシ
ーバICの閾値を越えることがある。したがって正規の信
号とは別にこのレシーバICの閾値を越えた瞬間だけパル
ス（以下疑似パルスという）が発生することがある。つ
まり波形整形された結果、出力波形図6(b)のAに示すよ
うな疑似パルスが発生する。
【０００９】また入力波形図7(a)、(b)に示すように波
形が階段状になり、入力波形の立ち上がりに遅延が生じ
るため、波形がレシーバICの閾値に達するまでに遅延が
生じ、したがってレシーバICの出力の信号波形の立ち上
がり時間にバラツキが生じる。
形が階段状になり、入力波形の立ち上がりに遅延が生じ
るため、波形がレシーバICの閾値に達するまでに遅延が
生じ、したがってレシーバICの出力の信号波形の立ち上
がり時間にバラツキが生じる。
【００１０】このためとくに高速動作時において、疑似
パルスが発生するため誤動作しやすくなったり、信号波
形の立ち上がり時間にバラツキがあり同一タイミングで
次段のタイミング設計ができない等の問題があった。
パルスが発生するため誤動作しやすくなったり、信号波
形の立ち上がり時間にバラツキがあり同一タイミングで
次段のタイミング設計ができない等の問題があった。
【００１１】
【課題を解決するための手段】本発明は、デジタル信号
を送信する1つのドライバICとデジタル信号を受信する
ための複数のレシーバICと、1つのドライバICと複数の
レシーバICがプリント基板上のループ状に閉じている配
線パターン上に接続されるマルチ接続装置である。
を送信する1つのドライバICとデジタル信号を受信する
ための複数のレシーバICと、1つのドライバICと複数の
レシーバICがプリント基板上のループ状に閉じている配
線パターン上に接続されるマルチ接続装置である。
【００１２】
（実施形態１）以下第１の実施形態に基づき、本発明を
詳細に説明する。図１は実施形態1のマルチ配線接続例
（片方向伝送の場合）の構成を示したものである。
詳細に説明する。図１は実施形態1のマルチ配線接続例
（片方向伝送の場合）の構成を示したものである。
【００１３】図１においてP1はプリント基板上のループ
状の閉じた配線パターン、100は配線パターンP1にデジ
タル信号を送信する1つのドライバIC、101はドライバIC
100の入力端子、R100は配線パターンP1とインピーダン
ス整合してドライバIC100から送信された信号の反射を
防止するためのダンピング抵抗、110、120、130、140…
270はデジタル信号を受信し閾値によって波形整形する
複数のレシーバIC、111、121、131、141…271は各レシ
ーバIC110、120、130、140…270の入力端子である。
状の閉じた配線パターン、100は配線パターンP1にデジ
タル信号を送信する1つのドライバIC、101はドライバIC
100の入力端子、R100は配線パターンP1とインピーダン
ス整合してドライバIC100から送信された信号の反射を
防止するためのダンピング抵抗、110、120、130、140…
270はデジタル信号を受信し閾値によって波形整形する
複数のレシーバIC、111、121、131、141…271は各レシ
ーバIC110、120、130、140…270の入力端子である。
【００１４】図１に示すようにドライバICの出力はダン
ピング抵抗R100の一端に接続され、ダンピング抵抗R100
の他端は配線パターンP1に接続される。各レシーバIC11
0、120、130、140…270の入力端子111、121、131、141
…271は配線パターンP1上に接続されている。
ピング抵抗R100の一端に接続され、ダンピング抵抗R100
の他端は配線パターンP1に接続される。各レシーバIC11
0、120、130、140…270の入力端子111、121、131、141
…271は配線パターンP1上に接続されている。
【００１５】図１に示す本発明の片方向伝送の場合のマ
ルチ接続装置でも、全てのレシーバIC 110、120、130、
140…270のインピーダンスとプリント基板上の配線パタ
ーンP1のインピーダンスとは整合はとれない。したがっ
てドライバIC100がデジタル信号を発すると、各入力端
子111、121、131、141…271の波形は、ドライバＩＣ１
００から最遠端のレシーバ２７０ までの間のレシーバ
IC110、120、130、140…260からの反射波が合成され
て、階段波形となる。
ルチ接続装置でも、全てのレシーバIC 110、120、130、
140…270のインピーダンスとプリント基板上の配線パタ
ーンP1のインピーダンスとは整合はとれない。したがっ
てドライバIC100がデジタル信号を発すると、各入力端
子111、121、131、141…271の波形は、ドライバＩＣ１
００から最遠端のレシーバ２７０ までの間のレシーバ
IC110、120、130、140…260からの反射波が合成され
て、階段波形となる。
【００１６】ここで図1の発明の実施の形態1のマルチ配
線接続例のドライバICの100の入力端子101に図8に示す
波形を入力すると、レシーバIC110、120、130、140…27
0の入力端子111、121、131、141…271での一般的な入力
波形は、それぞれ互いに遅延はあるが、図4(a)に代表さ
れるような階段波形となる。この時、入力波形図4(a)が
入力端子111、121、131、141…271に入力され、レシー
バIC110、120、130、140…270の閾値によって波形整形
されることにより、レシーバIC110、120、130、140…27
0の出力波形は図4(b)のような波形となる。このように
図4(b)では疑似パルスは発生していない。
線接続例のドライバICの100の入力端子101に図8に示す
波形を入力すると、レシーバIC110、120、130、140…27
0の入力端子111、121、131、141…271での一般的な入力
波形は、それぞれ互いに遅延はあるが、図4(a)に代表さ
れるような階段波形となる。この時、入力波形図4(a)が
入力端子111、121、131、141…271に入力され、レシー
バIC110、120、130、140…270の閾値によって波形整形
されることにより、レシーバIC110、120、130、140…27
0の出力波形は図4(b)のような波形となる。このように
図4(b)では疑似パルスは発生していない。
【００１７】前述のように階段波形では、立ち上がり時
の第1の階段波の電圧は、素子内部の出力インピーダン
スとダンピング抵抗のインピーダンスとの和と配線パタ
ーンのインピーダンスの比で決まる。配線パターンをル
ープ化した場合、素子の出力から見ると2方向に分岐し
ているため配線パターンが並列に接続されて見え、配線
パターンのインピーダンスが半分になり、配線パターン
をループ化しない場合に比べ、階段波形の立ち上がり時
の第1の波形の電圧が低くなる。したがって、立ち上が
り時の第1の階段波形の電圧がレシーバIC110、120、13
0、140…270の閾値を越えないので疑似パルスは発生せ
ず、誤動作しない。
の第1の階段波の電圧は、素子内部の出力インピーダン
スとダンピング抵抗のインピーダンスとの和と配線パタ
ーンのインピーダンスの比で決まる。配線パターンをル
ープ化した場合、素子の出力から見ると2方向に分岐し
ているため配線パターンが並列に接続されて見え、配線
パターンのインピーダンスが半分になり、配線パターン
をループ化しない場合に比べ、階段波形の立ち上がり時
の第1の波形の電圧が低くなる。したがって、立ち上が
り時の第1の階段波形の電圧がレシーバIC110、120、13
0、140…270の閾値を越えないので疑似パルスは発生せ
ず、誤動作しない。
【００１８】また図1の発明の実施の形態1のマルチ配線
接続例のドライバIC100の入力端子101に図8に示す波形
を入力するとレシーバIC110、270の入力端子111、271で
の入力波形は入力波形図4(a)の波形と同様の図5(a)、
(b)のような波形となる。この時レシーバIC110、270の
出力波形は、図5(c)、(d)のような波形となる。ここで
図5(c)、(d)と図7(c)、(d)を比較すると、本発明である
図5(c)、(d)のほうが波形の立ち上がり時の遅延時間の
バラツキが小さくなっている。
接続例のドライバIC100の入力端子101に図8に示す波形
を入力するとレシーバIC110、270の入力端子111、271で
の入力波形は入力波形図4(a)の波形と同様の図5(a)、
(b)のような波形となる。この時レシーバIC110、270の
出力波形は、図5(c)、(d)のような波形となる。ここで
図5(c)、(d)と図7(c)、(d)を比較すると、本発明である
図5(c)、(d)のほうが波形の立ち上がり時の遅延時間の
バラツキが小さくなっている。
【００１９】ここで、ICの特性によって波形の第１の立
ち上がりより波形の第２の立ち上がりの方が立ち上がり
時間がなまり全体の波形間隔が短くなっている。そして
本発明によって立ち上がり時の第1の階段波形の電圧が
低くなるため、レシーバICの閾値に第2の波形の立ち上
がりの部分がかかり、レシーバICで波形整形したあとの
出力波形の遅延時間のバラツキが小さくなる。
ち上がりより波形の第２の立ち上がりの方が立ち上がり
時間がなまり全体の波形間隔が短くなっている。そして
本発明によって立ち上がり時の第1の階段波形の電圧が
低くなるため、レシーバICの閾値に第2の波形の立ち上
がりの部分がかかり、レシーバICで波形整形したあとの
出力波形の遅延時間のバラツキが小さくなる。
【００２０】（実施形態2）図2は実施形態2のマルチ配
線接続例（両方向伝送の場合）の構成を示したものであ
る。
線接続例（両方向伝送の場合）の構成を示したものであ
る。
【００２１】図2においてP3はプリント基板上のループ
状の閉じた配線パターン、300、310、320…470はドライ
バ兼レシーバICを2つ有し1つのドライバ兼レシーバICの
出力ともう1つのドライバ兼レシーバICの入力とが接続
されまた1つのドライバ兼レシーバICの入力ともう1つの
ドライバ兼レシーバICの出力とが接続され2つの入出力
端子を有する両方向伝送のためのドライバ／レシーバで
あるドライバ／レシーバIC、R0、R1、R2…R17はインピ
ーダンス整合してドライバ／レシーバICから出力された
信号の反射を防止するためのダンピング抵抗である。こ
れはドライバ／レシーバIC300、310、320…470のどれも
が信号を出力することがあるためそれぞれにダンピング
抵抗R0、R1、R2…R17が接続されている。
状の閉じた配線パターン、300、310、320…470はドライ
バ兼レシーバICを2つ有し1つのドライバ兼レシーバICの
出力ともう1つのドライバ兼レシーバICの入力とが接続
されまた1つのドライバ兼レシーバICの入力ともう1つの
ドライバ兼レシーバICの出力とが接続され2つの入出力
端子を有する両方向伝送のためのドライバ／レシーバで
あるドライバ／レシーバIC、R0、R1、R2…R17はインピ
ーダンス整合してドライバ／レシーバICから出力された
信号の反射を防止するためのダンピング抵抗である。こ
れはドライバ／レシーバIC300、310、320…470のどれも
が信号を出力することがあるためそれぞれにダンピング
抵抗R0、R1、R2…R17が接続されている。
【００２２】図2に示すようにドライバ／レシーバIC30
0、310、320…470の入出力端子の一端はダンピング抵抗
R0、R1、R2…R17の一端に接続され、ダンピング抵抗R
0、R1、R2…R17の他端は配線パターンP3上に接続され
る。ここで302、312、322…472はダンピング抵抗R0、R
1、R2…R17の一端と配線パターンP3が接続されるダンピ
ング抵抗R0、R1、R2…R17側の接点、303、313、323…47
3はダンピング抵抗R0、R1、R2…R17の一端に接続される
ドライバ／レシーバIC300、310、320…470の入出力端子
のもう一方の入出力端子である。
0、310、320…470の入出力端子の一端はダンピング抵抗
R0、R1、R2…R17の一端に接続され、ダンピング抵抗R
0、R1、R2…R17の他端は配線パターンP3上に接続され
る。ここで302、312、322…472はダンピング抵抗R0、R
1、R2…R17の一端と配線パターンP3が接続されるダンピ
ング抵抗R0、R1、R2…R17側の接点、303、313、323…47
3はダンピング抵抗R0、R1、R2…R17の一端に接続される
ドライバ／レシーバIC300、310、320…470の入出力端子
のもう一方の入出力端子である。
【００２３】図2のマルチ配線接続例（両方向伝送の場
合）においては、ドライバ／レシーバIC300がドライバI
Cとして動作し、他のドライバ／レシーバIC310、320…4
70はレシーバICとして動作する。
合）においては、ドライバ／レシーバIC300がドライバI
Cとして動作し、他のドライバ／レシーバIC310、320…4
70はレシーバICとして動作する。
【００２４】ここで入出力端子303に図8の波形が入力さ
れたとき、接点312、322…472での一般的な波形は実施
形態1で示された入力波形図4(a)とほぼ同じになる。し
たがってこの時入出力端子の一端313、323…473に現わ
れる波形は実施形態1で示された出力波形図4(b)とほぼ
同じになる。つまり実施形態1と同様に疑似パルスは発
生しない。
れたとき、接点312、322…472での一般的な波形は実施
形態1で示された入力波形図4(a)とほぼ同じになる。し
たがってこの時入出力端子の一端313、323…473に現わ
れる波形は実施形態1で示された出力波形図4(b)とほぼ
同じになる。つまり実施形態1と同様に疑似パルスは発
生しない。
【００２５】また入出力端子303に図8の波形が入力され
たとき、接点312、472に現われる波形は実施形態1で示
された入力波形図5(a)、(b)とほぼ同じになる。したが
って入出力端子の一端313、473に現われる波形は実施形
態1で示された出力波形図5(c)、(d)とほぼ同じになる。
つまり実施形態1と同様にIC間の時間のバラツキは小さ
くなる。
たとき、接点312、472に現われる波形は実施形態1で示
された入力波形図5(a)、(b)とほぼ同じになる。したが
って入出力端子の一端313、473に現われる波形は実施形
態1で示された出力波形図5(c)、(d)とほぼ同じになる。
つまり実施形態1と同様にIC間の時間のバラツキは小さ
くなる。
【００２６】実施形態2で示されたドライバ／レシーバI
Cで構成されたマルチ接続装置でも、ドライバ／レシー
バICのうちドライバICとして動作するドライバ／レシー
バICは1個であり、他のドライバ／レシーバICはレシー
バICとして動作するため、実施形態1とほぼ同様の効果
が得られる。
Cで構成されたマルチ接続装置でも、ドライバ／レシー
バICのうちドライバICとして動作するドライバ／レシー
バICは1個であり、他のドライバ／レシーバICはレシー
バICとして動作するため、実施形態1とほぼ同様の効果
が得られる。
【００２７】
【発明の効果】以上本発明によれば、ドライバICから複
数のレシーバICへ接続する場合、ドライバICからデジタ
ル信号を送信するとレシーバICからの反射波が合成され
て、信号の波形は階段波状の波形になる。しかしドライ
バICから複数のレシーバICへ接続するためのプリント基
板の配線パターンをループ状にすることにより、階段波
形の立ち上がり時の第1の階段波の電圧は低くなる。し
たがって階段波の第１の立ち上がり電圧がICの閾値越え
ないので疑似パルスが発生しないため、誤動作しない。
数のレシーバICへ接続する場合、ドライバICからデジタ
ル信号を送信するとレシーバICからの反射波が合成され
て、信号の波形は階段波状の波形になる。しかしドライ
バICから複数のレシーバICへ接続するためのプリント基
板の配線パターンをループ状にすることにより、階段波
形の立ち上がり時の第1の階段波の電圧は低くなる。し
たがって階段波の第１の立ち上がり電圧がICの閾値越え
ないので疑似パルスが発生しないため、誤動作しない。
【００２８】またICの特性によって階段波状の波形の第
１の立ち上がりより第２の立ち上がりの方が立ち上がり
時間がなまり全体の波形間隔が短く、本発明によりレシ
ーバICの閾値が階段波状の波形の第2の立ち上がりにか
かるため、レシーバICで波形整形したあとの波形の遅延
時間のバラツキが小さくなる。
１の立ち上がりより第２の立ち上がりの方が立ち上がり
時間がなまり全体の波形間隔が短く、本発明によりレシ
ーバICの閾値が階段波状の波形の第2の立ち上がりにか
かるため、レシーバICで波形整形したあとの波形の遅延
時間のバラツキが小さくなる。
【図１】発明の実施形態1のマルチ配線接続例（片方向
伝送）
伝送）
【図２】発明の実施形態2のマルチ配線接続例（両方向
伝送）
伝送）
【図３】従来のマルチ配線接続例（片方向伝送）
【図４】発明の実施形態1のレシーバICの代表的な入出
力波形
力波形
【図５】発明の実施形態1のレシーバIC110、270の入出
力波形
力波形
【図６】従来技術のレシーバICの代表的な入出力波形
【図７】従来技術のレシーバIC710、870の入出力波形
【図８】ICの入力波形
100 ドライバIC 110、120、130、140…270 レシーバIC P1 ループ状パターン R100 ダンピング抵抗 300、310、320…470 ドライバ／レシーバIC P3 ループ状パターン R0、R1、R2…R17 ダンピング抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 賢一 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (1)
- 【請求項１】 デジタル信号を送信する1つのドライバI
Cと、 前記デジタル信号を受信し閾値によって波形整形する複
数のレシーバICと、 前記デジタル信号を前記1つのドライバICから前記複数
のレシーバICへ伝達する1つのループ状の配線パターン
を有するマルチ接続装置において、 前記1つのドライバICと前記複数のレシーバICが前記1つ
のループ状の配線パターン上に接続されることを特徴と
するマルチ接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29963695A JPH09149085A (ja) | 1995-11-17 | 1995-11-17 | マルチ接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29963695A JPH09149085A (ja) | 1995-11-17 | 1995-11-17 | マルチ接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09149085A true JPH09149085A (ja) | 1997-06-06 |
Family
ID=17875160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29963695A Pending JPH09149085A (ja) | 1995-11-17 | 1995-11-17 | マルチ接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09149085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004219A (ja) * | 2008-06-19 | 2010-01-07 | Nec Electronics Corp | 伝送回路 |
-
1995
- 1995-11-17 JP JP29963695A patent/JPH09149085A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004219A (ja) * | 2008-06-19 | 2010-01-07 | Nec Electronics Corp | 伝送回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970009693B1 (ko) | 고속 신호 전송에 적합한 신호 전송 장치, 회로 블럭 및 집적 회로 | |
| TW419920B (en) | Differential signal transfer circuit | |
| US6970369B2 (en) | Memory device | |
| US6812741B2 (en) | Bidirectional signal transmission circuit and bus system | |
| US8081487B2 (en) | Signal transmission circuit, IC package, and mounting board | |
| EP0289560A1 (en) | TERMINATOR FOR TRANSCEIVER DEVICE. | |
| EP1014615B1 (en) | Full duplex transmission | |
| US6515501B2 (en) | Signal buffers for printed circuit boards | |
| JP2001111408A (ja) | 高速信号伝送配線実装構造 | |
| KR20080053947A (ko) | 차동 신호 전송 장치, 차동 신호 수신 장치 | |
| JPH09149085A (ja) | マルチ接続装置 | |
| JPH10124211A (ja) | 基板接続装置 | |
| US20060200689A1 (en) | Signal transmitting circuit | |
| JPH10126316A (ja) | 終端装置 | |
| US20060132577A1 (en) | Circuit topology for high-speed printed circuit board | |
| JPH11252185A (ja) | 信号伝送回路 | |
| JP3011851B2 (ja) | バス配線方法 | |
| US6268783B1 (en) | Printed circuit board including signal transmission line capable of suppressing generation of noise | |
| JPH07283836A (ja) | 信号伝送装置及び信号受信モジュール | |
| US20070170971A1 (en) | Signal transmitting circuit | |
| KR20000074847A (ko) | 저전압 차동 신호 통신 시스템 | |
| JPH0661836A (ja) | 終端回路及び波形整形回路 | |
| JP3137049B2 (ja) | 信号伝送方式 | |
| JP3191308B2 (ja) | デジタル信号伝送線路 | |
| US6384642B1 (en) | Switched positive feedback for controlled receiver impedance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030304 |