JP3191308B2 - デジタル信号伝送線路 - Google Patents
デジタル信号伝送線路Info
- Publication number
- JP3191308B2 JP3191308B2 JP06346691A JP6346691A JP3191308B2 JP 3191308 B2 JP3191308 B2 JP 3191308B2 JP 06346691 A JP06346691 A JP 06346691A JP 6346691 A JP6346691 A JP 6346691A JP 3191308 B2 JP3191308 B2 JP 3191308B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- transmission line
- resistor
- signal transmission
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデジタル信号を伝送する
デジタル信号伝送線路に関する。
デジタル信号伝送線路に関する。
【０００２】
【従来の技術】一般にデジタル信号を伝送するデジタル
信号伝送線路においては、大きなリンギングを生じたと
きには誤信号を受信することとなるので、このリンギン
グをなくす為に伝送線路の終端に終端回路が設けられて
いる。従来この伝送線路の終端回路としては図８に示す
如く一方及び他方の伝送線１ａ及び１ｂの終端間に抵抗
器Ｒ1 を接続した所謂並列終端回路と、図９に示す如く
一方の伝送線１ａの終端を抵抗器Ｒ2 を介して電源の一
端２に接続すると共にこの一方及び他方の伝送線１ａ及
び１ｂの終端間に抵抗器Ｒ3 を接続した所謂テブナン終
端回路と、図１０に示す如く一方及び他方の伝送線１ａ
及び１ｂの終端間に抵抗器Ｒ4 及びコンデンサＣ1 の直
列回路を接続した所謂ＡＣ並列終端回路とが提案されて
いる。この図８、図９、図１０に於いては一方の伝送線
１ａの終端をレシーバＩＣの入力側に接続すると共にこ
の他方の伝送線１ｂの終端を接地（電源２の他端に接
続）する如くしている。またデジタル信号伝送線路とし
ては図１１に示す如く２本の伝送線１ａ及び１ｂをねじ
った構成のツイステドペアケーブルが知られている。
信号伝送線路においては、大きなリンギングを生じたと
きには誤信号を受信することとなるので、このリンギン
グをなくす為に伝送線路の終端に終端回路が設けられて
いる。従来この伝送線路の終端回路としては図８に示す
如く一方及び他方の伝送線１ａ及び１ｂの終端間に抵抗
器Ｒ1 を接続した所謂並列終端回路と、図９に示す如く
一方の伝送線１ａの終端を抵抗器Ｒ2 を介して電源の一
端２に接続すると共にこの一方及び他方の伝送線１ａ及
び１ｂの終端間に抵抗器Ｒ3 を接続した所謂テブナン終
端回路と、図１０に示す如く一方及び他方の伝送線１ａ
及び１ｂの終端間に抵抗器Ｒ4 及びコンデンサＣ1 の直
列回路を接続した所謂ＡＣ並列終端回路とが提案されて
いる。この図８、図９、図１０に於いては一方の伝送線
１ａの終端をレシーバＩＣの入力側に接続すると共にこ
の他方の伝送線１ｂの終端を接地（電源２の他端に接
続）する如くしている。またデジタル信号伝送線路とし
ては図１１に示す如く２本の伝送線１ａ及び１ｂをねじ
った構成のツイステドペアケーブルが知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、この図
８の並列終端回路及び図９のテブナン終端回路を設けた
デジタル信号伝送線路は一方及び他方の伝送線１ａ及び
１ｂの終端間に抵抗器Ｒ 1 及びＲ3 が夫々接続されてい
るので、この抵抗器Ｒ1 及びＲ3 による消費電力が大き
い不都合がある。またツイステドペアケーブルは比較的
構成が複雑で一般的なフラットケーブルやバラ線に比較
して高価となる不都合がある。
８の並列終端回路及び図９のテブナン終端回路を設けた
デジタル信号伝送線路は一方及び他方の伝送線１ａ及び
１ｂの終端間に抵抗器Ｒ 1 及びＲ3 が夫々接続されてい
るので、この抵抗器Ｒ1 及びＲ3 による消費電力が大き
い不都合がある。またツイステドペアケーブルは比較的
構成が複雑で一般的なフラットケーブルやバラ線に比較
して高価となる不都合がある。
【０００４】また図１０に示すＡＣ並列終端回路を設け
たデジタル信号伝送線路は抵抗器Ｒ 4 及びコンデンサＣ
1 の夫々の値をラインインピーダンスやデジタル信号の
立ち上がり及び立ち下がり時間に応じて適当に選ぶこと
により直流的電力をほとんど消費せず良好な終端効果を
得ることができる。然しながらこのＡＣ並列終端回路を
設けたデジタル信号伝送線路においても図１２に示す如
く、このデジタル信号伝送線路の途中からもデジタル信
号を取り出すようにしたときには終端側に接続されるレ
シーバＩＣ３の寄生容量やパターンの容量等の寄生容量
Ｃｉが大きい場合伝送線路における信号の反射が大きく
なり、この為デジタル信号伝送線路の途中の波形のリン
ギングが大きくなり、受信されたデジタル信号が例えば
図１３に示す如くレシーバＩＣ３のデジタル信号の検出
レベルであるスレッショールドレベルを割り、誤受信信
号となってしまう不都合が生ずる。本発明は斯る点に鑑
み比較的簡単な構成で伝送線路の途中からも信号を取り
出したときにもリンギングの小さなデジタル信号を得る
ことができるようにすることを目的とする。
たデジタル信号伝送線路は抵抗器Ｒ 4 及びコンデンサＣ
1 の夫々の値をラインインピーダンスやデジタル信号の
立ち上がり及び立ち下がり時間に応じて適当に選ぶこと
により直流的電力をほとんど消費せず良好な終端効果を
得ることができる。然しながらこのＡＣ並列終端回路を
設けたデジタル信号伝送線路においても図１２に示す如
く、このデジタル信号伝送線路の途中からもデジタル信
号を取り出すようにしたときには終端側に接続されるレ
シーバＩＣ３の寄生容量やパターンの容量等の寄生容量
Ｃｉが大きい場合伝送線路における信号の反射が大きく
なり、この為デジタル信号伝送線路の途中の波形のリン
ギングが大きくなり、受信されたデジタル信号が例えば
図１３に示す如くレシーバＩＣ３のデジタル信号の検出
レベルであるスレッショールドレベルを割り、誤受信信
号となってしまう不都合が生ずる。本発明は斯る点に鑑
み比較的簡単な構成で伝送線路の途中からも信号を取り
出したときにもリンギングの小さなデジタル信号を得る
ことができるようにすることを目的とする。
【０００５】
【課題を解決するための手段】本発明デジタル信号伝送
線路は例えば図１に示す如く、終端にレシーバＩＣ３を
接続すると共に一方及び他方の伝送線１ａ及び１ｂの終
端間に抵抗器Ｒ4 及びコンデンサＣ1 の直列回路を接続
したデジタル信号伝送線路において、このデジタル信号
伝送線路の途中より信号を取り出すようにすると共にこ
のレシーバＩＣ３の入力側に直列に抵抗器Ｒ5 を接続し
たものである。
線路は例えば図１に示す如く、終端にレシーバＩＣ３を
接続すると共に一方及び他方の伝送線１ａ及び１ｂの終
端間に抵抗器Ｒ4 及びコンデンサＣ1 の直列回路を接続
したデジタル信号伝送線路において、このデジタル信号
伝送線路の途中より信号を取り出すようにすると共にこ
のレシーバＩＣ３の入力側に直列に抵抗器Ｒ5 を接続し
たものである。
【０００６】また本発明デジタル信号伝送線路は例えば
図２に示す如く、終端にレシーバＩＣ３を接続すると共
に一方及び他方の伝送線１ａ及び１ｂの終端間に抵抗器
Ｒ4 及びコンデンサＣ1 の直列回路を接続したデジタル
信号伝送線路において、このデジタル信号伝送線路の途
中より信号を取り出すようにすると共にこのデジタル信
号伝送線路の途中の一方及び他方の伝送線１ａ及び１ｂ
間に抵抗器Ｒ6 及びコンデンサＣ2 の直列回路を接続し
たものである。
図２に示す如く、終端にレシーバＩＣ３を接続すると共
に一方及び他方の伝送線１ａ及び１ｂの終端間に抵抗器
Ｒ4 及びコンデンサＣ1 の直列回路を接続したデジタル
信号伝送線路において、このデジタル信号伝送線路の途
中より信号を取り出すようにすると共にこのデジタル信
号伝送線路の途中の一方及び他方の伝送線１ａ及び１ｂ
間に抵抗器Ｒ6 及びコンデンサＣ2 の直列回路を接続し
たものである。
【０００７】また本発明デジタル信号伝送線路は例えば
図３に示す如く終端にレシーバＩＣを接続すると共に一
方及び他方の伝送線１ａ及び１ｂの終端間に抵抗器Ｒ4
及びコンデンサＣ1 の直列回路を接続したデジタル信号
伝送線路において、このデジタル信号伝送線路の途中よ
り信号を取り出すようにすると共にこのデジタル信号伝
送線路の途中の一方及び他方の伝送線１ａ及び１ｂ間に
抵抗器Ｒ6 及びコンデンサＣ2 の直列回路を接続し、こ
のレシーバＩＣ３の入力側に直列に抵抗器Ｒ5 を接続し
たものである。
図３に示す如く終端にレシーバＩＣを接続すると共に一
方及び他方の伝送線１ａ及び１ｂの終端間に抵抗器Ｒ4
及びコンデンサＣ1 の直列回路を接続したデジタル信号
伝送線路において、このデジタル信号伝送線路の途中よ
り信号を取り出すようにすると共にこのデジタル信号伝
送線路の途中の一方及び他方の伝送線１ａ及び１ｂ間に
抵抗器Ｒ6 及びコンデンサＣ2 の直列回路を接続し、こ
のレシーバＩＣ３の入力側に直列に抵抗器Ｒ5 を接続し
たものである。
【０００８】
【作用】本発明に依ればレシーバＩＣ３の入力側に直列
に抵抗器Ｒ5 を接続したので、この抵抗器Ｒ5 とレシー
バＩＣ３の浮遊容量等の容量Ｃｉとの直列回路が終端回
路を構成する抵抗器Ｒ4 及びコンデンサＣ1 の直列回路
に並列に接続されたこととなり、この抵抗器Ｒ5と浮遊
容量等の容量Ｃｉとの直列回路がマッチングインピーダ
ンスを構成すること及び抵抗器Ｒ5 によりレシーバＩＣ
３よりの信号の反射をなくす様に作用し、またこの抵抗
器Ｒ5 と浮遊容量等の容量Ｃｉとで積分回路を構成し、
リンギングをなくす様に作用するので、このデジタル信
号伝送線路の途中（中間部４）のデジタル信号のリンギ
ングを小さくすることができる。
に抵抗器Ｒ5 を接続したので、この抵抗器Ｒ5 とレシー
バＩＣ３の浮遊容量等の容量Ｃｉとの直列回路が終端回
路を構成する抵抗器Ｒ4 及びコンデンサＣ1 の直列回路
に並列に接続されたこととなり、この抵抗器Ｒ5と浮遊
容量等の容量Ｃｉとの直列回路がマッチングインピーダ
ンスを構成すること及び抵抗器Ｒ5 によりレシーバＩＣ
３よりの信号の反射をなくす様に作用し、またこの抵抗
器Ｒ5 と浮遊容量等の容量Ｃｉとで積分回路を構成し、
リンギングをなくす様に作用するので、このデジタル信
号伝送線路の途中（中間部４）のデジタル信号のリンギ
ングを小さくすることができる。
【０００９】また本発明に依ればデジタル信号伝送線路
の途中のデジタル信号の取り出し位置の一方及び他方の
伝送線１ａ及び１ｂ間に抵抗器Ｒ6 及びコンデンサＣ2
の直列回路を接続したので、この抵抗器Ｒ6 及びコンデ
ンサＣ2 の直列回路により、このデジタル信号伝送線路
の途中におけるデジタル信号のリンギングを小さくする
ことができる。
の途中のデジタル信号の取り出し位置の一方及び他方の
伝送線１ａ及び１ｂ間に抵抗器Ｒ6 及びコンデンサＣ2
の直列回路を接続したので、この抵抗器Ｒ6 及びコンデ
ンサＣ2 の直列回路により、このデジタル信号伝送線路
の途中におけるデジタル信号のリンギングを小さくする
ことができる。
【００１０】
【実施例】以下図１を参照して本発明デジタル信号伝送
線路の一実施例につき説明しよう。この図１において図
１２に対応する部分には同一符号を付し、その詳細説明
は省略する。図１においてはドライバＩＣ５の出力端子
をデジタル信号伝送線路を構成する一方の伝送線１ａの
始端に接続すると共にこのドライバＩＣ５の接地端子を
デジタル信号伝送線路を構成する他方の伝送線１ｂの始
端に接続する。この一方及び他方の伝送線１ａ及び１ｂ
の終端間に終端回路を構成する抵抗器Ｒ4 及びコンデン
サＣ1 の直列回路を接続し、またこの一方の伝送線１ａ
の終端を抵抗器Ｒ5 を介してレシーバＩＣ３の入力側に
接続し、この他方の伝送線１ｂの終端を接地する。また
このデジタル信号伝送線路の中間部４をレシーバＩＣに
接続し、この中間部４よりもデジタル信号を取り出す如
くする。
線路の一実施例につき説明しよう。この図１において図
１２に対応する部分には同一符号を付し、その詳細説明
は省略する。図１においてはドライバＩＣ５の出力端子
をデジタル信号伝送線路を構成する一方の伝送線１ａの
始端に接続すると共にこのドライバＩＣ５の接地端子を
デジタル信号伝送線路を構成する他方の伝送線１ｂの始
端に接続する。この一方及び他方の伝送線１ａ及び１ｂ
の終端間に終端回路を構成する抵抗器Ｒ4 及びコンデン
サＣ1 の直列回路を接続し、またこの一方の伝送線１ａ
の終端を抵抗器Ｒ5 を介してレシーバＩＣ３の入力側に
接続し、この他方の伝送線１ｂの終端を接地する。また
このデジタル信号伝送線路の中間部４をレシーバＩＣに
接続し、この中間部４よりもデジタル信号を取り出す如
くする。
【００１１】斯る本例に依ればレシーバＩＣ３の入力側
に直列に抵抗器Ｒ5を接続したので、この抵抗器Ｒ5 と
レシーバＩＣ３の浮遊容量、パターンの容量等の寄生容
量Ｃｉとの直列回路が終端回路を構成する抵抗器Ｒ4 及
びコンデンサＣ1 の直列回路に並列に接続されたことと
なり、この抵抗器Ｒ5 と浮遊容量等の寄生容量Ｃｉとの
直列回路がマッチングインピーダンスを構成すること及
びこの抵抗器Ｒ5 によりレシーバＩＣ３よりの信号の反
射をなくすように作用し、またこの抵抗器Ｒ5と浮遊容
量等の寄生容量Ｃｉとで積分回路を構成し、これがリン
ギングをなくすように作用するので、このデジタル信号
伝送線路の途中（中間部４）のデジタル信号のリンギン
グを小さくすることができる利益がある。
に直列に抵抗器Ｒ5を接続したので、この抵抗器Ｒ5 と
レシーバＩＣ３の浮遊容量、パターンの容量等の寄生容
量Ｃｉとの直列回路が終端回路を構成する抵抗器Ｒ4 及
びコンデンサＣ1 の直列回路に並列に接続されたことと
なり、この抵抗器Ｒ5 と浮遊容量等の寄生容量Ｃｉとの
直列回路がマッチングインピーダンスを構成すること及
びこの抵抗器Ｒ5 によりレシーバＩＣ３よりの信号の反
射をなくすように作用し、またこの抵抗器Ｒ5と浮遊容
量等の寄生容量Ｃｉとで積分回路を構成し、これがリン
ギングをなくすように作用するので、このデジタル信号
伝送線路の途中（中間部４）のデジタル信号のリンギン
グを小さくすることができる利益がある。
【００１２】因みに伝送線１ａ、１ｂとしてＡＷＧ２４
を使用し線間隔を約７．８mm、長さ２ｍとし、レシーバ
ＩＣ３の寄生容量Ｃｉが８０ｐＦに於いて始端より１ｍ
の位置である途中（中間点４）より信号を取り出す様に
したときに図１２の従来例に於いて抵抗器Ｒ4 の抵抗値
を２２０Ω、コンデンサＣ1 の容量値を２２０ｐＦとし
たときのレシーバＩＣ３の入力波形及び中間部４の波形
が図７の波形６ａ及び６ｂに示す如きであったものが、
図１に示す如く抵抗値２７０Ω抵抗器Ｒ5 を接続したと
きはこの図１例のレシーバＩＣ３の入力波形及び中間部
４の波形は図４の波形７ａ及び７ｂに示す中間部４の波
形７ａ及び７ｂのリンギングが小さくなった。
を使用し線間隔を約７．８mm、長さ２ｍとし、レシーバ
ＩＣ３の寄生容量Ｃｉが８０ｐＦに於いて始端より１ｍ
の位置である途中（中間点４）より信号を取り出す様に
したときに図１２の従来例に於いて抵抗器Ｒ4 の抵抗値
を２２０Ω、コンデンサＣ1 の容量値を２２０ｐＦとし
たときのレシーバＩＣ３の入力波形及び中間部４の波形
が図７の波形６ａ及び６ｂに示す如きであったものが、
図１に示す如く抵抗値２７０Ω抵抗器Ｒ5 を接続したと
きはこの図１例のレシーバＩＣ３の入力波形及び中間部
４の波形は図４の波形７ａ及び７ｂに示す中間部４の波
形７ａ及び７ｂのリンギングが小さくなった。
【００１３】また図２は本発明の他の実施例を示し、こ
の図２につき説明するに、この図２において図１、図１
２に対応する部分には同一符号を付しその詳細説明は省
略する。この図２においては図１２の途中よりデジタル
信号を取り出す中間部４の一方及び他方の伝送線１ａ及
び１ｂ間に抵抗器Ｒ6 及びコンデンサＣ2 の直列回路を
接続したものである。
の図２につき説明するに、この図２において図１、図１
２に対応する部分には同一符号を付しその詳細説明は省
略する。この図２においては図１２の途中よりデジタル
信号を取り出す中間部４の一方及び他方の伝送線１ａ及
び１ｂ間に抵抗器Ｒ6 及びコンデンサＣ2 の直列回路を
接続したものである。
【００１４】斯る図２においてはデジタル信号伝送線路
の途中のデジタル信号取り出し位置（中間部４）の一方
及び他方の伝送線１ａ及び１ｂ間に抵抗器Ｒ6 及びコン
デンサＣ2 の直列回路を接続したので、この抵抗器Ｒ6
及びコンデンサＣ2 の直列回路により、このデジタル信
号伝送線路の途中におけるデジタル信号のリンギングを
小さくすることができる利益がある。因みに上述と同じ
条件でこの抵抗器Ｒ6 の抵抗値を４７Ωとし、コンデン
サＣ2 の容量値を４７ｐＦとしたとき、この図２例のレ
シーバＩＣ３の入力波形及び中間部波形は図５の波形８
ａ及び８ｂに示す如くであり、デジタル信号の中間部波
形８ｂはリンギングがほとんどなくなっている。
の途中のデジタル信号取り出し位置（中間部４）の一方
及び他方の伝送線１ａ及び１ｂ間に抵抗器Ｒ6 及びコン
デンサＣ2 の直列回路を接続したので、この抵抗器Ｒ6
及びコンデンサＣ2 の直列回路により、このデジタル信
号伝送線路の途中におけるデジタル信号のリンギングを
小さくすることができる利益がある。因みに上述と同じ
条件でこの抵抗器Ｒ6 の抵抗値を４７Ωとし、コンデン
サＣ2 の容量値を４７ｐＦとしたとき、この図２例のレ
シーバＩＣ３の入力波形及び中間部波形は図５の波形８
ａ及び８ｂに示す如くであり、デジタル信号の中間部波
形８ｂはリンギングがほとんどなくなっている。
【００１５】また図３は本発明の他の実施例を示し、こ
の図３につき説明するに、この図３において図１、図２
及び図１２に対応する部分には同一符号を付し、その詳
細説明は省略する。この図３においては図１の途中より
デジタル信号を取り出す中間部４の一方及び他方の伝送
線１ａ及び１ｂ間に抵抗器Ｒ6 及びコンデンサＣ2 の直
列回路を接続し、この中間部４の一方の伝送線１ａを抵
抗器Ｒ7 を介してレシーバＩＣ３ａの入力側に接続し、
この中間部４の他方の伝送線１ｂを接地するようにした
ものである。
の図３につき説明するに、この図３において図１、図２
及び図１２に対応する部分には同一符号を付し、その詳
細説明は省略する。この図３においては図１の途中より
デジタル信号を取り出す中間部４の一方及び他方の伝送
線１ａ及び１ｂ間に抵抗器Ｒ6 及びコンデンサＣ2 の直
列回路を接続し、この中間部４の一方の伝送線１ａを抵
抗器Ｒ7 を介してレシーバＩＣ３ａの入力側に接続し、
この中間部４の他方の伝送線１ｂを接地するようにした
ものである。
【００１６】斯る図３に依れば図１及び図２の作用効果
が得られ、デジタル信号伝送線路の途中におけるデジタ
ル信号のリンギングを小さくすることができる利益があ
る。因みに上述と同じ条件で図３例のレシーバＩＣ３の
入力波形及び中間部波形は図６の波形９ａ及び９ｂに示
す如くであり、このデジタル信号の中間部波形９ｂはリ
ンギングがほとんどなくなっている。
が得られ、デジタル信号伝送線路の途中におけるデジタ
ル信号のリンギングを小さくすることができる利益があ
る。因みに上述と同じ条件で図３例のレシーバＩＣ３の
入力波形及び中間部波形は図６の波形９ａ及び９ｂに示
す如くであり、このデジタル信号の中間部波形９ｂはリ
ンギングがほとんどなくなっている。
【００１７】尚本発明は上述実施例に限ることなく本発
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
【００１８】
【発明の効果】本発明に依れば比較的簡単な構成で伝送
線路の途中からもデジタル信号を取り出したときにもリ
ンギングの小さなデジタル信号を得ることができる利益
がある。
線路の途中からもデジタル信号を取り出したときにもリ
ンギングの小さなデジタル信号を得ることができる利益
がある。
【図１】本発明のデジタル信号伝送線路の一実施例を示
す構成図である。
す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】本発明の説明に供する線図である。
【図５】本発明の説明に供する線図である。
【図６】本発明の説明に供する線図である。
【図７】従来例の説明に供する線図である。
【図８】終端回路の例を示す接続図である。
【図９】終端回路の例を示す接続図である。
【図１０】終端回路の例を示す接続図である。
【図１１】伝送線路の例を示す構成図である。
【図１２】従来のデジタル信号伝送線路の例を示す構成
図である。
図である。
【図１３】従来例の説明に供する線図である。
１ａ、１ｂ 一方及び他方の伝送線 ３、３ａ レシーバＩＣ ４ 中間部 ５ ドライバＩＣ Ｒ4 、Ｒ5 、Ｒ6 抵抗器 Ｃ1 、Ｃ2 コンデンサ
Claims (3)
- 【請求項１】 終端にレシーバＩＣを接続すると共に一
方及び他方の伝送線の終端間に抵抗器及びコンデンサの
直列回路を接続したデジタル信号伝送線路において、該
デジタル信号伝送線路の途中より信号を取り出すように
すると共に上記レシーバＩＣの入力側に直列に抵抗器を
接続したことを特徴とするデジタル信号伝送線路。 - 【請求項２】 終端にレシーバＩＣを接続すると共に一
方及び他方の伝送線の終端間に抵抗器及びコンデンサの
直列回路を接続したデジタル信号伝送線路において、該
デジタル信号伝送線路の途中より信号を取り出すように
すると共に該デジタル信号伝送線路の途中の一方及び他
方の伝送線間に抵抗器及びコンデンサの直列回路を接続
したことを特徴とするデジタル信号伝送線路。 - 【請求項３】 終端にレシーバＩＣを接続すると共に一
方及び他方の伝送線の終端間に抵抗器及びコンデンサの
直列回路を接続したデジタル信号伝送線路において、該
デジタル信号伝送線路の途中より信号を取り出すように
すると共に該デジタル信号伝送線路の途中の一方及び他
方の伝送線間に抵抗器及びコンデンサの直列回路を接続
し、上記レシーバＩＣの入力側に直列に抵抗器を接続し
たことを特徴とするデジタル信号伝送線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06346691A JP3191308B2 (ja) | 1991-03-27 | 1991-03-27 | デジタル信号伝送線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06346691A JP3191308B2 (ja) | 1991-03-27 | 1991-03-27 | デジタル信号伝送線路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04298144A JPH04298144A (ja) | 1992-10-21 |
| JP3191308B2 true JP3191308B2 (ja) | 2001-07-23 |
Family
ID=13230046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06346691A Expired - Lifetime JP3191308B2 (ja) | 1991-03-27 | 1991-03-27 | デジタル信号伝送線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191308B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701060A (en) * | 1996-05-03 | 1997-12-23 | Xerox Corporation | On-chip high frequency damping for laser diode driver chips |
-
1991
- 1991-03-27 JP JP06346691A patent/JP3191308B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04298144A (ja) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1170834B1 (en) | Crosstalk compensation for electrical connectors | |
| US5193200A (en) | Computer-monitor extended range communications link for attenuating and subsequently restoring high frequency components of transmitted video signals | |
| JP3629346B2 (ja) | 信号伝送方式及び伝送線路駆動回路 | |
| US4534039A (en) | Dataset powered by control and data signals from data terminal | |
| EP0817441A3 (en) | Integrated circuit chip with adaptive input-output port | |
| US4677646A (en) | Dataset powered by control and data signals from data terminal | |
| EP0923277A3 (en) | Printed circuit board | |
| EP1158340A3 (en) | High-frequency circuit and its module for communication devices | |
| CN105244713B (zh) | 用于发射信号的电缆 | |
| US7863961B2 (en) | Vehicle communication system | |
| US5548254A (en) | Balanced-to-unbalanced transformer | |
| JP3191308B2 (ja) | デジタル信号伝送線路 | |
| US5123052A (en) | Method and apparatus for reducing the attenuation and phase shift of low frequency components of audio signals | |
| US20070089072A1 (en) | Signal transmission structure | |
| JPH0936817A (ja) | 平衡伝送回路 | |
| GB2235821A (en) | Integrated circuit and its connecting circuit | |
| EP0942528A3 (en) | Harmonic suppression circuit | |
| US5126601A (en) | Driver and receiver for a differential-signal electrical interface | |
| JP2865069B2 (ja) | シールドの終端方法 | |
| JPS6361816B2 (ja) | ||
| CA2383889A1 (en) | Self-terminating electrical connector | |
| KR920005606A (ko) | 안테나 입력장치 | |
| US5291072A (en) | Crosstalk-reduced transmission device | |
| JP2004515144A (ja) | データバス | |
| US7154954B1 (en) | Communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |