JPH09148311A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09148311A JPH09148311A JP7308693A JP30869395A JPH09148311A JP H09148311 A JPH09148311 A JP H09148311A JP 7308693 A JP7308693 A JP 7308693A JP 30869395 A JP30869395 A JP 30869395A JP H09148311 A JPH09148311 A JP H09148311A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ポリサイド膜のエッチングにおいて、シリコ
ン基板がエッチングされることを防ぐ。 【解決手段】 シリコン基板１０１上にシリコン酸化膜
１０２を形成し、続いて多結晶シリコン膜１０３、タン
グステンシリサイド膜１０４を成膜し、その上にフォト
レジスト１０５を塗布しリソグラフィ技術によりパター
ンを形成する。この処理基板をドライエッチング装置を
用いて、ＳＦ6 、ＨＢｒによりタングステンシリサイド
膜をエッチングする。真空排気を３０秒行った後、ＣＯ
をチャンバー内に導入し、ＣＯ４００ｓｃｃｍ、圧力
０．０１Ｔｏｒｒ、ＲＦパワー密度１．１Ｗ／ｃｍ2 の
条件で３０秒間放電を行う。Ｃｌ2 、ＨＢｒを用いて多
結晶シリコン１０３をエッチングする。この結果、シリ
コン基板がエッチングされることなく、シリコン酸化膜
を維持したゲート電極が完成する。
ン基板がエッチングされることを防ぐ。 【解決手段】 シリコン基板１０１上にシリコン酸化膜
１０２を形成し、続いて多結晶シリコン膜１０３、タン
グステンシリサイド膜１０４を成膜し、その上にフォト
レジスト１０５を塗布しリソグラフィ技術によりパター
ンを形成する。この処理基板をドライエッチング装置を
用いて、ＳＦ6 、ＨＢｒによりタングステンシリサイド
膜をエッチングする。真空排気を３０秒行った後、ＣＯ
をチャンバー内に導入し、ＣＯ４００ｓｃｃｍ、圧力
０．０１Ｔｏｒｒ、ＲＦパワー密度１．１Ｗ／ｃｍ2 の
条件で３０秒間放電を行う。Ｃｌ2 、ＨＢｒを用いて多
結晶シリコン１０３をエッチングする。この結果、シリ
コン基板がエッチングされることなく、シリコン酸化膜
を維持したゲート電極が完成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、多結晶シリコン膜と金属シリサイド
膜との複合膜、所謂ポリサイド膜のドライエッチング方
法に関する。
方法に関し、特に、多結晶シリコン膜と金属シリサイド
膜との複合膜、所謂ポリサイド膜のドライエッチング方
法に関する。
【０００２】
【従来の技術】従来、半導体デバイスにおいて、ゲート
電極及びその配線の材料として、安定した特性を有する
トランジスタを形成することのできる多結晶シリコンが
用いられている。ところが、半導体デバイスが微細化さ
れるにつれて、ゲート及び配線材料の低抵抗化が求めら
れるようになっており、このため、多結晶シリコンに比
べてシート抵抗が１桁低く、かつ多結晶シリコンゲート
と同様な安定した特性を有するトランジスタを形成する
ことのできるポリサイド膜が用いられる傾向にある。
電極及びその配線の材料として、安定した特性を有する
トランジスタを形成することのできる多結晶シリコンが
用いられている。ところが、半導体デバイスが微細化さ
れるにつれて、ゲート及び配線材料の低抵抗化が求めら
れるようになっており、このため、多結晶シリコンに比
べてシート抵抗が１桁低く、かつ多結晶シリコンゲート
と同様な安定した特性を有するトランジスタを形成する
ことのできるポリサイド膜が用いられる傾向にある。
【０００３】そして、近年において、半導体集積回路装
置の微細化が一層進み、この結果、ポリサイド膜及びそ
の下地膜である酸化膜も薄膜化されるようになってきて
おり、高精度、かつ高選択性を有するエッチング方法が
要求されている。
置の微細化が一層進み、この結果、ポリサイド膜及びそ
の下地膜である酸化膜も薄膜化されるようになってきて
おり、高精度、かつ高選択性を有するエッチング方法が
要求されている。
【０００４】従来のポリサイドエッチング技術として、
例えば、特願平４−１２６７９８号明細書に記載された
方法が知られている。
例えば、特願平４−１２６７９８号明細書に記載された
方法が知られている。
【０００５】ここで、図７を参照して、従来のポリサイ
ドエッチング方法について概説する。
ドエッチング方法について概説する。
【０００６】まず、シリコン基板７０１上に形成された
シリコン酸化膜７０２上に多結晶シリコン膜７０３及び
タングステンシリサイド膜７０４を順次積層し、タング
ステンシリサイド膜７０４上にフォトレジスト７０５を
塗布した後、リソグラフィ技術によりパターン形成を行
い、処理基板を作成する（図７（ａ））。
シリコン酸化膜７０２上に多結晶シリコン膜７０３及び
タングステンシリサイド膜７０４を順次積層し、タング
ステンシリサイド膜７０４上にフォトレジスト７０５を
塗布した後、リソグラフィ技術によりパターン形成を行
い、処理基板を作成する（図７（ａ））。
【０００７】この処理基板を一般的なドライエッチング
装置、例えば、平行平板型ＲＩＥを用いて、六フッ化硫
黄（ＳＦ6 ）及び臭化水素（ＨＢｒ）の混合ガスによっ
て、タングステンシリサイド膜７０４のエッチングを行
う。続いて、塩素（Ｃｌ2 ）及びＨＢｒの混合ガスによ
って、多結晶シリコン膜７０３のエッチングを行って、
ポリサイド構造のゲート電極を形成する（図７
（ｂ））。
装置、例えば、平行平板型ＲＩＥを用いて、六フッ化硫
黄（ＳＦ6 ）及び臭化水素（ＨＢｒ）の混合ガスによっ
て、タングステンシリサイド膜７０４のエッチングを行
う。続いて、塩素（Ｃｌ2 ）及びＨＢｒの混合ガスによ
って、多結晶シリコン膜７０３のエッチングを行って、
ポリサイド構造のゲート電極を形成する（図７
（ｂ））。
【０００８】
【発明が解決しようとする課題】ところが、上述のエッ
チング方法では、ゲート寸法幅が微細化し、かつポリサ
イド膜が薄膜化、例えば、金属シリサイド膜が１０００
オングストロームで、多結晶シリコン膜が１０００オン
グストロームであるポリサイド膜である場合、シリコン
基板自体がエッチングされてしまうという問題点があ
る。
チング方法では、ゲート寸法幅が微細化し、かつポリサ
イド膜が薄膜化、例えば、金属シリサイド膜が１０００
オングストロームで、多結晶シリコン膜が１０００オン
グストロームであるポリサイド膜である場合、シリコン
基板自体がエッチングされてしまうという問題点があ
る。
【０００９】図８を参照して、先ず、金属シリサイド膜
８０１（例えば、タングステンシリサイド膜７０４）の
エッチングが終了した段階で、その開口面積が広い部分
では、すでに多結晶シリコン膜７０３がエッチングされ
ている（図８（ａ））。つまり、ＳＦ6 のように、フッ
素を含むガスによるエッチングにおいては、多結晶シリ
コン膜７０３のエッチング速度は、金属シリサイド膜の
エッチング速度の２倍以上であり、さらに、エッチング
面積が広い程、多量のフッ素が供給されることになっ
て、この結果、開口面積が広い部分では、多結晶シリコ
ン膜７０３がエッチングされることになる。
８０１（例えば、タングステンシリサイド膜７０４）の
エッチングが終了した段階で、その開口面積が広い部分
では、すでに多結晶シリコン膜７０３がエッチングされ
ている（図８（ａ））。つまり、ＳＦ6 のように、フッ
素を含むガスによるエッチングにおいては、多結晶シリ
コン膜７０３のエッチング速度は、金属シリサイド膜の
エッチング速度の２倍以上であり、さらに、エッチング
面積が広い程、多量のフッ素が供給されることになっ
て、この結果、開口面積が広い部分では、多結晶シリコ
ン膜７０３がエッチングされることになる。
【００１０】前述のように、金属シリサイド膜をエッチ
ングした後、Ｃｌ2 及びＨＢｒによって、多結晶シリコ
ン膜７０３のエッチングが行われるが、金属シリサイド
膜のエッチングに用いたＳＦ6 のフッ素が残留している
ため、この残留フッ素（フッ素原子８０２）が多結晶シ
リコン膜７０３のエッチングに寄与することになる。
ングした後、Ｃｌ2 及びＨＢｒによって、多結晶シリコ
ン膜７０３のエッチングが行われるが、金属シリサイド
膜のエッチングに用いたＳＦ6 のフッ素が残留している
ため、この残留フッ素（フッ素原子８０２）が多結晶シ
リコン膜７０３のエッチングに寄与することになる。
【００１１】エッチング速度は開口面積が広い部分にお
いて特に速く、このため、図８（ｂ）に示すように、多
結晶シリコン膜７０３及びシリコン酸化膜７０２がエッ
チングされてしまうばかりでなく、最悪の場合には、シ
リコン基板７０１がエッチングされてしまうという問題
点がある。
いて特に速く、このため、図８（ｂ）に示すように、多
結晶シリコン膜７０３及びシリコン酸化膜７０２がエッ
チングされてしまうばかりでなく、最悪の場合には、シ
リコン基板７０１がエッチングされてしまうという問題
点がある。
【００１２】上述のような不具合を防止するためには、
金属シリサイド膜のエッチング後、残留しているフッ
素を除去する、金属シリサイド膜のエッチングにフッ
素を含まないガスを用いること等が挙げられる。
金属シリサイド膜のエッチング後、残留しているフッ
素を除去する、金属シリサイド膜のエッチングにフッ
素を含まないガスを用いること等が挙げられる。
【００１３】残留フッ素を除去する際には、一般に、金
属シリサイド膜をエッチングした後、チャンバー内を真
空引きする。しかしながら、この手法では、シリコン基
板がエッチングされない状態となるまでフッ素を除去す
るためには、多大な時間を要し、生産性が損なわれてし
まうという問題点がある。
属シリサイド膜をエッチングした後、チャンバー内を真
空引きする。しかしながら、この手法では、シリコン基
板がエッチングされない状態となるまでフッ素を除去す
るためには、多大な時間を要し、生産性が損なわれてし
まうという問題点がある。
【００１４】一方、金属シリサイド膜のエッチングの
際、フッ素を含まないガスを用いる方法として、特開平
４−１０５３２１号公報に記載された方法が知られてい
る。ここでは、金属シリサイド膜をＣｌ2 、Ｏ2 によっ
てエッチングする方法が記載されているが、この方法で
は、エッチングガスにＯ2 が用いられているため、図９
に示すように、エッチング後の側壁部に除去し難い酸化
膜系の反応生成物８０３が堆積されてしまうという問題
点がある。
際、フッ素を含まないガスを用いる方法として、特開平
４−１０５３２１号公報に記載された方法が知られてい
る。ここでは、金属シリサイド膜をＣｌ2 、Ｏ2 によっ
てエッチングする方法が記載されているが、この方法で
は、エッチングガスにＯ2 が用いられているため、図９
に示すように、エッチング後の側壁部に除去し難い酸化
膜系の反応生成物８０３が堆積されてしまうという問題
点がある。
【００１５】この他、金属シリサイド膜のエッチングの
際、フッ素を含まないガスを用いる方法として、特開平
５−１３６１０２号公報に記載された方法が知られてい
る。ここでは、一酸化炭素（ＣＯ）のみによって、金属
シリサイド膜をエッチングしているが、この方法では、
エッチング速度が低く、生産性が低くなってしまうとい
う問題点がある。
際、フッ素を含まないガスを用いる方法として、特開平
５−１３６１０２号公報に記載された方法が知られてい
る。ここでは、一酸化炭素（ＣＯ）のみによって、金属
シリサイド膜をエッチングしているが、この方法では、
エッチング速度が低く、生産性が低くなってしまうとい
う問題点がある。
【００１６】本発明の目的は、特に、ポリサイド膜のド
ライエッチングにおいて、シリコン基板がエッチングさ
れることのない半導体装置の製造方法を提供することに
ある。
ライエッチングにおいて、シリコン基板がエッチングさ
れることのない半導体装置の製造方法を提供することに
ある。
【００１７】
【課題を解決するための手段】本発明によれば、半導体
基板上に多結晶シリコン膜と金属シリサイド膜とからな
るポリサイド膜を形成する第１の工程と、該ポリサイド
膜上に選択的にマスク材を形成する第２の工程と、チャ
ンバー内に六フッ化硫黄、臭化水素を含む混合ガスを導
入し該混合ガスをプラズマ状態として前記金属シリサイ
ド膜をドライエッチングしてエッチング基板とする第３
の工程と、前記チャンバー内を真空排気した後前記チャ
ンバー内にＣＯガスを導入し前記ＣＯガスをプラズマ状
態として前記エッチング基板を処理する第４の工程とを
備えることを特徴とする半導体装置の製造方法が得られ
る。
基板上に多結晶シリコン膜と金属シリサイド膜とからな
るポリサイド膜を形成する第１の工程と、該ポリサイド
膜上に選択的にマスク材を形成する第２の工程と、チャ
ンバー内に六フッ化硫黄、臭化水素を含む混合ガスを導
入し該混合ガスをプラズマ状態として前記金属シリサイ
ド膜をドライエッチングしてエッチング基板とする第３
の工程と、前記チャンバー内を真空排気した後前記チャ
ンバー内にＣＯガスを導入し前記ＣＯガスをプラズマ状
態として前記エッチング基板を処理する第４の工程とを
備えることを特徴とする半導体装置の製造方法が得られ
る。
【００１８】つまり、ＳＦ6 等のフッ素を含むガスを用
いて金属シリサイド膜をエッチングした後、効率的にフ
ッ素を除去する際には、化学的にフッ素を吸着、排気す
れば良い。そこで本発明では、金属シリサイド膜をエッ
チングした後、真空排気を行い、続いてＣＯガスを用い
てプラズマを発生させる。これによって、２Ｆ＋ＣＯ→
ＣＯＦ2なる化学反応によって、真空排気に比べて効率
的にフッ素の除去が可能となる。
いて金属シリサイド膜をエッチングした後、効率的にフ
ッ素を除去する際には、化学的にフッ素を吸着、排気す
れば良い。そこで本発明では、金属シリサイド膜をエッ
チングした後、真空排気を行い、続いてＣＯガスを用い
てプラズマを発生させる。これによって、２Ｆ＋ＣＯ→
ＣＯＦ2なる化学反応によって、真空排気に比べて効率
的にフッ素の除去が可能となる。
【００１９】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。
して説明する。
【００２０】図１は本発明による半導体装置の製造方法
の一例を説明するための図である。図１を参照して、ま
ず、図１（ａ）に示すように、半導体基板であるシリコ
ン基板１０１上にシリコン酸化膜１０２を形成し、続い
て、膜厚１０００オングストロームの多結晶シリコン膜
１０３と膜厚１０００オングストロームのタングステン
シリサイド膜１０４とを成膜する。そして、タングステ
ンシリサイド膜１０４上にフォトレジスト１０５を塗布
した後、リソグラフィ技術を用いてパターンを形成し
て、処理基板とする。
の一例を説明するための図である。図１を参照して、ま
ず、図１（ａ）に示すように、半導体基板であるシリコ
ン基板１０１上にシリコン酸化膜１０２を形成し、続い
て、膜厚１０００オングストロームの多結晶シリコン膜
１０３と膜厚１０００オングストロームのタングステン
シリサイド膜１０４とを成膜する。そして、タングステ
ンシリサイド膜１０４上にフォトレジスト１０５を塗布
した後、リソグラフィ技術を用いてパターンを形成し
て、処理基板とする。
【００２１】次に、図２に示すドライエッチング装置を
用いて、この処理基板をエッチング処理する。
用いて、この処理基板をエッチング処理する。
【００２２】図２を参照して、図示のドライエッチング
装置は、チャンバ２０１と、チャンバ２０１内にエッチ
ングガスを供給するガス供給機構２０１ａとを備えてい
る。チャンバー２０１内には互いに対向して上部電極２
０２及び下部電極２０３が配置されており、下部電極２
０３はマッチングボックス２０４を介してＲＦ電源２０
５（ＲＦ周波数１３．５６ＭＨｚ）が接続されている。
そして、上述の処理基板２０６は下部電極２０３上に載
置される。
装置は、チャンバ２０１と、チャンバ２０１内にエッチ
ングガスを供給するガス供給機構２０１ａとを備えてい
る。チャンバー２０１内には互いに対向して上部電極２
０２及び下部電極２０３が配置されており、下部電極２
０３はマッチングボックス２０４を介してＲＦ電源２０
５（ＲＦ周波数１３．５６ＭＨｚ）が接続されている。
そして、上述の処理基板２０６は下部電極２０３上に載
置される。
【００２３】ここで、図１及び図２を参照して、図２に
示すドライエッチング装置を用いて、ＳＦ6 を６０ｓｃ
ｃｍ、ＨＢｒを８０ｓｃｃｍ、圧力（チャンバー内圧
力）を０．０４Ｔｏｒｒ、ＲＦパワー密度を１．１Ｗ／
ｃｍ2 として、タングステンシリサイド膜１０４をエッ
チングする（図１（ｂ）：タングステンシリサイド膜１
０４をエッチングした状態の基板をエッチング基板と呼
ぶ）。
示すドライエッチング装置を用いて、ＳＦ6 を６０ｓｃ
ｃｍ、ＨＢｒを８０ｓｃｃｍ、圧力（チャンバー内圧
力）を０．０４Ｔｏｒｒ、ＲＦパワー密度を１．１Ｗ／
ｃｍ2 として、タングステンシリサイド膜１０４をエッ
チングする（図１（ｂ）：タングステンシリサイド膜１
０４をエッチングした状態の基板をエッチング基板と呼
ぶ）。
【００２４】次に、真空排気を３０秒行った後、ＣＯを
チャンバー２０１内に導入する。そして、ＣＯを４００
ｓｃｃｍ、圧力を０．１Ｔｏｒｒ、ＲＦパワー密度を
１．１Ｗ／ｃｍ2 として、３０秒間放電を行う。
チャンバー２０１内に導入する。そして、ＣＯを４００
ｓｃｃｍ、圧力を０．１Ｔｏｒｒ、ＲＦパワー密度を
１．１Ｗ／ｃｍ2 として、３０秒間放電を行う。
【００２５】最後に、Ｃｌ2 を３０ｓｃｃｍ、ＨＢｒを
３０ｓｃｃｍ、Ｏ2 を４ｓｃｃｍ、圧力を０．１Ｔｏｒ
ｒ、ＲＦパワー密度を０．８２Ｗ／ｃｍ2 として、多結
晶シリコン１０３をエッチングする（図１（ｃ））。
３０ｓｃｃｍ、Ｏ2 を４ｓｃｃｍ、圧力を０．１Ｔｏｒ
ｒ、ＲＦパワー密度を０．８２Ｗ／ｃｍ2 として、多結
晶シリコン１０３をエッチングする（図１（ｃ））。
【００２６】この結果、シリコン基板１０１がエッチン
グされることなく、かつシリコン酸化膜１０２を維持し
たゲート電極が完成した。
グされることなく、かつシリコン酸化膜１０２を維持し
たゲート電極が完成した。
【００２７】図３にはＣＯによる放電時間を変化させた
際のシリコン基板の状態及びシリコン酸化膜の残膜が示
され、図４にはＣＯ流量を変化させた際のシリコン基板
の状態及びシリコン酸化膜の残膜が示されている。さら
に、図５には圧力（チャンバー内圧力）を変化させた際
のシリコン基板の状態及びシリコン酸化膜の残膜が示さ
れている。
際のシリコン基板の状態及びシリコン酸化膜の残膜が示
され、図４にはＣＯ流量を変化させた際のシリコン基板
の状態及びシリコン酸化膜の残膜が示されている。さら
に、図５には圧力（チャンバー内圧力）を変化させた際
のシリコン基板の状態及びシリコン酸化膜の残膜が示さ
れている。
【００２８】図３乃至図５に示す結果から容易にわかる
ように、ＣＯが３００ｓｃｃｍ以上、圧力０．１Ｔｏｒ
ｒ以下、放電時間３０秒以上の条件で、エッチングを行
うと、シリコン基板のエッチングを防止できるばかりで
なく、シリコン酸化膜を維持することが可能である。
ように、ＣＯが３００ｓｃｃｍ以上、圧力０．１Ｔｏｒ
ｒ以下、放電時間３０秒以上の条件で、エッチングを行
うと、シリコン基板のエッチングを防止できるばかりで
なく、シリコン酸化膜を維持することが可能である。
【００２９】さらに、ＣＯによる放電を行う際、マイク
ロ波等の高い周波数を用いると、ＣＯがＣとＯと分離さ
れてしまい、この結果、Ｏ（酸素原子）によってマスク
であるフォトレジストをアッシングしてしまう場合があ
る。
ロ波等の高い周波数を用いると、ＣＯがＣとＯと分離さ
れてしまい、この結果、Ｏ（酸素原子）によってマスク
であるフォトレジストをアッシングしてしまう場合があ
る。
【００３０】発明者の評価ではＲＦ周波数２７．１２Ｍ
Ｈｚにおける放電でも、ＣＯがＣとＯに非常に高い割合
で解離することが確認された。従って、ＣＯによる放電
を行う際には、１３．５６ＭＨｚ以下のＲＦ周波数で行
うことが望ましい。
Ｈｚにおける放電でも、ＣＯがＣとＯに非常に高い割合
で解離することが確認された。従って、ＣＯによる放電
を行う際には、１３．５６ＭＨｚ以下のＲＦ周波数で行
うことが望ましい。
【００３１】図６は本発明による半導体の製造方法の他
の例を説明するための図である。図６を参照して、ま
ず、図６（ａ）に示すように、シリコン酸化膜６０１上
にスパッタリング技術によって、Ｔｉ膜６０２、ＴｉＮ
膜６０３、Ａｌ−Ｓｉ−Ｃｕ膜６０４、及びＴｉＮ膜６
０５を順次に形成する。
の例を説明するための図である。図６を参照して、ま
ず、図６（ａ）に示すように、シリコン酸化膜６０１上
にスパッタリング技術によって、Ｔｉ膜６０２、ＴｉＮ
膜６０３、Ａｌ−Ｓｉ−Ｃｕ膜６０４、及びＴｉＮ膜６
０５を順次に形成する。
【００３２】そして、ＴｉＮ膜６０５上にフォトレジス
ト６０６を塗布した後、リソグラフィ技術を用いてパタ
ーンを形成して、処理基板とする。
ト６０６を塗布した後、リソグラフィ技術を用いてパタ
ーンを形成して、処理基板とする。
【００３３】続いて、フォトレジスト６０６をマスクと
して、図２に示すドライエッチング装置を用いて、Ｃｌ
2 、ＢＣｌ3 等のガスを用いてＴｉＮ膜６０５、Ａｌ−
Ｓｉ−Ｃｕ膜６０４、ＴｉＮ膜６０３、Ｔｉ膜６０２を
エッチングし、金属配線（第１の金属配線：第１の金属
配線はＴｉＮ膜６０５、Ａｌ−Ｓｉ−Ｃｕ膜６０４、Ｔ
ｉＮ膜６０３、及びＴｉ膜６０２で構成される）を形成
する。
して、図２に示すドライエッチング装置を用いて、Ｃｌ
2 、ＢＣｌ3 等のガスを用いてＴｉＮ膜６０５、Ａｌ−
Ｓｉ−Ｃｕ膜６０４、ＴｉＮ膜６０３、Ｔｉ膜６０２を
エッチングし、金属配線（第１の金属配線：第１の金属
配線はＴｉＮ膜６０５、Ａｌ−Ｓｉ−Ｃｕ膜６０４、Ｔ
ｉＮ膜６０３、及びＴｉ膜６０２で構成される）を形成
する。
【００３４】フォトレジスト６０６を除去した後、図６
（ｂ）に示すように、シリコン酸化膜６０７を成膜した
後、このシリコン酸化膜６０７上にフォトレジスト６０
８を塗布し、リソグラフィ技術を用いてパターン形成を
行う。
（ｂ）に示すように、シリコン酸化膜６０７を成膜した
後、このシリコン酸化膜６０７上にフォトレジスト６０
８を塗布し、リソグラフィ技術を用いてパターン形成を
行う。
【００３５】その後、再び、図２に示すドライエッチン
グ装置を用いて、ヴィアホールの形成を行う。
グ装置を用いて、ヴィアホールの形成を行う。
【００３６】例えば、第１段階のエッチングとして、Ｃ
Ｆ4 を２０ｓｃｃｍ、ＣＨＦ3 を４０ｓｃｃｍ、圧力を
０．０５Ｔｏｒｒ、ＲＦパワー密度を８．７７Ｗ／ｃｍ
2 として、シリコン酸化膜６０７のエッチングを行う。
Ｆ4 を２０ｓｃｃｍ、ＣＨＦ3 を４０ｓｃｃｍ、圧力を
０．０５Ｔｏｒｒ、ＲＦパワー密度を８．７７Ｗ／ｃｍ
2 として、シリコン酸化膜６０７のエッチングを行う。
【００３７】次に、第２段階のエッチングとして、ＳＦ
6 を２０ｓｃｃｍ、ＣＦ4 を４０ｓｃｃｍ、圧力を０．
２Ｔｏｒｒ、ＲＦパワー密度を３．３Ｗ／ｃｍ2 とし、
ＴｉＮ膜６０５のエッチングを行って、ヴィアホール６
０９を形成する。
6 を２０ｓｃｃｍ、ＣＦ4 を４０ｓｃｃｍ、圧力を０．
２Ｔｏｒｒ、ＲＦパワー密度を３．３Ｗ／ｃｍ2 とし、
ＴｉＮ膜６０５のエッチングを行って、ヴィアホール６
０９を形成する。
【００３８】次に、真空排気を３０秒行った後、ＣＯを
チャンバー２０１（図２）内に導入する。そして、ＣＯ
を４００ｓｃｃｍ、圧力を０．１Ｔｏｒｒ、ＲＦパワー
密度を１．１Ｗ／ｃｍ2 として、３０秒間放電を行う。
チャンバー２０１（図２）内に導入する。そして、ＣＯ
を４００ｓｃｃｍ、圧力を０．１Ｔｏｒｒ、ＲＦパワー
密度を１．１Ｗ／ｃｍ2 として、３０秒間放電を行う。
【００３９】続いて、フォトレジスト６０８を除去した
後、前述した第１の金属配線を形成した手法と同様にし
て第２の金属配線６１０を形成する。
後、前述した第１の金属配線を形成した手法と同様にし
て第２の金属配線６１０を形成する。
【００４０】ところで、金属配線（Ａｌ−Ｓｉ−Ｃｕ）
表面にフッ素が残留した場合、金属配線間の密着性不良
等が発生して、配線の信頼性を低下させる原因となるこ
とが知られている。
表面にフッ素が残留した場合、金属配線間の密着性不良
等が発生して、配線の信頼性を低下させる原因となるこ
とが知られている。
【００４１】本発明では、ＴｉＮ膜６０５のエッチング
の際に用いられるＳＦ6 によりＡｌ−Ｓｉ−Ｃｕ膜６０
４の表面に残留するフッ素が、ＣＯガスによる放電によ
り除去され、この結果、金属配線の信頼性を向上するこ
とができる。
の際に用いられるＳＦ6 によりＡｌ−Ｓｉ−Ｃｕ膜６０
４の表面に残留するフッ素が、ＣＯガスによる放電によ
り除去され、この結果、金属配線の信頼性を向上するこ
とができる。
【００４２】
【発明の効果】以上説明したように、本発明では、半導
体装置の製造方法、特に、ポリサイド膜のドライエッチ
ングにおいて、シリコン基板のエッチングを防止できる
という効果がある。
体装置の製造方法、特に、ポリサイド膜のドライエッチ
ングにおいて、シリコン基板のエッチングを防止できる
という効果がある。
【００４３】さらに、金属配線間の導通孔であるヴィア
ホールの形成の際、金属配線の信頼性を向上させること
ができるという効果がある。
ホールの形成の際、金属配線の信頼性を向上させること
ができるという効果がある。
【図１】本発明による半導体装置の製造方法の一例を説
明するための図である。
明するための図である。
【図２】本発明による半導体装置の製造方法に用いられ
るドライエッチング装置を示す断面図である。
るドライエッチング装置を示す断面図である。
【図３】図１に示す半導体装置の製造方法において、Ｃ
Ｏガスによる放電時間とシリコン基板の状態との関係を
示す図である。
Ｏガスによる放電時間とシリコン基板の状態との関係を
示す図である。
【図４】図１に示す半導体装置の製造方法において、Ｃ
Ｏガス流量とシリコン基板の状態との関係を示す図であ
る。
Ｏガス流量とシリコン基板の状態との関係を示す図であ
る。
【図５】図１に示す半導体装置の製造方法において、Ｃ
Ｏガスによる放電の圧力条件とシリコン基板の状態との
関係を示す図である。
Ｏガスによる放電の圧力条件とシリコン基板の状態との
関係を示す図である。
【図６】本発明による半導体装置の製造方法の他の例を
説明するための図である。
説明するための図である。
【図７】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
【図８】従来の半導体装置の製造方法において、シリコ
ン基板がエッチングされる原因を説明するための断面図
である。
ン基板がエッチングされる原因を説明するための断面図
である。
【図９】従来の半導体装置の製造方法において生じる問
題点を説明するための断面図である。
題点を説明するための断面図である。
１０１，７０１ シリコン基板 １０２，６０１，６０７，７０２ シリコン酸化膜 １０３，７０３ 多結晶シリコン膜 １０４，７０４ タングステンシリサイド膜 １０５，６０６，６０８，７０５ フォトレジスト ２０１ チャンバ ２０２ 上部電極 ２０３ 下部電極 ２０４ マッチングボックス ２０５ ＲＦ電源 ６０２ Ｔｉ膜 ６０３，６０５ ＴｉＮ膜 ６０４ Ａｌ−Ｓｉ−Ｃｕ膜 ６０９ ヴィアホール
Claims (8)
- 【請求項１】 半導体基板上に多結晶シリコン膜と金属
シリサイド膜とからなるポリサイド膜を形成する第１の
工程と、該ポリサイド膜上に選択的にマスク材を形成す
る第２の工程と、チャンバー内に六フッ化硫黄、臭化水
素を含む混合ガスを導入し該混合ガスをプラズマ状態と
して前記金属シリサイド膜をドライエッチングしてエッ
チング基板とする第３の工程と、前記チャンバー内を真
空排気した後前記チャンバー内にＣＯガスを導入し前記
ＣＯガスをプラズマ状態として前記エッチング基板を処
理する第４の工程とを備えることを特徴とする半導体装
置の製造方法。 - 【請求項２】 請求項１に記載された半導体装置の製造
方法において、前記ＣＯガスをプラズマ状態にする際、
前記ＣＯガスの流量は３００ｓｃｃｍ以上であることを
特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１又は２に記載された半導体装置
の製造方法において、前記ＣＯガスをプラズマ状態にす
る際、前記ＣＯガスの圧力は０．１Ｔｏｒｒ以下である
ことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１に記載された半導体装置の製造
方法において、前記第４の工程に続いて、前記多結晶シ
リコン膜をエッチングする第５の工程を有することを特
徴とする半導体装置の製造方法。 - 【請求項５】 請求項４に記載された半導体装置の製造
方法において、前記第５の工程では、塩素、臭化水素、
及び酸素を含む混合ガスを用い、該混合ガスをプラズマ
状態として多結晶シリコン膜のエッチングを行うように
したことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１に記載された半導体装置の製造
方法において、前記マスク材はフォトレジスト膜である
ことを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項１乃至４のいずれかに記載された
半導体装置の製造方法において、ＣＯガスをプラズマ状
態にする際に用いられるＲＦ電源の周波数は１３．５６
ＭＨｚ以下であることを特徴とする半導体装置の製造方
法。 - 【請求項８】 第１の絶縁膜上に第１の金属配線を形成
する第１の工程と、該第１の金属配線上に第２の絶縁膜
を形成した後前記第１の金属配線に達するホールを前記
第２の絶縁膜に形成してエッチング基板を得る第２の工
程と、ＣＯガスをプラズマ状態として前記エッチング基
板を処理する第３の工程と、前記第１の金属配線と導通
する第２の金属配線を形成する第４の工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7308693A JP2725695B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7308693A JP2725695B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148311A true JPH09148311A (ja) | 1997-06-06 |
| JP2725695B2 JP2725695B2 (ja) | 1998-03-11 |
Family
ID=17984152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7308693A Expired - Lifetime JP2725695B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725695B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111687A (ja) * | 1997-10-01 | 1999-04-23 | Nippon Telegr & Teleph Corp <Ntt> | 低ガス圧プラズマエッチング方法 |
| JP2017085093A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1995
- 1995-11-28 JP JP7308693A patent/JP2725695B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111687A (ja) * | 1997-10-01 | 1999-04-23 | Nippon Telegr & Teleph Corp <Ntt> | 低ガス圧プラズマエッチング方法 |
| JP2017085093A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2725695B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880035A (en) | Dry etching method | |
| US5624582A (en) | Optimization of dry etching through the control of helium backside pressure | |
| US6716761B2 (en) | Method of forming fine patterns | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| US5254213A (en) | Method of forming contact windows | |
| US5856239A (en) | Tungsten silicide/ tungsten polycide anisotropic dry etch process | |
| JPH07147271A (ja) | 半導体装置の製造方法 | |
| EP0661736B1 (en) | Method for fabricating multilayer semiconductor device | |
| JPH11233495A (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
| JPH09223686A (ja) | 高融点金属膜のドライエッチング方法 | |
| US5741742A (en) | Formation of aluminum-alloy pattern | |
| US6337270B2 (en) | Process for manufacturing semiconductor device | |
| JP2725695B2 (ja) | 半導体装置の製造方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP2000164571A (ja) | コンタクトホール形成方法およびプラズマエッチング方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JP2000138224A (ja) | 半導体装置の製造方法 | |
| JP2000077386A (ja) | パターン形成方法 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| US6544887B1 (en) | Polycide etch process | |
| JPH0722391A (ja) | ドライエッチング方法 | |
| JPH10125654A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971105 |