JPH09148263A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH09148263A
JPH09148263A JP30543095A JP30543095A JPH09148263A JP H09148263 A JPH09148263 A JP H09148263A JP 30543095 A JP30543095 A JP 30543095A JP 30543095 A JP30543095 A JP 30543095A JP H09148263 A JPH09148263 A JP H09148263A
Authority
JP
Japan
Prior art keywords
thin film
impurities
semiconductor
semiconductor substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30543095A
Other languages
Japanese (ja)
Inventor
Bunji Mizuno
文二 水野
Michihiko Takase
道彦 高瀬
Ichiro Nakayama
一郎 中山
Hiroaki Nakaoka
弘明 中岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30543095A priority Critical patent/JPH09148263A/en
Publication of JPH09148263A publication Critical patent/JPH09148263A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method capable of introducing impurities to a gate and preventing a diffusion of impurities unrequired for a thin film such as gate insulation film by later heat treatment. SOLUTION: On a thin film 20 on a semiconductor substrate 10, a thin film 200 of a semiconductive amorphous, a thin film 210 of an insulative substance and a thin film 220 of a semiconductive polycrystal are successively stacked and formed, and thereafter impurities are implanted to the thin film 220 of the semiconductive polycrystal. Further, the impurities are diffused to the thin film 200 of the semiconductive amorphous by heat treatment, and then an abnormal diffusion is prevented by the thin film 210 of the insulative substance having a film thickness of 40 angstroms or less.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は固体の表面近傍に不
純物を導入する技術分野に関するものであり、特に半導
体装置製造分野の不純物導入に関係するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the technical field of introducing impurities near the surface of a solid, and more particularly to the introduction of impurities in the field of semiconductor device manufacturing.

【0002】[0002]

【従来の技術】以下では従来の技術として、例えばMO
S構造を有する半導体基体への不純物導入の方法につい
て図面を参照しながら説明する。図2は、従来の半導体
基体への不純物の導入方法を示す断面工程図を示したも
のである。
2. Description of the Related Art In the following, as a conventional technology, for example, MO
A method of introducing impurities into the semiconductor substrate having the S structure will be described with reference to the drawings. FIG. 2 is a sectional process view showing a conventional method of introducing impurities into a semiconductor substrate.

【0003】先ず、図2(a)に示すように、半導体基
体10平面上に薄膜20を形成する。ここで、上記では
半導体基体及び薄膜と記載をしたが、これを例えばMO
S型の半導体素子を形成する場合に応用すると、半導体
基体10がシリコン単結晶で、薄膜20がシリコン酸化
物となる。そして上記の薄膜20の上に重ねて半導体多
結晶の薄膜30を堆積する。続いてエッチングによりパ
ターニングを行い、図2(b)に示すように、半導体多
結晶薄膜30及び薄膜20からなる所望のパターンを形
成する。
First, as shown in FIG. 2A, a thin film 20 is formed on the plane of the semiconductor substrate 10. Here, in the above description, a semiconductor substrate and a thin film are described.
When applied to the formation of an S-type semiconductor element, the semiconductor substrate 10 is a silicon single crystal and the thin film 20 is a silicon oxide. Then, a semiconductor polycrystal thin film 30 is deposited on the above thin film 20. Then, patterning is performed by etching to form a desired pattern composed of the semiconductor polycrystalline thin film 30 and the thin film 20, as shown in FIG.

【0004】次に、上記のような構成の半導体基体10
に任意の物質、例えば不純物を導入する。不純物を導入
する際には、一般的に図2(c)の様に所望の物質を含
むイオン50を半導体基体10に照射するか、または、
図2(d)に示すように気体60又はプラズマ70に半
導体基体10を曝すことにより行なわれる。また上記の
図2(c)において、○で囲んでいる部分は、MOSト
ランジスタで言えば、ゲート電極となる。
Next, the semiconductor substrate 10 having the above structure.
An arbitrary substance such as an impurity is introduced into. When introducing impurities, generally, the semiconductor substrate 10 is irradiated with ions 50 containing a desired substance as shown in FIG. 2C, or
As shown in FIG. 2D, the semiconductor substrate 10 is exposed to the gas 60 or the plasma 70. In addition, in FIG. 2C, the portion surrounded by a circle is a gate electrode in the case of a MOS transistor.

【0005】そこで、以下では図2(c)において、○
で囲んでいる部分をさらに拡大した様子を示す図面を参
照しながら更に説明を行なう。図2(e)〜(g)は上
記の図2(c)を拡大したものである。
Therefore, hereinafter, in FIG.
Further description will be made with reference to the drawings showing a state in which the portion surrounded by is enlarged. 2E to 2G are enlarged views of FIG. 2C.

【0006】不純物導入の工程で導入された、不純物物
質は図2(e)に示すように、半導体多結晶の薄膜30
の上部表面付近に高濃度の不純物層90を形成する。そ
の後上記の不純物層90は一般的には半導体多結晶の薄
膜30の内部に熱的に拡散させるわけであるが、その
際、図2(f)及び(g)に示すように、粒界100に
沿って高速に拡散するため、熱拡散の早い時間帯に、半
導体多結晶の薄膜30と薄膜20の境界領域、すなわち
界面に到達し、この近傍に高濃度層110を形成するこ
とになる。
As shown in FIG. 2E, the impurity substance introduced in the impurity introducing step is a semiconductor polycrystalline thin film 30.
A high-concentration impurity layer 90 is formed near the upper surface of the. Thereafter, the impurity layer 90 is generally thermally diffused into the semiconductor polycrystalline thin film 30. At that time, as shown in FIGS. Since it diffuses at a high speed along with, it reaches the boundary region, that is, the interface between the semiconductor polycrystalline thin film 30 and the thin film 20 in a time zone of rapid thermal diffusion, and the high concentration layer 110 is formed in this vicinity.

【0007】[0007]

【発明が解決しようとする課題】先ず結果的に問題点を
述べると、粒界での拡散が優勢になる場合、基本的に拡
散の制御が非常に困難である。又、界面付近に早い時間
帯に形成された高濃度層は、引き続き行われる熱拡散工
程中に、ここではシリコン酸化膜への拡散の源となり、
本来拡散してはいけない物質(例えばホウ素等)が酸化
膜に取り込まれ、MOS型半導体素子の特性を劣化させ
るという問題点を生じる。
First of all, as a result, when the diffusion at grain boundaries becomes dominant, it is basically very difficult to control the diffusion. Further, the high-concentration layer formed near the interface in an early time zone serves as a source of diffusion into the silicon oxide film during the subsequent thermal diffusion step,
A substance that should not be diffused (for example, boron) is taken into the oxide film, which causes a problem of deteriorating the characteristics of the MOS semiconductor device.

【0008】この問題点を発生させる原因としては、多
結晶中の物質の拡散が粒界に於て桁違いに増速される為
である。一般に広く研究されている、結晶中の拡散とは
大幅に異なる挙動を示し、かつ多結晶のでき具合に大き
く依存するため、結果の予測が困難である。つまり、本
来物質を拡散させたい結晶粒内に物質が進入する前に粒
界を物質が拡散してしまうのである。その結果、不純物
が下方向に速く拡散し、その後に行なわれる別の熱処理
により上記の不純物が本来拡散してはならない領域にま
で拡散してしまうという問題点を生じる。
The cause of this problem is that the diffusion of the substance in the polycrystal is accelerated by orders of magnitude at the grain boundary. It is difficult to predict the result because it behaves significantly different from diffusion in crystals, which has been widely studied, and largely depends on the polycrystal formation. That is, the substance diffuses through the grain boundary before the substance enters the crystal grain where the substance is originally desired to diffuse. As a result, there arises a problem that the impurities are rapidly diffused downward, and due to another heat treatment performed thereafter, the impurities are diffused into a region where the impurities should not originally be diffused.

【0009】上記の問題点に鑑み、本発明は、不純物拡
散を制御性よく行なって、不純物の不要な領域への拡散
を防止することの可能な半導体装置の製造方法を提供す
ることを目的とするものである。
In view of the above problems, it is an object of the present invention to provide a method of manufacturing a semiconductor device, which can perform impurity diffusion with good controllability and prevent diffusion of impurities into unnecessary regions. To do.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、不純物の殆ど無限の拡散源としての役
割を、不純物層が果たすことに起因するので、この拡散
を律速する様に機能する薄膜を半導体多結晶の薄膜内に
設けれるように構成する。
In order to achieve the above object, the present invention is caused by the fact that the impurity layer plays a role as an almost limitless diffusion source of impurities. The thin film functioning as above is provided in the semiconductor polycrystalline thin film.

【0011】そして上述の手段を用いることにより、薄
膜内の不純物の早期の拡散を制御することができ、結果
的には、均一な拡散、下部の薄膜に与える悪影響を軽減
することが可能となる。
By using the above-mentioned means, it is possible to control the early diffusion of impurities in the thin film, and as a result, it is possible to uniformly diffuse and reduce the adverse effect on the lower thin film. .

【0012】[0012]

【発明の実施の形態】例えばMOS型の半導体素子を含
む半導体基体に不純物を導入、続いて拡散させる工程に
おいて、不純物導入の対象となる半導体装置の構造を下
記のようにして形成する。ここで述べた不純物導入方法
は、例えば、2keVでボロンイオンをドーズ量5E1
5イオン/cm2で注入することが挙げられ、さらに具
体的に述べると、真空槽中に半導体基体を設置し、真空
度約5E−4Torrの状態にB2H6を含むガスを導
入し、必要に応じて所謂、IPC、RF,ECR,ヘリ
コン等の手法でプラズマを発生して行うものである。
BEST MODE FOR CARRYING OUT THE INVENTION In the step of introducing an impurity into a semiconductor substrate including, for example, a MOS type semiconductor element, and then diffusing the impurity, a structure of a semiconductor device to which impurities are introduced is formed as follows. The impurity introduction method described here is performed by, for example, implanting boron ions at a dose of 5E1 at 2 keV.
Injecting at 5 ions / cm2 is more specific. More specifically, the semiconductor substrate is placed in a vacuum chamber, a gas containing B2H6 is introduced into the vacuum chamber at a vacuum degree of about 5E-4 Torr, and if necessary. Plasma is generated by a technique such as so-called IPC, RF, ECR, helicon, etc.

【0013】以下に、図1を参照しながら、本発明の実
施の形態における半導体装置の製造方法について説明す
る。
A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to FIG.

【0014】先ず、図1(a)に示すように、半導体基
体10平面上に薄膜20を形成する。ここで、MOS型
の半導体素子を形成する場合には半導体基体10が、例
えばシリコン単結晶で、薄膜20がシリコン酸化物とな
る。この場合は、シリコン単結晶気体を電気炉に挿入
し、水素と酸素を導入しながら900度で熱処理するこ
とによって、60オングストロームのシリコン酸化膜を
形成することができる。
First, as shown in FIG. 1A, a thin film 20 is formed on the plane of the semiconductor substrate 10. Here, when forming a MOS type semiconductor element, the semiconductor substrate 10 is, for example, a silicon single crystal, and the thin film 20 is a silicon oxide. In this case, a 60 angstrom silicon oxide film can be formed by inserting a silicon single crystal gas into an electric furnace and performing heat treatment at 900 degrees while introducing hydrogen and oxygen.

【0015】その後、上記の薄膜20上に重ねて、半導
体アモルファスの薄膜200を堆積する。この半導体ア
モルファス薄膜200はCVD法により形成することが
できる。更に、PVD法を用いて絶縁性物質の薄膜21
0を30オングストローム堆積し、その後CVD法を用
いて、第2の半導体多結晶の薄膜220を500オング
ストローム堆積する。
After that, a semiconductor amorphous thin film 200 is deposited on the thin film 20. This semiconductor amorphous thin film 200 can be formed by the CVD method. Furthermore, a thin film 21 of an insulating material is formed by using the PVD method.
0 is deposited to 30 Å, and then the second semiconductor polycrystalline thin film 220 is deposited to 500 Å by the CVD method.

【0016】次に、図1(b)に示すように、エッチン
グ等により薄膜20、半導体アモルファス薄膜20、絶
縁性薄膜210及び第2の半導体200からなる所望の
パターンを形成する。そして上記のような構成の半導体
基体10に対して任意の物質、例えば不純物を導入す
る。
Next, as shown in FIG. 1B, a desired pattern including the thin film 20, the semiconductor amorphous thin film 20, the insulating thin film 210, and the second semiconductor 200 is formed by etching or the like. Then, an arbitrary substance such as an impurity is introduced into the semiconductor substrate 10 having the above structure.

【0017】そこで以下では図1を参照しながら、上記
の不純物の導入方法について詳細に説明する。不純物を
導入する際には、一般的に図1(c)に示すように所望
の物質を含むイオン50を半導体基体10に照射する。
ここでは、通常のイオン注入機を用い、2keVでボロ
ンイオンをドーズ量5E15イオン/cm2で注入す
る。また上記の図1(c)に示す不純物の導入方法のか
わりに、図1(d)に示すように、気体60又はプラズ
マ70に半導体基体10を曝すことによって行なう場合
もある。ここでは、真空槽中に半導体基体10を設置
し、真空度約5E−4Torrの状態にB2H6を含む
ガスを導入し、必要に応じて所謂、IPC、RF,EC
R,ヘリコン等の手法でプラズマを発生してこの工程を
実施する。
Therefore, the method of introducing the above impurities will be described in detail below with reference to FIG. When introducing impurities, generally, as shown in FIG. 1C, the semiconductor substrate 10 is irradiated with ions 50 containing a desired substance.
Here, a normal ion implanter is used to implant boron ions at a dose of 5E15 ions / cm 2 at 2 keV. Instead of the method of introducing impurities shown in FIG. 1C, the semiconductor substrate 10 may be exposed to the gas 60 or the plasma 70 as shown in FIG. 1D. Here, the semiconductor substrate 10 is installed in a vacuum chamber, a gas containing B2H6 is introduced in a state of a vacuum degree of about 5E-4 Torr, and so-called IPC, RF, EC are added if necessary.
Plasma is generated by a method such as R or helicon to carry out this step.

【0018】この時に、図1(c)で○囲みした部分
は、MOSで言えば、ゲート電極となるわけであるが、
この部分を拡大したものを図1(e)〜(g)に示す。
不純物導入の工程で導入された、物質は図1(e)に示
すように、半導体多結晶の薄膜30の上部付近に高濃度
の不純物層90として形成される。この不純物層90は
一般的には半導体多結晶の薄膜30の内部に熱的に拡散
させることになるが、その際、先ず第2の半導体多結晶
の薄膜220内を高速に拡散する。更に拡散しようとす
る、物質は、絶縁性物質の薄膜210によって拡散が制
限され律速される。引き続き行われる熱処理中に、次第
に下部の薄膜、例えば絶縁性物質の薄膜210中を拡散
する。
At this time, the portion circled in FIG. 1 (c) is a gate electrode in MOS,
An enlarged view of this portion is shown in FIGS.
The substance introduced in the impurity introduction step is formed as a high-concentration impurity layer 90 near the upper portion of the semiconductor polycrystal thin film 30, as shown in FIG. Generally, the impurity layer 90 is thermally diffused into the semiconductor polycrystalline thin film 30. At this time, first, the impurity layer 90 is diffused at high speed in the second semiconductor polycrystalline thin film 220. Further, the material to be further diffused is limited in diffusion and limited by the thin film 210 of the insulating material. During the subsequent heat treatment, it gradually diffuses into the lower thin film, for example, the thin film 210 of the insulating material.

【0019】以上のように、本発明では半導体アモルフ
ァス薄膜200と第2の半導体薄膜との間に絶縁性の薄
膜が形成されているため、結果的には、第2の半導体多
結晶の薄膜220中にやや高濃度の不純物層230が、
一方下部の半導体アモルファスの薄膜200中にはやや
低濃度の不純物層240が形成されることになる。
As described above, according to the present invention, since the insulating thin film is formed between the semiconductor amorphous thin film 200 and the second semiconductor thin film, as a result, the second semiconductor polycrystalline thin film 220 is formed. A slightly high concentration impurity layer 230
On the other hand, a slightly low concentration impurity layer 240 is formed in the lower semiconductor amorphous thin film 200.

【0020】本発明の実施の形態によれば、2つの半導
体層間に30オングストロームの絶縁性薄膜を介在させ
ることによって、不純物の拡散をある程度防止すること
ができるため、その後の熱処理による薄膜20への不純
物の拡散を抑制することができる。ここで、本発明の実
施の形態においては、上記の絶縁性薄膜の厚みを30オ
ングストロームとしたが、40オングストローム以下で
あれば同様の効果を得ることが可能となる。
According to the embodiment of the present invention, by interposing an insulating thin film of 30 angstrom between two semiconductor layers, it is possible to prevent impurities from diffusing to some extent. The diffusion of impurities can be suppressed. Here, in the embodiment of the present invention, the thickness of the insulating thin film is set to 30 angstroms, but the same effect can be obtained if the thickness is 40 angstroms or less.

【0021】[0021]

【発明の効果】以上述べた様に、本発明によれば、例え
ばMOS型の半導体素子を形成するに当り、低エネルギ
ーの不純物導入を行い、これを拡散させるに当たって、
極めて精度良く工程を行う事が出来る。
As described above, according to the present invention, when forming a MOS type semiconductor element, for example, low energy impurities are introduced and diffused,
The process can be performed extremely accurately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例における半導体装置の工程断面
FIG. 1 is a process sectional view of a semiconductor device according to an embodiment of the present invention.

【図2】従来の半導体装置の工程断面図FIG. 2 is a process sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体基体 20 薄膜 30 半導体多結晶の薄膜 40 不純物 50 イオン 60 気体 70 プラズマ 80 ゲート電極 90 不純物層 100 粒界 110 高濃度層 200 半導体アモルファスの薄膜 210 絶縁性物質の薄膜 220 第2の半導体多結晶の薄膜 230 高濃度の不純物層 240 低濃度の不純物層 10 Semiconductor Substrate 20 Thin Film 30 Semiconductor Polycrystalline Thin Film 40 Impurity 50 Ion 60 Gas 70 Plasma 80 Gate Electrode 90 Impurity Layer 100 Grain Boundary 110 High Concentration Layer 200 Semiconductor Amorphous Thin Film 210 Insulating Material Thin Film 220 Second Semiconductor Polycrystal Thin film 230 High concentration impurity layer 240 Low concentration impurity layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中岡 弘明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroaki Nakaoka 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体基体上に薄膜を形成する工程と、前
記薄膜上に第1の半導体層を形成する工程と、前記半導
体層上に膜厚が40オングストローム未満の絶縁性薄膜
を形成する工程と、前記絶縁性薄膜上に第2の半導体層
を形成する工程と、レジストをマスクとして前記半導体
基板上の前記薄膜、前記第1の半導体層、前記絶縁性薄
膜及び前記第2の半導体層をパターニングする工程と、
パターニングされた前記第2の半導体層側からプラズマ
照射またはイオン照射を行い、前記第2の半導体層内に
不純物層を形成する工程と、その後熱処理を行なって前
記第2の半導体層中に形成された不純物の一部を前記絶
縁性薄膜を介して前記第1の半導体層中に拡散させる工
程とを有する半導体装置の製造方法。
1. A step of forming a thin film on a semiconductor substrate, a step of forming a first semiconductor layer on the thin film, and a step of forming an insulating thin film having a film thickness of less than 40 angstrom on the semiconductor layer. And a step of forming a second semiconductor layer on the insulating thin film, and using the resist as a mask to form the thin film, the first semiconductor layer, the insulating thin film and the second semiconductor layer on the semiconductor substrate. A step of patterning,
Plasma irradiation or ion irradiation is performed from the patterned second semiconductor layer side to form an impurity layer in the second semiconductor layer, and then heat treatment is performed to form an impurity layer in the second semiconductor layer. And a step of diffusing a part of the impurities into the first semiconductor layer through the insulating thin film.
JP30543095A 1995-11-24 1995-11-24 Method for manufacturing semiconductor device Pending JPH09148263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30543095A JPH09148263A (en) 1995-11-24 1995-11-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30543095A JPH09148263A (en) 1995-11-24 1995-11-24 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH09148263A true JPH09148263A (en) 1997-06-06

Family

ID=17945046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30543095A Pending JPH09148263A (en) 1995-11-24 1995-11-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH09148263A (en)

Similar Documents

Publication Publication Date Title
US4597824A (en) Method of producing semiconductor device
US6331468B1 (en) Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers
JPH05243555A (en) Semiconductor device and its manufacture
JPH08321613A (en) Method of manufacturing semiconductor device
JPH0324727A (en) Manufacture of semiconductor device
JPH09148263A (en) Method for manufacturing semiconductor device
JP2647842B2 (en) Method for manufacturing semiconductor device
JP2882844B2 (en) Method for manufacturing thin film semiconductor device
JPH09223797A (en) Manufacture of semiconductor device
JPH06140421A (en) Manufacture of thin film transistor
JP2850813B2 (en) Method for manufacturing semiconductor device
KR100541705B1 (en) Method for fabricating semiconductor device
JPH0227769A (en) Semiconductor device
JPH04303944A (en) Manufacture of semiconductor device
JP3371600B2 (en) Method for manufacturing MIS transistor
JP2906490B2 (en) Method for manufacturing semiconductor device
JP3224432B2 (en) Method for manufacturing semiconductor device
JPH06244203A (en) Manufacture of thin film transistor
JPS63271972A (en) Manufacture of thin film transistor
JPH04307741A (en) Manufacture of semiconductor device
JPH05190848A (en) Manufacture of mosfet
JPH0770725B2 (en) Method for manufacturing semiconductor device
JPH0845837A (en) Production process of polycrystalline semiconductor film
JPH0590574A (en) Semiconductor device
JPH0697082A (en) Manufacture of semiconductor device