JPH09146110A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09146110A JPH09146110A JP30739695A JP30739695A JPH09146110A JP H09146110 A JPH09146110 A JP H09146110A JP 30739695 A JP30739695 A JP 30739695A JP 30739695 A JP30739695 A JP 30739695A JP H09146110 A JPH09146110 A JP H09146110A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gold
- connection terminal
- crystal display
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】駆動用ＩＣと透明絶縁基板上に形成された端子
との接続抵抗を小さくして信頼性を向上させると共に、
高品質の画像表示を可能としたフリップチップ方式の液
晶表示素子を有する液晶表示装置を提供する。 【解決手段】液晶層を介して重ね合わせた２枚の透明絶
縁基板の一方の前記基板SUB1面上に形成した接続端子IT
O に圧接接続で面実装するための金バンプBUMPを備えた
駆動用ＩＣを搭載したフリップチップ方式の液晶表示素
子を有する液晶表示装置であって、前記金バンプBUMPと
前記接続端子ITO とが直接接触する部分と、前記金バン
プBUMPと前記接続端子ITO の間で前記バンプに少なくと
も一部が食い込んだ導電粒子ECPAを介して接触する部分
とで前記金バンプと前記接続端子を導電接続した。
との接続抵抗を小さくして信頼性を向上させると共に、
高品質の画像表示を可能としたフリップチップ方式の液
晶表示素子を有する液晶表示装置を提供する。 【解決手段】液晶層を介して重ね合わせた２枚の透明絶
縁基板の一方の前記基板SUB1面上に形成した接続端子IT
O に圧接接続で面実装するための金バンプBUMPを備えた
駆動用ＩＣを搭載したフリップチップ方式の液晶表示素
子を有する液晶表示装置であって、前記金バンプBUMPと
前記接続端子ITO とが直接接触する部分と、前記金バン
プBUMPと前記接続端子ITO の間で前記バンプに少なくと
も一部が食い込んだ導電粒子ECPAを介して接触する部分
とで前記金バンプと前記接続端子を導電接続した。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶層を介して重
ね合わせた２枚の透明絶縁基板の一方の基板上に、駆動
用ＩＣを直接搭載したフリップチップ方式の液晶表示素
子を有する液晶表示装置に関する。
ね合わせた２枚の透明絶縁基板の一方の基板上に、駆動
用ＩＣを直接搭載したフリップチップ方式の液晶表示素
子を有する液晶表示装置に関する。
【０００２】
【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置の液晶表示素子（すなわち、液晶表示モジ
ュール）では、液晶層を介して互いに対向配置されるガ
ラス等からなる２枚の透明絶縁基板（以下、単にガラス
基板とも称する）のうち、その一方のガラス基板の液晶
層側の面に、そのｘ方向に延在し、ｙ方向に並設される
ゲート線群と、このゲート線群と絶縁されてｙ方向に延
在し、ｘ方向に並設されるドレイン線群とが形成されて
いる。
液晶表示装置の液晶表示素子（すなわち、液晶表示モジ
ュール）では、液晶層を介して互いに対向配置されるガ
ラス等からなる２枚の透明絶縁基板（以下、単にガラス
基板とも称する）のうち、その一方のガラス基板の液晶
層側の面に、そのｘ方向に延在し、ｙ方向に並設される
ゲート線群と、このゲート線群と絶縁されてｙ方向に延
在し、ｘ方向に並設されるドレイン線群とが形成されて
いる。
【０００３】これらのゲート線群とドレイン線群とで囲
まれた各領域がそれぞれ画素領域となり、この画素領域
にスイッチング素子として例えば薄膜トランジスタ（Ｔ
ＦＴ）と透明画素電極とが形成されている。
まれた各領域がそれぞれ画素領域となり、この画素領域
にスイッチング素子として例えば薄膜トランジスタ（Ｔ
ＦＴ）と透明画素電極とが形成されている。
【０００４】このような構造をもつ液晶表示装置におい
ては、ゲート線に走査信号を供給することにより、薄膜
トランジスタがオンとされ、このオンとされた薄膜トラ
ンジスタを介してドレイン線からの映像信号が画素電極
に供給される。
ては、ゲート線に走査信号を供給することにより、薄膜
トランジスタがオンとされ、このオンとされた薄膜トラ
ンジスタを介してドレイン線からの映像信号が画素電極
に供給される。
【０００５】なお、ドレイン線群の各ドレイン線はもち
ろんのこと、ゲート線群の各ゲート線は、それぞれ透明
絶縁基板の周辺にまで延在されて外部端子（すなわち、
外部接続端子、以下、単に接続端子とも言う）を構成
し、この外部端子にそれぞれ接続されて映像駆動回路、
ゲート走査駆動回路、すなわち、これらを構成する複数
個の駆動用ＩＣ（半導体集積回路）が該透明絶縁基板の
周辺に外付けされるようになっている。
ろんのこと、ゲート線群の各ゲート線は、それぞれ透明
絶縁基板の周辺にまで延在されて外部端子（すなわち、
外部接続端子、以下、単に接続端子とも言う）を構成
し、この外部端子にそれぞれ接続されて映像駆動回路、
ゲート走査駆動回路、すなわち、これらを構成する複数
個の駆動用ＩＣ（半導体集積回路）が該透明絶縁基板の
周辺に外付けされるようになっている。
【０００６】従来は、これらの各駆動用ＩＣは、テープ
キャリアパッケージ（ＴＣＰ）に搭載し、このテープキ
ャリアパッケージを透明絶縁基板の周辺に複数個外付け
している。
キャリアパッケージ（ＴＣＰ）に搭載し、このテープキ
ャリアパッケージを透明絶縁基板の周辺に複数個外付け
している。
【０００７】しかし、このように透明絶縁基板は、その
周辺に駆動用ＩＣが搭載されたＴＣＰが外付けされる構
成となっているので、これらの回路によって、透明絶縁
基板のゲート線群とドレイン線群との交差領域によって
構成される表示領域の輪郭と、該透明絶縁基板の外枠の
輪郭との間の領域（通常、額縁と称している）の占める
面積が大きくなってしまい、液晶表示モジュールの外形
寸法を小さくしたいという要望に反する。
周辺に駆動用ＩＣが搭載されたＴＣＰが外付けされる構
成となっているので、これらの回路によって、透明絶縁
基板のゲート線群とドレイン線群との交差領域によって
構成される表示領域の輪郭と、該透明絶縁基板の外枠の
輪郭との間の領域（通常、額縁と称している）の占める
面積が大きくなってしまい、液晶表示モジュールの外形
寸法を小さくしたいという要望に反する。
【０００８】それゆえ、このような問題を少しでも解消
するために、すなわち、液晶表示素子の高密度化と液晶
表示モジュールの外形をできる限り縮小したいとの要求
から、ＴＣＰ部品を使用せず、映像駆動用ＩＣおよびゲ
ート走査駆動用ＩＣを透明絶縁基板上に直接搭載する構
成が提案された。このような実装方式をフリップチップ
方式、あるいはチップ・オン・ガラス（ＣＯＧ）方式と
いう。
するために、すなわち、液晶表示素子の高密度化と液晶
表示モジュールの外形をできる限り縮小したいとの要求
から、ＴＣＰ部品を使用せず、映像駆動用ＩＣおよびゲ
ート走査駆動用ＩＣを透明絶縁基板上に直接搭載する構
成が提案された。このような実装方式をフリップチップ
方式、あるいはチップ・オン・ガラス（ＣＯＧ）方式と
いう。
【０００９】図１８はフリップチップ方式の液晶表示素
子の概略構造を説明する要部断面図であって、ＳＵＢ１
は液晶表示素子を構成する一方の透明絶縁基板（ここで
は、ガラス基板）、ＳＵＢ２は同他方のガラス基板、Ｌ
Ｃは液晶、ＳＬはシール（シートパターン）、ＩＴＯ
Ａ，ＩＴＯＢは電極、ＩＣは駆動ＩＣ、ＢＵＭＰは駆動
ＩＣの金バンプ（以下、単にバンプともいう）、ＡＣＦ
は異方性導電膜、ＰＳＶは保護膜、ＦＰＣはフレキシブ
ル回路基板である。
子の概略構造を説明する要部断面図であって、ＳＵＢ１
は液晶表示素子を構成する一方の透明絶縁基板（ここで
は、ガラス基板）、ＳＵＢ２は同他方のガラス基板、Ｌ
Ｃは液晶、ＳＬはシール（シートパターン）、ＩＴＯ
Ａ，ＩＴＯＢは電極、ＩＣは駆動ＩＣ、ＢＵＭＰは駆動
ＩＣの金バンプ（以下、単にバンプともいう）、ＡＣＦ
は異方性導電膜、ＰＳＶは保護膜、ＦＰＣはフレキシブ
ル回路基板である。
【００１０】同図において、一対のガラス基板ＳＵＢ
１，ＳＵＢ２は液晶ＬＣを挟持し、その周辺をシールＳ
Ｌで封止されている。一方のガラス基板ＳＵＢ１に形成
された電極ＩＴＯはシールＳＬを越えて外部に延びて外
部端子、すなわち接続端子を構成している。なお、ここ
では接続端子をＩＴＯで総称して示している。
１，ＳＵＢ２は液晶ＬＣを挟持し、その周辺をシールＳ
Ｌで封止されている。一方のガラス基板ＳＵＢ１に形成
された電極ＩＴＯはシールＳＬを越えて外部に延びて外
部端子、すなわち接続端子を構成している。なお、ここ
では接続端子をＩＴＯで総称して示している。
【００１１】駆動ＩＣの金バンプＢＵＭＰの一方（駆動
ＩＣの出力側）は、この接続端子ＩＴＯＡに接続し他方
（駆動ＩＣの入力側）は外部回路を搭載するフレキシブ
ル回路基板ＦＰＣに延びる電極ＩＴＯＢに接続してい
る。
ＩＣの出力側）は、この接続端子ＩＴＯＡに接続し他方
（駆動ＩＣの入力側）は外部回路を搭載するフレキシブ
ル回路基板ＦＰＣに延びる電極ＩＴＯＢに接続してい
る。
【００１２】搭載した駆動ＩＣの接続部分には保護膜樹
脂ＳＩＬが塗布され、静電防止および耐食防止膜とな
る。
脂ＳＩＬが塗布され、静電防止および耐食防止膜とな
る。
【００１３】駆動ＩＣの備えた金バンプＢＵＭＰは、そ
の表面は平坦ではなく、また複数のバンプ間での高さに
ばらつきがある。したがって、接続端子ＩＴＯに金バン
プＢＵＭＰを単に押圧するのみでは全てのバンプＢＵＭ
Ｐが接続端子に対して一様に導電接続される保証はな
い。
の表面は平坦ではなく、また複数のバンプ間での高さに
ばらつきがある。したがって、接続端子ＩＴＯに金バン
プＢＵＭＰを単に押圧するのみでは全てのバンプＢＵＭ
Ｐが接続端子に対して一様に導電接続される保証はな
い。
【００１４】このため、従来は、接続端子ＩＴＯと駆動
ＩＣのバンプＢＵＭＰの接続は、接続端子ＩＴＯ部分に
導電粒子を混入した異方性導電膜ＡＣＦを貼付した後、
駆動ＩＣのバンプＢＵＭＰを当該接続端子ＩＴＯに位置
合わせし、ガラス基板ＳＵＢ１と駆動ＩＣとを押圧する
ことで両者の間に導電粒子を介在させ、この導電粒子に
よって導電接続がなされるようにしている。
ＩＣのバンプＢＵＭＰの接続は、接続端子ＩＴＯ部分に
導電粒子を混入した異方性導電膜ＡＣＦを貼付した後、
駆動ＩＣのバンプＢＵＭＰを当該接続端子ＩＴＯに位置
合わせし、ガラス基板ＳＵＢ１と駆動ＩＣとを押圧する
ことで両者の間に導電粒子を介在させ、この導電粒子に
よって導電接続がなされるようにしている。
【００１５】図１９は駆動ＩＣに備える金バンプの表面
状態の説明図であって、（ａ）は当該バンプの高さ方向
の測定方向、（ｂ）は測定値を示す。
状態の説明図であって、（ａ）は当該バンプの高さ方向
の測定方向、（ｂ）は測定値を示す。
【００１６】金バンプの高さＺ（すなわち、接続端子と
対向する方向）を（ａ）に示したＸ−Ｘ’の５箇所の位
置で測定した結果が（ｂ）あり、中央部Ｘ−Ｘ’での最
大高さが１９μｍ、その表面の凹凸の最大値は５μｍで
ある。
対向する方向）を（ａ）に示したＸ−Ｘ’の５箇所の位
置で測定した結果が（ｂ）あり、中央部Ｘ−Ｘ’での最
大高さが１９μｍ、その表面の凹凸の最大値は５μｍで
ある。
【００１７】このように金バンプＢＵＭＰの表面には不
定形の凹凸があるため、この金バンプＢＵＭＰを接続端
子ＩＴＯに接触させたとき、バンプ毎の接触面積は一様
ではない。そのため、バンプと接続端子の接触部分の抵
抗値にばらつきがある。
定形の凹凸があるため、この金バンプＢＵＭＰを接続端
子ＩＴＯに接触させたとき、バンプ毎の接触面積は一様
ではない。そのため、バンプと接続端子の接触部分の抵
抗値にばらつきがある。
【００１８】なお、この種の先行技術としては、例え
ば、特開平４−３２１７１号公報、特開昭６３−２８４
５９１号公報を挙げることができる。また、公知例では
ないが、フリップチップ方式の液晶表示装置に関して
は、本出願に係るモジュール実装方法（特願平６−２５
６４２６号）がある。
ば、特開平４−３２１７１号公報、特開昭６３−２８４
５９１号公報を挙げることができる。また、公知例では
ないが、フリップチップ方式の液晶表示装置に関して
は、本出願に係るモジュール実装方法（特願平６−２５
６４２６号）がある。
【００１９】
【発明が解決しようとする課題】上記したように、従来
のフリップチップ方式の液晶表示素子においては、駆動
用ＩＣのバンプと透明絶縁基板上の端子とを直接加熱圧
着して接続するか、あるいは上記特開平４−３２１７１
号公報、特開昭６３−２８４５９１号公報に開示された
ように、両者の間に導電粒子を混入してなる異方性導電
膜を介して接続しているのが一般的であった。
のフリップチップ方式の液晶表示素子においては、駆動
用ＩＣのバンプと透明絶縁基板上の端子とを直接加熱圧
着して接続するか、あるいは上記特開平４−３２１７１
号公報、特開昭６３−２８４５９１号公報に開示された
ように、両者の間に導電粒子を混入してなる異方性導電
膜を介して接続しているのが一般的であった。
【００２０】しかし、上記接続端子は透明導電膜単層で
形成されており、その表面の接触特性が良好でないため
抵抗が高く、導電性粒子を介在したものでは導電性粒子
の分布状態によっては接続抵抗値に大きなばらつきが生
じ、さらに環境の変化によっても当該抵抗値が上昇し、
信頼性を低下させる原因となっていた。
形成されており、その表面の接触特性が良好でないため
抵抗が高く、導電性粒子を介在したものでは導電性粒子
の分布状態によっては接続抵抗値に大きなばらつきが生
じ、さらに環境の変化によっても当該抵抗値が上昇し、
信頼性を低下させる原因となっていた。
【００２１】また、駆動用ＩＣの実装位置ずれが生じた
場合は、そのバンプと端子との接続面積が縮小し、接続
抵抗が高くなったり、ばらついたりし、表示不良が発生
するという問題があった。
場合は、そのバンプと端子との接続面積が縮小し、接続
抵抗が高くなったり、ばらついたりし、表示不良が発生
するという問題があった。
【００２２】最近、液晶表示素子の高精細化が進み、ま
た、液晶表示素子の額縁部の縮小および液晶表示モジュ
ールの小型化のため、ゲート走査あるいはドレイン駆動
用ＩＣをそれぞれ液晶表示素子の片側のみに配置するい
わゆる片側引き出し構造の採用により、駆動用ＩＣへの
入力配線のピッチが縮小化する傾向にあるので、端子接
続における接続抵抗の問題は無視できないレベルとなっ
ている。
た、液晶表示素子の額縁部の縮小および液晶表示モジュ
ールの小型化のため、ゲート走査あるいはドレイン駆動
用ＩＣをそれぞれ液晶表示素子の片側のみに配置するい
わゆる片側引き出し構造の採用により、駆動用ＩＣへの
入力配線のピッチが縮小化する傾向にあるので、端子接
続における接続抵抗の問題は無視できないレベルとなっ
ている。
【００２３】本発明の目的は、上記従来技術の諸問題を
解消し、駆動用ＩＣと透明絶縁基板上に形成された端子
との接続抵抗を小さくして信頼性を向上させると共に、
高品質の画像表示を可能としたフリップチップ方式の液
晶表示素子を有する液晶表示装置を提供することにあ
る。
解消し、駆動用ＩＣと透明絶縁基板上に形成された端子
との接続抵抗を小さくして信頼性を向上させると共に、
高品質の画像表示を可能としたフリップチップ方式の液
晶表示素子を有する液晶表示装置を提供することにあ
る。
【００２４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の第１の発明は、液晶層を介して重
ね合わせた２枚の透明絶縁基板の一方の前記基板面上に
形成した接続端子に加熱圧着接続で面実装するための金
バンプを備えた駆動用ＩＣを搭載したフリップチップ方
式の液晶表示素子を有する液晶表示装置における前記金
バンプと前記接続端子とが直接接触する部分と、前記金
バンプと前記接続端子の間で前記バンプに少なくとも一
部が食い込んだ導電粒子を介して接触する部分とで前記
金バンプと前記接続端子を導電接続してなることを特徴
とする。
に、請求項１に記載の第１の発明は、液晶層を介して重
ね合わせた２枚の透明絶縁基板の一方の前記基板面上に
形成した接続端子に加熱圧着接続で面実装するための金
バンプを備えた駆動用ＩＣを搭載したフリップチップ方
式の液晶表示素子を有する液晶表示装置における前記金
バンプと前記接続端子とが直接接触する部分と、前記金
バンプと前記接続端子の間で前記バンプに少なくとも一
部が食い込んだ導電粒子を介して接触する部分とで前記
金バンプと前記接続端子を導電接続してなることを特徴
とする。
【００２５】また、請求項２に記載の第２の発明は、液
晶層を介して重ね合わせた２枚の透明絶縁基板の一方の
前記基板面上に形成した接続端子に加熱圧着接続で面実
装するための金バンプを備えた駆動用ＩＣを搭載したフ
リップチップ方式の液晶表示素子を有する液晶表示装置
における前記金バンプと前記接続端子とが直接接触する
部分と、前記金バンプと前記接続端子の間で前記加熱圧
着接続により前記金バンプに一部が食い込むと共に前記
金バンプと前記接続端子の接触する面方向と略々平行な
方向に偏平状に変形してなる導電粒子を介して接触する
部分とで前記金バンプと前記接続端子を導電接続してな
ることを特徴とする。
晶層を介して重ね合わせた２枚の透明絶縁基板の一方の
前記基板面上に形成した接続端子に加熱圧着接続で面実
装するための金バンプを備えた駆動用ＩＣを搭載したフ
リップチップ方式の液晶表示素子を有する液晶表示装置
における前記金バンプと前記接続端子とが直接接触する
部分と、前記金バンプと前記接続端子の間で前記加熱圧
着接続により前記金バンプに一部が食い込むと共に前記
金バンプと前記接続端子の接触する面方向と略々平行な
方向に偏平状に変形してなる導電粒子を介して接触する
部分とで前記金バンプと前記接続端子を導電接続してな
ることを特徴とする。
【００２６】さらに、請求項３に記載の第３の発明は、
液晶層を介して重ね合わせた２枚の透明絶縁基板の一方
の前記基板面上に形成した接続端子に加熱圧着接続で面
実装するための金バンプを備えた駆動用ＩＣを搭載した
フリップチップ方式の液晶表示素子を有する液晶表示装
置における前記金バンプと前記接続端子とが直接接触す
る部分と、前記金バンプと前記接続端子の間で前記金バ
ンプに少なくとも一部が食い込んだ導電粒子を介して接
触する部分および前記加熱圧着接続により前記金バンプ
に一部が食い込むと共に前記金バンプと前記接続端子の
接触する面方向と略々平行な方向に偏平状に変形してな
る導電粒子を介して接触する部分とで前記金バンプと前
記接続端子を導電接続してなることを特徴とする。
液晶層を介して重ね合わせた２枚の透明絶縁基板の一方
の前記基板面上に形成した接続端子に加熱圧着接続で面
実装するための金バンプを備えた駆動用ＩＣを搭載した
フリップチップ方式の液晶表示素子を有する液晶表示装
置における前記金バンプと前記接続端子とが直接接触す
る部分と、前記金バンプと前記接続端子の間で前記金バ
ンプに少なくとも一部が食い込んだ導電粒子を介して接
触する部分および前記加熱圧着接続により前記金バンプ
に一部が食い込むと共に前記金バンプと前記接続端子の
接触する面方向と略々平行な方向に偏平状に変形してな
る導電粒子を介して接触する部分とで前記金バンプと前
記接続端子を導電接続してなることを特徴とする。
【００２７】さらに、請求項４に記載の第４の発明は、
前記接続端子の表面がＩＴＯ透明導電膜、クロムＣｒ、
モリブデンＭｏ、タンタルＴａ、タングステンＷ、ある
いはその合金、またはアルミニウムＡｌあるいはその合
金の何れかからなることを特徴とする。
前記接続端子の表面がＩＴＯ透明導電膜、クロムＣｒ、
モリブデンＭｏ、タンタルＴａ、タングステンＷ、ある
いはその合金、またはアルミニウムＡｌあるいはその合
金の何れかからなることを特徴とする。
【００２８】さらに、請求項５に記載の第５の発明は、
液晶層を介して重ね合わせた２枚の透明絶縁基板の一方
の前記基板面上に形成した接続端子に加熱圧着接続で面
実装するための金バンプを備えた駆動用ＩＣを搭載した
フリップチップ方式の液晶表示素子を有する液晶表示装
置において、前記金バンプと表面に金膜を有した接続端
子との間で前記金バンプおよび金膜に少なくとも一部が
食い込んだ導電粒子を介して接触する部分で導電接続し
てなることを特徴とする。
液晶層を介して重ね合わせた２枚の透明絶縁基板の一方
の前記基板面上に形成した接続端子に加熱圧着接続で面
実装するための金バンプを備えた駆動用ＩＣを搭載した
フリップチップ方式の液晶表示素子を有する液晶表示装
置において、前記金バンプと表面に金膜を有した接続端
子との間で前記金バンプおよび金膜に少なくとも一部が
食い込んだ導電粒子を介して接触する部分で導電接続し
てなることを特徴とする。
【００２９】さらに、請求項６に記載の第６の発明は、
前記第１、第２または第３の何れかの発明における前記
接続端子の少なくとも前記金バンプと接触する面に金膜
を有し、この金膜と前記金バンプとが直接接触する部分
と、前記導電粒子を介して上記金膜と前記金バンプとが
接触する部分とで前記金バンプと前記接続端子を導電接
続してなることを特徴とする。
前記第１、第２または第３の何れかの発明における前記
接続端子の少なくとも前記金バンプと接触する面に金膜
を有し、この金膜と前記金バンプとが直接接触する部分
と、前記導電粒子を介して上記金膜と前記金バンプとが
接触する部分とで前記金バンプと前記接続端子を導電接
続してなることを特徴とする。
【００３０】
【発明の実施の形態】前記第１の発明の構成において、
液晶表示素子は液晶層を介して重ね合わせた２枚の透明
絶縁基板の一方の前記基板面上に形成した接続端子に加
熱圧着接続で面実装するための金バンプを備えた駆動用
ＩＣを搭載したフリップチップ方式であり、前記金バン
プと前記接続端子の導電接続を前記金バンプと前記接続
端子とが直接接触する部分と、前記金バンプと前記接続
端子の間で前記バンプに少なくとも一部が食い込んだ導
電粒子を介して接触する部分とで行われる。この導電粒
子は金バンプを接続端子に圧接する際に、当該金バンプ
に対して特にその表面に存在する凹凸に食い込むような
硬度を有し、前記接続端子に対する接触面積を大きくす
る効果を発揮して接続抵抗値を小さくする。
液晶表示素子は液晶層を介して重ね合わせた２枚の透明
絶縁基板の一方の前記基板面上に形成した接続端子に加
熱圧着接続で面実装するための金バンプを備えた駆動用
ＩＣを搭載したフリップチップ方式であり、前記金バン
プと前記接続端子の導電接続を前記金バンプと前記接続
端子とが直接接触する部分と、前記金バンプと前記接続
端子の間で前記バンプに少なくとも一部が食い込んだ導
電粒子を介して接触する部分とで行われる。この導電粒
子は金バンプを接続端子に圧接する際に、当該金バンプ
に対して特にその表面に存在する凹凸に食い込むような
硬度を有し、前記接続端子に対する接触面積を大きくす
る効果を発揮して接続抵抗値を小さくする。
【００３１】また、前記第２の発明の構成において、液
晶表示素子は液晶層を介して重ね合わせた２枚の透明絶
縁基板の一方の前記基板面上に形成した接続端子に加熱
圧着接続で面実装するための金バンプを備えた駆動用Ｉ
Ｃを搭載したフリップチップ方式であり、前記金バンプ
と前記接続端子の導電接続を前記金バンプと前記接続端
子とが直接接触する部分と、前記金バンプと前記接続端
子の間で前記バンプに少なくとも一部が食い込むと共に
前記金バンプと前記接続端子の接触する面方向と略々平
行な方向に偏平状に変形してなる導電粒子を介して接触
する部分とで行われる。この導電粒子は金バンプを接続
端子に圧接する際に、当該金バンプに対して特にその表
面に存在する凹凸に一部が食い込むと共に押し潰される
ような硬度を有し、前記接続端子に対する接触面積を大
きくする効果で接続抵抗値が小さくなる。
晶表示素子は液晶層を介して重ね合わせた２枚の透明絶
縁基板の一方の前記基板面上に形成した接続端子に加熱
圧着接続で面実装するための金バンプを備えた駆動用Ｉ
Ｃを搭載したフリップチップ方式であり、前記金バンプ
と前記接続端子の導電接続を前記金バンプと前記接続端
子とが直接接触する部分と、前記金バンプと前記接続端
子の間で前記バンプに少なくとも一部が食い込むと共に
前記金バンプと前記接続端子の接触する面方向と略々平
行な方向に偏平状に変形してなる導電粒子を介して接触
する部分とで行われる。この導電粒子は金バンプを接続
端子に圧接する際に、当該金バンプに対して特にその表
面に存在する凹凸に一部が食い込むと共に押し潰される
ような硬度を有し、前記接続端子に対する接触面積を大
きくする効果で接続抵抗値が小さくなる。
【００３２】さらに、前記第３の発明の構成において、
液晶表示素子は液晶層を介して重ね合わせた２枚の透明
絶縁基板の一方の前記基板面上に形成した接続端子に加
熱圧着接続で面実装するための金バンプを備えた駆動用
ＩＣを搭載したフリップチップ方式であり、前記金バン
プと前記接続端子の導電接続を前記金バンプと前記接続
端子とが直接接触する部分と、前記金バンプと前記接続
端子の間で前記バンプに少なくとも一部が食い込んだ導
電粒子を介して接触する部分、および前記金バンプと前
記接続端子の間で前記バンプに少なくとも一部が食い込
む導電粒子と前記金バンプと前記接続端子の接触する面
方向と略々平行な方向に偏平状に変形してなる導電粒子
を介して接触する部分とで行われる。前者の導電粒子は
金バンプを接続端子に圧接する際に、当該金バンプに対
して特にその表面に存在する凹凸に食い込むような硬度
を有し、後者の導電粒子は前記バンプに少なくとも一部
が食い込む導電粒子と前記金バンプと前記接続端子の接
触する面方向と略々平行な方向に偏平状に変形する硬度
を有し、前記接続端子に対する接触面積を大きくする効
果で接続抵抗値が小さくなる。
液晶表示素子は液晶層を介して重ね合わせた２枚の透明
絶縁基板の一方の前記基板面上に形成した接続端子に加
熱圧着接続で面実装するための金バンプを備えた駆動用
ＩＣを搭載したフリップチップ方式であり、前記金バン
プと前記接続端子の導電接続を前記金バンプと前記接続
端子とが直接接触する部分と、前記金バンプと前記接続
端子の間で前記バンプに少なくとも一部が食い込んだ導
電粒子を介して接触する部分、および前記金バンプと前
記接続端子の間で前記バンプに少なくとも一部が食い込
む導電粒子と前記金バンプと前記接続端子の接触する面
方向と略々平行な方向に偏平状に変形してなる導電粒子
を介して接触する部分とで行われる。前者の導電粒子は
金バンプを接続端子に圧接する際に、当該金バンプに対
して特にその表面に存在する凹凸に食い込むような硬度
を有し、後者の導電粒子は前記バンプに少なくとも一部
が食い込む導電粒子と前記金バンプと前記接続端子の接
触する面方向と略々平行な方向に偏平状に変形する硬度
を有し、前記接続端子に対する接触面積を大きくする効
果で接続抵抗値が小さくなる。
【００３３】さらに、上記第４の発明の構成において
は、前記接続端子の表面がＩＴＯ透明導電膜、クロムＣ
ｒ、モリブデンＭｏ、タンタルＴａ、タングステンＷ、
あるいはその合金、またはアルミニウムＡｌあるいはそ
の合金の何れかとすることにより、前記接続端子に対す
る接触面積を大きくする効果で接続抵抗値が小さくな
る。
は、前記接続端子の表面がＩＴＯ透明導電膜、クロムＣ
ｒ、モリブデンＭｏ、タンタルＴａ、タングステンＷ、
あるいはその合金、またはアルミニウムＡｌあるいはそ
の合金の何れかとすることにより、前記接続端子に対す
る接触面積を大きくする効果で接続抵抗値が小さくな
る。
【００３４】さらに、上記第５の発明の構成において
は、液晶層を介して重ね合わせた２枚の透明絶縁基板の
一方の前記基板面上に形成した接続端子に加熱圧着接続
で面実装するための金バンプを備えた駆動用ＩＣを搭載
したフリップチップ方式であり、前記金バンプと表面に
金膜を有した接続端子との間で前記金バンプおよび金膜
に少なくとも一部が食い込んだ導電粒子を介して接触す
る部分で導電接続したことにより、前記接続端子に対す
る接触面積を大きくする効果で接続抵抗値が小さくな
る。
は、液晶層を介して重ね合わせた２枚の透明絶縁基板の
一方の前記基板面上に形成した接続端子に加熱圧着接続
で面実装するための金バンプを備えた駆動用ＩＣを搭載
したフリップチップ方式であり、前記金バンプと表面に
金膜を有した接続端子との間で前記金バンプおよび金膜
に少なくとも一部が食い込んだ導電粒子を介して接触す
る部分で導電接続したことにより、前記接続端子に対す
る接触面積を大きくする効果で接続抵抗値が小さくな
る。
【００３５】さらに、上記第６の発明の構成において
は、前記第５の発明における金膜を転写バンプから形成
することで製造が容易となり、前記接続端子に対する接
触面積を大きくする効果で接続抵抗値が小さくなる。
は、前記第５の発明における金膜を転写バンプから形成
することで製造が容易となり、前記接続端子に対する接
触面積を大きくする効果で接続抵抗値が小さくなる。
【００３６】さらにまた、上記第７の発明の構成におい
ては、前記第１、第２または第３の何れかの発明におけ
る前記接続端子の少なくとも前記金バンプと接触する面
上に金膜を有し、この金膜と前記金バンプとの直接接触
部分と、前記導電粒子を介した上記金膜と前記金バンプ
との接触する部分とで前記金バンプと前記接続端子間が
導電接続される。金バンプと接続端子の両者の接触面を
金としたことで、金バンプと接続端子、および導電粒子
を介在した両者の接触面積が大きくなり、接続抵抗値が
小さくなる。
ては、前記第１、第２または第３の何れかの発明におけ
る前記接続端子の少なくとも前記金バンプと接触する面
上に金膜を有し、この金膜と前記金バンプとの直接接触
部分と、前記導電粒子を介した上記金膜と前記金バンプ
との接触する部分とで前記金バンプと前記接続端子間が
導電接続される。金バンプと接続端子の両者の接触面を
金としたことで、金バンプと接続端子、および導電粒子
を介在した両者の接触面積が大きくなり、接続抵抗値が
小さくなる。
【００３７】このように、本発明によれば、透明絶縁基
板（ガラス基板）に形成したＩＴＯ等の接続端子とこの
透明絶縁基板に搭載する面実装型駆動ＩＣの金バンプの
接触面積が大きくなるため、両者間の接続抵抗値が小さ
くなり、高信頼性かつ高画質の表示が可能となる。
板（ガラス基板）に形成したＩＴＯ等の接続端子とこの
透明絶縁基板に搭載する面実装型駆動ＩＣの金バンプの
接触面積が大きくなるため、両者間の接続抵抗値が小さ
くなり、高信頼性かつ高画質の表示が可能となる。
【００３８】以下、本発明の実施例につき、図面を参照
してさらに詳細に説明する。
してさらに詳細に説明する。
【００３９】図１は本発明による液晶表示装置の第１実
施例を構成する液晶表示素子の要部断面模式図であっ
て、ＳＵＢ１は透明絶縁基板としてのガラス基板、ＩＣ
は駆動ＩＣ、ＢＵＭＰは金バンプ、透明導電膜ＩＴＯ
（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）は液晶表示素子
（ＬＣＤ）に形成した接続端子、ＥＣＰＡは異方性導電
膜ＡＣＦの接着剤中に分散された導電粒子、ＰＡＳは保
護膜、ＨＳＮは駆動ＩＣの配線（ＩＣ配線）である。
施例を構成する液晶表示素子の要部断面模式図であっ
て、ＳＵＢ１は透明絶縁基板としてのガラス基板、ＩＣ
は駆動ＩＣ、ＢＵＭＰは金バンプ、透明導電膜ＩＴＯ
（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）は液晶表示素子
（ＬＣＤ）に形成した接続端子、ＥＣＰＡは異方性導電
膜ＡＣＦの接着剤中に分散された導電粒子、ＰＡＳは保
護膜、ＨＳＮは駆動ＩＣの配線（ＩＣ配線）である。
【００４０】同図において、液晶表示素子の一方のガラ
ス基板ＳＵＢ１上の有効領域外には外部回路に接続する
ための接続端子ＩＴＯが形成されている。一方、フリッ
プチップ方式（ＣＯＧ方式）で実装する駆動ＩＣには、
アルミニウム等の配線ＨＳＮに金バンプＢＵＮＰが形成
されている。なお、ＰＡＳは保護膜である。
ス基板ＳＵＢ１上の有効領域外には外部回路に接続する
ための接続端子ＩＴＯが形成されている。一方、フリッ
プチップ方式（ＣＯＧ方式）で実装する駆動ＩＣには、
アルミニウム等の配線ＨＳＮに金バンプＢＵＮＰが形成
されている。なお、ＰＡＳは保護膜である。
【００４１】ガラス基板ＳＵＢ１への駆動ＩＣの実装
は、ガラス基板ＳＵＢ１に形成された接続端子ＩＴＯに
異方性導電膜を貼付した後、駆動ＩＣの金バンプＢＵＭ
Ｐを対面させて両者を加熱しながら押圧することによっ
て、金バンプＢＵＭＰと接続端子ＩＴＯの直接接触部と
上記異方性導電膜に含まれる導電粒子ＥＣＰＡを介在さ
せた接触で導電的に接続される。この導電粒子ＥＣＰＡ
は駆動ＩＣの実装時の加熱押圧で金バンプＢＵＭＰに食
い込むような硬さを有するコア材料にニッケルメッキを
施し、その上に金膜をコーティングして成る。その直径
は例えば５μｍである。
は、ガラス基板ＳＵＢ１に形成された接続端子ＩＴＯに
異方性導電膜を貼付した後、駆動ＩＣの金バンプＢＵＭ
Ｐを対面させて両者を加熱しながら押圧することによっ
て、金バンプＢＵＭＰと接続端子ＩＴＯの直接接触部と
上記異方性導電膜に含まれる導電粒子ＥＣＰＡを介在さ
せた接触で導電的に接続される。この導電粒子ＥＣＰＡ
は駆動ＩＣの実装時の加熱押圧で金バンプＢＵＭＰに食
い込むような硬さを有するコア材料にニッケルメッキを
施し、その上に金膜をコーティングして成る。その直径
は例えば５μｍである。
【００４２】駆動ＩＣの実装時の加熱圧着時、導電性粒
子ＥＣＰＡは金バンプＢＵＭＰの表面にある凹部に食い
込んだ状態で接続端子ＩＴＯに接触する。
子ＥＣＰＡは金バンプＢＵＭＰの表面にある凹部に食い
込んだ状態で接続端子ＩＴＯに接触する。
【００４３】したがって、ガラス基板ＳＵＢ１上の接続
端子ＩＴＯと駆動ＩＣの金バンプＢＵＭＰとは当該金バ
ンプＢＵＭＰと接続端子の直接接続部分と金バンプＢＵ
ＭＰに食い込んだ導電粒子ＥＣＰＡとの接触部分とで導
電接続される。
端子ＩＴＯと駆動ＩＣの金バンプＢＵＭＰとは当該金バ
ンプＢＵＭＰと接続端子の直接接続部分と金バンプＢＵ
ＭＰに食い込んだ導電粒子ＥＣＰＡとの接触部分とで導
電接続される。
【００４４】このように、本実施例によれば、接続端子
ＩＴＯと金バンプＢＵＭＰとの接続部分の接触面積が従
来の導電粒子のみによる接続に比較して大きくなるため
接触抵抗値が低減され、また、金バンプ間の導電接続が
一様になり導電接続の信頼性が向上し、結果として高画
質の液晶表示が得られる。
ＩＴＯと金バンプＢＵＭＰとの接続部分の接触面積が従
来の導電粒子のみによる接続に比較して大きくなるため
接触抵抗値が低減され、また、金バンプ間の導電接続が
一様になり導電接続の信頼性が向上し、結果として高画
質の液晶表示が得られる。
【００４５】図２は本発明による液晶表示装置の第２実
施例を構成する液晶表示素子の要部断面模式図であっ
て、図１と同一符号は同一部分に対応し、ＥＣＰＢは異
方性導電膜に含まれる導電粒子である。
施例を構成する液晶表示素子の要部断面模式図であっ
て、図１と同一符号は同一部分に対応し、ＥＣＰＢは異
方性導電膜に含まれる導電粒子である。
【００４６】この導電粒子ＥＣＰＢは、前記実施例にお
ける導電粒子ＥＣＰＡに比較して軟質のコア材料からな
り、その他の構成は前記実施例での説明と同様である。
ける導電粒子ＥＣＰＡに比較して軟質のコア材料からな
り、その他の構成は前記実施例での説明と同様である。
【００４７】本実施例では、前記実施例において使用さ
れた導電粒子に代えて、駆動ＩＣの実装時の押圧により
一部は金バンプＢＵＭＰに食い込むと共に、接続端子と
金バンプの対向面と平行な方向に偏平状に変形する導電
粒子ＥＣＰＢを用いたものである。
れた導電粒子に代えて、駆動ＩＣの実装時の押圧により
一部は金バンプＢＵＭＰに食い込むと共に、接続端子と
金バンプの対向面と平行な方向に偏平状に変形する導電
粒子ＥＣＰＢを用いたものである。
【００４８】この様な導電粒子ＥＣＰＢを用いたこと
で、接続端子ＩＴＯとの接触面積はさらに大きくなる。
で、接続端子ＩＴＯとの接触面積はさらに大きくなる。
【００４９】前記実施例と同様に、ガラス基板ＳＵＢ１
上の接続端子ＩＴＯと駆動ＩＣの金バンプＢＵＭＰとは
当該金バンプＢＵＭＰと接続端子の直接接続部分と金バ
ンプＢＵＭＰに食い込んだ導電粒子ＥＣＰＢとの接触部
分とで導電接続される。
上の接続端子ＩＴＯと駆動ＩＣの金バンプＢＵＭＰとは
当該金バンプＢＵＭＰと接続端子の直接接続部分と金バ
ンプＢＵＭＰに食い込んだ導電粒子ＥＣＰＢとの接触部
分とで導電接続される。
【００５０】このように、本実施例によれば、接続端子
ＩＴＯと金バンプＢＵＭＰとの接続部分の接触面積が従
来の導電粒子のみによる接続に比較してさらに大きくな
るため接触抵抗値が低減され、また、金バンプ間の導電
接続が一様になり導電接続の信頼性が向上し、結果とし
て高画質の液晶表示が得られる。
ＩＴＯと金バンプＢＵＭＰとの接続部分の接触面積が従
来の導電粒子のみによる接続に比較してさらに大きくな
るため接触抵抗値が低減され、また、金バンプ間の導電
接続が一様になり導電接続の信頼性が向上し、結果とし
て高画質の液晶表示が得られる。
【００５１】図３は本発明による液晶表示装置の第３実
施例を構成する液晶表示素子の要部断面模式図であっ
て、図１および図２と同一符号は同一部分に対応する。
施例を構成する液晶表示素子の要部断面模式図であっ
て、図１および図２と同一符号は同一部分に対応する。
【００５２】本実施例は、前記第１の実施例と第２の実
施例を組み合わせたものであり、比較的固い導電粒子Ｅ
ＣＰＡと、比較的軟質の導電粒子ＥＣＰＢとを異方性導
電膜に混在させておくことで、特に金バンプＢＵＭＰの
高さばらつきを吸収する自由度が大きく、一様な導電接
続を得ることができる。
施例を組み合わせたものであり、比較的固い導電粒子Ｅ
ＣＰＡと、比較的軟質の導電粒子ＥＣＰＢとを異方性導
電膜に混在させておくことで、特に金バンプＢＵＭＰの
高さばらつきを吸収する自由度が大きく、一様な導電接
続を得ることができる。
【００５３】この様に、二種の導電粒子ＥＣＰＡ、ＥＣ
ＰＢを用いたことで、ガラス基板ＳＵＢ１の接続端子Ｉ
ＴＯと駆動ＩＣの金バンプＢＵＭＰとは当該金バンプＢ
ＵＭＰと接続端子の直接接続部分と金バンプＢＵＭＰに
食い込んだ導電粒子ＥＣＰＢとの接触部分とで導電接続
される。
ＰＢを用いたことで、ガラス基板ＳＵＢ１の接続端子Ｉ
ＴＯと駆動ＩＣの金バンプＢＵＭＰとは当該金バンプＢ
ＵＭＰと接続端子の直接接続部分と金バンプＢＵＭＰに
食い込んだ導電粒子ＥＣＰＢとの接触部分とで導電接続
される。
【００５４】本実施例によれば、接続端子ＩＴＯと金バ
ンプＢＵＭＰとの接続部分の接触面積が従来の導電粒子
のみによる接続に比較してさらに大きくなるため接触抵
抗値が低減されると共に、特に金バンプＢＵＭＰの高さ
ばらつきを吸収する自由度が大きくなり、金バンプ間の
導電接続が一様になって導電接続の信頼性が向上し、結
果として高画質の液晶表示が得られる。
ンプＢＵＭＰとの接続部分の接触面積が従来の導電粒子
のみによる接続に比較してさらに大きくなるため接触抵
抗値が低減されると共に、特に金バンプＢＵＭＰの高さ
ばらつきを吸収する自由度が大きくなり、金バンプ間の
導電接続が一様になって導電接続の信頼性が向上し、結
果として高画質の液晶表示が得られる。
【００５５】図４は接続端子への金バンプの接触面積に
対する接触部分の抵抗変化の一例の説明図であって、横
軸にバンプの接触面積（μｍ／バンプ）を、縦軸に接続
抵抗値変化（Ω）をとって示し、接続端子にバンプを加
熱圧着接続して、温度６５°Ｃ、湿度９５％で放置した
場合の結果である。
対する接触部分の抵抗変化の一例の説明図であって、横
軸にバンプの接触面積（μｍ／バンプ）を、縦軸に接続
抵抗値変化（Ω）をとって示し、接続端子にバンプを加
熱圧着接続して、温度６５°Ｃ、湿度９５％で放置した
場合の結果である。
【００５６】なお、使用したバンプの面積は７０×７０
μｍ2 、異方性導電膜に混入した導電粒子は２万個／ｍ
ｍ2 である。このため、各バンプ当たり平均約９８個の
導電粒子が存在することになる。また、使用した導電粒
子径は約５μｍである。
μｍ2 、異方性導電膜に混入した導電粒子は２万個／ｍ
ｍ2 である。このため、各バンプ当たり平均約９８個の
導電粒子が存在することになる。また、使用した導電粒
子径は約５μｍである。
【００５７】接続端子として、本例では、透明スパッタ
リングで形成された１０００〜２０００Å厚の透明導電
膜ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ：ネサ
膜）を使用した。なお、この接続端子は実施例で後述す
る《透明絶縁基板ＳＵＢ１の製造方法》の項に記載した
工程Ｃの透明画素電極ＩＴＯ１と同時形成される。
リングで形成された１０００〜２０００Å厚の透明導電
膜ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ：ネサ
膜）を使用した。なお、この接続端子は実施例で後述す
る《透明絶縁基板ＳＵＢ１の製造方法》の項に記載した
工程Ｃの透明画素電極ＩＴＯ１と同時形成される。
【００５８】ＩＴＯ接続端子では、接触面積に対する接
触部分の抵抗変化は、１６８時間後では黒菱形、５０４
時間後では白四角に示すように変化する。すなわち、本
例では、接触面積が３００μｍ2 以下の場合、加熱圧着
条件としては、金バンプと接続端子とが直接接触せず、
異方性導電膜を介してのみの電気接続となるよう加圧し
た。しかし、接続端子とバンプとの抵抗値値の目標値を
略２０Ωとすると、この異方性導電膜を介してのみの電
気接続では信頼性の上で不十分であることが分かった。
このため、両者の接触面積を４００μｍ2 以上にするた
め、更に、加熱圧着条件として、強く加圧し、金バンプ
とＩＴＯ接続端子とが直接接触するようにしたことで、
接続信頼性を向上することができた。
触部分の抵抗変化は、１６８時間後では黒菱形、５０４
時間後では白四角に示すように変化する。すなわち、本
例では、接触面積が３００μｍ2 以下の場合、加熱圧着
条件としては、金バンプと接続端子とが直接接触せず、
異方性導電膜を介してのみの電気接続となるよう加圧し
た。しかし、接続端子とバンプとの抵抗値値の目標値を
略２０Ωとすると、この異方性導電膜を介してのみの電
気接続では信頼性の上で不十分であることが分かった。
このため、両者の接触面積を４００μｍ2 以上にするた
め、更に、加熱圧着条件として、強く加圧し、金バンプ
とＩＴＯ接続端子とが直接接触するようにしたことで、
接続信頼性を向上することができた。
【００５９】すなわち、金バンプとＩＴＯ接続端子とが
直接接触する部分と前記金バンプに少なくとも一部が食
い込んだ導電粒子を介して接触する部分とを形成し、接
触面積を５００μｍ2 および７００μｍ2 に増加させ
る。こうして、５０４時間後経過後も信頼性上問題ない
特性が得られた。
直接接触する部分と前記金バンプに少なくとも一部が食
い込んだ導電粒子を介して接触する部分とを形成し、接
触面積を５００μｍ2 および７００μｍ2 に増加させ
る。こうして、５０４時間後経過後も信頼性上問題ない
特性が得られた。
【００６０】なお、本例は、接続端子の材料として、透
明導電膜ＩＴＯの例を示したが、その他の接続端子表面
の材料としては、熱処理プロセスに安定な高融点金属で
あるクロムＣｒ、モリブデンＭｏ、タンタルＴａ、タン
グステンＷ、あるいはこれらの合金、または熱処理プロ
セス的に多少不安定であるが、抵抗値が低くでき、信号
波形の歪みを低減できるアルミニウムＡｌ、あるいはそ
の合金が使用できる。これらの材料は、いずれも導電粒
子および金バンプの表面との接触抵抗が高いため、信頼
性上良好な導電接続をとるには、前記第１〜第３実施例
に記載の透明導電膜ＩＴＯと同様な接続構造が必要とな
る。
明導電膜ＩＴＯの例を示したが、その他の接続端子表面
の材料としては、熱処理プロセスに安定な高融点金属で
あるクロムＣｒ、モリブデンＭｏ、タンタルＴａ、タン
グステンＷ、あるいはこれらの合金、または熱処理プロ
セス的に多少不安定であるが、抵抗値が低くでき、信号
波形の歪みを低減できるアルミニウムＡｌ、あるいはそ
の合金が使用できる。これらの材料は、いずれも導電粒
子および金バンプの表面との接触抵抗が高いため、信頼
性上良好な導電接続をとるには、前記第１〜第３実施例
に記載の透明導電膜ＩＴＯと同様な接続構造が必要とな
る。
【００６１】一方、接続端子の表面に金膜を転写パンプ
等で形成すると、金膜を形成しない上記の接続端子表面
に比べ、小さい接触面積でも良好な接続が得られること
が分かった。その理由は、金Ａｕ−金Ａｕ加熱圧着で強
く接合され、接続端子表面の金膜と導電粒子および金バ
ンプの表面との接触抵抗が極めて低くできるためであ
る。
等で形成すると、金膜を形成しない上記の接続端子表面
に比べ、小さい接触面積でも良好な接続が得られること
が分かった。その理由は、金Ａｕ−金Ａｕ加熱圧着で強
く接合され、接続端子表面の金膜と導電粒子および金バ
ンプの表面との接触抵抗が極めて低くできるためであ
る。
【００６２】図５は本発明による液晶表示装置の第４実
施例を構成する液晶表示素子の要部断面模式図であっ
て、前記第１の実施例と同一符号は同一部分に対応し、
ＡＵＣは金膜である。
施例を構成する液晶表示素子の要部断面模式図であっ
て、前記第１の実施例と同一符号は同一部分に対応し、
ＡＵＣは金膜である。
【００６３】同図において、液晶表示素子の一方のガラ
ス基板ＳＵＢ１上の有効領域外には前記第１の実施例と
同様に外部回路に接続するための接続端子ＩＴＯが形成
されていると共にその上に金膜ＡＵＣがコーティングさ
れている。一方、フリップチップ方式（ＣＯＧ方式）で
実装する駆動ＩＣには、アルミニウム等の配線ＨＳＮに
金バンプＢＵＭＰが形成されている。なお、ＰＡＳは保
護膜である。
ス基板ＳＵＢ１上の有効領域外には前記第１の実施例と
同様に外部回路に接続するための接続端子ＩＴＯが形成
されていると共にその上に金膜ＡＵＣがコーティングさ
れている。一方、フリップチップ方式（ＣＯＧ方式）で
実装する駆動ＩＣには、アルミニウム等の配線ＨＳＮに
金バンプＢＵＭＰが形成されている。なお、ＰＡＳは保
護膜である。
【００６４】本実施例では、接続端子ＩＴＯ上の金膜Ａ
ＵＣは、位置精度を考慮し、駆動ＩＣ側の金バンプの面
積約７０×７０μｍ2 より形状が大きい約７５×７５μ
ｍ2の金バンプを直接ＩＴＯ接続端子上に転写バンプ法
により形成した。
ＵＣは、位置精度を考慮し、駆動ＩＣ側の金バンプの面
積約７０×７０μｍ2 より形状が大きい約７５×７５μ
ｍ2の金バンプを直接ＩＴＯ接続端子上に転写バンプ法
により形成した。
【００６５】なお、駆動ＩＣ側の金バンプＢＵＭＰの高
さバラツキが５〜１０μｍ程度あるため、転写バンプＡ
ＵＣの厚さＴは、約１〜４０μｍと厚い膜に形成し、導
電粒子ＥＣＰＡが下地のＩＴＯ接続端子と直接接触する
のを防いだ。また、ＩＴＯ接続端子上の転写バンプはＩ
ＴＯ透明導電膜との付着性が弱いため、例えば、ＩＴＯ
接続端子上に中間金属層として錫Ｓｎや金Ａｕの薄い層
を形成しておくことでＩＴＯ透明導電膜との合金が形成
されるので付着性が良くなる。
さバラツキが５〜１０μｍ程度あるため、転写バンプＡ
ＵＣの厚さＴは、約１〜４０μｍと厚い膜に形成し、導
電粒子ＥＣＰＡが下地のＩＴＯ接続端子と直接接触する
のを防いだ。また、ＩＴＯ接続端子上の転写バンプはＩ
ＴＯ透明導電膜との付着性が弱いため、例えば、ＩＴＯ
接続端子上に中間金属層として錫Ｓｎや金Ａｕの薄い層
を形成しておくことでＩＴＯ透明導電膜との合金が形成
されるので付着性が良くなる。
【００６６】本実施例では、下地端子としてＩＴＯ透明
導電膜を使用したが、その他の接続端子表面の材料とし
ては、熱処理プロセスに安定な高融点金属であるクロム
Ｃｒ、モリブデンＭｏ、タンタルＴａ、タングステン
Ｗ、あるいはこれらの合金、または熱処理プロセス的に
多少不安定であるが、抵抗値を低くでき、信号波形の歪
みを低減できるアルミニウムＡｌ、あるいはその合金が
使用できる。特に、アルミニウムＡｌは金Ａｕと加熱圧
着により容易に合金を形成して転写バンプの付着性が良
いため、ＬＳＩチップの電極に通常使用されているもの
である。
導電膜を使用したが、その他の接続端子表面の材料とし
ては、熱処理プロセスに安定な高融点金属であるクロム
Ｃｒ、モリブデンＭｏ、タンタルＴａ、タングステン
Ｗ、あるいはこれらの合金、または熱処理プロセス的に
多少不安定であるが、抵抗値を低くでき、信号波形の歪
みを低減できるアルミニウムＡｌ、あるいはその合金が
使用できる。特に、アルミニウムＡｌは金Ａｕと加熱圧
着により容易に合金を形成して転写バンプの付着性が良
いため、ＬＳＩチップの電極に通常使用されているもの
である。
【００６７】なお、上記のＩＴＯ接続端子面へ成膜する
金Ａｕ膜は、０．０１μｍ以上であればよい。
金Ａｕ膜は、０．０１μｍ以上であればよい。
【００６８】すなわち、他の実施例として、ＩＴＯ透明
導電膜上に無電解メッキにてニッケルＮｉを０．２μｍ
厚に成膜し、この上にさらに金Ａｕを０．０１μｍ厚に
メッキした。これによれば、接続抵抗値の初期バラツキ
が小さく、抵抗値の経時変化も少ない。
導電膜上に無電解メッキにてニッケルＮｉを０．２μｍ
厚に成膜し、この上にさらに金Ａｕを０．０１μｍ厚に
メッキした。これによれば、接続抵抗値の初期バラツキ
が小さく、抵抗値の経時変化も少ない。
【００６９】このようにＩＴＯ透明導電膜上に０．０１
μｍ以上の薄い金膜を成膜することで接続抵抗値の初期
バラツキが小さく、かつ高温高湿試験後の抵抗値変化も
極めて小さくなる。
μｍ以上の薄い金膜を成膜することで接続抵抗値の初期
バラツキが小さく、かつ高温高湿試験後の抵抗値変化も
極めて小さくなる。
【００７０】なお、テープキャリアパッケージＴＣＰ端
子やＬＳＩチップの電極に転写バンプを形成する方法
は、例えば、畑田 賢造著「ＴＡＢ技術入門」（工業調
査会、１９９０年１月２５日初版発行、第１００〜１６
６頁）に記載されている。
子やＬＳＩチップの電極に転写バンプを形成する方法
は、例えば、畑田 賢造著「ＴＡＢ技術入門」（工業調
査会、１９９０年１月２５日初版発行、第１００〜１６
６頁）に記載されている。
【００７１】ガラス基板ＳＵＢ１への駆動ＩＣの実装
は、ガラス基板ＳＵＢ１に形成された接続端子ＩＴＯ上
の転写バンプからなる金膜ＡＵＣ上に異方性導電膜を貼
付した後、駆動ＩＣの金バンプＢＵＭＰを対面させて両
者を押圧することによって、金バンプＢＵＭＰと接続端
子ＩＴＯ上の金膜ＡＵＣの表面上にて上記異方性導電膜
に含まれる導電粒子ＥＣＰＡを介在させた接触で導電的
に接続される。この導電粒子ＥＣＰＡは駆動ＩＣの実装
時の押圧で金バンプＢＵＭＰに食い込むような硬さを有
する例えばプラスチックのコア材料にニッケルメッキを
施し、その上に金膜をコーティングして成る。その直径
は例えば５μｍである。
は、ガラス基板ＳＵＢ１に形成された接続端子ＩＴＯ上
の転写バンプからなる金膜ＡＵＣ上に異方性導電膜を貼
付した後、駆動ＩＣの金バンプＢＵＭＰを対面させて両
者を押圧することによって、金バンプＢＵＭＰと接続端
子ＩＴＯ上の金膜ＡＵＣの表面上にて上記異方性導電膜
に含まれる導電粒子ＥＣＰＡを介在させた接触で導電的
に接続される。この導電粒子ＥＣＰＡは駆動ＩＣの実装
時の押圧で金バンプＢＵＭＰに食い込むような硬さを有
する例えばプラスチックのコア材料にニッケルメッキを
施し、その上に金膜をコーティングして成る。その直径
は例えば５μｍである。
【００７２】駆動ＩＣの実装時の押圧時、導電性粒子Ｅ
ＣＰＡは金バンプＢＵＭＰの表面にある凹部に食い込ん
だ状態でさらに接続端子ＩＴＯ上の金膜ＡＵＣに若干食
い込むように接触する。
ＣＰＡは金バンプＢＵＭＰの表面にある凹部に食い込ん
だ状態でさらに接続端子ＩＴＯ上の金膜ＡＵＣに若干食
い込むように接触する。
【００７３】したがって、ガラス基板ＳＵＢ１上の接続
端子ＩＴＯと駆動ＩＣの金バンプＢＵＭＰとは当該金バ
ンプＢＵＭＰと接続端子ＩＴＯ上の金膜ＡＵＣの表面上
にて金バンプＢＵＭＰに食い込んだ導電粒子ＥＣＰＡと
の接触部分とで導電接続される。
端子ＩＴＯと駆動ＩＣの金バンプＢＵＭＰとは当該金バ
ンプＢＵＭＰと接続端子ＩＴＯ上の金膜ＡＵＣの表面上
にて金バンプＢＵＭＰに食い込んだ導電粒子ＥＣＰＡと
の接触部分とで導電接続される。
【００７４】このように、本実施例によれば、接続端子
ＩＴＯ上に表面の接触抵抗値が極めて小さい金膜ＡＵＣ
をコーティングしたことで、金バンプＢＵＭＰと導電粒
子ＥＣＰＡと金膜ＡＵＣとの接触面積が非常に小さくて
も良好な接続が得られる。
ＩＴＯ上に表面の接触抵抗値が極めて小さい金膜ＡＵＣ
をコーティングしたことで、金バンプＢＵＭＰと導電粒
子ＥＣＰＡと金膜ＡＵＣとの接触面積が非常に小さくて
も良好な接続が得られる。
【００７５】これにより、金バンプとガラス側端子との
導電接続の信頼性が向上し、結果として高画質の液晶表
示が得られる。
導電接続の信頼性が向上し、結果として高画質の液晶表
示が得られる。
【００７６】図６は本発明による液晶表示装置の第５実
施例を構成する液晶表示素子の要部断面模式図であっ
て、前記第４の実施例と同一符号は同一部分に対応す
る。
施例を構成する液晶表示素子の要部断面模式図であっ
て、前記第４の実施例と同一符号は同一部分に対応す
る。
【００７７】同図においては、接触面積をさらに増加さ
せるために、加熱圧着条件として、強く加圧して駆動Ｉ
Ｃ側の金バンプＢＵＭＰとＩＴＯ接続端子上の転写金バ
ンプＡＵＣとが直接接触する部分を形成するようにして
接続信頼性を更に向上させたものである。
せるために、加熱圧着条件として、強く加圧して駆動Ｉ
Ｃ側の金バンプＢＵＭＰとＩＴＯ接続端子上の転写金バ
ンプＡＵＣとが直接接触する部分を形成するようにして
接続信頼性を更に向上させたものである。
【００７８】すなわち、駆動ＩＣ側の金バンプＭＰの大
きさ約７０×７０μｍ2 に対しＩＴＯ接続端子上の転写
金バンプＡＵＣとが直接接触する部分と前記金バンプＢ
ＵＭＰに少なくとも一部が食い込んだ導電粒子ＥＰＣＡ
を介して転写金バンプＡＵＣとが接触する部分とを合計
した接触面積を４００μｍ2 になるように増加させる。
その結果、導電接続抵抗を更に低減でき、信頼性が向上
して高画質の液晶表示が得られる。
きさ約７０×７０μｍ2 に対しＩＴＯ接続端子上の転写
金バンプＡＵＣとが直接接触する部分と前記金バンプＢ
ＵＭＰに少なくとも一部が食い込んだ導電粒子ＥＰＣＡ
を介して転写金バンプＡＵＣとが接触する部分とを合計
した接触面積を４００μｍ2 になるように増加させる。
その結果、導電接続抵抗を更に低減でき、信頼性が向上
して高画質の液晶表示が得られる。
【００７９】図７は本発明による液晶表示装置の第６実
施例を構成する液晶表示素子の要部断面模式図であっ
て、図２および図６と同一符号は同一部分に対応する。
施例を構成する液晶表示素子の要部断面模式図であっ
て、図２および図６と同一符号は同一部分に対応する。
【００８０】前記第２実施例で説明したように、導電粒
子ＥＣＰＢは、導電粒子ＥＣＰＡに比較して軟質のプラ
スチック等のコア材料からなる。
子ＥＣＰＢは、導電粒子ＥＣＰＡに比較して軟質のプラ
スチック等のコア材料からなる。
【００８１】本実施例では、導電粒子ＥＣＰＢは駆動Ｉ
Ｃの実装時の押圧により一部は金バンプＢＵＭＰに食い
込むと共に接続端子ＩＴＯ上の金膜ＡＵＣに若干食い込
み、さらに接続端子と金バンプの対向面と平行な方向に
偏平状に変形する導電粒子ＥＣＰＢを用いたものであ
る。
Ｃの実装時の押圧により一部は金バンプＢＵＭＰに食い
込むと共に接続端子ＩＴＯ上の金膜ＡＵＣに若干食い込
み、さらに接続端子と金バンプの対向面と平行な方向に
偏平状に変形する導電粒子ＥＣＰＢを用いたものであ
る。
【００８２】この様に、接続端子ＩＴＯ上に金膜ＡＵＣ
をコーティングし、さらに偏平に変形する導電粒子ＥＣ
ＰＢを用いたことで、接続端子ＩＴＯとの接触面積はさ
らに大きくなる。
をコーティングし、さらに偏平に変形する導電粒子ＥＣ
ＰＢを用いたことで、接続端子ＩＴＯとの接触面積はさ
らに大きくなる。
【００８３】前記実施例と同様に、ガラス基板ＳＵＢ１
に形成した接続端子ＩＴＯ上の金膜ＡＵＣと駆動ＩＣの
金バンプＢＵＭＰとは当該金バンプＢＵＭＰと金膜ＡＵ
Ｃの直接接続部分と金バンプＢＵＭＰに食い込んだ導電
粒子ＥＣＰＢと金膜ＡＵＣの接触部分とで導電接続され
る。
に形成した接続端子ＩＴＯ上の金膜ＡＵＣと駆動ＩＣの
金バンプＢＵＭＰとは当該金バンプＢＵＭＰと金膜ＡＵ
Ｃの直接接続部分と金バンプＢＵＭＰに食い込んだ導電
粒子ＥＣＰＢと金膜ＡＵＣの接触部分とで導電接続され
る。
【００８４】このように、本実施例によれば、接続端子
ＩＴＯ上に形成した金バンプＡＵＣと駆動ＩＣの金バン
プＢＵＭＰとの接続部分の接触面積がさらに大きくなる
ため接触抵抗値が低減し、また、金バンプ間の導電接続
が一様になって導電接続の信頼性が向上し、結果として
高画質の液晶表示が得られる。
ＩＴＯ上に形成した金バンプＡＵＣと駆動ＩＣの金バン
プＢＵＭＰとの接続部分の接触面積がさらに大きくなる
ため接触抵抗値が低減し、また、金バンプ間の導電接続
が一様になって導電接続の信頼性が向上し、結果として
高画質の液晶表示が得られる。
【００８５】図８は本発明による液晶表示装置の第７実
施例を構成する液晶表示素子の要部断面模式図であっ
て、図６および図７と同一符号は同一部分に対応する。
施例を構成する液晶表示素子の要部断面模式図であっ
て、図６および図７と同一符号は同一部分に対応する。
【００８６】本実施例は、前記第５の実施例と第６の実
施例を組み合わせたものであり、比較的固い導電粒子Ｅ
ＣＰＢと、比較的軟質の導電粒子ＥＣＰＢとを異方性導
電膜に混在させておくと共に、ガラス基板ＳＵＢ１に形
成した接続端子ＩＴＯ上に金膜ＡＵＣをコーティングし
たことで、特に金バンプＢＵＭＰの高さバラツキを吸収
する自由度が大きく、導電粒子と金膜ＡＵＣとの接触面
積も大きくなって一様な導電接続を得ることができる。
施例を組み合わせたものであり、比較的固い導電粒子Ｅ
ＣＰＢと、比較的軟質の導電粒子ＥＣＰＢとを異方性導
電膜に混在させておくと共に、ガラス基板ＳＵＢ１に形
成した接続端子ＩＴＯ上に金膜ＡＵＣをコーティングし
たことで、特に金バンプＢＵＭＰの高さバラツキを吸収
する自由度が大きく、導電粒子と金膜ＡＵＣとの接触面
積も大きくなって一様な導電接続を得ることができる。
【００８７】この様に、二種の導電粒子ＥＣＰＡ、ＥＣ
ＰＢを用いると共に、ガラス基板ＳＵＢ１に形成した接
続端子ＩＴＯ上に金膜ＡＵＣをコーティングしたこと
で、ガラス基板ＳＵＢ１の接続端子ＩＴＯ上の金膜ＡＵ
Ｃと駆動ＩＣの金バンプＢＵＭＰとは当該金バンプＢＵ
ＭＰと金膜ＡＵＣの直接接続部分と金バンプＢＵＭＰに
食い込んだ導電粒子ＥＣＰＢとの接触部分とで導電接続
される。
ＰＢを用いると共に、ガラス基板ＳＵＢ１に形成した接
続端子ＩＴＯ上に金膜ＡＵＣをコーティングしたこと
で、ガラス基板ＳＵＢ１の接続端子ＩＴＯ上の金膜ＡＵ
Ｃと駆動ＩＣの金バンプＢＵＭＰとは当該金バンプＢＵ
ＭＰと金膜ＡＵＣの直接接続部分と金バンプＢＵＭＰに
食い込んだ導電粒子ＥＣＰＢとの接触部分とで導電接続
される。
【００８８】前記図４に示したように、表面が金膜から
なる接続端子では、接触面積に対する接触分の抵抗変化
は、金膜がない場合に比べ格段に導電特性が向上してい
る。すなわち、５０４時間後では同図×印に示したよう
に変化する。
なる接続端子では、接触面積に対する接触分の抵抗変化
は、金膜がない場合に比べ格段に導電特性が向上してい
る。すなわち、５０４時間後では同図×印に示したよう
に変化する。
【００８９】本実施例では、接触面積が３００μｍ2 以
下の場合、加熱圧着条件としては、金バンプＢＵＭＰと
表面が金膜ＡＵＣからなる接続端子とが直接接触せず、
異方性導電膜を介してのみの電気接続となるように加圧
した。
下の場合、加熱圧着条件としては、金バンプＢＵＭＰと
表面が金膜ＡＵＣからなる接続端子とが直接接触せず、
異方性導電膜を介してのみの電気接続となるように加圧
した。
【００９０】しかし、表面が金膜ＡＵＣからなる接続端
子と金バンプＢＵＭＰとの間の接触抵抗値の目標値を略
２０Ωとすると、この異方性導電膜を介してのみの電気
接続で、信頼性上問題ない接続が可能であることが分か
った。
子と金バンプＢＵＭＰとの間の接触抵抗値の目標値を略
２０Ωとすると、この異方性導電膜を介してのみの電気
接続で、信頼性上問題ない接続が可能であることが分か
った。
【００９１】さらに、より高い信頼性を確保するため、
駆動ＩＣ側の金バンプＢＵＭＰと転写バンプＡＵＣとの
合計接触面積を４００μｍ2 以上にすることを目的と
し、加圧を強く設定し、駆動ＩＣ側の金バンプＢＵＭＰ
と転写バンプＡＵＣとが直接接触するようにした。
駆動ＩＣ側の金バンプＢＵＭＰと転写バンプＡＵＣとの
合計接触面積を４００μｍ2 以上にすることを目的と
し、加圧を強く設定し、駆動ＩＣ側の金バンプＢＵＭＰ
と転写バンプＡＵＣとが直接接触するようにした。
【００９２】これにより、更に接続抵抗を低下でき、接
続信頼性を向上でき、高温高湿度条件下で５０４時間経
過後も信頼性上問題無い特性が得られた。
続信頼性を向上でき、高温高湿度条件下で５０４時間経
過後も信頼性上問題無い特性が得られた。
【００９３】このように、上記第６、第７の実施例によ
れば、接続端子ＩＴＯ上の金膜ＡＵＣと駆動ＩＣの金バ
ンプＢＵＭＰとの接続部分の接触面積が従来の導電粒子
のみによる接続に比較してさらに大きくなるため接触抵
抗値が大幅に低減すると共に、特に金バンプＢＵＭＰの
高さばらつきを吸収する自由度が大きくなり、金バンプ
間の導電接続が一様になって導電接続の信頼性が向上
し、結果として高画質の液晶表示が得られる。
れば、接続端子ＩＴＯ上の金膜ＡＵＣと駆動ＩＣの金バ
ンプＢＵＭＰとの接続部分の接触面積が従来の導電粒子
のみによる接続に比較してさらに大きくなるため接触抵
抗値が大幅に低減すると共に、特に金バンプＢＵＭＰの
高さばらつきを吸収する自由度が大きくなり、金バンプ
間の導電接続が一様になって導電接続の信頼性が向上
し、結果として高画質の液晶表示が得られる。
【００９４】次に、上記した本発明による構造を有する
液晶表示装置の詳細について、さらに説明する。
液晶表示装置の詳細について、さらに説明する。
【００９５】《駆動用ＩＣチップ搭載部近傍の平面およ
び断面構成》図９は透明絶縁基板（例えば、ガラス基
板）上に駆動用ＩＣを搭載した様子を示す平面図、また
図１０は図９のＡ−Ａ線で切断した断面図である。
び断面構成》図９は透明絶縁基板（例えば、ガラス基
板）上に駆動用ＩＣを搭載した様子を示す平面図、また
図１０は図９のＡ−Ａ線で切断した断面図である。
【００９６】図９、図１０において、ＬＣＤは液晶表示
素子、ＳＵＢ１は一方のガラス基板、ＳＵＢ２は他方の
ガラス基板、ＳＬはシールパターン、ＡＲは有効表示部
（有効画面エリア）、ＣＯＭは導電ビーズや銀ペースト
等を介して他方のガラス基板ＳＵＢ２側の共通電極パタ
ーンに電気的に接続させるガラス基板ＳＵＢ１上の電
極、ＴＤＭ，ＧＴＭは駆動ＩＣからの出力信号を有効表
示部ＡＲ内の配線に供給する配線、ＡＣＦ１，ＡＣＦ２
は異方性導電膜、Ｔｄは駆動用ＩＣへ入力信号を供給す
る入力配線、ＡＬＣは位置合わせマーク、ＰＳＶ１，Ｐ
ＳＶ２は保護膜、ＳＩＬシリコーン層、ＬＣは液晶、Ｂ
Ｍはブラックマトリクス、ＰＯＬ１，ＰＯＬ２は偏光
板、ＥＰＸはエポキシ樹脂、ＢＵＭＰは駆動ＩＣの金バ
ンプ、ｄ１，ｄ２は電極（ＩＴＯ）、ＴＭは出力端子、
ＦＰＣはフレキシブル基板、ＢＦＩはベースフィルムで
ある。
素子、ＳＵＢ１は一方のガラス基板、ＳＵＢ２は他方の
ガラス基板、ＳＬはシールパターン、ＡＲは有効表示部
（有効画面エリア）、ＣＯＭは導電ビーズや銀ペースト
等を介して他方のガラス基板ＳＵＢ２側の共通電極パタ
ーンに電気的に接続させるガラス基板ＳＵＢ１上の電
極、ＴＤＭ，ＧＴＭは駆動ＩＣからの出力信号を有効表
示部ＡＲ内の配線に供給する配線、ＡＣＦ１，ＡＣＦ２
は異方性導電膜、Ｔｄは駆動用ＩＣへ入力信号を供給す
る入力配線、ＡＬＣは位置合わせマーク、ＰＳＶ１，Ｐ
ＳＶ２は保護膜、ＳＩＬシリコーン層、ＬＣは液晶、Ｂ
Ｍはブラックマトリクス、ＰＯＬ１，ＰＯＬ２は偏光
板、ＥＰＸはエポキシ樹脂、ＢＵＭＰは駆動ＩＣの金バ
ンプ、ｄ１，ｄ２は電極（ＩＴＯ）、ＴＭは出力端子、
ＦＰＣはフレキシブル基板、ＢＦＩはベースフィルムで
ある。
【００９７】駆動ＩＣの金バンプＢＵＭＰはＩＴＯから
なる電極ｄ１、ｄ２に前記した実施例で説明した何れか
の態様で導電接続されている。
なる電極ｄ１、ｄ２に前記した実施例で説明した何れか
の態様で導電接続されている。
【００９８】なお、図９では一方のガラス基板ＳＵＢ２
は一点鎖線で示してあるが、図１０に示したようにガラ
ス基板ＳＵＢ１の上方に重なって位置し、シールパター
ンＳＬにより、有効表示部ＡＲを含んで液晶ＬＣを封入
している。
は一点鎖線で示してあるが、図１０に示したようにガラ
ス基板ＳＵＢ１の上方に重なって位置し、シールパター
ンＳＬにより、有効表示部ＡＲを含んで液晶ＬＣを封入
している。
【００９９】異方性導電膜ＡＣＦは、一列に並んだ複数
個の駆動用ＩＣ部分に共通して細長い形状となったもの
（ＡＣＦ２）と上記複数個の駆動用ＩＣへの入力配線パ
ターン部分に共通して細長い形状となったもの（ＡＣＦ
１）を別々に貼り付ける。
個の駆動用ＩＣ部分に共通して細長い形状となったもの
（ＡＣＦ２）と上記複数個の駆動用ＩＣへの入力配線パ
ターン部分に共通して細長い形状となったもの（ＡＣＦ
１）を別々に貼り付ける。
【０１００】パッシベーション膜（保護膜）ＰＳＶ１，
ＰＳＶは、図１０にも示したように、電食防止のために
できる限り配線部を被覆し、露出部分は異方性導電膜Ａ
ＣＦ１にて覆うようにする。
ＰＳＶは、図１０にも示したように、電食防止のために
できる限り配線部を被覆し、露出部分は異方性導電膜Ａ
ＣＦ１にて覆うようにする。
【０１０１】さらに、駆動用ＩＣの側面周辺は、シリコ
ーン樹脂ＳＩＬが充填され、保護が多重化されている。
ーン樹脂ＳＩＬが充填され、保護が多重化されている。
【０１０２】《液晶表示素子とその外周部に配置された
回路》図１１は本発明による液晶表示素子における駆動
ＩＣの実装状態を説明する要部斜視図であって、一方の
ガラス基板ＳＵＢ１に駆動ＩＣをフリップチップ方式で
実装し、この駆動ＩＣに接続する外部回路と搭載するフ
レキシブル基板ＦＰＣ１，ＦＰＣ３は上記一方のガラス
基板ＳＵＢ１の端縁から同図の太矢印で示したように当
該ガラス基板ＳＵＢ１の裏面に折り込まれる。これによ
り、液晶表示装置の額縁を大幅に狭くすることができ
る。なお、同図のＡ−Ａ線は前記図９のＡ−Ａ線に相当
する。
回路》図１１は本発明による液晶表示素子における駆動
ＩＣの実装状態を説明する要部斜視図であって、一方の
ガラス基板ＳＵＢ１に駆動ＩＣをフリップチップ方式で
実装し、この駆動ＩＣに接続する外部回路と搭載するフ
レキシブル基板ＦＰＣ１，ＦＰＣ３は上記一方のガラス
基板ＳＵＢ１の端縁から同図の太矢印で示したように当
該ガラス基板ＳＵＢ１の裏面に折り込まれる。これによ
り、液晶表示装置の額縁を大幅に狭くすることができ
る。なお、同図のＡ−Ａ線は前記図９のＡ−Ａ線に相当
する。
【０１０３】《透明絶縁基板ＳＵＢ１の製造方法》次
に、上述した液晶表示装置の一方のガラス基板ＳＵＢ１
側の製造方法について、図１２〜図１４を参照して説明
する。なお、同各図において、中央の文字は工程名の略
称であり、左側は画素部分、右側はゲ−ト端子付近の断
面形状で見た加工の流れを示す。工程ＢおよびＤを除
き、工程Ａ〜Ｇの工程は各写真（ホト）処理に対応して
区分けしたもので、各工程のいずれの断面図もホト処理
後の加工が終わり、ホトレジストを除去した段階を示し
ている。また、上記写真（ホト）処理とは本説明ではホ
トレジストの塗布からマスクを使用した選択露光を経
て、それを現像するまでの一連の作業を示すものとし、
繰り返しの説明は避ける。以下区分した工程にしたがっ
て、説明する。
に、上述した液晶表示装置の一方のガラス基板ＳＵＢ１
側の製造方法について、図１２〜図１４を参照して説明
する。なお、同各図において、中央の文字は工程名の略
称であり、左側は画素部分、右側はゲ−ト端子付近の断
面形状で見た加工の流れを示す。工程ＢおよびＤを除
き、工程Ａ〜Ｇの工程は各写真（ホト）処理に対応して
区分けしたもので、各工程のいずれの断面図もホト処理
後の加工が終わり、ホトレジストを除去した段階を示し
ている。また、上記写真（ホト）処理とは本説明ではホ
トレジストの塗布からマスクを使用した選択露光を経
て、それを現像するまでの一連の作業を示すものとし、
繰り返しの説明は避ける。以下区分した工程にしたがっ
て、説明する。
【０１０４】工程Ａ、図１２ ７０５９ガラス（商品名）からなるガラス基板ＳＵＢ１
の両面に酸化シリコン膜ＳＩＯをディップ処理により設
けた後、５００°Ｃ、６０分間のベ−クを行なう。な
お、このＳＩＯ膜は透明絶縁基板ＳＵＢ１の表面凹凸を
緩和するために形成するが、凹凸が少ない場合、省略で
きる工程である。
の両面に酸化シリコン膜ＳＩＯをディップ処理により設
けた後、５００°Ｃ、６０分間のベ−クを行なう。な
お、このＳＩＯ膜は透明絶縁基板ＳＵＢ１の表面凹凸を
緩和するために形成するが、凹凸が少ない場合、省略で
きる工程である。
【０１０５】膜厚が２８００ÅのＡｌ−Ｔａ、Ａｌ−Ｔ
ｉ−Ｔａ、Ａｌ−Ｐｄ等からなる第１導電膜ｇ１をスパ
ッタリングにより設ける。これをホト処理後、リン酸と
硝酸と氷酢酸との混酸液で第１導電膜ｇ１を選択的にエ
ッチングする。
ｉ−Ｔａ、Ａｌ−Ｐｄ等からなる第１導電膜ｇ１をスパ
ッタリングにより設ける。これをホト処理後、リン酸と
硝酸と氷酢酸との混酸液で第１導電膜ｇ１を選択的にエ
ッチングする。
【０１０６】工程Ｂ、図１２ レジスト直描後（前述した陽極酸化パタ−ン形成後）、
３％酒石酸をアンモニヤによりＰＨ６．２５±０．０５
に調整した溶液をエチレングリコ−ル液で１：９に稀釈
した液からなる陽極酸化液中にガラス基板ＳＵＢ１を浸
漬し、化成電流密度が０．５ｍＡ／ｃｍ2 になるように
調整する（定電流化成）。
３％酒石酸をアンモニヤによりＰＨ６．２５±０．０５
に調整した溶液をエチレングリコ−ル液で１：９に稀釈
した液からなる陽極酸化液中にガラス基板ＳＵＢ１を浸
漬し、化成電流密度が０．５ｍＡ／ｃｍ2 になるように
調整する（定電流化成）。
【０１０７】次に、所定のＡｌ2Ｏ3膜厚が得られるのに
必要な化成電圧１２５Ｖに達するまで陽極酸化（陽極化
成）を行なう。
必要な化成電圧１２５Ｖに達するまで陽極酸化（陽極化
成）を行なう。
【０１０８】その後、この状態で数１０分保持すること
が望ましい（定電圧化成）。これは均一なＡｌ2Ｏ3膜を
得る上で大事なことである。それによって、導電膜ｇ１
が陽極酸化され、走査信号線（ゲ−トライン）ＧＬ上お
よび側面に自己整合的に膜厚が１８００Åの陽極酸化膜
ＡＯＦが形成され、薄膜トランジストＴＦＴのゲ−ト絶
縁膜の一部となる。
が望ましい（定電圧化成）。これは均一なＡｌ2Ｏ3膜を
得る上で大事なことである。それによって、導電膜ｇ１
が陽極酸化され、走査信号線（ゲ−トライン）ＧＬ上お
よび側面に自己整合的に膜厚が１８００Åの陽極酸化膜
ＡＯＦが形成され、薄膜トランジストＴＦＴのゲ−ト絶
縁膜の一部となる。
【０１０９】工程Ｃ、図１２ 膜厚が１４００ÅのＩＴＯ膜からなる導電膜ｄ１をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲ−ト端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成す
る。
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲ−ト端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成す
る。
【０１１０】工程Ｄ、図１３ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３００ÅのＮ+ 型の非晶質Ｓｉ膜ｄ０を
設ける。この成膜は同一ＣＶＤ装置で反応室を変え連続
して行なう。
素ガスを導入して、膜厚２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３００ÅのＮ+ 型の非晶質Ｓｉ膜ｄ０を
設ける。この成膜は同一ＣＶＤ装置で反応室を変え連続
して行なう。
【０１１１】工程Ｅ、図１３ ホト処理後、ドライエッチングガスとしてＳＦ6、ＢＣ
ｌを使用してＮ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ
膜ＡＳをエッチングする。続けて、ＳＦ6を使用して窒
化Ｓｉ膜ＧＩをエッチングする。もちろん、ＳＦ6ガス
でＮ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳおよ
び窒化Ｓｉ膜ＧＩを連続してエッチングしても良い。
ｌを使用してＮ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ
膜ＡＳをエッチングする。続けて、ＳＦ6を使用して窒
化Ｓｉ膜ＧＩをエッチングする。もちろん、ＳＦ6ガス
でＮ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳおよ
び窒化Ｓｉ膜ＧＩを連続してエッチングしても良い。
【０１１２】このように３層のＣＶＤ膜をＳＦ6を主成
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、ＳＦ6ガスに対す
るエッチング速度はＮ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶
質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの順に大きい。したがっ
て、Ｎ+ 型非晶質Ｓｉ膜ｄ０がエッチング完了し、ｉ型
非晶質Ｓｉ膜ＡＳがエッチングされ始めると上部のＮ+
型非晶質Ｓｉ膜ｄ０がサイドエッチされ結果的にｉ型非
晶質Ｓｉ膜ＡＳが約７０度のテ−パに加工される。
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、ＳＦ6ガスに対す
るエッチング速度はＮ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶
質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの順に大きい。したがっ
て、Ｎ+ 型非晶質Ｓｉ膜ｄ０がエッチング完了し、ｉ型
非晶質Ｓｉ膜ＡＳがエッチングされ始めると上部のＮ+
型非晶質Ｓｉ膜ｄ０がサイドエッチされ結果的にｉ型非
晶質Ｓｉ膜ＡＳが約７０度のテ−パに加工される。
【０１１３】また、ｉ型非晶質Ｓｉ膜ＡＳのエッチング
が完了し、窒化Ｓｉ膜ＧＩがエッチングされ始めると、
上部のＮ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳ
の順にサイドエッチされ、結果的にｉ型非晶質Ｓｉ膜Ａ
Ｓが約５０度、窒化シリコン膜ＧＩが２０度にテ−パ加
工される。上記テ−パ形状のため、その上部にソ−ス電
極ＳＤ１が形成された場合も断線の確率は著しく低減さ
れる。Ｎ+ 型非晶質Ｓｉ膜ｄ０のテ−パ角度は９０度に
近いが、厚さが３００Åと薄いために、この段差での断
線の確率は非常に小さい。したがって、Ｎ+ 型非晶質Ｓ
ｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの平
面パタ−ンは厳密には同一パタ−ンではなく、断面が順
テ−パ形状となるため、Ｎ+ 型非晶質Ｓｉ膜ｄ０、ｉ型
非晶質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの順に大きなパタ−
ンとなる。
が完了し、窒化Ｓｉ膜ＧＩがエッチングされ始めると、
上部のＮ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳ
の順にサイドエッチされ、結果的にｉ型非晶質Ｓｉ膜Ａ
Ｓが約５０度、窒化シリコン膜ＧＩが２０度にテ−パ加
工される。上記テ−パ形状のため、その上部にソ−ス電
極ＳＤ１が形成された場合も断線の確率は著しく低減さ
れる。Ｎ+ 型非晶質Ｓｉ膜ｄ０のテ−パ角度は９０度に
近いが、厚さが３００Åと薄いために、この段差での断
線の確率は非常に小さい。したがって、Ｎ+ 型非晶質Ｓ
ｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの平
面パタ−ンは厳密には同一パタ−ンではなく、断面が順
テ−パ形状となるため、Ｎ+ 型非晶質Ｓｉ膜ｄ０、ｉ型
非晶質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの順に大きなパタ−
ンとなる。
【０１１４】工程Ｆ、図１４ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ、ソ−ス電極
ＳＤ１、ドレイン電極ＳＤ２を形成する。
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ、ソ−ス電極
ＳＤ１、ドレイン電極ＳＤ２を形成する。
【０１１５】ここで本実施例では、工程Ｅに示すよう
に、Ｎ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳ、
窒化Ｓｉ膜ＧＩが順テ−パとなっているため、映像信号
線ＤＬの抵抗の許容度の大きい液晶表示装置では第２導
電膜ｄ２のみで形成することも可能である。
に、Ｎ+ 型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳ、
窒化Ｓｉ膜ＧＩが順テ−パとなっているため、映像信号
線ＤＬの抵抗の許容度の大きい液晶表示装置では第２導
電膜ｄ２のみで形成することも可能である。
【０１１６】つぎに、ドライエッチング装置にＳＦ6、
ＢＣｌを導入して、Ｎ+ 型非晶質Ｓｉ膜ｄ０をエッチン
グすることにより、ソ−スとドレイン間のＮ+ 型半導体
層ｄ０を選択的に除去する。
ＢＣｌを導入して、Ｎ+ 型非晶質Ｓｉ膜ｄ０をエッチン
グすることにより、ソ−スとドレイン間のＮ+ 型半導体
層ｄ０を選択的に除去する。
【０１１７】工程Ｇ、図１４ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が０．６μｍの窒化Ｓｉ膜を設
ける。ホト処理後、ドライエッチングガスとしてＳＦ6
を使用してエッチングすることにより、保護膜ＰＳＶ１
を形成する。保護膜としてはＣＶＤで形成したＳｉＮ膜
のみならず、有機材料を用いたものも使用できる。
素ガスを導入して、膜厚が０．６μｍの窒化Ｓｉ膜を設
ける。ホト処理後、ドライエッチングガスとしてＳＦ6
を使用してエッチングすることにより、保護膜ＰＳＶ１
を形成する。保護膜としてはＣＶＤで形成したＳｉＮ膜
のみならず、有機材料を用いたものも使用できる。
【０１１８】図１５は薄膜トランジスタＴＦＴをスイッ
チング素子として用いたアクティブ・マトリクス方式Ｔ
ＦＴ液晶表示モジュールのＴＦＴ液晶表示素子とその外
周部に配置された回路を示すブロック図である。
チング素子として用いたアクティブ・マトリクス方式Ｔ
ＦＴ液晶表示モジュールのＴＦＴ液晶表示素子とその外
周部に配置された回路を示すブロック図である。
【０１１９】同図では、それぞれ液晶表示素子（ＴＦＴ
−ＬＣＤ）の片側のみに配置されたドレインドライバＩ
Ｃ1〜ＩＣMおよびゲートドライバＩＣ1〜ＩＣNは、図８
３に示したように、液晶表示素子の一方のガラス基板Ｓ
ＵＢ１上に形成されたドレイン側引き出し線ＤＴＭおよ
びゲート側引き出し線ＧＴＭと異方性導電膜ＡＣＦ２あ
るいは紫外線硬化樹脂ＳＩＬ等でチップ・オン・ガラス
実装（ＣＯＧ実装）されている。本例では、ＸＧＡ仕様
である８００×３×６００の有効ドットを有する液晶表
示素子に適用している。
−ＬＣＤ）の片側のみに配置されたドレインドライバＩ
Ｃ1〜ＩＣMおよびゲートドライバＩＣ1〜ＩＣNは、図８
３に示したように、液晶表示素子の一方のガラス基板Ｓ
ＵＢ１上に形成されたドレイン側引き出し線ＤＴＭおよ
びゲート側引き出し線ＧＴＭと異方性導電膜ＡＣＦ２あ
るいは紫外線硬化樹脂ＳＩＬ等でチップ・オン・ガラス
実装（ＣＯＧ実装）されている。本例では、ＸＧＡ仕様
である８００×３×６００の有効ドットを有する液晶表
示素子に適用している。
【０１２０】このため、液晶表示素子の透明絶縁基板上
には、２４０出力のドレインドライバＩＣを長辺に１０
個（Ｍ＝１０）と、１０１出力のゲートドライバＩＣを
短辺に６個（Ｎ＝６）とをＣＯＧ実装している。画素数
からは、ゲートドライバの出力は、合計６００出力あれ
ば足りるが、後述するように、有効画素部の上下に追加
ゲート線を形成するため、最上部１０１出力、中央部１
００出力×４、および最下部１０１出力の構成をとって
いる。なお、同一のゲートドライバＩＣにて、１００、
１０１出力の使い分けができる。
には、２４０出力のドレインドライバＩＣを長辺に１０
個（Ｍ＝１０）と、１０１出力のゲートドライバＩＣを
短辺に６個（Ｎ＝６）とをＣＯＧ実装している。画素数
からは、ゲートドライバの出力は、合計６００出力あれ
ば足りるが、後述するように、有効画素部の上下に追加
ゲート線を形成するため、最上部１０１出力、中央部１
００出力×４、および最下部１０１出力の構成をとって
いる。なお、同一のゲートドライバＩＣにて、１００、
１０１出力の使い分けができる。
【０１２１】液晶表示素子の上側にはドレインドライバ
部１０３が配置され、また、側面部には、ゲートドライ
バ部１０４、他方の側面部には、コントローラ部１０
１、電源部１０２が配置されている。コントローラ部１
０１および電源部１０２、ドレインドライバ部１０３、
ゲートドライバ部１０４は、それぞれ電気的接続手段Ｊ
Ｎ１、３により相互接続されている。
部１０３が配置され、また、側面部には、ゲートドライ
バ部１０４、他方の側面部には、コントローラ部１０
１、電源部１０２が配置されている。コントローラ部１
０１および電源部１０２、ドレインドライバ部１０３、
ゲートドライバ部１０４は、それぞれ電気的接続手段Ｊ
Ｎ１、３により相互接続されている。
【０１２２】本例では、ＸＧＡパネルとして８００×３
×６００ドットの１０．４インチ画面サイズのＴＦＴ液
晶表示モジュールを設計した。このため、赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の各ドットの大きさは、２６４μｍ
（ゲート線ピッチ）×８８μｍ（ドレイン線ピッチ）と
なっており、１画素は、赤色（Ｒ）、緑色（Ｇ）、青色
（Ｂ）の３ドットの組合わせで、２６４μｍ角となって
いる。このため、ドレイン線引き出し配線ＤＴＭを８０
０×３本とすると、引き出し線ピッチは１００μｍ以下
となってしまい、現在使用可能なテープキャリアパッケ
ージ（ＴＣＰ）実装の接続ピッチ限界以下となる。ＣＯ
Ｇ実装では、使用する異方性導電膜等の材料にも依存す
るが、おおよそ駆動用ＩＣチップのバンプＢＵＭＰのピ
ッチで約７０μｍおよび下地配線との交叉面積で約４０
μｍ角が現在使用可能な最小値といえる。このため、本
例では、液晶パネルの１個の長辺側にドレインドライバ
ＩＣを一列に並べ、ドレイン線を該長辺側に引き出し
て、ドレイン線引き出し配線ＤＴＭのピッチを８８μｍ
とした。したがって、駆動用ＩＣチップのバンプＢＵＭ
Ｐ（図１０参照）ピッチを約７０μｍおよび下地配線と
の交叉面積を約４０μｍ角に設計でき、図２に示した第
２実施例に従い、ＩＴＯ接続端子と金バンプをより高い
信頼性で接続するのが可能となった。ゲート線ピッチは
２６４μｍと十分大きいため、片側の短辺側にてゲート
線引き出しＧＴＭを引き出しているが、さらに高精細に
なると、ドレイン線と同様に対向する２個の短辺側にゲ
ート線引き出し線ＧＴＭを交互に引き出すことも可能で
ある。
×６００ドットの１０．４インチ画面サイズのＴＦＴ液
晶表示モジュールを設計した。このため、赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の各ドットの大きさは、２６４μｍ
（ゲート線ピッチ）×８８μｍ（ドレイン線ピッチ）と
なっており、１画素は、赤色（Ｒ）、緑色（Ｇ）、青色
（Ｂ）の３ドットの組合わせで、２６４μｍ角となって
いる。このため、ドレイン線引き出し配線ＤＴＭを８０
０×３本とすると、引き出し線ピッチは１００μｍ以下
となってしまい、現在使用可能なテープキャリアパッケ
ージ（ＴＣＰ）実装の接続ピッチ限界以下となる。ＣＯ
Ｇ実装では、使用する異方性導電膜等の材料にも依存す
るが、おおよそ駆動用ＩＣチップのバンプＢＵＭＰのピ
ッチで約７０μｍおよび下地配線との交叉面積で約４０
μｍ角が現在使用可能な最小値といえる。このため、本
例では、液晶パネルの１個の長辺側にドレインドライバ
ＩＣを一列に並べ、ドレイン線を該長辺側に引き出し
て、ドレイン線引き出し配線ＤＴＭのピッチを８８μｍ
とした。したがって、駆動用ＩＣチップのバンプＢＵＭ
Ｐ（図１０参照）ピッチを約７０μｍおよび下地配線と
の交叉面積を約４０μｍ角に設計でき、図２に示した第
２実施例に従い、ＩＴＯ接続端子と金バンプをより高い
信頼性で接続するのが可能となった。ゲート線ピッチは
２６４μｍと十分大きいため、片側の短辺側にてゲート
線引き出しＧＴＭを引き出しているが、さらに高精細に
なると、ドレイン線と同様に対向する２個の短辺側にゲ
ート線引き出し線ＧＴＭを交互に引き出すことも可能で
ある。
【０１２３】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、引き出し配線ＤＴＭあ
るいはＧＴＭと駆動用ＩＣの出力側ＢＵＭＰとの接続は
容易になるが、周辺回路基板を液晶パネルＰＮＬの対向
する２長辺の外周部に配置する必要が生じ、このため、
外形寸法が片側引き出しの場合よりも大きくなるという
問題があった。
出す方式では、前述したように、引き出し配線ＤＴＭあ
るいはＧＴＭと駆動用ＩＣの出力側ＢＵＭＰとの接続は
容易になるが、周辺回路基板を液晶パネルＰＮＬの対向
する２長辺の外周部に配置する必要が生じ、このため、
外形寸法が片側引き出しの場合よりも大きくなるという
問題があった。
【０１２４】特に、表示色数が増えると表示データのデ
ータ線数が増加し、情報処理装置の最外形が大きくな
る。このため、本例では、多層フレキシブル基板を使用
することで、従来の問題を解決した。また、ＸＧＡパネ
ルとして、１０インチ以上の画面サイズとなると、ドレ
イン線引き出し配線ＤＴＭのピッチは、約１００μｍ以
上と大きくなり、１個の長辺側にドレインドライバＩＣ
をＣＯＧ実装にて片側配置できる。
ータ線数が増加し、情報処理装置の最外形が大きくな
る。このため、本例では、多層フレキシブル基板を使用
することで、従来の問題を解決した。また、ＸＧＡパネ
ルとして、１０インチ以上の画面サイズとなると、ドレ
イン線引き出し配線ＤＴＭのピッチは、約１００μｍ以
上と大きくなり、１個の長辺側にドレインドライバＩＣ
をＣＯＧ実装にて片側配置できる。
【０１２５】本例で採用した駆動用ＩＣは、前記図９に
おおよその外観を示したが、モジュール外形をできる限
り小さくするため、非常に細長い形状であり、例えば、
ゲート側の駆動用ＩＣでは、長辺寸法は、約１１〜１７
ｍｍ、短辺寸法は、約１．０〜１．５ｍｍ、ドレイン側
の駆動用ＩＣでは、長辺寸法は、約１１〜２０ｍｍ、短
辺寸法は、約１．０〜２．０ｍｍである。
おおよその外観を示したが、モジュール外形をできる限
り小さくするため、非常に細長い形状であり、例えば、
ゲート側の駆動用ＩＣでは、長辺寸法は、約１１〜１７
ｍｍ、短辺寸法は、約１．０〜１．５ｍｍ、ドレイン側
の駆動用ＩＣでは、長辺寸法は、約１１〜２０ｍｍ、短
辺寸法は、約１．０〜２．０ｍｍである。
【０１２６】また、本例では、有効表示部ＡＲと駆動用
ＩＣの出力側バンプＢＵＭＰ部との間のゲート出力配線
パターンＧＴＭは、駆動用ＩＣの長辺方向と短辺方向と
の３方向から延在している。一方、ドレイン出力配線パ
ターンＧＴＭは、駆動用ＩＣの長辺方向の１方向から延
在している。
ＩＣの出力側バンプＢＵＭＰ部との間のゲート出力配線
パターンＧＴＭは、駆動用ＩＣの長辺方向と短辺方向と
の３方向から延在している。一方、ドレイン出力配線パ
ターンＧＴＭは、駆動用ＩＣの長辺方向の１方向から延
在している。
【０１２７】例えば、本例では、ゲート側の駆動用ＩＣ
では、１０１出力のうち２１本を２短辺側から、残り、
約８０本を１長辺側から出力配線する。ドレイン側の駆
動用ＩＣでは、駆動用ＩＣを細長く設計し、長辺方向の
みの出力配線とし、２４０出力を１長辺側から出力配線
している。
では、１０１出力のうち２１本を２短辺側から、残り、
約８０本を１長辺側から出力配線する。ドレイン側の駆
動用ＩＣでは、駆動用ＩＣを細長く設計し、長辺方向の
みの出力配線とし、２４０出力を１長辺側から出力配線
している。
【０１２８】図１６は本例のＴＦＴ液晶表示モジュール
におけるゲートドライバ１０４とドレインドライバ１０
３に対する表示用データとクロック信号の流れの説明図
である。
におけるゲートドライバ１０４とドレインドライバ１０
３に対する表示用データとクロック信号の流れの説明図
である。
【０１２９】表示制御装置１０１は、本体コンピュータ
からの制御信号（クロック、表示タイミング信号、同期
信号）を受けて、ドレインドライバ１０３への制御信号
として、クロックＤ１（ＣＬ１）、シフトクロックＤ２
（ＣＬ２）および表示データを生成し、同時に、ゲート
ドライバ１０４への制御信号として、フレーム開始指示
信号ＦＬＭ、クロックＧ（ＣＬ３）および表示データを
生成する。
からの制御信号（クロック、表示タイミング信号、同期
信号）を受けて、ドレインドライバ１０３への制御信号
として、クロックＤ１（ＣＬ１）、シフトクロックＤ２
（ＣＬ２）および表示データを生成し、同時に、ゲート
ドライバ１０４への制御信号として、フレーム開始指示
信号ＦＬＭ、クロックＧ（ＣＬ３）および表示データを
生成する。
【０１３０】また、ドレインドライバ１０３の前段のキ
ャリー出力は、そのまま次段のドレインドライバ１０３
のキャリー入力に入力される。
ャリー出力は、そのまま次段のドレインドライバ１０３
のキャリー入力に入力される。
【０１３１】《液晶表示モジュールＭＤＬを実装した情
報機器》図１７は本発明による液晶時装置を用いた液晶
表示モジュールＭＤＬを実装したノートブック型のパソ
コンあるいはワープロの斜視図である。
報機器》図１７は本発明による液晶時装置を用いた液晶
表示モジュールＭＤＬを実装したノートブック型のパソ
コンあるいはワープロの斜視図である。
【０１３２】同図に示したように、駆動ＩＣの液晶パネ
ルＰＮＬ上へのＣＯＧ実装に前記図１〜図３、図５およ
び図８で説明した接続構造を使用し、かつ外周部のドレ
インおよびゲートドライバ用周辺回路としての多層フレ
キシブル基板に折り曲げ実装を採用することで、従来に
比べ大幅に外形サイズ縮小ができる。
ルＰＮＬ上へのＣＯＧ実装に前記図１〜図３、図５およ
び図８で説明した接続構造を使用し、かつ外周部のドレ
インおよびゲートドライバ用周辺回路としての多層フレ
キシブル基板に折り曲げ実装を採用することで、従来に
比べ大幅に外形サイズ縮小ができる。
【０１３３】本例では、片側実装されたドレインドライ
バ用周辺回路を情報機器のヒンジ上方の表示部の上側に
配置できるため、コンパクトな実装が可能となった。
バ用周辺回路を情報機器のヒンジ上方の表示部の上側に
配置できるため、コンパクトな実装が可能となった。
【０１３４】情報機器からの信号は、まず、同図の左側
のインターフェイス基板ＰＣＢのほぼ中央に位置するコ
ネクタから表示制御集積回路素子（ＴＣＯＮ）へ行き、
ここでデータ変換された表示データが、ドレインドライ
バ用周辺回路へ流れる。
のインターフェイス基板ＰＣＢのほぼ中央に位置するコ
ネクタから表示制御集積回路素子（ＴＣＯＮ）へ行き、
ここでデータ変換された表示データが、ドレインドライ
バ用周辺回路へ流れる。
【０１３５】このように、フリップチップ方式に多層フ
レキシブル基板を併用することで、情報機器の横幅の外
形の制約が解消でき、小型で低消費電力の情報機器を提
供できた。
レキシブル基板を併用することで、情報機器の横幅の外
形の制約が解消でき、小型で低消費電力の情報機器を提
供できた。
【０１３６】以上本発明を実施例に基づいて具体的に説
明したが、本発明は、上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。
明したが、本発明は、上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。
【０１３７】
【発明の効果】以上説明したように、本発明によれば、
駆動用ＩＣと透明絶縁基板上に形成された端子との接続
抵抗を小さくして信頼性を向上させると共に、高品質の
画像表示を可能としたフリップチップ方式の液晶表示素
子を有する液晶表示装置を提供することができる。
駆動用ＩＣと透明絶縁基板上に形成された端子との接続
抵抗を小さくして信頼性を向上させると共に、高品質の
画像表示を可能としたフリップチップ方式の液晶表示素
子を有する液晶表示装置を提供することができる。
【図１】本発明による液晶表示装置の第１実施例を構成
する液晶表示素子の要部断面模式図である。
する液晶表示素子の要部断面模式図である。
【図２】本発明による液晶表示装置の第２実施例を構成
する液晶表示素子の要部断面模式図である。
する液晶表示素子の要部断面模式図である。
【図３】本発明による液晶表示装置の第３実施例を構成
する液晶表示素子の要部断面模式図である。
する液晶表示素子の要部断面模式図である。
【図４】接続端子への金バンプの接触面積に対する接触
部分の抵抗変化の一例の説明図である。
部分の抵抗変化の一例の説明図である。
【図５】本発明による液晶表示装置の第４実施例を構成
する液晶表示素子の要部断面模式図である。
する液晶表示素子の要部断面模式図である。
【図６】本発明による液晶表示装置の第５実施例を構成
する液晶表示素子の要部断面模式図である。
する液晶表示素子の要部断面模式図である。
【図７】本発明による液晶表示装置の第６実施例を構成
する液晶表示素子の要部断面模式図である。
する液晶表示素子の要部断面模式図である。
【図８】本発明による液晶表示装置の第７実施例を構成
する液晶表示素子の要部断面模式図である。
する液晶表示素子の要部断面模式図である。
【図９】透明絶縁基板上に駆動用ＩＣを搭載した様子を
示す平面図である。
示す平面図である。
【図１０】図９のＡ−Ａ線で切断した断面図である。
【図１１】本発明による液晶表示素子における駆動ＩＣ
の実装状態を説明する要部斜視図である。
の実装状態を説明する要部斜視図である。
【図１２】本発明による液晶表示装置の一方のガラス基
板ＳＵＢ１側の製造方法の説明図である。
板ＳＵＢ１側の製造方法の説明図である。
【図１３】本発明による液晶表示装置の一方のガラス基
板ＳＵＢ１側の製造方法の説明図である。
板ＳＵＢ１側の製造方法の説明図である。
【図１４】本発明による液晶表示装置の一方のガラス基
板ＳＵＢ１側の製造方法の説明図である。
板ＳＵＢ１側の製造方法の説明図である。
【図１５】本発明による液晶表示装置の薄膜トランジス
タＴＦＴをスイッチング素子として用いたアクティブ・
マトリクス方式ＴＦＴ液晶表示モジュールのＴＦＴ液晶
表示素子とその外周部に配置された回路を示すブロック
図である。
タＴＦＴをスイッチング素子として用いたアクティブ・
マトリクス方式ＴＦＴ液晶表示モジュールのＴＦＴ液晶
表示素子とその外周部に配置された回路を示すブロック
図である。
【図１６】本発明による液晶表示装置を用いたＴＦＴ液
晶表示モジュールにおけるゲートドライバとドレインド
ライバに対する表示用データとクロック信号の流れの説
明図である。
晶表示モジュールにおけるゲートドライバとドレインド
ライバに対する表示用データとクロック信号の流れの説
明図である。
【図１７】本発明による液晶時装置を用いた液晶表示モ
ジュールＭＤＬを実装したノートブック型のパソコンあ
るいはワープロの斜視図である。
ジュールＭＤＬを実装したノートブック型のパソコンあ
るいはワープロの斜視図である。
【図１８】フリップチップ方式の液晶表示素子の概略構
造を説明する要部断面図である。
造を説明する要部断面図である。
【図１９】駆動ＩＣに備える金バンプの表面状態の説明
図である。
図である。
ＳＵＢ１ 透明絶縁基板としてのガラス基板 ＩＣ 駆動ＩＣ ＢＵＭＰ 金バンプ ＩＴＯ 液晶表示素子（ＬＣＤ）に形成した接続端子 ＡＣＦ 異方性導電膜 ＥＣＰＡ、ＥＣＰＢ 導電粒子 ＰＡＳ 保護膜 ＨＳＮ 駆動ＩＣの配線 ＡＵＣ 金膜。
Claims (7)
- 【請求項１】液晶層を介して重ね合わせた２枚の透明絶
縁基板の一方の前記基板面上に形成した接続端子に加熱
圧着接続で面実装するための金バンプを備えた駆動用Ｉ
Ｃを搭載したフリップチップ方式の液晶表示素子を有す
る液晶表示装置において、 前記金バンプと前記接続端子とが直接接触する部分と、
前記金バンプと前記接続端子の間で前記金バンプに少な
くとも一部が食い込んだ導電粒子を介して接触する部分
とで前記金バンプと前記接続端子を導電接続してなるこ
とを特徴とする液晶表示装置。 - 【請求項２】液晶層を介して重ね合わせた２枚の透明絶
縁基板の一方の前記基板面上に形成した接続端子に加熱
圧着接続で面実装するための金バンプを備えた駆動用Ｉ
Ｃを搭載したフリップチップ方式の液晶表示素子を有す
る液晶表示装置において、 前記金バンプと前記接続端子とが直接接触する部分と、
前記金バンプと前記接続端子の間で前記加熱圧着接続に
より前記金バンプに一部が食い込むと共に前記金バンプ
と前記接続端子の接触する面方向と略々平行な方向に偏
平状に変形してなる導電粒子を介して接触する部分とで
前記金バンプと前記接続端子を導電接続してなることを
特徴とする液晶表示装置。 - 【請求項３】液晶層を介して重ね合わせた２枚の透明絶
縁基板の一方の前記基板面上に形成した接続端子に加熱
圧着接続で面実装するための金バンプを備えた駆動用Ｉ
Ｃを搭載したフリップチップ方式の液晶表示素子を有す
る液晶表示装置において、 前記金バンプと前記接続端子とが直接接触する部分と、
前記金バンプと前記接続端子の間で前記金バンプに少な
くとも一部が食い込んだ導電粒子を介して接触する部分
および前記加熱圧着接続により前記金バンプに一部が食
い込むと共に前記金バンプと前記接続端子の接触する面
方向と略々平行な方向に偏平状に変形してなる導電粒子
を介して接触する部分とで前記金バンプと前記接続端子
を導電接続してなることを特徴とする液晶表示装置。 - 【請求項４】請求項１、２または３の何れかにおいて、
前記接続端子の表面がＩＴＯ透明導電膜、クロムＣｒ、
モリブデンＭｏ、タンタルＴａ、タングステンＷ、ある
いはその合金、またはアルミニウムＡｌあるいはその合
金の何れかからなることを特徴とする液晶表示装置。 - 【請求項５】液晶層を介して重ね合わせた２枚の透明絶
縁基板の一方の前記基板面上に形成した接続端子に加熱
圧着接続で面実装するための金バンプを備えた駆動用Ｉ
Ｃを搭載したフリップチップ方式の液晶表示素子を有す
る液晶表示装置において、 前記金バンプと表面に金膜を有した接続端子との間で前
記金バンプおよび金膜に少なくとも一部が食い込んだ導
電粒子を介して接触する部分で導電接続してなることを
特徴とする液晶表示装置。 - 【請求項６】請求項５において、前記金膜が転写バンプ
から形成されたことを特徴とする液晶表示装置。 - 【請求項７】請求項１、２または３の何れかにおいて、
前記接続端子の少なくとも前記金バンプと接触する面に
金膜を有し、この金膜と前記金バンプとが直接接触する
部分と、前記導電粒子を介して上記金膜と前記金バンプ
とが接触する部分とで前記金バンプと前記接続端子を導
電接続してなることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30739695A JP3340005B2 (ja) | 1995-11-27 | 1995-11-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30739695A JP3340005B2 (ja) | 1995-11-27 | 1995-11-27 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09146110A true JPH09146110A (ja) | 1997-06-06 |
| JP3340005B2 JP3340005B2 (ja) | 2002-10-28 |
Family
ID=17968553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30739695A Expired - Lifetime JP3340005B2 (ja) | 1995-11-27 | 1995-11-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340005B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
| KR100254871B1 (ko) * | 1997-07-09 | 2000-05-01 | 구본준 | Cog방식의 액정패널 및 범프배선이 형성된 반도체ic |
| US6677664B2 (en) | 2000-04-25 | 2004-01-13 | Fujitsu Hitachi Plasma Display Limited | Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis |
| KR100485965B1 (ko) * | 1998-04-06 | 2005-05-03 | 세이코 엡슨 가부시키가이샤 | Ｉｃ 칩, ｉｃ 구조체, 액정장치 및 전자기기 |
| JP2007248634A (ja) * | 2006-03-14 | 2007-09-27 | Sony Corp | 表示装置およびその製造方法、並びに電子機器 |
| JP2011053651A (ja) * | 2009-09-02 | 2011-03-17 | Samsung Mobile Display Co Ltd | 表示装置 |
| KR101032490B1 (ko) * | 2002-06-21 | 2011-05-04 | 아스라브 쏘시에떼 아노님 | 셀, 특히 액정셀과 전력 또는 제어회로 사이에 전기적 연결을 확립하기 위한 연결수단 |
| JP2014134658A (ja) * | 2013-01-10 | 2014-07-24 | Japan Display Inc | タッチパネル内蔵型液晶表示装置 |
-
1995
- 1995-11-27 JP JP30739695A patent/JP3340005B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100254871B1 (ko) * | 1997-07-09 | 2000-05-01 | 구본준 | Cog방식의 액정패널 및 범프배선이 형성된 반도체ic |
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
| KR100485965B1 (ko) * | 1998-04-06 | 2005-05-03 | 세이코 엡슨 가부시키가이샤 | Ｉｃ 칩, ｉｃ 구조체, 액정장치 및 전자기기 |
| US6677664B2 (en) | 2000-04-25 | 2004-01-13 | Fujitsu Hitachi Plasma Display Limited | Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis |
| KR101032490B1 (ko) * | 2002-06-21 | 2011-05-04 | 아스라브 쏘시에떼 아노님 | 셀, 특히 액정셀과 전력 또는 제어회로 사이에 전기적 연결을 확립하기 위한 연결수단 |
| JP2007248634A (ja) * | 2006-03-14 | 2007-09-27 | Sony Corp | 表示装置およびその製造方法、並びに電子機器 |
| US8274633B2 (en) | 2006-03-14 | 2012-09-25 | Sony Corporation | Display device comprising a protective fixing member disposed only about a periphery of a semiconductor chip wherein a top side and a bottom side are co-planar with a respective top side and a bottom side of the semiconductor chip |
| US8804089B2 (en) | 2006-03-14 | 2014-08-12 | Japan Display West Inc. | Method of manufacturing a display device comprising a step of simultaneously polishing a second substrate and a semiconductor chip to have the same thickness as each other |
| US8917372B2 (en) | 2006-03-14 | 2014-12-23 | Japan Display West Inc. | Method of manufacturing a display device comprising first and second polarizing plate and phase difference plate combinations and a step of simultaneously polishing a second substrate and a semiconductor chip to have the same thickness as each other |
| US9091893B2 (en) | 2006-03-14 | 2015-07-28 | Japan Display Inc. | Method of manufacturing a display device comprising a step of simultaneously polishing a second substrate and a semiconductor chip to have the same thickness as each other |
| JP2011053651A (ja) * | 2009-09-02 | 2011-03-17 | Samsung Mobile Display Co Ltd | 表示装置 |
| US8466470B2 (en) | 2009-09-02 | 2013-06-18 | Samsung Display Co., Ltd. | Display device |
| JP2014134658A (ja) * | 2013-01-10 | 2014-07-24 | Japan Display Inc | タッチパネル内蔵型液晶表示装置 |
| US9703134B2 (en) | 2013-01-10 | 2017-07-11 | Japan Dispaly Inc. | Liquid crystal display device equipped with built-in touch panel having a narrow flexible wiring substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3340005B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748179A (en) | LCD device having driving circuits with multilayer external terminals | |
| EP0845697B1 (en) | Active matrix type liquid crystal display device resistant to static electricity | |
| US7403256B2 (en) | Flat panel display and drive chip thereof | |
| US20050127936A1 (en) | Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel | |
| US20080055291A1 (en) | Chip film package and display panel assembly having the same | |
| EP0795772B1 (en) | Drive circuit connection structure and display apparatus including the connection structure | |
| EP1009028A2 (en) | Matrix type display apparatus, method of production thereof, and thermocompression bonding head | |
| US20080042137A1 (en) | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus | |
| JPH08262468A (ja) | 液晶表示装置 | |
| JPH0968715A (ja) | 液晶表示装置 | |
| JP3340005B2 (ja) | 液晶表示装置 | |
| EP1681718B1 (en) | Electronic component, electro-optical device, and electronic apparatus | |
| TWM268600U (en) | Structure of chip on glass and liquid crystal display device using the structure | |
| JP2006013421A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3406417B2 (ja) | フリップチップ方式の液晶表示素子及び液晶表示モジュール | |
| JP3344181B2 (ja) | 液晶表示装置 | |
| JP2004087940A (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3985634B2 (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3006985B2 (ja) | 表示用基板およびその実装構造 | |
| JP2877621B2 (ja) | 液晶表示装置 | |
| JPH09101533A (ja) | 液晶表示装置 | |
| KR20070007636A (ko) | Ｃｏｇ용 반도체 소자 및 상기 반도체 소자를 포함하는액정 표시 장치 | |
| JPH08313924A (ja) | フリップチップ方式の液晶表示素子 | |
| US6720205B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| JPH08286201A (ja) | フリップチップ方式の液晶表示素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |