KR20070007636A - Ｃｏｇ용 반도체 소자 및 상기 반도체 소자를 포함하는액정 표시 장치 - Google Patents

Ｃｏｇ용 반도체 소자 및 상기 반도체 소자를 포함하는액정 표시 장치 Download PDF

Info

Publication number
KR20070007636A
KR20070007636A KR1020050062387A KR20050062387A KR20070007636A KR 20070007636 A KR20070007636 A KR 20070007636A KR 1020050062387 A KR1020050062387 A KR 1020050062387A KR 20050062387 A KR20050062387 A KR 20050062387A KR 20070007636 A KR20070007636 A KR 20070007636A
Authority
KR
South Korea
Prior art keywords
semiconductor device
liquid crystal
bump
sub
pad
Prior art date
Application number
KR1020050062387A
Other languages
English (en)
Inventor
이은아
현종식
이진석
김윤희
임상언
정다혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050062387A priority Critical patent/KR20070007636A/ko
Publication of KR20070007636A publication Critical patent/KR20070007636A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

COG 공정의 본딩 신뢰성 향상을 위한 범프 구조를 포함하는 반도체 소자 및 상기 반도체 소자를 포함하는 액정 표시 장치가 제공된다. 반도체 소자는 반도체 기판, 반도체 기판 상에 형성되어 액정 표시 장치를 구동하고, 보호막으로부터 노출된 부분에 형성된 하나 이상의 칩 패드를 포함하는 구동 회로 및 칩 패드마다 형성된 다수의 서브 범프로 이루어지는 범프를 포함한다.
액정 표시 장치, 이방성 도전 필름(Anisotropic Conductive Film), COG(Chip On Glass), 범프(bump)

Description

ＣＯＧ용 반도체 소자 및 상기 반도체 소자를 포함하는 액정 표시 장치{Semiconductor device for chip on glass and liquid crystal display including the same}
도 1a 및 도 1b는 종래 액정 표시 장치에서 액정 패널의 패드와 구동 IC를 COG 방식으로 연결하는 것을 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 COG용 반도체 소자를 포함하는 액정 표시 장치의 사시도이다.
도 3은 본 발명의 실시예에 따른 COG용 반도체 소자를 포함하는 액정 표시 장치의 일부를 도시한 단면 사시도이다.
도 4는 본 발명의 실시예에 따른 COG용 반도체 소자의 저면도이다.
도 5a 및 도 5b는 도 4에 도시된 반도체 소자와 액정 패널의 결합 관계를 보여주기 위한 단면도이다.
도 6a 내지 도 6e는 도 4에 도시된 반도체 소자를 형성하는 공정을 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1: 액정 표시 장치 2: 박막 트랜지스터 표시판
3: 공통전극 표시판 4: 액정층
10, 90: 절연 기판 11: 하부 편광판
12: 상부 편광판 22: 게이트선
24: 기판 패드 30, 40: 구동 IC
50: 반도체 소자 31: 칩 패드
32: 보호막 33: 금속막
34: 포토레지스터 35: 범프
35a: 제 1 서브 범프 35b: 제 2 서브 범프
37: 반도체 기판 40: 제 2 구동 IC
52: 데이터선 82: 화소 전극
91: 컬러 필터 92: 블랙 매트릭스
93: 컬러필터층 94: 공통 전극
400: 이방성 도전 필름 410: 도전볼
P: 화소 T: 박막 트랜지스터
본 발명은 액정 표시 장치에 관한 것으로보다 상세하게는 COG 공정의 본딩(bonding) 신뢰성 향상을 위한 범프 구조를 포함하는 반도체 소자 및 상기 반도체 소자를 포함하는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 액정 패널 내부에 주입된 액정의 전기광학적 성질을 이용 하여 영상 정보를 표시하는 디스플레이 장치로서음극선관(Cathode Ray Tube: CRT)으로 이루어진 전자 제품에 비해 소비전력이 낮고 무게가 가벼우며부피가 작다는 장점을 갖는다. 때문에 액정 표시 장치는 휴대용 컴퓨터의 디스플레이 장치데스크 탑 컴퓨터의 모니터 및 고화질 영상 기기의 모니터 등과 같이 다양한 분야에 걸쳐 폭넓게 적용되고 있다.
액정표시장치는 일반적으로 액정 패널 어셈블리와 백라이트 어셈블리로 구분되는데, 액정 패널 어셈블리는 박막트랜지스터 표시판과 공통전극 표시판 사이에 이방성 유전율을 갖는 액정 물질이 주입되어 형성된 액정 패널과, 액정 패널에 형성된 게이트선 및 데이터선에 각각 구동 신호를 인가하는 구동 IC와, 구동 IC에 소정의 데이터 및 제어 신호를 전송하는 인쇄 회로 기판과, 구동 IC를 서로 연결하기 위한 연성 인쇄 회로 기판 등을 포함할 수 있다. 이러한 액정 패널 어셈블리는 램프 어셈블리 및 각종 광학시트들을 포함하는 백라이트 어셈블리와 결합되어 액정 표시 장치를 구성하게 된다.
박막 트랜지스터 표시판 상에는 제 1 구동 IC로부터 주사 전압을 인가받는 게이트 패드, 주사 전압을 전달하는 게이트선 및 게이트 전극을 포함하는 게이트 배선과, 제 2 구동 IC로부터 신호 전압을 인가받는 데이터 패드 및 소스 전극/드레인 전극을 통해 화소 전극으로 데이터 전압을 전달하는 데이터 배선이 형성된다. 게이트선과 데이터선 상에는 각 화소마다 화소 전극이 형성되고 각 화소에는 게이트선, 데이터선 및 화소 전극과 연결된 박막 트랜지스터가 형성된다.
이러한 박막 트랜지스터 표시판의 게이트 패드와 데이터 패드를 각각 제 1 구동 IC 및 제 2 구동 IC에 연결하기 위해서는 먼저, 제 1 구동 IC 및 제 2 구동 IC의 칩 패드에 각각 게이트 패드 및 데이터 패드와 연결될 수 있는 범프(bump)를 형성시켜야 한다.
범프가 형성된 제 1 구동 IC 및 제 2 구동 IC를 각각 게이트 패드 및 데이터 패드에 연결시킬 때에는, 액정 패널의 외부에 설치된 구동 IC를 금속선이 접착된 필름을 이용하여 IC의 전극과 절연 기판의 패드에 연결하는 TAB(Tape Automated Bonding) 방식 또는 절연 기판 위에 구동 IC를 직접 실장시키는 GOG(Chip On Glass) 방식이 이용될 수 있다.
여기서, COG 방식은 구동 IC의 범프와 이방성 도전 필름(Anisotropic Conductive Film: ACF)만을 사용하여 구동 IC를 절연 기판에 접착한다. 도 1a 및 도 1b는 COG 방식을 이용한 구동 IC 접착 방법을 도시한 단면도이다. 먼저 도 1a과 같이, 박막 트랜지스터 표시판(100)에 ACF 수지(400)를 탑재하고, 절연 기판(100)의 기판 패드(240)와 구동 IC(300)의 범프(330)를 정렬한다. 그리고 적정 온도와 압력을 가하면도 1b와 같이, ACF 수지(400)에 산포되어 있는 도전볼(410)이 범프(330)와 기판 패드(240)에 눌려 도전볼(410)을 감싸고 있는 절연막이 깨지면서 구동 IC(300)의 범프(330)와 기판 패드(240)가 전기적으로 단락(short)된다. 이 후, 범프(330)와의 접착 공정으로 인해 연질화된 ACF 수지(400)를 경화시키기 위해 구동 IC(300)에 열을 가하면, 구동 IC(300)의 칩 패드(미도시)와 기판 패드(240)가 안정적으로 접착된다.
도 1a 및 도 1b에 도시된 바와 같이, 종래 구동 IC(300)에는 칩 패드(310)마 다 하나의 범프(330)가 형성되어 있다.
그런데 종래와 같은 경우, 구동 IC(300)에 범프(330)를 형성하는 공정에서 공정 과정이 불합리하여 각 범프들의 높이가 균일하게 형성되지 않은 경우가 있다. 또한 외부적인 요인에 의해 시간이 경과함에 따라 도 1b의 A와 같이, 절연 기판(100)의 패드(240)와 구동 IC(300)의 범프(330) 사이가 전기적으로 오픈(open)될 가능성이 있는데, 이러한 불량은 액정 표시 장치의 수율을 감소시킨다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 COG 공정의 본딩 신뢰성 향상을 위한 범프 구조를 포함하는 반도체 소자를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 반도체 소자를 포함하는 액정 표시 장치를 제공하는데 있다.
그러나 본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 소자는 반도체 기판, 상기 반도체 기판 상에 형성되어 액정 표시 장치를 구동하고, 보호막으로부터 노출된 부분에 형성된 하나 이상의 칩 패드를 포함하는 구동 회로 및 상기 칩 패드마다 형성된 다수의 서브 범프로 이루어지는 범프를 포함한다. 포함한 다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 액정 표시 장치는 상기 반도체 소자, 상기 반도체 소자와 전기적으로 연결되어 상기 반도체 소자로부터 액정 표시 장치를 구동시키는 구동 신호를 인가받는 박막 트랜지스터 표시판, 상기 박막 트랜지스터 표시판과 일정 간격 이격되어 마주보는 공통전극 표시판 및 상기 박막 트랜지스터 표시판과 상기 공통전극 표시판 사이에 개재되어 일정한 방향으로 배향되어 있는 액정층을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 도 2 내지 도 6을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 사시도이고, 도 3은 도 2에 도시된 액정 표시 장치의 일부를 도시한 단면 사시도이다.
도 2 및 도 3을 참조하면, 액정 표시 장치(1)는 박막 트랜지스터 표시판(2), 박막 트랜지스터 표시판(2)과 일정 간격 이격되어 마주보는 공통전극 표시판(3), 박막 트랜지스터 표시판(2)과 공통전극 표시판(3) 사이에 개재되어 일정한 방향으로 배향되어 있는 액정층(4), 박막 트랜지스터 표시판(2)에 형성된 게이트선 및 데이터선에 각각 구동 신호를 인가하는 구동 IC(30, 40), 구동 IC(30, 40)에 소정의 데이터 및 제어 신호를 전송하는 인쇄 회로 기판(5) 및 구동 IC(30, 40)를 서로 연결하기 위한 연성 인쇄 회로 기판(6) 등을 포함할 수 있다.
박막 트랜지스터 표시판(2)은 절연 기판(10)의 일면에 다수 개의 게이트선(22)이 가로 방향으로 형성된다. 또한, 게이트선(22)에는 후술될 데이터 전극(미도시)과 박막 트랜지스터(T)를 구성하기 위한 게이트 전극(미도시)이 돌출 형성된다. 그리고 게이트선(22)의 일단에는 제 1 구동 IC(30)로부터 인가된 주사 전압을 게이트선(22)에 전달하는 게이트 패드(미도시)가 형성된다. 이러한 게이트선(22), 게이트 전극 및 게이트 패드를 게이트 배선이라고 한다.
또한 게이트선(22)과 동일한 층에는 유지 전극선(미도시)이 형성될 수 있는데, 이 유지 전극선의 일부는 후술할 데이터선의 드레인 전극과 중첩하여 유지 용량(storage capacitor)을 형성한다.
이러한 게이트 배선 및 유지 전극선은 단일층 구조로 형성되거나 이중층 이상의 구조로 형성될 수 있다. 게이트 배선 및 유지 전극선이 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 은 또는 은 합금이 사용될 수 있다. 한편 게이트 배선 및 유지 전극선이 이중층 구조로 형성되는 경우에는 이중층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다.
이러한 게이트 배선 및 유지 전극선 상부에는 질화 규소 등으로 이루어진 게이트 절연막(미도시)이 형성된다. 게이트 절연막 상부에는 게이트 전극에 대응하여 비정질 규소 등의 반도체로 이루어진 반도체 패턴이 형성되어 있으며, 반도체 패턴의 상부에는 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진 저항성 접촉 패턴이 각각 형성된다.
또한, 게이트 절연막 위에는 게이트선에 교차하여 형성된 데이터선(52), 데이터선(52)에 연장되어 하나의 저항성 접촉층에 접촉되어 있는 소스 전극(미도시) 및 소스 전극과 분리되어 다른 하나의 저항성 접촉층에 접촉되어 있는 드레인 전극(미도시)을 포함하는 데이터 전극(미도시)이 형성된다. 그리고 데이터선(52)의 일단에는 외부의 제 2 구동 IC(40)로부터 인가받은 신호 전압을 데이터선(52)에 전달하는 데이터 패드(미도시)가 형성된다.
이러한 데이터선(52), 데이터 전극 및 데이터 패드를 데이터 배선이라고 한다. 데이터 배선도 게이트 배선과 동일하게 단일층 구조로 형성되거나 이중층 이상의 구조로 형성될 수 있다.
여기서, 게이트 전극, 반도체 패턴, 소스 전극 및 드레인 전극은 박막 트랜지스터(T)를 구성하며, 이 박막 트랜지스터(T)는 스위칭 소자로 동작한다.
한편, 데이터 배선 상부에는 질화 규소 또는 산화 규소로 이루어진 보호막(미도시)이 형성되는데, 보호막에는 드레인 전극을 노출시키는 접촉 구멍(미도시), 게이트 패드를 노출시키는 접촉 구멍(미도시) 및 데이터 패드를 노출시키는 접촉 구멍(미도시)이 형성된다. 게이트 패드를 노출시키는 접촉 구멍과 데이터 패드를 노출시키는 접촉 구멍 상에는 각각 제 1 기판 패드(미도시) 및 제 2 기판 패드(미도시)가 형성된다. 제 1 기판 패드는 제 1 구동 IC(30)의 칩 패드와 전기적으로 연결되어 제 1 구동 IC(30)로부터 인가받은 주사 전압를 게이트 패드에 전달하는 역할을 하고, 제 2 기판 패드는 제 2 구동 IC(40)의 칩 패드와 전기적으로 연결되어 제 2 구동 IC(40)로부터 인가받은 신호 전압을 데이터 패드에 전달하는 역할을 한다.
또한, 보호막 상부에는 게이트선(22), 데이터선(52) 및 박막 트랜지스터(T)와 연결되는 화소 전극(82)이 각 화소 영역(P)마다 형성되며, 이 화소 전극(82)은 드레인 전극을 노출시키는 접촉 구멍을 통하여 드레인 전극과 전기적으로 연결된다. 이러한 화소 전극(82)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)과 같은 투명 도전물질로 형성될 수 있다.
한편, 공통전극 표시판(3)은 절연 기판(90)의 일면에 컬러필터층(93), 오버코트층(미도시) 및 공통 전극(94)이 차례로 형성되어 있다. 컬러필터층(93)은 특정한 파장대의 빛만을 통과시키는 컬러 필터(91) 및 컬러 필터(91)의 경계부에 위치하여 액정(4)의 배열이 제어되지 않는 영역의 빛을 차단하는 블랙 매트릭스(Black Matrix: BM)(92)로 구성된다. 오버코트층(미도시)은 컬러필터층(93)을 평탄화하고, 공통 전극(94)과의 접착력을 향상시키기 위해 형성된다.
이러한 박막 트랜지스터 표시판(2) 및 공통전극 표시판(3)을 포함하는 액정 패널 상에는 주사 전압을 게이트선(22)으로 인가하기 위한 제 1 구동 IC(30) 및 신호 전압을 데이터선(52)으로 인가하기 위한 제 2 구동 IC(40)가 COG(Chip On Glass) 공법에 의해 실장된다(이하, 제 1 구동 IC 및 제 2 구동 IC를 반도체 소자라고 함). 이 때, 본 발명의 실시예에 따른 반도체 소자(50)는 개량된 범프 구조를 갖는데 이에 대한 보다 상세한 설명은 도 4 및 도 5를 참조하여 후술하기로 한다.
그리고 박막 트랜지스터 표시판(2)과 공통전극 표시판(3)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 하부 편광판(11) 및 상부 편광판(12)이 위치한다. 그리고 하부 편광판(11)의 하부에는 별도의 광원인 백라이트(back light)(미도시)가 배치되어 액정 표시 장치(1)를 구성한다.
도 4는 본 발명의 실시예에 따른 범프 구조를 갖는 반도체 소자(50)의 저면도이고, 도 5a 및 도 5b는 도 4에 도시된 반도체 소자(3)와 액정 패널의 결합 관계를 보여주기 위한 단면도로서, 도 4에 도시된 반도체 소자(50)를 COG 방법을 이용하여 액정 패널에 실장하는 과정을 보여주는 단면도이다. 앞서 언급한 바와 같이 본 발명의 반도체 소자(50)는 주사 전압을 전달하는 제 1 구동 IC(30) 또는 신호 전압을 전달하는 제 2 구동 IC(40)가 될 수 있다.
도 4, 도 5a 및 도 5b를 참조하면, 본 발명의 실시예에 따른 반도체 소자(50)는 반도체 기판(37), 반도체 기판(37) 상에 형성되어 액정 표시 장치(1)를 구동하고, 보호막(32)으로부터 노출된 부분에 형성된 하나 이상의 칩 패드(31)를 포함하는 구동 회로(미도시) 및 각 칩 패드(31)마다 형성된 다수의 서브 범프(35a, 35b)로 이루어지는 범프(35)를 포함한다.
여기서, 칩 패드(31)는 금속성의 물질로 반도체 소자(50)의 내부에 형성되며, 도 4에 도시된 바와 같이 반도체 기판(37)의 네 변을 따라 배열된다. 이 때, 칩 패드(31)들의 배열은 다양하게 변형될 수 있다. 또한 칩 패드(31) 상부에는 다수의 서브 범프(35a, 35b)로 이루어지는 범프(35)가 형성된다. 범프(35)의 형성 과정은 도 6a 내지 도 6e를 참조하여 후술하기로 한다.
구동 회로(미도시)와 노출된 칩 패드(31)의 상부에는 절연 물질로 이루어진 보호막(32)이 형성된다. 보호막(32)은 구동 회로(미도시)를 보호하고, 칩 패드(31)와 다른 칩 패드 사이를 절연시키는 역할을 한다.
보호막(32)과 노출된 칩 패드(31)의 상부에는 금속막(33)이 형성되고, 이 금속막(33)의 상부에는 다수의 서브 범프(35a, 35b)를 포함하는 범프(35)가 형성된다.
범프(35)는 칩 패드(31) 상에 형성되어, 반도체 소자(50)의 칩 패드(31)와 액정 패널 상의 게이트선(22) 또는 데이터선(52)에서 연장되어 형성된 기판 패드(24)를 전기적으로 연결하는 역할을 한다. 범프(35)는 다수의 서브 범프로 구성될 수 있는데, 이하, 본 발명의 실시예에서는 범프(35)가 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)로 이루어진 경우를 실시예로하여 설명하기로 한다.
범프(35)가 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)로 이루어진 경우, 각 서브 범프(35a, 35b)의 면적은 900㎛2 이내인 것이 바람직하다. 또한 각 서브 범프(35a, 35b)의 높이는 15㎛ ~ 18㎛의 범위를 갖는 것이 바람직하다. 범프(35)로 사용될 수 있는 물질로는 금(Au), 구리(Cu), 니켈 등을 예로 들 수 있으나 이에 한정되지는 않는다.
이와 같이, 하나의 칩 패드(31) 상에 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)를 포함하는 범프(35)를 형성하면, 범프(35)를 형성하는 공정에서 제 2 서브 범프(35b)의 높이가 낮게 형성되어, 반도체 소자(50)를 액정 패널에 실장하였을 때 절연 기판(10)의 기판 패드(24)와 반도체 소자(50)의 제 2 서브 범프(35b) 사이가 오픈되더라도 기판 패드(24)는 제 1 서브 범프(35a)를 통해 반도체 소자(50)의 칩 패드(31)와 전기적으로 연결될 수 있다. 즉, 본 발명은 종래와 같이 비분할된 구조의 범프(330)를 갖는 반도체 소자(50)를 액정 패널에 실장하는 경우에 비해, 절연 기판(10)의 기판 패드(24)와 범프(35) 간의 오픈으로 인한 액정 표시 장치의 불량을 감소시킬 수 있다.
이러한 범프(35)가 형성된 반도체 소자(50)를 액정 패널에 실장할 때에는 먼저, 도 5a와 같이, 절연 기판(10)에 ACF 수지(400)를 탑재하고, 절연 기판(10)의 기판 패드(24)와 반도체 소자(50)의 범프(35)를 정렬한다. 그리고 적정 온도와 압력을 가하면, 도 5b와 같이, ACF 수지(400)에 산포되어 있는 도전볼(410)이 범프(35)와 기판 패드(24)에 눌려 도전볼(410)을 감싸고 있는 절연막이 깨지면서 반도체 소자(50)의 범프(35)와 절연 기판(10) 상의 기판 패드(24)가 전기적으로 단락(short)된다. 도전볼(410)은 보통 3㎛ 또는 4㎛의 직경을 갖는데, 반도체 소자(50)의 범프(35)와 기판 패드(24)를 전기적으로 단락시키기 위해서는 도전볼(410)의 직경이 2㎛ 이상 압착되는 것이 바람직하다. 이 후, 범프(35)와의 접착 공정으로 인해 연질화된 ACF 수지(400)를 경화시키기 위해 반도체 소자(50)에 열을 가하면, 반도체 소자(50)의 범프(35)와 절연 기판(10)의 기판 패드(24)가 안정적으로 접착된 다.
이 때, 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)는 절연기판(10)의 기판 패드(24)와 접촉시 병렬 저항을 형성하므로 절연기판(10)의 기판 패드(24)와 칩 패드(31) 간의 접촉 저항을 감소시킨다. 즉, 기판 패드(24)와 전극(31) 간의 전기적인 접속을 보다 양호하게 할 수 있다.
도 6a 내지 도 6e는 본 발명의 실시예에 따른 COG용 반도체 소자를 형성하는 공정을 도 4의 B-B'에 대한 단면도로 도시한 것이다.
먼저, 반도체 기판(37)의 표면에 보호막(32)을 도포하고, 칩 패드(31) 부분의 보호막(32)을 제거하여 도 6a와 같이, 칩 패드(31)의 일부를 노출시킨다. 그리고 도 6b와 같이, 노출된 칩 패드(31)와 보호막(32)의 상부에 금속막(32)을 증착한다. 여기서, 금속막(32)의 재질로는 예를 들어, 티타늄(Ti)과 텅스텐(W)의 합금을 사용할 수 있다. 또한, 티타늄(Ti)과 텅스텐(W)의 합금을 금속막(32)으로 사용하는 경우, 금속막(32) 상부에는 범프(35a, 35b)로 사용하기 위한 금속층 예를 들면, 금(Au)이 쉽게 도금될 수 있도록 금(Au)이 얇게 증착될 수도 있다.
그 다음, 금속막(32)의 상부에 절연성 물질인 포토레지스트(33)를 도포하고, 도 6c와 같이, 칩 패드(31) 부분의 포토레지스트(33)를 제거하여 칩 패드(31)을 노출시키는 홀을 형성한다. 이 때, 각 칩 패드(31)마다 적어도 둘 이상의 홀이 형성될 수 있다. 이하, 본 발명에서는 하나의 칩 패드(31)에 두 개의 홀이 형성된 경우를 예로하여 설명한다.
이렇게 칩 패드(31) 부분의 금속막(32)을 노출시킨 후, 반도체 소자(50)를 금(Au)으로 전기 도금한다. 여기서, 포토레지스트(33)는 절연성 물질이므로 금(Au)이 전착되지 않고, 칩 패드(31)에 접촉되어 있는 금속막(32) 위에만 금(Au)이 전착되면서 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)를 포함하는 범프(35a, 35b)가 형성된다. 이 때, 범프(35a, 35b)의 높이는 15㎛ ~ 18㎛ 의 높이로 형성하는 것이 바람직하다.
또한 전기 도금시에는 도 6d와 같이, 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)의 높이가 포토레지스트(33)의 높이보다 높게 형성되게 할 수 있다. Wp 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)의 높이를 포토레지스트(33)의 높이보다 높게 형성하면, 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)가 포토레지스트(33)의 경계면 위로 넘치게 되는데, 범프(35)를 이와 같이 형성하면, 절연 기판(10)에 형성된 기판 패드(24)와의 접촉성을 향상시킬 수 있다. 범프(35)로 사용될 수 있는 금속 물질로는 금(Au) 이외에도 구리(Cu), 니켈 등을 예로 들 수 있다.
마지막으로 포토레지스트(33) 및 포트레지스트(33) 하부의 금속막(33)을 제거하여 도 6e와 같이, 반도체 소자(50)의 칩 패드(31) 상에 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)를 포함하는 범프(35a, 35b)를 완성한다. 이 때, 제 1 서브 범프(35a) 및 제 2 서브 범프(35b)의 각 면적은 900㎛2 이내인 것이 바람직하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 이루어진 본 발명의 실시예에 의하면 COG용 반도체 소자의 칩 패드마다 형성되는 범프의 구조를 개량하므로써, 반도체 소자의 칩 패드와 액정 패널의 보조 패드 사이가 전기적으로 오픈될 가능성을 감소시켜 액정 표시 장치의 수율을 증가시킬 수 있으며, 다수의 서브 범프와 보조 패드 간의 병렬 접속을 통하여 반도체 소자의 칩 패드와 보조 패드 사이의 접속저항을 감소시켜 반도체 소자의 칩 패드와 보조 패드 간의 전기적인 접속을 보다 양호하게 할 수 있다.

Claims (6)

  1. 반도체 기판;
    상기 반도체 기판 상에 형성되어 액정 표시 장치를 구동하고, 보호막으로부터 노출된 부분에 형성된 하나 이상의 칩 패드를 포함하는 구동 회로; 및
    상기 각 칩 패드마다 형성된 다수의 서브 범프로 이루어지는 범프를 포함하는 COG용 반도체 소자.
  2. 제 1 항에 있어서,
    상기 각 칩 패드마다 형성된 다수의 서브 범프는 액정 표시 장치의 게이트선 또는 데이터선과 전기적으로 병렬 연결되는 COG용 반도체 소자.
  3. 제 1 항에 있어서,
    상기 범프는 금(Au), 구리(Cu) 및 니켈 중에서 적어도 하나의 물질로 이루어진 COG용 반도체 소자.
  4. 제 1 항에 있어서,
    상기 서브 범프는 두 개이고, 상기 각 서브 범프의 높이는 15㎛ 이상인 COG용 반도체 소자.
  5. 제 1 항에 있어서,
    하나의 상기 칩 패드에 형성된 상기 다수의 서브 범프의 총면적은 1800 ㎛2 이내인 COG용 반도체 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항의 상기 반도체 소자;
    상기 반도체 소자와 전기적으로 연결되어 상기 반도체 소자로부터 액정 표시 장치를 구동시키는 구동 신호를 인가받는 박막 트랜지스터 표시판;
    상기 박막 트랜지스터 표시판과 일정 간격 이격되어 마주보는 공통전극 표시판; 및
    상기 박막 트랜지스터 표시판과 상기 공통전극 표시판 사이에 개재되어 일정한 방향으로 배향되어 있는 액정층을 포함하는 액정 표시 장치.
KR1020050062387A 2005-07-11 2005-07-11 Ｃｏｇ용 반도체 소자 및 상기 반도체 소자를 포함하는액정 표시 장치 KR20070007636A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050062387A KR20070007636A (ko) 2005-07-11 2005-07-11 Ｃｏｇ용 반도체 소자 및 상기 반도체 소자를 포함하는액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050062387A KR20070007636A (ko) 2005-07-11 2005-07-11 Ｃｏｇ용 반도체 소자 및 상기 반도체 소자를 포함하는액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20070007636A true KR20070007636A (ko) 2007-01-16

Family

ID=38010188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062387A KR20070007636A (ko) 2005-07-11 2005-07-11 Ｃｏｇ용 반도체 소자 및 상기 반도체 소자를 포함하는액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20070007636A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940632B1 (ko) * 2007-12-04 2010-02-05 주식회사 동부하이텍 액정표시장치의 구동장치 및 그 제조방법
US8823183B2 (en) 2010-10-19 2014-09-02 SK Hynix Inc. Bump for semiconductor package, semiconductor package having bump, and stacked semiconductor package
US10304776B2 (en) 2016-01-11 2019-05-28 Samsung Display Co., Ltd. Flexible display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940632B1 (ko) * 2007-12-04 2010-02-05 주식회사 동부하이텍 액정표시장치의 구동장치 및 그 제조방법
US8823183B2 (en) 2010-10-19 2014-09-02 SK Hynix Inc. Bump for semiconductor package, semiconductor package having bump, and stacked semiconductor package
US10304776B2 (en) 2016-01-11 2019-05-28 Samsung Display Co., Ltd. Flexible display device
US10748853B2 (en) 2016-01-11 2020-08-18 Samsung Display Co., Ltd. Flexible display device

Similar Documents

Publication Publication Date Title
US7403256B2 (en) Flat panel display and drive chip thereof
US6771348B2 (en) Displaying substrate and liquid crystal display device having the same
KR100232678B1 (ko) 돌기가 형성된 범프 및 그 제조방법
KR102300254B1 (ko) 표시 장치
US8362483B2 (en) Thin film transistor substrate and flat panel display comprising the same
US8027009B2 (en) Liquid crystal display device and method of manufacturing the same
KR100232680B1 (ko) Acf 구조
EP3037875B1 (en) Array substrate for display device and display device
WO2020103292A1 (zh) 液晶显示装置
US8111367B2 (en) Display device
US20220244603A1 (en) Lcos structure and method of forming same
US8400438B2 (en) Driving apparatus, display apparatus having the driving apparatus with non-conductive adhesive film and method of manufacturing the display apparatus
KR20070007636A (ko) Ｃｏｇ용 반도체 소자 및 상기 반도체 소자를 포함하는액정 표시 장치
US8174110B2 (en) Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
US7206056B2 (en) Display device having a terminal that has a transparent film on top of a high resistance conductive film
US20030137629A1 (en) Display device
KR20040087452A (ko) 액정표시 모듈
JP3340005B2 (ja) 液晶表示装置
KR100839149B1 (ko) 액정표시장치 및 그 제조방법
KR20080053593A (ko) 표시 패널 및 그 제조 방법
JP2011233624A (ja) 半導体素子及び該半導体素子を備える電子機器
KR101147260B1 (ko) 액정표시장치와 그 제조방법
KR101093511B1 (ko) 플렉서블 프린티드 회로와 그 제조방법
KR101010394B1 (ko) 액정표시장치 및 그 제조 방법
KR100469346B1 (ko) 액정 디스플레이 패널 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid