JPH09139667A - プログラマブルロジック回路の自己点検回路 - Google Patents
プログラマブルロジック回路の自己点検回路Info
- Publication number
- JPH09139667A JPH09139667A JP7295378A JP29537895A JPH09139667A JP H09139667 A JPH09139667 A JP H09139667A JP 7295378 A JP7295378 A JP 7295378A JP 29537895 A JP29537895 A JP 29537895A JP H09139667 A JPH09139667 A JP H09139667A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- programmable logic
- integrated circuit
- scan path
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 論理情報を書き込む直前の自己点検及び装置
実装後の点検を実行できるようにし、プログラマブルロ
ジック集積回路の故障分離を容易にする。 【解決手段】 集積回路１とこの中にフリップフロップ
（Ｆ／Ｆ）群をシリーズに形成する論理情報を有するチ
ェック用論理情報供給器３と、実際に運用で使用する論
理回路を形成する情報を有する論理情報供給器２と、両
論理情報を切り換えるセレクタ６と集積回路１に論理情
報を書き込む初期化制御を行う初期化制御回路４と、Ｆ
／Ｆ群をシリーズに接続したスキャンパスに試験用デー
タを入力するスキャンパス入力データ発生回路９と、Ｆ
／Ｆ群を動作させるスキャンパス用クロック発生回路７
と、スキャンパス入力データがスキャンパスによりシフ
トアウトされるに必要なクロックを計数するカウンタ回
路５と、シフトアウトデータとスキャンパス入力データ
とを比較する比較回路８とから構成される。
実装後の点検を実行できるようにし、プログラマブルロ
ジック集積回路の故障分離を容易にする。 【解決手段】 集積回路１とこの中にフリップフロップ
（Ｆ／Ｆ）群をシリーズに形成する論理情報を有するチ
ェック用論理情報供給器３と、実際に運用で使用する論
理回路を形成する情報を有する論理情報供給器２と、両
論理情報を切り換えるセレクタ６と集積回路１に論理情
報を書き込む初期化制御を行う初期化制御回路４と、Ｆ
／Ｆ群をシリーズに接続したスキャンパスに試験用デー
タを入力するスキャンパス入力データ発生回路９と、Ｆ
／Ｆ群を動作させるスキャンパス用クロック発生回路７
と、スキャンパス入力データがスキャンパスによりシフ
トアウトされるに必要なクロックを計数するカウンタ回
路５と、シフトアウトデータとスキャンパス入力データ
とを比較する比較回路８とから構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ゲートアレイの一
種であるプログラマブルロジック集積回路に関し、特に
プログラマブルロジック集積回路の診断に関するもので
ある。
種であるプログラマブルロジック集積回路に関し、特に
プログラマブルロジック集積回路の診断に関するもので
ある。
【０００２】
【従来の技術】従来、プログラマブルロジック集積回路
の診断には、例えば特開昭６２−２７２６２２号公報に
開示されるような点検方式がある。
の診断には、例えば特開昭６２−２７２６２２号公報に
開示されるような点検方式がある。
【０００３】図２は、この診断方式のブロック図を示す
ものである。
ものである。
【０００４】図２において、入力ピンＩ0 〜Ｉn は入力
回路１０に接続され、その出力はヒューズマトリクス１
１及び固定論理回路１２で構成されるユーザー用回路Ｕ
と、テスト用ヒューズマトリクス１６及びテスト用固定
論理回路１７で構成されるテスト用回路Ｔに接続され
る。入力回路１０は、ユーザー用回路Ｕとテスト用回路
Ｔとを切り換える切換回路１５を経由して書込制御回路
１４に接続される。
回路１０に接続され、その出力はヒューズマトリクス１
１及び固定論理回路１２で構成されるユーザー用回路Ｕ
と、テスト用ヒューズマトリクス１６及びテスト用固定
論理回路１７で構成されるテスト用回路Ｔに接続され
る。入力回路１０は、ユーザー用回路Ｕとテスト用回路
Ｔとを切り換える切換回路１５を経由して書込制御回路
１４に接続される。
【０００５】テスト用回路Ｔ及びユーザー用回路Ｕは、
切換回路１５と書込制御回路１４に接続され制御され
る。また、テスト用回路Ｔ及びユーザー用回路Ｕで形成
された論理回路の出力は、出力回路１３を経由して出力
ピンＯ0 〜Ｏn に出力され出力回路１３は書込制御回路
１４に接続される。
切換回路１５と書込制御回路１４に接続され制御され
る。また、テスト用回路Ｔ及びユーザー用回路Ｕで形成
された論理回路の出力は、出力回路１３を経由して出力
ピンＯ0 〜Ｏn に出力され出力回路１３は書込制御回路
１４に接続される。
【０００６】次に動作を説明する。まず、入力ピンのう
ち予め定められた入力ピンに通常の論理レベルの入力電
圧より高い電圧を供給することにより、切換回路１５が
動作し、テスト用回路Ｔが選択される。そして、テスト
用回路Ｔのテスト用ヒューズマトリクス１６に対し、期
待する論理式より展開したヒューズ書込情報を出力ピン
Ｏ0 〜Ｏn 、入力ピンＩ0 〜Ｉn より入力し、書込制御
回路１４を経由して書き込む。
ち予め定められた入力ピンに通常の論理レベルの入力電
圧より高い電圧を供給することにより、切換回路１５が
動作し、テスト用回路Ｔが選択される。そして、テスト
用回路Ｔのテスト用ヒューズマトリクス１６に対し、期
待する論理式より展開したヒューズ書込情報を出力ピン
Ｏ0 〜Ｏn 、入力ピンＩ0 〜Ｉn より入力し、書込制御
回路１４を経由して書き込む。
【０００７】次に、テスト用ヒューズマトリクス１６に
書き込まれた情報と、テスト用固定論理回路１７とが組
み合わされ形成された論理回路の試験を行う。前述と同
様にしてテスト用回路Ｔを選択し、テスト用固定論理回
路１７を検証する入力条件を入力ピンＩ0 〜Ｉn に印加
すれば、論理結果の出力が出力回路１３を経由して出力
ピンＯ0 〜Ｏn に現れる。
書き込まれた情報と、テスト用固定論理回路１７とが組
み合わされ形成された論理回路の試験を行う。前述と同
様にしてテスト用回路Ｔを選択し、テスト用固定論理回
路１７を検証する入力条件を入力ピンＩ0 〜Ｉn に印加
すれば、論理結果の出力が出力回路１３を経由して出力
ピンＯ0 〜Ｏn に現れる。
【０００８】次に、出力ピンに出力された結果を期待値
と比較することにより、プログラマブルロジック集積回
路のプロセス変動によるヒューズマトリクス及び固定論
理回路等の異常をユーザー用回路Ｕを使用せずに確認で
きる。
と比較することにより、プログラマブルロジック集積回
路のプロセス変動によるヒューズマトリクス及び固定論
理回路等の異常をユーザー用回路Ｕを使用せずに確認で
きる。
【０００９】ユーザー用回路Ｕを選択し使用する場合に
は、テスト用回路Ｔを選択する場合と異なり、入力ピン
には通常の論理レベルの電圧を印加する。その後、前述
のテスト用回路Ｔに対する制御方法と同様に所望の論理
回路情報を書き込み後、形成された論理回路の概要を確
認し、良品を装置に使用する。
は、テスト用回路Ｔを選択する場合と異なり、入力ピン
には通常の論理レベルの電圧を印加する。その後、前述
のテスト用回路Ｔに対する制御方法と同様に所望の論理
回路情報を書き込み後、形成された論理回路の概要を確
認し、良品を装置に使用する。
【００１０】このように、従来の集積回路の点検方式
は、ユーザーが使用する論理回路領域と異なる領域に前
記論理回路と同様な縮小したテスト用の論理回路を予め
組み込んで、両者を切り換えて使用できるように構成
し、ユーザーが使用する論理回路領域への書き込み前に
テスト専用領域で回路特性等を検査及び評価するもので
あった。
は、ユーザーが使用する論理回路領域と異なる領域に前
記論理回路と同様な縮小したテスト用の論理回路を予め
組み込んで、両者を切り換えて使用できるように構成
し、ユーザーが使用する論理回路領域への書き込み前に
テスト専用領域で回路特性等を検査及び評価するもので
あった。
【００１１】
【発明が解決しようとする課題】第１の問題点は、従来
の診断方法ではユーザーが実際に論理回路を形成する領
域の診断が行われないことである。
の診断方法ではユーザーが実際に論理回路を形成する領
域の診断が行われないことである。
【００１２】その理由は、従来の診断方法ではテスト用
回路領域とユーザー用回路領域をわけて設定しており、
ユーザー書き込み前の診断はテスト用回路領域のみで実
施されるためである。
回路領域とユーザー用回路領域をわけて設定しており、
ユーザー書き込み前の診断はテスト用回路領域のみで実
施されるためである。
【００１３】第２の問題点は、装置への実装後に発生す
るプログラマブルロジック集積回路の異常の発見が困難
なことである。
るプログラマブルロジック集積回路の異常の発見が困難
なことである。
【００１４】その理由は、装置実装後は前述の従来の診
断方法のようにプログラマブルロジック集積回路内部の
切換回路を駆動させるための高電圧回路を設けたり、専
用に規定された複雑な期待値を比較する回路を組み込む
ことは回路規模が大きくなり実用的でないためである。
断方法のようにプログラマブルロジック集積回路内部の
切換回路を駆動させるための高電圧回路を設けたり、専
用に規定された複雑な期待値を比較する回路を組み込む
ことは回路規模が大きくなり実用的でないためである。
【００１５】
【課題を解決するための手段】本発明のプログラマブル
ロジック集積回路の自己点検回路は、プログラマブルロ
ジック集積回路と、前記プログラマブルロジック集積回
路内にフリップフロップ群をシリーズに結合しスキャン
パスを形成する論理情報を有するチェック用論理情報供
給器及び運用論理回路を形成する論理情報を有する運用
論理情報供給器と、前記チェック用論理情報供給器及び
運用論理情報供給器の出力を切り換えるセレクタと、前
記セレクタを切り換え前記プログラマブルロジック集積
回路に論理情報の書込みを制御する制御回路（初期化制
御回路）と、前記プログラマブルロジック集積回路に形
成された前記スキャンパスに試験用データを供給するス
キャンパス入力データ発生回路と、前記フリップフロッ
プ群を動作させるスキャンパス用クロック発生回路と、
前記スキャンパス入力データと前記スキャンパスのシフ
トアウトデータ又はプログラマブルロジック集積回路の
出力とを比較・解析し診断結果を出力する判定回路（比
較回路等）とを備えることを特徴とする。
ロジック集積回路の自己点検回路は、プログラマブルロ
ジック集積回路と、前記プログラマブルロジック集積回
路内にフリップフロップ群をシリーズに結合しスキャン
パスを形成する論理情報を有するチェック用論理情報供
給器及び運用論理回路を形成する論理情報を有する運用
論理情報供給器と、前記チェック用論理情報供給器及び
運用論理情報供給器の出力を切り換えるセレクタと、前
記セレクタを切り換え前記プログラマブルロジック集積
回路に論理情報の書込みを制御する制御回路（初期化制
御回路）と、前記プログラマブルロジック集積回路に形
成された前記スキャンパスに試験用データを供給するス
キャンパス入力データ発生回路と、前記フリップフロッ
プ群を動作させるスキャンパス用クロック発生回路と、
前記スキャンパス入力データと前記スキャンパスのシフ
トアウトデータ又はプログラマブルロジック集積回路の
出力とを比較・解析し診断結果を出力する判定回路（比
較回路等）とを備えることを特徴とする。
【００１６】また、前記制御回路は、外部初期化信号を
検出して前記チェック用論理情報供給器の出力を前記プ
ログラマブルロジック集積回路に供給し、前記診断結果
の正常状態を検出して運用論理情報供給器の出力を前記
プログラマブルロジック集積回路に供給するように前記
セレクタを切り換えるように構成することができる。
検出して前記チェック用論理情報供給器の出力を前記プ
ログラマブルロジック集積回路に供給し、前記診断結果
の正常状態を検出して運用論理情報供給器の出力を前記
プログラマブルロジック集積回路に供給するように前記
セレクタを切り換えるように構成することができる。
【００１７】更に、前記フリップフロップ群は前記運用
論理回路を形成する全ての領域の試験を網羅できるよう
に構成することができる。
論理回路を形成する全ての領域の試験を網羅できるよう
に構成することができる。
【００１８】通常運用時の論理回路情報に変えて、通常
論理回路展開領域を網羅するチェック用論理情報をプロ
グラマブルロジック集積回路に展開しチェック用論理回
路を形成してスキャンパス動作させ、その出力を予め規
定された出力信号と比較することによりプログラマブル
ロジック集積回路への情報書込状態及び動作状態を装置
に実装したままの状態で単体で行うことができる。
論理回路展開領域を網羅するチェック用論理情報をプロ
グラマブルロジック集積回路に展開しチェック用論理回
路を形成してスキャンパス動作させ、その出力を予め規
定された出力信号と比較することによりプログラマブル
ロジック集積回路への情報書込状態及び動作状態を装置
に実装したままの状態で単体で行うことができる。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して詳細に説明する。図１に示すとお
り、本自己点検回路は、プログラマブルロジック集積回
路１とこの中にフリップフロップ（Ｆ／Ｆ）群をシリー
ズに形成する論理情報を有するチェック用論理情報供給
器３と、実際に運用で使用する論理情報を供給する論理
情報供給器２と、チェック用論理情報と運用論理情報を
切り換えるセレクタ６と外部からプログラマブルロジッ
ク集積回路に論理情報を書き込むための初期化信号を検
出して初期化制御を行う初期化制御回路４と、プログラ
マブルロジック集積回路に形成されたＦ／Ｆ群をシリー
ズに接続したスキャンパスに試験用データとして入力す
るスキャンパス入力データ発生回路９と、スキャンパス
上のＦ／Ｆ群を動作させるスキャンパス用クロック発生
回路７と、スキャンパス入力データがスキャンパスによ
りシフトアウトされるに必要なクロックを計数するカウ
ンタ回路５と、シフトアウトデータとスキャンパス入力
データとを比較し結果を出力する比較回路８とから構成
される。
て、図面を参照して詳細に説明する。図１に示すとお
り、本自己点検回路は、プログラマブルロジック集積回
路１とこの中にフリップフロップ（Ｆ／Ｆ）群をシリー
ズに形成する論理情報を有するチェック用論理情報供給
器３と、実際に運用で使用する論理情報を供給する論理
情報供給器２と、チェック用論理情報と運用論理情報を
切り換えるセレクタ６と外部からプログラマブルロジッ
ク集積回路に論理情報を書き込むための初期化信号を検
出して初期化制御を行う初期化制御回路４と、プログラ
マブルロジック集積回路に形成されたＦ／Ｆ群をシリー
ズに接続したスキャンパスに試験用データとして入力す
るスキャンパス入力データ発生回路９と、スキャンパス
上のＦ／Ｆ群を動作させるスキャンパス用クロック発生
回路７と、スキャンパス入力データがスキャンパスによ
りシフトアウトされるに必要なクロックを計数するカウ
ンタ回路５と、シフトアウトデータとスキャンパス入力
データとを比較し結果を出力する比較回路８とから構成
される。
【００２０】次に、本発明の実施の形態について、図１
を参照して詳細に説明する。
を参照して詳細に説明する。
【００２１】装置電源の投入又は外部からの指示により
発生した初期化信号が初期化制御回路４に入力される
と、初期化制御回路４は予めプログラマブルロジック集
積回路１の全構成又は運用しようとしている領域をプロ
グラムするように設定されたチェック用論理情報を読み
出すための選択信号をチェック用論理情報供給器３へ供
給し、更にセレクタ６へ切換信号を供給する。チェック
用論理情報供給器３は、チェック用論理情報をプログラ
マブルロジック集積回路１に入力し、Ｆ／Ｆ群と回路接
続及びゲート群を組み合わせたスキャンパスをプログラ
マブルロジック集積回路１に構成する。次に、スキャン
パス入力データ発生回路９からスキャンパス用クロック
発生回路７のクロックに応じてスキャンパスデータを発
生させプログラマブルロジック集積回路１に入力する。
入力されたスキャンパスデータは、先のクロックにより
プログラマブルロジック集積回路１内に形成されたスキ
ャンパス回路を順次シフトして出力され、比較回路８に
入力される。また一方、カウンタ回路５は、スキャンパ
スの動作開始後クロックの計数を開始し、スキャンパス
入力データがシフトアウトされる予め設定した時間をカ
ウントし、結果を比較回路８へ供給する。比較回路８
は、この信号を受けスキャンパス入力データ発生回路９
からスキャンパスデータとプログラマブルロジック集積
回路１からシフトアウトされたデータを比較し診断を行
い、結果を出力する。
発生した初期化信号が初期化制御回路４に入力される
と、初期化制御回路４は予めプログラマブルロジック集
積回路１の全構成又は運用しようとしている領域をプロ
グラムするように設定されたチェック用論理情報を読み
出すための選択信号をチェック用論理情報供給器３へ供
給し、更にセレクタ６へ切換信号を供給する。チェック
用論理情報供給器３は、チェック用論理情報をプログラ
マブルロジック集積回路１に入力し、Ｆ／Ｆ群と回路接
続及びゲート群を組み合わせたスキャンパスをプログラ
マブルロジック集積回路１に構成する。次に、スキャン
パス入力データ発生回路９からスキャンパス用クロック
発生回路７のクロックに応じてスキャンパスデータを発
生させプログラマブルロジック集積回路１に入力する。
入力されたスキャンパスデータは、先のクロックにより
プログラマブルロジック集積回路１内に形成されたスキ
ャンパス回路を順次シフトして出力され、比較回路８に
入力される。また一方、カウンタ回路５は、スキャンパ
スの動作開始後クロックの計数を開始し、スキャンパス
入力データがシフトアウトされる予め設定した時間をカ
ウントし、結果を比較回路８へ供給する。比較回路８
は、この信号を受けスキャンパス入力データ発生回路９
からスキャンパスデータとプログラマブルロジック集積
回路１からシフトアウトされたデータを比較し診断を行
い、結果を出力する。
【００２２】比較回路８における比較結果が一致しなけ
れば異常と判断する。また、一致した場合は、正常と判
断し、この場合は初期化制御回路４が正常であることを
検出し、実際に運用で使用する論理情報供給器２に選択
信号を供給すると共にセレクタ６を切り換え、運用の論
理情報をプログラマブルロジック集積回路１に供給し、
内部の論理回路を運用状態にプログラムし直し運用回路
を形成する。
れば異常と判断する。また、一致した場合は、正常と判
断し、この場合は初期化制御回路４が正常であることを
検出し、実際に運用で使用する論理情報供給器２に選択
信号を供給すると共にセレクタ６を切り換え、運用の論
理情報をプログラマブルロジック集積回路１に供給し、
内部の論理回路を運用状態にプログラムし直し運用回路
を形成する。
【００２３】上記一実施例においては、スキャンパスを
利用したプログラマブルロジック集積回路の点検動作を
スキャンパスシフトアウトデータとスキャンパス入力デ
ータとを直接比較することにより行う例で説明したが、
この点はスキャンパス入力データの入力後に前記プログ
ラマブルロジック集積回路の論理回路を動作させ、前記
プログラマブルロジック集積回路の出力をスキャンパス
入力データに基づいて解析して正常か否かを判定するよ
うに前記初期化制御回路を構成してもよい。このように
することにより、前記フリップフロップ群は運用で使用
する前記集積回路の領域の必要な領域の全ての点検が可
能となる。
利用したプログラマブルロジック集積回路の点検動作を
スキャンパスシフトアウトデータとスキャンパス入力デ
ータとを直接比較することにより行う例で説明したが、
この点はスキャンパス入力データの入力後に前記プログ
ラマブルロジック集積回路の論理回路を動作させ、前記
プログラマブルロジック集積回路の出力をスキャンパス
入力データに基づいて解析して正常か否かを判定するよ
うに前記初期化制御回路を構成してもよい。このように
することにより、前記フリップフロップ群は運用で使用
する前記集積回路の領域の必要な領域の全ての点検が可
能となる。
【００２４】
【発明の効果】第１の効果は、プログラマブルロジック
集積回路において運用回路で使用する領域について自己
診断が可能となり故障分離精度の向上が図れる。
集積回路において運用回路で使用する領域について自己
診断が可能となり故障分離精度の向上が図れる。
【００２５】その理由は、プログラマブルロジック集積
回路を予めプログラマブルロジック集積回路の全構成又
は運用に使用する領域をプログラムするように設定され
たチェック用論理情報に再プログラムした後診断を行う
ためである。
回路を予めプログラマブルロジック集積回路の全構成又
は運用に使用する領域をプログラムするように設定され
たチェック用論理情報に再プログラムした後診断を行う
ためである。
【００２６】第２の効果は、装置実装後においても自己
診断が可能であり、上位システムに依存することなく、
プログラマブルロジック集積回路単体の故障分離の向上
が図れる。
診断が可能であり、上位システムに依存することなく、
プログラマブルロジック集積回路単体の故障分離の向上
が図れる。
【００２７】その理由は、前述のチェック用論理情報と
スキャンパス診断回路及び初期化制御回路を持つことに
より、運用において異常が発生した場合に初期化制御回
路の制御によりスキャンパス診断に切り換え自己診断を
実行できるからである。
スキャンパス診断回路及び初期化制御回路を持つことに
より、運用において異常が発生した場合に初期化制御回
路の制御によりスキャンパス診断に切り換え自己診断を
実行できるからである。
【００２８】第３の効果は、プログラマブルロジック集
積回路の動作を診断した後、診断結果が正常なときに自
動的に運用の論理回路を再形成することを可能にする。
積回路の動作を診断した後、診断結果が正常なときに自
動的に運用の論理回路を再形成することを可能にする。
【００２９】これは、正常診断結果に基づき制御回路に
よりセレクタを切り換え、内部の論理回路を運用の状態
にプログラムし直し運用論理回路を形成するように構成
したからである。
よりセレクタを切り換え、内部の論理回路を運用の状態
にプログラムし直し運用論理回路を形成するように構成
したからである。
【図１】本発明によるプログラマブルロジック集積回路
自己診断回路の一実施の形態を示す構成図である。
自己診断回路の一実施の形態を示す構成図である。
【図２】従来のプログラマブルロジック集積回路自己診
断回路の構成図である。
断回路の構成図である。
１ プログラマブルロジック集積回路 ２ 論理情報供給器 ３ チェック用論理情報供給器 ４ 初期化制御回路 ５ カウンタ回路 ６ セレクタ ７ スキャンパス用クロック発生回路 ８ 比較回路 ９ スキャンパス入力データ発生回路 １０ 入力回路 １１ ヒューズマトリクス １２ 固定論理回路 １３ 出力回路 １４ 書込制御回路 １５ 切換回路 １６ テスト用ヒューズマトリクス １７ テスト用固定論理回路
Claims (3)
- 【請求項１】 プログラマブルロジック集積回路と、前
記プログラマブルロジック集積回路内にフリップフロッ
プ群をシリーズに結合しスキャンパスを形成する論理情
報を有するチェック用論理情報供給器及び運用論理回路
を形成する論理情報を有する運用論理情報供給器と、前
記チェック用論理情報供給器及び運用論理情報供給器の
出力を切り換えるセレクタと、前記セレクタを切り換え
前記プログラマブルロジック集積回路に論理情報の書込
みを制御する制御回路と、前記プログラマブルロジック
集積回路に形成された前記スキャンパスに試験用データ
を供給するスキャンパス入力データ発生回路と、前記フ
リップフロップ群を動作させるスキャンパス用クロック
発生回路と、前記スキャンパス入力データと前記スキャ
ンパスのシフトアウトデータ又は前記プログラマブルロ
ジック集積回路の出力とを比較・解析して診断結果を出
力する判定回路とを備えることを特徴とするプログラマ
ブルロジック集積回路の自己点検回路。 - 【請求項２】 前記制御回路は、外部初期化信号を検出
して前記チェック用論理情報供給器の出力を前記プログ
ラマブルロジック集積回路に供給し、前記診断結果の正
常状態を検出して運用論理情報供給器の出力を前記プロ
グラマブルロジック集積回路に供給するように前記セレ
クタを切り換えることを特徴とする請求項１記載のプロ
グラマブルロジック集積回路の自己点検回路。 - 【請求項３】 前記フリップフロップ群は前記運用論理
回路を形成する全ての領域の試験を網羅できるように構
成されていることを特徴とする請求項１又は２記載のプ
ログラマブルロジック集積回路の自己点検回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7295378A JPH09139667A (ja) | 1995-11-14 | 1995-11-14 | プログラマブルロジック回路の自己点検回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7295378A JPH09139667A (ja) | 1995-11-14 | 1995-11-14 | プログラマブルロジック回路の自己点検回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139667A true JPH09139667A (ja) | 1997-05-27 |
Family
ID=17819860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7295378A Pending JPH09139667A (ja) | 1995-11-14 | 1995-11-14 | プログラマブルロジック回路の自己点検回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139667A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009109512A (ja) * | 2001-02-15 | 2009-05-21 | Syntest Technologies Inc | 自己試験中または走査試験中にクロックドメインにまたがる故障を検出するか突き止める複数キャプチャｄｆｔシステム |
| CN108020792A (zh) * | 2017-12-07 | 2018-05-11 | 荣湃半导体（上海）有限公司 | 一种信息检测电路及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175028A (ja) * | 1987-12-29 | 1989-07-11 | Fujitsu Ltd | プログラム可能な論理集積回路 |
-
1995
- 1995-11-14 JP JP7295378A patent/JPH09139667A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175028A (ja) * | 1987-12-29 | 1989-07-11 | Fujitsu Ltd | プログラム可能な論理集積回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009109512A (ja) * | 2001-02-15 | 2009-05-21 | Syntest Technologies Inc | 自己試験中または走査試験中にクロックドメインにまたがる故障を検出するか突き止める複数キャプチャｄｆｔシステム |
| CN108020792A (zh) * | 2017-12-07 | 2018-05-11 | 荣湃半导体（上海）有限公司 | 一种信息检测电路及方法 |
| CN108020792B (zh) * | 2017-12-07 | 2020-04-07 | 荣湃半导体（上海）有限公司 | 一种信息检测电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6003150A (en) | Method for testing field programmable gate arrays | |
| JP3698166B2 (ja) | Ｊｔａｇを用してａｓｉｃ内のメガセルを試験する方法と装置 | |
| US4293919A (en) | Level sensitive scan design (LSSD) system | |
| US5668818A (en) | System and method for scan control of a programmable fuse circuit in an integrated circuit | |
| US7577885B2 (en) | Semiconductor integrated circuit, design support software system and automatic test pattern generation system | |
| EP0556826B1 (en) | Microprocessor with self-diagnostic test function | |
| EP1585139A1 (en) | An on-chip and at-speed tester for testing and characterization of different types of memories | |
| JP3804733B2 (ja) | ストレス用電圧を用いてメモリをテストする機能を有する集積回路 | |
| US5841790A (en) | Apparatus for testing an adapter card ASIC with reconfigurable logic | |
| US7096397B2 (en) | Dft technique for avoiding contention/conflict in logic built-in self-test | |
| US6934884B1 (en) | One-chip microcomputer and control method thereof as well as an IC card having such a one-chip microcomputer | |
| JP2007205933A (ja) | 半導体集積回路 | |
| US7089473B2 (en) | Method and apparatus for testing a circuit using a die frame logic analyzer | |
| US7673205B2 (en) | Semiconductor IC and testing method thereof | |
| JPH09139667A (ja) | プログラマブルロジック回路の自己点検回路 | |
| JP2003068865A (ja) | 半導体デバイスの自己診断方法および装置 | |
| US7284171B2 (en) | Integrated circuit device | |
| US8050122B2 (en) | Fuse apparatus for controlling built-in self stress and control method thereof | |
| US5206862A (en) | Method and apparatus for locally deriving test signals from previous response signals | |
| JPH06194421A (ja) | 半導体装置 | |
| JPH0792496B2 (ja) | 集積回路試験装置 | |
| JP4198274B2 (ja) | タイミング校正方法及びこのタイミング校正方法を用いて校正動作する位相補正回路を搭載したｉｃ試験装置 | |
| KR100345673B1 (ko) | 자기 진단 가능한 집적 회로 | |
| RU2198411C2 (ru) | Устройство и способ тестирования стандартного функционального блока в интегральной схеме с использованием jtag | |
| US6888367B1 (en) | Method and apparatus for testing integrated circuit core modules |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980512 |