JPH09129997A - セラミック基板およびその製造方法 - Google Patents

セラミック基板およびその製造方法

Info

Publication number
JPH09129997A
JPH09129997A JP28206495A JP28206495A JPH09129997A JP H09129997 A JPH09129997 A JP H09129997A JP 28206495 A JP28206495 A JP 28206495A JP 28206495 A JP28206495 A JP 28206495A JP H09129997 A JPH09129997 A JP H09129997A
Authority
JP
Japan
Prior art keywords
alumina
substrate
ceramic substrate
film
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP28206495A
Other languages
English (en)
Inventor
Hiroyuki Minami
博之 南
Moriaki Abe
守晃 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28206495A priority Critical patent/JPH09129997A/ja
Publication of JPH09129997A publication Critical patent/JPH09129997A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 セラミック基板の表面粗度を小さくして、基
板表面の薄膜パターンに与える影響を小さくするととも
に、不純物が薄膜パターンにとけ込んで悪影響を与える
といった事態を防止することができるセラミック基板お
よびその製造方法を提供する。 【解決手段】 まず、Aに示すように、アルミナからな
るセラミック素基板1を用意する。このアルミナセラミ
ック素基板1の厚さは0.5mmである。次に、Bに示
すように、上述で用意したアルミナセラミック素基板1
の表面に、スパッタ法によりアルミナ膜2を形成する。
ここで、アルミナ膜2の膜厚は2〜4μmの範囲であ
る。次に、Cに示すように、セラミック素基板1の表面
に成膜したアルミナ膜2の表面にバフ研磨を施す。研磨
に要する時間は10〜15分間である。このときの研磨
速度は20〜25nm/分である。最後に、Dに示すよ
うに、目的であるセラミック基板4を得ることができ
る。このようにして、1nm以下の表面粗度を得ること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜パターン成膜
用に使用するセラミック基板およびその製造方法に関す
るものである。
【0002】
【従来の技術】従来、回路パターンを形成する基板とし
ては、ベークライト基板、シリコン基板、およびセラミ
ック基板などが用いられてきた。
【0003】この中で、セラミック基板は熱の分散性が
良いという他の基板にない優れた特性を有している。し
かし、このセラミック基板は多孔質であることから、比
較的厚いパターンを形成するには問題はなかったが、薄
膜パターンを形成するにはセラミック基板表面の凹凸が
薄膜パターンの形成を困難にするばかりでなく、パター
ンの電気的特性に影響するといった欠点があった。ま
た、この欠点をなくすためにセラミック基板の表面の粗
度を小さくするためには、高度な研磨処理が必要であり
コストが高くなるといった問題があった。
【0004】一方、従来の薄膜パターン成膜用のセラミ
ック基板では、表面粗度を小さくするためガラスグレー
ズ処理などを行っている場合が多かった。このガラスグ
レーズ処理は、図2AおよびBに示すように、セラミッ
ク素基板1の表面の凹凸を平滑にするために、低融点の
ガラスを融解してセラミック素基板1の表面をカバー
し、ガラスグレーズ5を形成するものである。なお、ガ
ラスグレーズ処理をした後は、研磨処理は行っていな
い。
【0005】このガラスグレーズ処理により、セラミッ
ク基板の表面が平滑化されて、表面粗度は2〜4nmの
範囲内にすることができる。
【0006】以上のように、セラミック素基板単独で
は、表面粗度が大きいため、その表面をガラスなどでパ
ックするか、研磨などの処理が必要であった。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うなガラス処理品の表面粗度では超薄膜作成時に膜に与
える影響が大きく、問題となる。すなわち、ガラスグレ
ーズ処理に用いるガラスは低融点ガラスなので、セラミ
ック基板を熱処理すると、ガラスグレーズ処理した膜が
ゆるんでくるといった問題があった。
【0008】また、ガラスグレーズ処理に用いるガラス
は、融点を下げるために二酸化ケイ素(SiO2 )の他
に、カリウム(K)、カルシウム(Ca)、ホウ素
(B)などの成分を混合している。このため、これらの
ガラス中の成分が膜に悪影響を及ぼすことがある。すな
わち、ガラス中に含まれる成分が回路パターンの金属膜
と合金化し、この回路パターンの電気的特性を変えてし
まうといった問題があった。
【0009】本発明はこのような課題に鑑みてなされた
ものであり、セラミック基板の表面粗度を小さくして、
基板表面の薄膜パターンに与える影響を小さくするとと
もに、不純物が薄膜パターンにとけ込んで悪影響を与え
るといった事態を防止することができるセラミック基板
およびその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明のセラミック基板
は、表面を研磨したアルミナまたは二酸化ケイ素の膜を
セラミック素基板上に形成し、薄膜パターン成膜に用い
ることができるものである。
【0011】また、本発明のセラミック基板の製造方法
は、セラミック素基板上にアルミナまたは二酸化ケイ素
の膜を形成する工程と、この膜の表面を研磨する工程と
を有する薄膜パターン成膜用のセラミック基板の製造方
法である。
【0012】本発明のセラミック基板によれば、セラミ
ック素基板上にアルミナまたは二酸化ケイ素の膜を形成
し、この後、この膜の表面を研磨することにより、セラ
ミック基板の表面粗度を小さくすることができる。ま
た、不純物の少ない物質でセラミック素基板の表面を処
理することができる。
【0013】
【発明の実施の形態】以下、本発明のセラミック基板お
よびその製造方法の一実施例について図1を参照しなが
ら説明する。
【0014】ここで、セラミック基板の製造方法につい
て説明する。まず、図1Aに示すように、アルミナ(A
2 3 )からなるセラミック素基板1を用意する。こ
のアルミナセラミック素基板1の厚さは0.5mmであ
る。また、このアルミナセラミック素基板1のアルミナ
の純度は99.6%である。ここで、アルミナセラミッ
ク素基板のアルミナの純度が低いと、孔が多くなり、ス
パッタ成膜を行っても、孔をカバーすることができな
い。
【0015】なお、セラミック素基板に用いるセラミッ
クスとしては、上述したアルミナセラミックス(Al2
3 )ばかりでなく、他の成分からなるセラミックス、
たとえば炭化ケイ素セラミックス(SiC)、SiC
(炭化ケイ素)とBeO(ベリリア)の複合体であり炭
化ケイ素セラミックスの範疇に入るセラミックス(たと
えばSiC−BeO)、窒化ホウ素セラミックス(B
N)などを使用することができる。
【0016】次に、図1Bに示すように、上述で用意し
たアルミナセラミック素基板1の表面に、スパッタ法に
よりアルミナ(Al2 3 )膜2を形成する。ここで、
アルミナ膜2の膜厚は、2〜4μmの範囲であることが
好ましい。この膜厚が2μmより薄いと、アルミナセラ
ミック素基板1の表面の孔をカバーすることができず、
表面粗度を小さくすることができない。一方、膜厚が4
μmより厚くなると、アルミナ膜2に発生する応力が無
視できなくなり、セラミック素基板1が変形してしまう
という問題が生じる。
【0017】なお、セラミック素基板1上に形成した膜
の成分としては、上述してアルミナばかりでなく、その
他二酸化ケイ素(SiO2 )などを用いることができ
る。また、成膜の方法は、上述のスパッタによる方法だ
けでなく、蒸着などの他の方法によっても目的を達成す
ることができる。
【0018】次に、図1Cに示すように、セラミック素
基板1の表面に成膜したアルミナ膜2の表面の粗度を小
さくするために、アルミナ膜2の表面にバフ研磨を施し
た。ここで用いた研磨方法は、いわゆるバフ研磨処理、
すなわちシリコンケミカルポリッシュによるものであ
り、アルミナ用の研磨剤を用いて行った。また、研磨に
要した時間は、10〜15分間であった。このときの研
磨速度は、20〜25nm/分であった。ここで、1n
m以下の表面粗度を得るためには、最低10分間の研磨
が必要であった。
【0019】最後に、図1Dに示すように、本実施例の
目的であるセラミック基板4を得ることができた。この
ように、アルミナセラミック素基板1にアルミナをスパ
ッタ成膜し、バフ研磨を施すことにより、従来のアルミ
ナ基板(ガラスグレーズ処理など)に比べて表面粗度を
小さくすることができた。すなわち、1nm以下の表面
粗度を得ることができた。この値から、従来のセラミッ
ク基板の表面粗度が2〜4nmの範囲であったのに対し
て、本実施例のセラミック基板の表面粗度が非常に小さ
くなったことがわかる。
【0020】これは、アルミナ素基板をそのまま研磨し
ても、アルミナ素基板自体が多孔質であるため、粗度を
小さくすることが困難であるが、本実施例では、多孔質
のアルミナ素基板表面に緻密なアルミナ膜(スパッタ成
膜)を形成することにより、バフ研磨可能な表面状態に
なったためであると考えられる。
【0021】このように、従来の方法により得られた表
面粗度と、本実施例により得られた表面粗度に違いが生
じるのは、研磨前の下地膜の純粋性による影響が大きい
ものと考えられる。従来の方法である多様な成分が混在
しているグレーズ用ガラスでは、たとえ同様の研磨を施
したとしても、1nm以下の表面粗度は得られない。
【0022】なお、基板上に薄膜パターンを形成するに
は、基板の表面粗度が2nm以下であることが望ましい
が、本実施例では表面粗度が1nm以下であり、この要
求水準を十分にカバーしていることがわかる。
【0023】以上のことから、セラミック素基板の表面
にアルミナ、二酸化ケイ素などをスパッタ法などにより
成膜し、その表面をバフ研磨などにより研磨することよ
って、従来のガラスグレーズ基板では得られなかった小
さな表面粗度を得ることができる。
【0024】また、ガラスグレーズ処理した従来のセラ
ミック基板に比べて、本実施例によればセラミック基板
の表面粗度が小さくなるため、すなわちセラミック基板
の表面の精度が向上するため、薄膜パターンの作成時に
基板表面状態が膜に与える影響を少なくすることができ
る。言い換えると、基板の表面の粗度が大きいために、
その表面の凹凸が回路パターンに物理的に影響し、パタ
ーンの特性に影響を与えるといった事態を防止すること
ができる。したがって、表面粗度を小さくすることによ
り、パターンの膜特性の向上を図ることができる。
【0025】また、不純物の少ない物質でセラミック素
基板の表面を処理するため、ガラスなどを使用した場合
と違って、膜に対する不純物の影響を軽減することがで
きる。すなわち、アルミナ膜には、従来の方法で用いた
ガラスグレーズのように不純物を含有していないので、
その不純物が回路パターンにとけ込んで悪影響を与える
といった事態の発生を防止することができる。
【0026】なお、本発明は上述の実施例に限らず本発
明の要旨を逸脱することなくその他種々の構成を採り得
ることはもちろんである。
【0027】
【発明の効果】以上説明したように、本発明によれば、
セラミック素基板の表面にアルミナなどをスパッタ法な
どにより成膜し、その表面をバフ研磨などにより研磨す
ることよって、小さな表面粗度を得ることができる。
【0028】また、本発明によればセラミック基板の表
面粗度が小さくなり、セラミック基板の表面の精度が向
上するため、薄膜パターンの作成時に基板表面状態が膜
に与える影響を少なくすることができる。
【0029】また、不純物の少ない物質でセラミック素
基板の表面を処理するため、膜に対する不純物の影響を
軽減することができる。すなわち、アルミナ膜は不純物
を含有していないので、不純物が回路パターンにとけ込
んで悪影響を与えるといった事態の発生を防止すること
ができる。
【図面の簡単な説明】
【図1】本発明のセラミック基板の製造方法を示す工程
図である。
【図2】従来のセラミック基板の製造方法を示す工程図
である。
【符号の説明】
1 セラミック素基板 2 アルミナ膜 3 バフ研磨装置 4 セラミック基板 5 ガラスグレーズ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミック素基板上に、 その表面を研磨した、アルミナまたは二酸化ケイ素の膜
    を形成した薄膜パターン成膜用のセラミック基板。
  2. 【請求項2】 セラミック素基板上にアルミナまたは二
    酸化ケイ素の膜を形成する工程と、 上記膜の表面を研磨する工程とを有する薄膜パターン成
    膜用のセラミック基板の製造方法。
JP28206495A 1995-10-30 1995-10-30 セラミック基板およびその製造方法 Abandoned JPH09129997A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28206495A JPH09129997A (ja) 1995-10-30 1995-10-30 セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28206495A JPH09129997A (ja) 1995-10-30 1995-10-30 セラミック基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09129997A true JPH09129997A (ja) 1997-05-16

Family

ID=17647684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28206495A Abandoned JPH09129997A (ja) 1995-10-30 1995-10-30 セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09129997A (ja)

Similar Documents

Publication Publication Date Title
US4649070A (en) Substrate for an integrated circuit
US6876063B1 (en) Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication
JP4442560B2 (ja) Soiウエーハの製造方法
JPH10506717A (ja) 加速度センサの製造法
EP0984483A3 (en) Semiconductor substrate and method for producing the same
US5122481A (en) Semiconductor element manufacturing process using sequential grinding and chemical etching steps
KR920703251A (ko) 다이아몬드피복 경질재료, 드로우어웨이 인서트 및 그 제조방법
KR100216389B1 (ko) 더미 웨이퍼
JPH0319130A (ja) チタン製磁気ディスク基板の製造方法
JPH09129997A (ja) セラミック基板およびその製造方法
JPH0587991A (ja) Sor用ミラー
JPH01162770A (ja) ダイヤモンド被覆部材
JP3297571B2 (ja) 静電チャック
JP3130972B2 (ja) セラミック基板およびその製造方法
JPH03265586A (ja) 窒化アルミニウム基板の製造方法
US6956233B2 (en) Plated substrate for hard disk medium
JP4406531B2 (ja) 不均質な材料の加工方法、特にはみがく方法
KR900006677B1 (ko) 세라믹기판 및 그 제조방법
JPH02237066A (ja) 半導体装置の製造方法
JP3046184B2 (ja) ガラス光学素子の製造方法
JP2740675B2 (ja) 半導体装置
JP2004177587A (ja) 低熱膨張ミラーおよびその製造方法
KR100379924B1 (ko) 반도체 센서의 제조방법
JP4514859B2 (ja) ダミーウエハー
JPH04276077A (ja) ダイヤモンド被覆セラミックス部材の製造法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20050315

Free format text: JAPANESE INTERMEDIATE CODE: A131

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050513