JPH09127550A - アクティブマトリクス液晶パネル及びその欠陥修正方法 - Google Patents
アクティブマトリクス液晶パネル及びその欠陥修正方法Info
- Publication number
- JPH09127550A JPH09127550A JP28220295A JP28220295A JPH09127550A JP H09127550 A JPH09127550 A JP H09127550A JP 28220295 A JP28220295 A JP 28220295A JP 28220295 A JP28220295 A JP 28220295A JP H09127550 A JPH09127550 A JP H09127550A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- active matrix
- liquid crystal
- crystal panel
- matrix liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 走査線と信号線との短絡による欠陥を修正で
きるようにする。 【解決手段】 Ｐｉｘｅｌ Ｏｎ Ｐａｓｓｉｖａｔｉ
ｏｎ構造において、各絵素電極５の信号線２に沿った両
端部には、信号線２とは重ならない切欠部５ａが設けら
れている。更に、各信号線２と短絡可能になした冗長配
線（図示せず）が、走査線１の両端に位置するものの外
側の各々に、少なくとも１本設けられている。そして、
走査線１と信号線２との短絡欠陥が存在する場合、走査
線１と信号線２との短絡による欠陥箇所の両側の前記切
欠部５ａより覗いている信号線２をレーザー等で切断
し、更に、短絡欠陥のある信号線２の両端部と前記図示
しない冗長配線とをレーザー等で接続する。
きるようにする。 【解決手段】 Ｐｉｘｅｌ Ｏｎ Ｐａｓｓｉｖａｔｉ
ｏｎ構造において、各絵素電極５の信号線２に沿った両
端部には、信号線２とは重ならない切欠部５ａが設けら
れている。更に、各信号線２と短絡可能になした冗長配
線（図示せず）が、走査線１の両端に位置するものの外
側の各々に、少なくとも１本設けられている。そして、
走査線１と信号線２との短絡欠陥が存在する場合、走査
線１と信号線２との短絡による欠陥箇所の両側の前記切
欠部５ａより覗いている信号線２をレーザー等で切断
し、更に、短絡欠陥のある信号線２の両端部と前記図示
しない冗長配線とをレーザー等で接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばコンピュ
ータやワードプロセッサなどに備わった表示装置等に用
いられるアクティブマトリクス液晶パネルおよびその欠
陥修正方法に関する。
ータやワードプロセッサなどに備わった表示装置等に用
いられるアクティブマトリクス液晶パネルおよびその欠
陥修正方法に関する。
【０００２】
【従来の技術】上述した表示装置として、近年、液晶等
を表示媒体とするフラット型の表示パネルが普及してい
る。特に、ＶＧＡ、Ｓ−ＶＧＡ、ＸＧＡ等の高解像度が
要求され、表示用の絵素が膨大な数となる表示パネルに
は、アクティブマトリクス液晶パネルが用いられてい
る。
を表示媒体とするフラット型の表示パネルが普及してい
る。特に、ＶＧＡ、Ｓ−ＶＧＡ、ＸＧＡ等の高解像度が
要求され、表示用の絵素が膨大な数となる表示パネルに
は、アクティブマトリクス液晶パネルが用いられてい
る。
【０００３】このアクティブマトリクス液晶パネルは、
たとえば、液晶層を挟んでアクティブマトリクス基板と
対向基板とが対向配設されており、対向基板には対向電
極が形成され、もう一方のアクティブマトリクス基板に
は、絶縁基板上に複数の絵素電極と、該絵素電極を駆動
するためのスイッチング素子とがマトリクス状に配設さ
れ、該スイッチング素子と各々接続し、かつ相互に交差
して走査線及び信号線が形成された構成となっている。
たとえば、液晶層を挟んでアクティブマトリクス基板と
対向基板とが対向配設されており、対向基板には対向電
極が形成され、もう一方のアクティブマトリクス基板に
は、絶縁基板上に複数の絵素電極と、該絵素電極を駆動
するためのスイッチング素子とがマトリクス状に配設さ
れ、該スイッチング素子と各々接続し、かつ相互に交差
して走査線及び信号線が形成された構成となっている。
【０００４】図３は、従来のアクティブマトリクス基板
を示す等価回路図であり、図４は、このアクティブマト
リクス基板を示す拡大構成図である。このアクティブマ
トリクス基板は、たとえばガラスなどからなる基板の表
面に、走査線１、走査線端子１ａ、信号線２、信号線端
子２ａ、共通線３、共通線端子３ａ、薄膜トランジスタ
４及び絵素電極５が形成されている。上記走査線１と信
号線２とは、絶縁膜（図示せず）を間に介し、かつ、交
差するように配線され、その交差部にスイッチング素子
として薄膜トランジスタ（ＴＦＴ）４が配されている。
該ＴＦＴ４のゲート電極６に走査線１が、ソース電極７
に信号線２が、ドレイン電極８に絵素電極５が各々接続
されている。共通線３は、各走査線１に平行に、かつ、
データを送る信号線２とは間に絶縁膜を介して形成され
ており、該共通線３はすべて共通線端子３ａを介して短
絡されている。また、走査線１と平行に、この図示例で
は２本の冗長配線９が設けられ、各冗長配線９の両端に
は冗長配線端子９ａが設けられている。この冗長配線９
は、高精細アクティブマトリクス液晶パネルの場合、信
号線２や走査線３が極めて細く形成する必要があること
から発生する断線を救済すべく設けられており、各信号
線２に対して前記絶縁膜を介して交差するよう配線され
る。なお、図３中の１１は、液晶を間に挟んで対向する
上記絵素電極５と対向基板（図示せず）との間の絵素容
量であり、その対向基板に設けられた対向電極１７は所
定の電位が与えられるようになっている。同じく図中の
１２は上記絵素電極５と補助容量配線（共通線３）との
間の補助容量である。
を示す等価回路図であり、図４は、このアクティブマト
リクス基板を示す拡大構成図である。このアクティブマ
トリクス基板は、たとえばガラスなどからなる基板の表
面に、走査線１、走査線端子１ａ、信号線２、信号線端
子２ａ、共通線３、共通線端子３ａ、薄膜トランジスタ
４及び絵素電極５が形成されている。上記走査線１と信
号線２とは、絶縁膜（図示せず）を間に介し、かつ、交
差するように配線され、その交差部にスイッチング素子
として薄膜トランジスタ（ＴＦＴ）４が配されている。
該ＴＦＴ４のゲート電極６に走査線１が、ソース電極７
に信号線２が、ドレイン電極８に絵素電極５が各々接続
されている。共通線３は、各走査線１に平行に、かつ、
データを送る信号線２とは間に絶縁膜を介して形成され
ており、該共通線３はすべて共通線端子３ａを介して短
絡されている。また、走査線１と平行に、この図示例で
は２本の冗長配線９が設けられ、各冗長配線９の両端に
は冗長配線端子９ａが設けられている。この冗長配線９
は、高精細アクティブマトリクス液晶パネルの場合、信
号線２や走査線３が極めて細く形成する必要があること
から発生する断線を救済すべく設けられており、各信号
線２に対して前記絶縁膜を介して交差するよう配線され
る。なお、図３中の１１は、液晶を間に挟んで対向する
上記絵素電極５と対向基板（図示せず）との間の絵素容
量であり、その対向基板に設けられた対向電極１７は所
定の電位が与えられるようになっている。同じく図中の
１２は上記絵素電極５と補助容量配線（共通線３）との
間の補助容量である。
【０００５】
【発明が解決しようとする課題】しかし、液晶パネルの
製造工程において、次の様な問題が発生する。すなわ
ち、図５に示すように走査線１と信号線２との短絡によ
る欠陥箇所１０を生じ、これにより線欠陥が発生すると
いう問題がある。
製造工程において、次の様な問題が発生する。すなわ
ち、図５に示すように走査線１と信号線２との短絡によ
る欠陥箇所１０を生じ、これにより線欠陥が発生すると
いう問題がある。
【０００６】この場合の欠陥修正は、一般に、欠陥箇所
１０を挟んだ信号線の両側の切断部２２をレーザー等に
より切断し、また、断線の起こっている信号線２と冗長
配線９との交差部にレーザー光を照射して信号線２と冗
長配線９とを接続部１５を介して接続することを、２つ
の交差部において行う。そして、一方の冗長配線端子９
ａと他方の冗長配線端子９ａとをジャンパー配線を介し
て接続する。これにより、線欠陥が解消される。
１０を挟んだ信号線の両側の切断部２２をレーザー等に
より切断し、また、断線の起こっている信号線２と冗長
配線９との交差部にレーザー光を照射して信号線２と冗
長配線９とを接続部１５を介して接続することを、２つ
の交差部において行う。そして、一方の冗長配線端子９
ａと他方の冗長配線端子９ａとをジャンパー配線を介し
て接続する。これにより、線欠陥が解消される。
【０００７】ところが、このようにして行う欠陥修正
は、Ｐｉｘｅｌ Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造の
液晶パネルにおいては、図６に示すように、絶縁膜２１
を挟んで信号線２と絵素電極５とが重なっているため、
欠陥箇所１０を挟んだ信号線の両側の切断部２２を切断
することが困難なため、実施できないという問題があっ
た。
は、Ｐｉｘｅｌ Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造の
液晶パネルにおいては、図６に示すように、絶縁膜２１
を挟んで信号線２と絵素電極５とが重なっているため、
欠陥箇所１０を挟んだ信号線の両側の切断部２２を切断
することが困難なため、実施できないという問題があっ
た。
【０００８】本発明は、このような従来技術の課題を解
決すべくなされたものであり、走査線と信号線との短絡
による欠陥を修正可能なアクティブマトリクス液晶パネ
ルおよびその欠陥修正方法を提供することを目的とす
る。
決すべくなされたものであり、走査線と信号線との短絡
による欠陥を修正可能なアクティブマトリクス液晶パネ
ルおよびその欠陥修正方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】請求項１の発明は、基板
上に複数の絵素電極と該絵素電極を駆動するためのスイ
ッチング素子とがマトリクス状に配置され、該スイッチ
ング素子と各々接続し、かつ相互に交差して走査線及び
信号線が形成されたアクティブマトリクス基板と、該ア
クティブマトリクス基板に対向配設された、対向電極を
有する対向基板との間に液晶層が配置されているアクテ
ィブマトリクス液晶パネルにおいて、該走査線、該信号
線及び該スイッチング素子を覆うように設けられた絶縁
膜の上に該絵素電極が設けられ、該絶縁膜に設けられた
貫通孔を介して該絵素電極と該薄膜トランジスタのドレ
イン電極とが電気的に接続され、かつ、各絵素電極の該
信号線に沿った両端部に信号線とは重ならない切欠部が
設けられ、更に各信号線と短絡可能になした冗長配線が
両端に位置する走査線の外側の各々に少なくとも１本設
けられ、そのことにより上記目的が達成される。
上に複数の絵素電極と該絵素電極を駆動するためのスイ
ッチング素子とがマトリクス状に配置され、該スイッチ
ング素子と各々接続し、かつ相互に交差して走査線及び
信号線が形成されたアクティブマトリクス基板と、該ア
クティブマトリクス基板に対向配設された、対向電極を
有する対向基板との間に液晶層が配置されているアクテ
ィブマトリクス液晶パネルにおいて、該走査線、該信号
線及び該スイッチング素子を覆うように設けられた絶縁
膜の上に該絵素電極が設けられ、該絶縁膜に設けられた
貫通孔を介して該絵素電極と該薄膜トランジスタのドレ
イン電極とが電気的に接続され、かつ、各絵素電極の該
信号線に沿った両端部に信号線とは重ならない切欠部が
設けられ、更に各信号線と短絡可能になした冗長配線が
両端に位置する走査線の外側の各々に少なくとも１本設
けられ、そのことにより上記目的が達成される。
【００１０】請求項２の発明は、請求項１に記載のアク
ティブマトリクス液晶パネルの欠陥を修正する方法であ
って、走査線と信号線とが短絡した欠陥箇所の両側に存
在する前記切欠部に位置する信号線部分を切断すると共
に、該当する信号線の両端部と前記冗長配線とを短絡さ
せるので、そのことにより上記目的が達成される。
ティブマトリクス液晶パネルの欠陥を修正する方法であ
って、走査線と信号線とが短絡した欠陥箇所の両側に存
在する前記切欠部に位置する信号線部分を切断すると共
に、該当する信号線の両端部と前記冗長配線とを短絡さ
せるので、そのことにより上記目的が達成される。
【００１１】請求項３の発明は、基板上に複数の絵素電
極と該絵素電極を駆動するためのスイッチング素子とが
マトリクス状に配置され、該スイッチング素子と各々接
続し、かつ相互に交差して走査線及び信号線が形成され
たアクティブマトリクス基板と、該アクティブマトリク
ス基板に対向配設された、対向電極を有する対向基板と
の間に液晶層が配置されているアクティブマトリクス液
晶パネルにおいて、該走査線、該信号線及び該スイッチ
ング素子を覆うように設けられた絶縁膜の上に該絵素電
極が設けられ、該絶縁膜に設けられた貫通孔を介して該
絵素電極と該薄膜トランジスタのドレイン電極とが電気
的に接続され、かつ、該信号線に沿った各絵素電極の両
端部に相当する信号線部分に絵素電極とは重ならない状
態で切断可能部が設けられ、更に各信号線と短絡可能に
なした冗長配線が両端に位置する走査線の外側の各々に
少なくとも１本設けられ、そのことにより上記目的が達
成される。
極と該絵素電極を駆動するためのスイッチング素子とが
マトリクス状に配置され、該スイッチング素子と各々接
続し、かつ相互に交差して走査線及び信号線が形成され
たアクティブマトリクス基板と、該アクティブマトリク
ス基板に対向配設された、対向電極を有する対向基板と
の間に液晶層が配置されているアクティブマトリクス液
晶パネルにおいて、該走査線、該信号線及び該スイッチ
ング素子を覆うように設けられた絶縁膜の上に該絵素電
極が設けられ、該絶縁膜に設けられた貫通孔を介して該
絵素電極と該薄膜トランジスタのドレイン電極とが電気
的に接続され、かつ、該信号線に沿った各絵素電極の両
端部に相当する信号線部分に絵素電極とは重ならない状
態で切断可能部が設けられ、更に各信号線と短絡可能に
なした冗長配線が両端に位置する走査線の外側の各々に
少なくとも１本設けられ、そのことにより上記目的が達
成される。
【００１２】請求項４の発明は、請求項３に記載のアク
ティブマトリクス液晶パネルの欠陥修正方法であって、
走査線と信号線とが短絡した欠陥箇所の両側に存在する
前記切断可能部を切断すると共に、該当する信号線の両
端部と前記冗長配線とを短絡させるので、そのことによ
り上記目的が達成される。
ティブマトリクス液晶パネルの欠陥修正方法であって、
走査線と信号線とが短絡した欠陥箇所の両側に存在する
前記切断可能部を切断すると共に、該当する信号線の両
端部と前記冗長配線とを短絡させるので、そのことによ
り上記目的が達成される。
【００１３】以下作用について説明する。
【００１４】請求項１の発明にあっては、走査線、信号
線及びスイッチング素子を覆うように設けられた絶縁膜
の上に絵素電極が設けられ、絶縁膜に設けられた貫通孔
を介して絵素電極と薄膜トランジスタのドレイン電極と
が電気的に接続された、Ｐｉｘｅｌ Ｏｎ Ｐａｓｓｉ
ｖａｔｉｏｎ構造において、各絵素電極の信号線に沿っ
た両端部に信号線とは重ならない切欠部が設けられ、更
に各信号線と短絡可能になした冗長配線が両端に位置す
る走査線の外側の各々に少なくとも１本設けられてい
る。請求項２のアクティブマトリクス液晶パネルの欠陥
修正方法にあっては、走査線と信号線とが短絡した欠陥
箇所の両側に存在する前記切欠部に位置する信号線部分
を切断すると共に、該当する信号線の両端部と前記冗長
配線とを短絡させるので、走査線と信号線との短絡によ
る欠陥を解消することができる。
線及びスイッチング素子を覆うように設けられた絶縁膜
の上に絵素電極が設けられ、絶縁膜に設けられた貫通孔
を介して絵素電極と薄膜トランジスタのドレイン電極と
が電気的に接続された、Ｐｉｘｅｌ Ｏｎ Ｐａｓｓｉ
ｖａｔｉｏｎ構造において、各絵素電極の信号線に沿っ
た両端部に信号線とは重ならない切欠部が設けられ、更
に各信号線と短絡可能になした冗長配線が両端に位置す
る走査線の外側の各々に少なくとも１本設けられてい
る。請求項２のアクティブマトリクス液晶パネルの欠陥
修正方法にあっては、走査線と信号線とが短絡した欠陥
箇所の両側に存在する前記切欠部に位置する信号線部分
を切断すると共に、該当する信号線の両端部と前記冗長
配線とを短絡させるので、走査線と信号線との短絡によ
る欠陥を解消することができる。
【００１５】また、請求項３の発明にあっては、Ｐｉｘ
ｅｌ Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造において、信
号線に沿った各絵素電極の両端部に相当する信号線部分
に絵素電極とは重ならない状態で切断可能部が設けら
れ、更に各信号線と短絡可能になした冗長配線が両端に
位置する走査線の外側の各々に少なくとも１本設けられ
ている。請求項４のアクティブマトリクス液晶パネルの
欠陥修正方法にあっては、走査線と信号線とが短絡した
欠陥箇所の両側に存在する前記切断可能部を切断すると
共に、該当する信号線の両端部と前記冗長配線とを短絡
させるので、走査線と信号線との短絡による欠陥を解消
することができる。
ｅｌ Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造において、信
号線に沿った各絵素電極の両端部に相当する信号線部分
に絵素電極とは重ならない状態で切断可能部が設けら
れ、更に各信号線と短絡可能になした冗長配線が両端に
位置する走査線の外側の各々に少なくとも１本設けられ
ている。請求項４のアクティブマトリクス液晶パネルの
欠陥修正方法にあっては、走査線と信号線とが短絡した
欠陥箇所の両側に存在する前記切断可能部を切断すると
共に、該当する信号線の両端部と前記冗長配線とを短絡
させるので、走査線と信号線との短絡による欠陥を解消
することができる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。
参照しつつ説明する。
【００１７】（実施形態１）図１（ａ）は、本実施形態
に係るアクティブマトリクス液晶パネルを示す平面図で
あり、図１（ｂ）は図１（ａ）のＢ−Ｂ′線による断面
図である。なお、このアクティブマトリクス液晶パネル
の等価回路は図３および図４と同一である。このアクテ
ィブマトリクス液晶パネルは、液晶層１９を挟んで対向
するアクティブマトリクス基板３１と対向基板３２とを
有する。対向基板３２は、絶縁性の基板２０の液晶層１
９側にカラーフィルター１８と対向電極１７と配向膜１
６とが形成されている。一方、アクティブマトリクス基
板３１は、絶縁性の基板２０の上に、相互に交差して形
成された走査線１及び信号線２が形成され、走査線１か
ら分岐して設けられたゲート電極６の上にスイッチング
素子としての薄膜トランジスタ４が設けられている。上
記ゲート電極６は薄膜トランジスタ４のゲート電極とし
て機能し、薄膜トランジスタ４のソース電極は信号線２
に直接接続され、薄膜トランジスタ４のドレイン電極は
絵素電極５と電気的に接続されている。この絵素電極５
は、走査線１、信号線２及び薄膜トランジスタ４の上を
覆って設けられた絶縁膜２１の上に設けられていると共
に、絶縁膜２１に設けられたスルーホール（貫通孔）２
３を介して薄膜トランジスタ４のドレイン電極と電気的
に接続されている。つまり、絵素電極５は、Ｐｉｘｅｌ
Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造となっている。ま
た、各絵素電極５の信号線２に沿った両端部（四隅）、
合計４箇所には、信号線２とは重ならない切欠部５ａが
設けられている。更に、各信号線２と短絡可能になした
冗長配線（図示せず）が、走査線１の両端に位置するも
のの外側の各々に、少なくとも１本設けられている。ま
た、アクティブマトリクス基板３１の液晶層１９側の表
面にも配向膜１６が形成されている。このように構成さ
れたアクティブマトリクス液晶パネルにおいて、走査線
１と信号線２との短絡欠陥が存在する場合、走査線１と
信号線２との短絡による欠陥箇所の両側の前記切欠部５
ａより覗いている信号線２をレーザー等で切断し、更
に、従来と同様に、短絡欠陥のある信号線２の両端部と
前記図示しない冗長配線とをレーザー等で接続する。そ
して、一方の冗長配線端子９ａと他方の冗長配線端子９
ａとをジャンパー配線を介して接続する（図３参照）。
これにより、走査線１と信号線２との短絡による欠陥を
解消することができる。
に係るアクティブマトリクス液晶パネルを示す平面図で
あり、図１（ｂ）は図１（ａ）のＢ−Ｂ′線による断面
図である。なお、このアクティブマトリクス液晶パネル
の等価回路は図３および図４と同一である。このアクテ
ィブマトリクス液晶パネルは、液晶層１９を挟んで対向
するアクティブマトリクス基板３１と対向基板３２とを
有する。対向基板３２は、絶縁性の基板２０の液晶層１
９側にカラーフィルター１８と対向電極１７と配向膜１
６とが形成されている。一方、アクティブマトリクス基
板３１は、絶縁性の基板２０の上に、相互に交差して形
成された走査線１及び信号線２が形成され、走査線１か
ら分岐して設けられたゲート電極６の上にスイッチング
素子としての薄膜トランジスタ４が設けられている。上
記ゲート電極６は薄膜トランジスタ４のゲート電極とし
て機能し、薄膜トランジスタ４のソース電極は信号線２
に直接接続され、薄膜トランジスタ４のドレイン電極は
絵素電極５と電気的に接続されている。この絵素電極５
は、走査線１、信号線２及び薄膜トランジスタ４の上を
覆って設けられた絶縁膜２１の上に設けられていると共
に、絶縁膜２１に設けられたスルーホール（貫通孔）２
３を介して薄膜トランジスタ４のドレイン電極と電気的
に接続されている。つまり、絵素電極５は、Ｐｉｘｅｌ
Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造となっている。ま
た、各絵素電極５の信号線２に沿った両端部（四隅）、
合計４箇所には、信号線２とは重ならない切欠部５ａが
設けられている。更に、各信号線２と短絡可能になした
冗長配線（図示せず）が、走査線１の両端に位置するも
のの外側の各々に、少なくとも１本設けられている。ま
た、アクティブマトリクス基板３１の液晶層１９側の表
面にも配向膜１６が形成されている。このように構成さ
れたアクティブマトリクス液晶パネルにおいて、走査線
１と信号線２との短絡欠陥が存在する場合、走査線１と
信号線２との短絡による欠陥箇所の両側の前記切欠部５
ａより覗いている信号線２をレーザー等で切断し、更
に、従来と同様に、短絡欠陥のある信号線２の両端部と
前記図示しない冗長配線とをレーザー等で接続する。そ
して、一方の冗長配線端子９ａと他方の冗長配線端子９
ａとをジャンパー配線を介して接続する（図３参照）。
これにより、走査線１と信号線２との短絡による欠陥を
解消することができる。
【００１８】（実施形態２）図２（ａ）は、本実施形態
に係るアクティブマトリクス液晶パネルを示す平面図で
あり、図２（ｂ）はその要部を拡大して示す平面図であ
る。なお、図１と同一部分には同一番号を付している。
また、このアクティブマトリクス液晶パネルの等価回路
は図３および図４と同一である。
に係るアクティブマトリクス液晶パネルを示す平面図で
あり、図２（ｂ）はその要部を拡大して示す平面図であ
る。なお、図１と同一部分には同一番号を付している。
また、このアクティブマトリクス液晶パネルの等価回路
は図３および図４と同一である。
【００１９】このアクティブマトリクス液晶パネルは、
Ｐｉｘｅｌ Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造となっ
ており、信号線２に沿った各絵素電極５の両端部に相当
する２箇所の信号線部分には、絵素電極５とは重ならな
い状態で他の部分よりも狭幅の切断可能部１４が設けら
れている。更に、各信号線と短絡可能になした冗長配線
（図示しない）が、走査線１の両端に位置するものの外
側の各々に、少なくとも１本設けられている。
Ｐｉｘｅｌ Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造となっ
ており、信号線２に沿った各絵素電極５の両端部に相当
する２箇所の信号線部分には、絵素電極５とは重ならな
い状態で他の部分よりも狭幅の切断可能部１４が設けら
れている。更に、各信号線と短絡可能になした冗長配線
（図示しない）が、走査線１の両端に位置するものの外
側の各々に、少なくとも１本設けられている。
【００２０】このアクティブマトリクス液晶パネルにお
いて、走査線１と信号線２との短絡欠陥がある場合、走
査線１と信号線２との短絡による欠陥箇所の両側に位置
する前記切断可能部１４をレーザー等で切断する。図２
（ｂ）の２２はその切断部を示す。更に、従来と同様
に、短絡欠陥のある信号線２の両端部と前記図示しない
冗長配線とをレーザー等で接続する。そして、一方の冗
長配線端子９ａと一方の信号線端子２ａとをジャンパー
配線を介して接続する（図３参照）。これにより、走査
線１と信号線２との短絡による欠陥を解消することがで
きる。
いて、走査線１と信号線２との短絡欠陥がある場合、走
査線１と信号線２との短絡による欠陥箇所の両側に位置
する前記切断可能部１４をレーザー等で切断する。図２
（ｂ）の２２はその切断部を示す。更に、従来と同様
に、短絡欠陥のある信号線２の両端部と前記図示しない
冗長配線とをレーザー等で接続する。そして、一方の冗
長配線端子９ａと一方の信号線端子２ａとをジャンパー
配線を介して接続する（図３参照）。これにより、走査
線１と信号線２との短絡による欠陥を解消することがで
きる。
【００２１】なお、上述した各実施形態において明言し
ていないが、レーザー光により切断される対象としての
信号線は、レーザー光により切断される材料を用いるこ
とが要求される。その要求を満足する材料としては、信
号線本来の電気伝導度を考慮すると、ＡｌやＴｉ、Ｔ
ａ、Ｃｕなどを使用するのが好ましい。
ていないが、レーザー光により切断される対象としての
信号線は、レーザー光により切断される材料を用いるこ
とが要求される。その要求を満足する材料としては、信
号線本来の電気伝導度を考慮すると、ＡｌやＴｉ、Ｔ
ａ、Ｃｕなどを使用するのが好ましい。
【００２２】また、用いるレーザー光としては、特に限
定されず、種々のレーザー光を用いることが可能であ
る。
定されず、種々のレーザー光を用いることが可能であ
る。
【００２３】
【発明の効果】請求項１の発明にあっては、Ｐｉｘｅｌ
Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造において、各絵素
電極の信号線に沿った両端部に信号線とは重ならない切
欠部が設けられ、更に各信号線と短絡可能になした冗長
配線が両端に位置する走査線の外側の各々に少なくとも
１本設けられている。請求項２のアクティブマトリクス
液晶パネルの欠陥修正方法にあっては、走査線と信号線
とが短絡した欠陥箇所の両側に存在する前記切欠部に位
置する信号線部分を切断すると共に、該当する信号線の
両端部と前記冗長配線とを短絡させるので、走査線と信
号線との短絡による欠陥を解消することができ、アクテ
ィブマトリクス液晶パネルの生産において、良品率向上
が可能である。
Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造において、各絵素
電極の信号線に沿った両端部に信号線とは重ならない切
欠部が設けられ、更に各信号線と短絡可能になした冗長
配線が両端に位置する走査線の外側の各々に少なくとも
１本設けられている。請求項２のアクティブマトリクス
液晶パネルの欠陥修正方法にあっては、走査線と信号線
とが短絡した欠陥箇所の両側に存在する前記切欠部に位
置する信号線部分を切断すると共に、該当する信号線の
両端部と前記冗長配線とを短絡させるので、走査線と信
号線との短絡による欠陥を解消することができ、アクテ
ィブマトリクス液晶パネルの生産において、良品率向上
が可能である。
【００２４】請求項３の発明にあっては、Ｐｉｘｅｌ
Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造において、信号線に
沿った各絵素電極の両端部に相当する信号線部分に絵素
電極とは重ならない状態で切断可能部が設けられ、更に
各信号線と短絡可能になした冗長配線が両端に位置する
走査線の外側の各々に少なくとも１本設けられている。
請求項４のアクティブマトリクス液晶パネルの欠陥修正
方法にあっては、走査線と信号線とが短絡した欠陥箇所
の両側に存在する前記切断可能部を切断すると共に、該
当する信号線の両端部と前記冗長配線とを短絡させるの
で、走査線と信号線との短絡による欠陥を解消すること
ができ、アクティブマトリクス液晶パネルの生産におい
て、良品率向上が可能である。即ち、アクティブマトリ
クス液晶パネルの生産において、良品率を向上でき、且
つ、市場への不良流出防止、つまり、アクティブマトリ
クス液晶パネルの品質及び信頼性を向上できる。
Ｏｎ Ｐａｓｓｉｖａｔｉｏｎ構造において、信号線に
沿った各絵素電極の両端部に相当する信号線部分に絵素
電極とは重ならない状態で切断可能部が設けられ、更に
各信号線と短絡可能になした冗長配線が両端に位置する
走査線の外側の各々に少なくとも１本設けられている。
請求項４のアクティブマトリクス液晶パネルの欠陥修正
方法にあっては、走査線と信号線とが短絡した欠陥箇所
の両側に存在する前記切断可能部を切断すると共に、該
当する信号線の両端部と前記冗長配線とを短絡させるの
で、走査線と信号線との短絡による欠陥を解消すること
ができ、アクティブマトリクス液晶パネルの生産におい
て、良品率向上が可能である。即ち、アクティブマトリ
クス液晶パネルの生産において、良品率を向上でき、且
つ、市場への不良流出防止、つまり、アクティブマトリ
クス液晶パネルの品質及び信頼性を向上できる。
【図１】（ａ）は、本実施形態１に係るアクティブマト
リクス液晶パネルを示す平面図であり、（ｂ）は（ａ）
のＢ−Ｂ′線による断面図である。
リクス液晶パネルを示す平面図であり、（ｂ）は（ａ）
のＢ−Ｂ′線による断面図である。
【図２】（ａ）は、本実施形態２に係るアクティブマト
リクス液晶パネルを示す平面図であり、（ｂ）はその要
部を拡大して示す平面図である。
リクス液晶パネルを示す平面図であり、（ｂ）はその要
部を拡大して示す平面図である。
【図３】アクティブマトリクス基板を示す等価回路図で
ある。
ある。
【図４】アクティブマトリクス基板を示す拡大構成図で
ある。
ある。
【図５】アクティブマトリクス基板の走査線と信号線と
の短絡欠陥及び修正等価回路図である。
の短絡欠陥及び修正等価回路図である。
【図６】（ａ）は従来技術のアクティブマトリクス液晶
パネルの平面図であり、（ｂ）は従来技術のアクティブ
マトリクス液晶パネルの断面図である。
パネルの平面図であり、（ｂ）は従来技術のアクティブ
マトリクス液晶パネルの断面図である。
１ 走査線 １ａ 走査線端子 ２ 信号線 ２ａ 信号線端子 ３ 共通線 ３ａ 共通線端子 ４ 薄膜トランジスタ ５ 絵素電極 ５ａ 切欠部 ６ ゲート電極 ７ ソース電極 ８ ドレイン電極 ９ 冗長配線 ９ａ 冗長配線端子 １０ 欠陥箇所 １１ 絵素容量 １２ 補助容量 １３ 絶縁膜 １４ 切断可能部 １５ 接続部 １６ 配向膜 １７ 対向電極 １８ カラーフィルター １９ 液晶層 ２０ 基板 ２１ 絶縁膜 ２２ 切断部 ２３ スルーホール（貫通孔） ３１ アクティブマトリクス基板 ３２ 対向基板
Claims (4)
- 【請求項１】 基板上に複数の絵素電極と該絵素電極を
駆動するためのスイッチング素子とがマトリクス状に配
置され、該スイッチング素子と各々接続し、かつ相互に
交差して走査線及び信号線が形成されたアクティブマト
リクス基板と、該アクティブマトリクス基板に対向配設
された、対向電極を有する対向基板との間に液晶層が配
置されているアクティブマトリクス液晶パネルにおい
て、 該走査線、該信号線及び該スイッチング素子を覆うよう
に設けられた絶縁膜の上に該絵素電極が設けられ、該絶
縁膜に設けられた貫通孔を介して該絵素電極と該薄膜ト
ランジスタのドレイン電極とが電気的に接続され、か
つ、各絵素電極の該信号線に沿った両端部に信号線とは
重ならない切欠部が設けられ、更に各信号線と短絡可能
になした冗長配線が両端に位置する走査線の外側の各々
に少なくとも１本設けられているアクティブマトリクス
液晶パネル。 - 【請求項２】 請求項１に記載のアクティブマトリクス
液晶パネルの欠陥を修正する方法であって、 走査線と信号線とが短絡した欠陥箇所の両側に存在する
前記切欠部に位置する信号線部分を切断すると共に、該
当する信号線の両端部と前記冗長配線とを短絡させるア
クティブマトリクス液晶パネルの欠陥修正方法。 - 【請求項３】 基板上に複数の絵素電極と該絵素電極を
駆動するためのスイッチング素子とがマトリクス状に配
置され、該スイッチング素子と各々接続し、かつ相互に
交差して走査線及び信号線が形成されたアクティブマト
リクス基板と、該アクティブマトリクス基板に対向配設
された、対向電極を有する対向基板との間に液晶層が配
置されているアクティブマトリクス液晶パネルにおい
て、 該走査線、該信号線及び該スイッチング素子を覆うよう
に設けられた絶縁膜の上に該絵素電極が設けられ、該絶
縁膜に設けられた貫通孔を介して該絵素電極と該薄膜ト
ランジスタのドレイン電極とが電気的に接続され、か
つ、該信号線に沿った各絵素電極の両端部に相当する信
号線部分に絵素電極とは重ならない状態で切断可能部が
設けられ、更に各信号線と短絡可能になした冗長配線が
両端に位置する走査線の外側の各々に少なくとも１本設
けられているアクティブマトリクス液晶パネル。 - 【請求項４】 請求項３に記載のアクティブマトリクス
液晶パネルの欠陥修正方法であって、 走査線と信号線とが短絡した欠陥箇所の両側に存在する
前記切断可能部を切断すると共に、該当する信号線の両
端部と前記冗長配線とを短絡させるアクティブマトリク
ス液晶パネルの欠陥修正方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28220295A JPH09127550A (ja) | 1995-10-30 | 1995-10-30 | アクティブマトリクス液晶パネル及びその欠陥修正方法 |
| KR1019960046156A KR100283733B1 (ko) | 1995-10-16 | 1996-10-16 | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 |
| US08/731,551 US5995178A (en) | 1995-10-16 | 1996-10-16 | Active matrix liquid crystal panel and method for repairing defect therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28220295A JPH09127550A (ja) | 1995-10-30 | 1995-10-30 | アクティブマトリクス液晶パネル及びその欠陥修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09127550A true JPH09127550A (ja) | 1997-05-16 |
Family
ID=17649405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28220295A Withdrawn JPH09127550A (ja) | 1995-10-16 | 1995-10-30 | アクティブマトリクス液晶パネル及びその欠陥修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09127550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452130C (zh) * | 2007-01-16 | 2009-01-14 | 友达光电股份有限公司 | 短路检测装置及应用该装置的像素单元和显示面板 |
-
1995
- 1995-10-30 JP JP28220295A patent/JPH09127550A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452130C (zh) * | 2007-01-16 | 2009-01-14 | 友达光电股份有限公司 | 短路检测装置及应用该装置的像素单元和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517341A (en) | Liquid crystal display with TFT and capacitor electrodes with redundant connection | |
| JP4841438B2 (ja) | 液晶表示装置および液晶表示装置の欠陥修正方法 | |
| JPH0439055B2 (ja) | ||
| JPH10232408A (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| US6822701B1 (en) | Liquid crystal display apparatus | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP2619011B2 (ja) | 液晶表示素子 | |
| JP3167633B2 (ja) | 液晶表示装置 | |
| JPH09325363A (ja) | 液晶表示装置の修復方法 | |
| JPH09222615A (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
| JP3287985B2 (ja) | 液晶パネル及びその欠陥修正方法 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| JPH09127550A (ja) | アクティブマトリクス液晶パネル及びその欠陥修正方法 | |
| JP2624812B2 (ja) | 液晶表示装置および液晶表示パネルの製造方法 | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
| KR20020088093A (ko) | 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JP2000241833A (ja) | マトリックス型配線基板 | |
| KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
| JPH0915619A (ja) | アクテイブマトリックス型液晶表示装置 | |
| JPH0786619B2 (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |