JPH09127546A - 液晶表示素子およびその製造方法 - Google Patents
液晶表示素子およびその製造方法Info
- Publication number
- JPH09127546A JPH09127546A JP28696695A JP28696695A JPH09127546A JP H09127546 A JPH09127546 A JP H09127546A JP 28696695 A JP28696695 A JP 28696695A JP 28696695 A JP28696695 A JP 28696695A JP H09127546 A JPH09127546 A JP H09127546A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- display
- liquid crystal
- pixel
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 基板の大型化によるパターン形成時のつなぎ
合わせ精度、露光精度、エッチング精度のばらつきおよ
び基板の熱処理時の寸法変化等が生じた基板において
も、正確なアライメントが行える液晶表示素子の製造方
法を提供する。 【解決手段】 表示画素内の一番角の画素１２ａ、１２
ｂをアライメント部とし、表示駆動基板側のアライメン
ト基準として、ゲート電極線４ａ、４ｂおよびソース信
号線５ａ、５ｂを用い、対向基板側のアライメント基準
として遮光膜開口部８を用いて上下基板のアライメン
ト、貼り合わせを行う。また、表示駆動基板側のアライ
メント基準として透明画素電極部７を用いる。上記の方
法により、貼り合わせ精度を向上させることができ、光
漏れ、コントラスト低下等の表示品質の低下を防止し、
表示品質の高い液晶表示素子を得ることができる。
合わせ精度、露光精度、エッチング精度のばらつきおよ
び基板の熱処理時の寸法変化等が生じた基板において
も、正確なアライメントが行える液晶表示素子の製造方
法を提供する。 【解決手段】 表示画素内の一番角の画素１２ａ、１２
ｂをアライメント部とし、表示駆動基板側のアライメン
ト基準として、ゲート電極線４ａ、４ｂおよびソース信
号線５ａ、５ｂを用い、対向基板側のアライメント基準
として遮光膜開口部８を用いて上下基板のアライメン
ト、貼り合わせを行う。また、表示駆動基板側のアライ
メント基準として透明画素電極部７を用いる。上記の方
法により、貼り合わせ精度を向上させることができ、光
漏れ、コントラスト低下等の表示品質の低下を防止し、
表示品質の高い液晶表示素子を得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス液晶表示素子とその製造方法、特にそのアライメン
ト方法に関するものである。
クス液晶表示素子とその製造方法、特にそのアライメン
ト方法に関するものである。
【０００２】
【従来の技術】アクティブマトリクス液晶表示素子は、
図６に示すように画素電極７および薄膜トランジスタ部
（ＴＦＴ）６等から形成される表示駆動基板１５と、対
向電極１６およびＲＧＢ着色層部１７等から形成される
対向基板１８間に、ギャップ材であるスペーサ１９およ
び液晶２０をシール材２１で封入する構造となってい
る。画像表示は薄膜トランジスタ６等をオン、オフさせ
てスイッチング素子としての役目を持たせ、画素電極７
および対向電極１６間の電位を画素単位でコントロール
することにより実現できるが、画素電極７で覆われてい
ない部分および画素電極外縁部では電位コントロールが
難しく、液晶の配向制御を良好に行うことができない。
したがって、通常は、光漏れ、コントラスト低下等の表
示品質低下を防ぐために、対向基板１８に金属膜等の遮
光膜２２を設け、遮光膜開口部８が画素電極７上の所定
位置に来るように上下基板のアライメントを行いながら
貼り合わせる必要がある。従来技術では、図７−ａに示
す１３ａ、１３ｂのように上下基板のアライメントマー
ク部を表示画素部１の外に設けていた。１３ａ、１３ｂ
を拡大したものを図７−ｂに示す。図において２は駆動
基板側に設けられたアライメントマーク、３は対向基板
側に設けられたアライメントマークである。これらのア
ライメントマーク２、３を画像処理によって位置合わせ
し、位置ずれを調整してから張り合わせる方法が一般的
に用いられていた。
図６に示すように画素電極７および薄膜トランジスタ部
（ＴＦＴ）６等から形成される表示駆動基板１５と、対
向電極１６およびＲＧＢ着色層部１７等から形成される
対向基板１８間に、ギャップ材であるスペーサ１９およ
び液晶２０をシール材２１で封入する構造となってい
る。画像表示は薄膜トランジスタ６等をオン、オフさせ
てスイッチング素子としての役目を持たせ、画素電極７
および対向電極１６間の電位を画素単位でコントロール
することにより実現できるが、画素電極７で覆われてい
ない部分および画素電極外縁部では電位コントロールが
難しく、液晶の配向制御を良好に行うことができない。
したがって、通常は、光漏れ、コントラスト低下等の表
示品質低下を防ぐために、対向基板１８に金属膜等の遮
光膜２２を設け、遮光膜開口部８が画素電極７上の所定
位置に来るように上下基板のアライメントを行いながら
貼り合わせる必要がある。従来技術では、図７−ａに示
す１３ａ、１３ｂのように上下基板のアライメントマー
ク部を表示画素部１の外に設けていた。１３ａ、１３ｂ
を拡大したものを図７−ｂに示す。図において２は駆動
基板側に設けられたアライメントマーク、３は対向基板
側に設けられたアライメントマークである。これらのア
ライメントマーク２、３を画像処理によって位置合わせ
し、位置ずれを調整してから張り合わせる方法が一般的
に用いられていた。
【０００３】
【発明が解決しようとする課題】基板の大型化によるパ
ターン形成時のつなぎ合わせ精度、露光精度、エッチン
グ精度のばらつきの増大、また、基板の熱処理時の寸法
変化等により、アライメントマーク部１３ａ、１３ｂと
表示画素部１の相対位置が設計寸法と異なる場合が生じ
ている。このようになると、アライメントマーク部１３
ａ、１３ｂでは図７−ｂに示すように正確にアライメン
トが行われていても、画素部においては図７−ｃに示す
ように駆動基板側の画素電極７、および対向基板側の遮
光膜の開口部８が本来の設計位置と異なる貼り合わせ位
置でパネルが作製され、表示品質が低下するという問題
が生じるようになった。
ターン形成時のつなぎ合わせ精度、露光精度、エッチン
グ精度のばらつきの増大、また、基板の熱処理時の寸法
変化等により、アライメントマーク部１３ａ、１３ｂと
表示画素部１の相対位置が設計寸法と異なる場合が生じ
ている。このようになると、アライメントマーク部１３
ａ、１３ｂでは図７−ｂに示すように正確にアライメン
トが行われていても、画素部においては図７−ｃに示す
ように駆動基板側の画素電極７、および対向基板側の遮
光膜の開口部８が本来の設計位置と異なる貼り合わせ位
置でパネルが作製され、表示品質が低下するという問題
が生じるようになった。
【０００４】本発明は上記のような問題点を解消するた
めになされたもので、基板の大型化によるパターン形成
時のつなぎ合わせ精度、露光精度、エッチング精度のば
らつきおよび基板の熱処理時の寸法変化等が生じた基板
においても、正確なアライメントが行える液晶表示素子
の製造方法を提供し、表示品質の高い液晶表示素子を得
ることを目的とするものである。
めになされたもので、基板の大型化によるパターン形成
時のつなぎ合わせ精度、露光精度、エッチング精度のば
らつきおよび基板の熱処理時の寸法変化等が生じた基板
においても、正確なアライメントが行える液晶表示素子
の製造方法を提供し、表示品質の高い液晶表示素子を得
ることを目的とするものである。
【０００５】
【課題を解決するための手段】この発明に係わる液晶表
示素子の製造方法は、画素電極、表示用駆動素子、駆動
用配線および遮光部を有する表示画素部を備えた表示駆
動基板と、対向電極および上記画素電極の周辺部分を覆
う遮光膜を有する表示用画素部を備えた対向基板のそれ
ぞれの表示画素部を位置合わせの基準として重ね合わせ
る工程、上記２枚の基板の位置関係が予め定められた設
計値内に収まるように、画像処理を用いて位置合わせを
行う工程を含むようにしたものである。また、位置合わ
せの基準には、表示画素内部の最外側の角に位置する画
素を用いるものである。また、位置合わせの基準とし
て、対向基板側は遮光膜の開口部を用いるものである。
また、位置合わせの基準として、表示駆動基板側は同基
板上に配置された駆動用配線を用いるものである。ま
た、位置合わせの基準として、表示駆動基板側は画素電
極部を用いるものである。さらに、位置合わせの基準と
して、表示駆動基板側は同基板上に形成された遮光部を
用いるものである。また、この発明に係わる液晶表示素
子は、上記のいずれかの製造方法によって製造されたも
のである。
示素子の製造方法は、画素電極、表示用駆動素子、駆動
用配線および遮光部を有する表示画素部を備えた表示駆
動基板と、対向電極および上記画素電極の周辺部分を覆
う遮光膜を有する表示用画素部を備えた対向基板のそれ
ぞれの表示画素部を位置合わせの基準として重ね合わせ
る工程、上記２枚の基板の位置関係が予め定められた設
計値内に収まるように、画像処理を用いて位置合わせを
行う工程を含むようにしたものである。また、位置合わ
せの基準には、表示画素内部の最外側の角に位置する画
素を用いるものである。また、位置合わせの基準とし
て、対向基板側は遮光膜の開口部を用いるものである。
また、位置合わせの基準として、表示駆動基板側は同基
板上に配置された駆動用配線を用いるものである。ま
た、位置合わせの基準として、表示駆動基板側は画素電
極部を用いるものである。さらに、位置合わせの基準と
して、表示駆動基板側は同基板上に形成された遮光部を
用いるものである。また、この発明に係わる液晶表示素
子は、上記のいずれかの製造方法によって製造されたも
のである。
【０００６】
実施の形態１．以下に本発明の実施の形態を図について
説明する。図１−ａは本発明の実施の形態１である表示
駆動基板の画素部の平面拡大図、図１−ｂは対向基板の
画素部の平面拡大図である。また、図２−ａは、表示駆
動基板および対向基板を貼り合わせた基板を示し、図２
−ｂはその画素部分の拡大図であり、アライメントカメ
ラに写し出された画像である。図において４ａ、４ｂは
ゲート電極線、５ａ、５ｂはソース信号線、６はトラン
ジスタ部、７は透明画素電極部、８は遮光膜開口部、
９、１０はそれぞれ駆動基板側および対向基板側のアラ
イメント中心を示す。また、１２ａ、１２ｂは表示画素
内で最外側の角に位置する画素であり、表示画素内アラ
イメント部である。本実施例では、表示画素内の最外側
の角の画素をアライメント部とし、表示駆動基板側のア
ライメント基準として、ゲート電極線４ａ、４ｂおよび
ソース信号線５ａ、５ｂを用い、対向基板側のアライメ
ント基準として遮光膜開口部８を用いて上下基板のアラ
イメント、貼り合わせを行うものである。
説明する。図１−ａは本発明の実施の形態１である表示
駆動基板の画素部の平面拡大図、図１−ｂは対向基板の
画素部の平面拡大図である。また、図２−ａは、表示駆
動基板および対向基板を貼り合わせた基板を示し、図２
−ｂはその画素部分の拡大図であり、アライメントカメ
ラに写し出された画像である。図において４ａ、４ｂは
ゲート電極線、５ａ、５ｂはソース信号線、６はトラン
ジスタ部、７は透明画素電極部、８は遮光膜開口部、
９、１０はそれぞれ駆動基板側および対向基板側のアラ
イメント中心を示す。また、１２ａ、１２ｂは表示画素
内で最外側の角に位置する画素であり、表示画素内アラ
イメント部である。本実施例では、表示画素内の最外側
の角の画素をアライメント部とし、表示駆動基板側のア
ライメント基準として、ゲート電極線４ａ、４ｂおよび
ソース信号線５ａ、５ｂを用い、対向基板側のアライメ
ント基準として遮光膜開口部８を用いて上下基板のアラ
イメント、貼り合わせを行うものである。
【０００７】本実施例による駆動基板および対向基板の
アライメント、貼り合わせ方法について説明する。図１
−ａに示すように、表示駆動基板画素部はゲート電極線
４ａおよび隣接のゲート電極線４ｂ、ソース信号線５ａ
および隣接ソース信号線５ｂ、トランジスタ部６、透明
画素電極部７から主に構成される。表示駆動基板のアラ
イメント基準として、ゲート電極線４ａ−４ｂ間および
ソース信号線５ａ−５ｂ間の中心点９を画像処理によっ
て求める。また、図１−ｂに示すように、対向基板画素
部はＲＧＢの着色層１７および遮光膜で構成され、対向
基板のアライメント基準として遮光膜開口部８の中心１
０を画像処理によって求める。
アライメント、貼り合わせ方法について説明する。図１
−ａに示すように、表示駆動基板画素部はゲート電極線
４ａおよび隣接のゲート電極線４ｂ、ソース信号線５ａ
および隣接ソース信号線５ｂ、トランジスタ部６、透明
画素電極部７から主に構成される。表示駆動基板のアラ
イメント基準として、ゲート電極線４ａ−４ｂ間および
ソース信号線５ａ−５ｂ間の中心点９を画像処理によっ
て求める。また、図１−ｂに示すように、対向基板画素
部はＲＧＢの着色層１７および遮光膜で構成され、対向
基板のアライメント基準として遮光膜開口部８の中心１
０を画像処理によって求める。
【０００８】アライメントを行う際には、図２−ａに示
す表示画素内２箇所のアライメント部、すなわち表示画
素内の最外側の角に位置する画素である１２ａ、１２ｂ
について、それぞれの位置で上下基板のアライメント基
準９、１０が設計値を満たすように調整しながらアライ
メント、貼り合わせ処理を行う。設計値とは、例えば図
２−ｂに示すａ、ｂ、ｃ、ｄのように透明画素電極７と
遮光膜開口部８の上下左右の寸法差等であり、品種によ
って異なるものである。このａ、ｂ、ｃ、ｄの距離が設
計値になるように、上下基板のアライメント基準である
中心点９、１０を調整する。すなわち、品種によっては
中心点９、１０を重ね合わせたり、ある方向に数ｕｍず
らす場合などもある。このように予め上下基板のアライ
メント基準の位置関係を計算しておき、現在の位置と計
算値とのずれを測定し、この差を修正するようにアライ
メントを行う。次に、再び中心点９、１０を求め、それ
らの位置関係が設計値と予め決めておいた誤差の範囲
（例えば１ｕｍ以内）であればアライメント完了とす
る。誤差の範囲を超えていた場合は、再び修正を行う。
このような方法を採用することにより、基板の大型化に
よるパターン形成時のつなぎ合わせ精度、露光精度、エ
ッチング精度のばらつきおよび基板の熱処理時の寸法変
化等が生じた基板においても、従来の表示画素外部に形
成されたアライメントマークを用いた場合よりも正確な
アライメントを行うことが可能である。
す表示画素内２箇所のアライメント部、すなわち表示画
素内の最外側の角に位置する画素である１２ａ、１２ｂ
について、それぞれの位置で上下基板のアライメント基
準９、１０が設計値を満たすように調整しながらアライ
メント、貼り合わせ処理を行う。設計値とは、例えば図
２−ｂに示すａ、ｂ、ｃ、ｄのように透明画素電極７と
遮光膜開口部８の上下左右の寸法差等であり、品種によ
って異なるものである。このａ、ｂ、ｃ、ｄの距離が設
計値になるように、上下基板のアライメント基準である
中心点９、１０を調整する。すなわち、品種によっては
中心点９、１０を重ね合わせたり、ある方向に数ｕｍず
らす場合などもある。このように予め上下基板のアライ
メント基準の位置関係を計算しておき、現在の位置と計
算値とのずれを測定し、この差を修正するようにアライ
メントを行う。次に、再び中心点９、１０を求め、それ
らの位置関係が設計値と予め決めておいた誤差の範囲
（例えば１ｕｍ以内）であればアライメント完了とす
る。誤差の範囲を超えていた場合は、再び修正を行う。
このような方法を採用することにより、基板の大型化に
よるパターン形成時のつなぎ合わせ精度、露光精度、エ
ッチング精度のばらつきおよび基板の熱処理時の寸法変
化等が生じた基板においても、従来の表示画素外部に形
成されたアライメントマークを用いた場合よりも正確な
アライメントを行うことが可能である。
【０００９】本発明によれば、画素内部で正確に駆動基
板と対向基板をアライメント・貼り合わせすることが可
能となり、貼り合わせ精度を向上させることができ、光
漏れ、コントラスト低下等の表示品質の低下を防止する
ことができる。
板と対向基板をアライメント・貼り合わせすることが可
能となり、貼り合わせ精度を向上させることができ、光
漏れ、コントラスト低下等の表示品質の低下を防止する
ことができる。
【００１０】実施の形態２．本発明の実施の形態２を図
について説明する。図３は、本実施例である表示駆動基
板の画素部を示す平面拡大図である。図において１１は
付加容量線を示す。本実施例では、表示駆動基板側のア
ライメント基準として、ゲート電極線４ａ、付加容量線
１１およびソース信号線５ａ、５ｂを用い、対向基板側
のアライメント基準として遮光膜開口部８を用いて上下
基板のアライメント、貼り合わせを行ったものである。
図３に示すように、駆動基板画素部はゲート電極線４ａ
および隣接のゲート電極線４ｂ、付加容量線１１、ソー
ス信号線５ａおよび隣接ソース信号線５ｂ、トランジス
タ部６、透明画素電極部７から主に構成される。駆動基
板のアライメント基準として、ゲート電極線４ａ−付加
容量線１１間およびソース信号線５ａ−５ｂ間の中心点
９を画像処理によって求める。また、対向基板のアライ
メント基準としては、発明の実施の形態１と同様に遮光
膜開口部８の中心点１０を画像処理によって求める。以
後は、発明の実施の形態１と同様にアライメント・貼り
合わせ処理を行うことにより、貼り合わせ精度を向上さ
せることができ、光漏れ、コントラスト低下等の表示品
質の低下を防止することができる。
について説明する。図３は、本実施例である表示駆動基
板の画素部を示す平面拡大図である。図において１１は
付加容量線を示す。本実施例では、表示駆動基板側のア
ライメント基準として、ゲート電極線４ａ、付加容量線
１１およびソース信号線５ａ、５ｂを用い、対向基板側
のアライメント基準として遮光膜開口部８を用いて上下
基板のアライメント、貼り合わせを行ったものである。
図３に示すように、駆動基板画素部はゲート電極線４ａ
および隣接のゲート電極線４ｂ、付加容量線１１、ソー
ス信号線５ａおよび隣接ソース信号線５ｂ、トランジス
タ部６、透明画素電極部７から主に構成される。駆動基
板のアライメント基準として、ゲート電極線４ａ−付加
容量線１１間およびソース信号線５ａ−５ｂ間の中心点
９を画像処理によって求める。また、対向基板のアライ
メント基準としては、発明の実施の形態１と同様に遮光
膜開口部８の中心点１０を画像処理によって求める。以
後は、発明の実施の形態１と同様にアライメント・貼り
合わせ処理を行うことにより、貼り合わせ精度を向上さ
せることができ、光漏れ、コントラスト低下等の表示品
質の低下を防止することができる。
【００１１】実施の形態３．本発明の実施の形態３を図
について説明する。図４は、本実施例である表示駆動基
板の画素部を示す平面拡大図である。本実施例は、表示
駆動基板側のアライメント基準として、画素電極７を用
い、対向基板側のアライメント基準として遮光膜開口部
８を用いて上下基板のアライメント、貼り合わせを行う
ものである。図４に示すように画素電極７の中心点９を
画像処理によって求め、以後は、発明の実施の形態１と
同様にアライメント・貼り合わせ処理を行うことによ
り、同様の効果が得られる。
について説明する。図４は、本実施例である表示駆動基
板の画素部を示す平面拡大図である。本実施例は、表示
駆動基板側のアライメント基準として、画素電極７を用
い、対向基板側のアライメント基準として遮光膜開口部
８を用いて上下基板のアライメント、貼り合わせを行う
ものである。図４に示すように画素電極７の中心点９を
画像処理によって求め、以後は、発明の実施の形態１と
同様にアライメント・貼り合わせ処理を行うことによ
り、同様の効果が得られる。
【００１２】実施の形態４．本発明の実施の形態４を図
について説明する。図５は、本実施例による表示駆動基
板の画素部を示す平面拡大図である。本実施例は、表示
駆動基板側のアライメント基準として、基板上に形成し
た遮光部１４を用い、対向基板側のアライメント基準と
して遮光膜開口部８を用いて上下基板のアライメント、
貼り合わせを行うものである。図５に示すように表示駆
動基板上に形成された遮光部１４の中心点９を画像処理
によって求め、以後は、実施の形態１と同様にアライメ
ント・貼り合わせ処理を行うことにより、同様の効果が
得られる。
について説明する。図５は、本実施例による表示駆動基
板の画素部を示す平面拡大図である。本実施例は、表示
駆動基板側のアライメント基準として、基板上に形成し
た遮光部１４を用い、対向基板側のアライメント基準と
して遮光膜開口部８を用いて上下基板のアライメント、
貼り合わせを行うものである。図５に示すように表示駆
動基板上に形成された遮光部１４の中心点９を画像処理
によって求め、以後は、実施の形態１と同様にアライメ
ント・貼り合わせ処理を行うことにより、同様の効果が
得られる。
【図１】 この発明の実施の形態１である表示駆動基板
側および対向基板側のアライメント基準を示す平面図で
ある。
側および対向基板側のアライメント基準を示す平面図で
ある。
【図２】 ａはこの発明の実施の形態１である液晶パネ
ルのアラメント方法を示す平面図、ｂはアライメント基
準である表示画素の平面拡大図である。
ルのアラメント方法を示す平面図、ｂはアライメント基
準である表示画素の平面拡大図である。
【図３】 この発明の実施の形態２である表示駆動基板
側のアライメント基準を示す平面図である。
側のアライメント基準を示す平面図である。
【図４】 この発明の実施の形態３である表示駆動基板
側のアライメント基準を示す平面図である。
側のアライメント基準を示す平面図である。
【図５】 この発明の実施の形態４である表示駆動基板
側のアライメント基準を示す平面図である。
側のアライメント基準を示す平面図である。
【図６】 アクティブマトリクス液晶表示素子の基本構
造を示す断面図である。
造を示す断面図である。
【図７】 ａは従来の液晶パネルのアライメント方法を
示すための平面図、ｂはアライメント部の平面拡大図、
ｃは表示画素部の平面拡大図である。
示すための平面図、ｂはアライメント部の平面拡大図、
ｃは表示画素部の平面拡大図である。
１ 表示画素部、２ 表示駆動基板側アライメントマー
ク、３ 対向基板側アライメントマーク、４ａ ゲート
電極線、４ｂ 隣接ゲート電極線、５ａ ソース信号
線、５ｂ 隣接ソース信号線、６ トランジスタ部、７
透明画素電極、８ 遮光膜の開口部、９ 駆動基板側
アライメント中心、１０ 対向基板側アライメント中
心、１１ 付加容量線、１２ａ、１２ｂ 表示画素内ア
ライメント部、１３ａ、１３ｂ アライメントマーク
部、１４ 表示駆動基板側遮光部、１５ 表示駆動基
板、１６ 対向電極、１７ ＲＧＢ着色層、１８ 対向
基板、１９ スペーサ、２０ 液晶、２１ シール材、
２２ 遮光膜。
ク、３ 対向基板側アライメントマーク、４ａ ゲート
電極線、４ｂ 隣接ゲート電極線、５ａ ソース信号
線、５ｂ 隣接ソース信号線、６ トランジスタ部、７
透明画素電極、８ 遮光膜の開口部、９ 駆動基板側
アライメント中心、１０ 対向基板側アライメント中
心、１１ 付加容量線、１２ａ、１２ｂ 表示画素内ア
ライメント部、１３ａ、１３ｂ アライメントマーク
部、１４ 表示駆動基板側遮光部、１５ 表示駆動基
板、１６ 対向電極、１７ ＲＧＢ着色層、１８ 対向
基板、１９ スペーサ、２０ 液晶、２１ シール材、
２２ 遮光膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 豊島 明樹 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内
Claims (7)
- 【請求項１】 画素電極、表示用駆動素子、駆動用配線
および遮光部を有する表示画素部を備えた表示駆動基板
と、対向電極および上記画素電極の周辺部分を覆う遮光
膜を有する表示用画素部を備えた対向基板のそれぞれの
表示画素部を位置合わせの基準として重ね合わせる工
程、上記２枚の基板の位置関係が予め定められた設計値
内に収まるように、画像処理を用いて位置合わせを行う
工程を含むことを特徴とする液晶表示素子の製造方法。 - 【請求項２】 位置合わせの基準には、表示画素内部の
最外側の角に位置する画素を用いることを特徴とする請
求項１記載の液晶表示素子の製造方法。 - 【請求項３】 位置合わせの基準として、対向基板側は
遮光膜の開口部を用いることを特徴とする請求項１また
は請求項２記載の液晶表示素子の製造方法。 - 【請求項４】 位置合わせの基準として、表示駆動基板
側は同基板上に配置された駆動用配線を用いることを特
徴とする請求項１〜請求項３のいずれか一項に記載の液
晶表示素子の製造方法。 - 【請求項５】 位置合わせの基準として、表示駆動基板
側は画素電極部を用いることを特徴とする請求項１〜請
求項３のいずれか一項に記載の液晶表示素子の製造方
法。 - 【請求項６】 位置合わせの基準として、表示駆動基板
側は同基板上に形成された遮光部を用いることを特徴と
する請求項１〜請求項３のいずれか一項に記載の液晶表
示素子の製造方法。 - 【請求項７】 請求項１〜請求項６のいずれかに記載の
製造方法によって製造されたことを特徴とする液晶表示
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28696695A JPH09127546A (ja) | 1995-11-06 | 1995-11-06 | 液晶表示素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28696695A JPH09127546A (ja) | 1995-11-06 | 1995-11-06 | 液晶表示素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09127546A true JPH09127546A (ja) | 1997-05-16 |
Family
ID=17711267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28696695A Pending JPH09127546A (ja) | 1995-11-06 | 1995-11-06 | 液晶表示素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09127546A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502797B1 (ko) * | 1997-12-01 | 2005-10-19 | 삼성전자주식회사 | 액정 표시 장치 및 그의 제조 방법 |
| KR100563699B1 (ko) * | 2001-04-17 | 2006-03-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 능동 매트릭스형 액정 디스플레이 장치의 제조 방법 |
| KR100662780B1 (ko) * | 2002-12-18 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 테스트화소를 구비한 액정표시장치 및 이를 이용한 블랙 매트릭스를 제작하는 방법 |
| CN100460946C (zh) * | 2005-07-05 | 2009-02-11 | 三菱电机株式会社 | 液晶显示装置的制造方法 |
| US7911578B2 (en) | 2004-09-09 | 2011-03-22 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display panel |
-
1995
- 1995-11-06 JP JP28696695A patent/JPH09127546A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502797B1 (ko) * | 1997-12-01 | 2005-10-19 | 삼성전자주식회사 | 액정 표시 장치 및 그의 제조 방법 |
| KR100563699B1 (ko) * | 2001-04-17 | 2006-03-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 능동 매트릭스형 액정 디스플레이 장치의 제조 방법 |
| KR100662780B1 (ko) * | 2002-12-18 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 테스트화소를 구비한 액정표시장치 및 이를 이용한 블랙 매트릭스를 제작하는 방법 |
| US7911578B2 (en) | 2004-09-09 | 2011-03-22 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display panel |
| CN100460946C (zh) * | 2005-07-05 | 2009-02-11 | 三菱电机株式会社 | 液晶显示装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3117010B2 (ja) | 液晶表示パネル | |
| US7588869B2 (en) | Divided exposure method for making a liquid crystal display | |
| JP2007017465A (ja) | 液晶表示装置の製造方法 | |
| JPH11212075A (ja) | 液晶表示装置の製造方法 | |
| JP3224421B2 (ja) | アライメントマーク | |
| US8395154B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP3774570B2 (ja) | 液晶表示装置およびその製造方法 | |
| US20050248700A1 (en) | Substrate for liquid crystal display and liquid crystal display having the same | |
| JP3239632B2 (ja) | カラーマトリクス表示パネル及びその製造方法 | |
| JPH09127546A (ja) | 液晶表示素子およびその製造方法 | |
| JPH11149087A (ja) | 液晶表示装置 | |
| JPH11119230A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JP2551377B2 (ja) | 液晶ディスプレイ装置 | |
| JP3628974B2 (ja) | 液晶表示素子の製造方法および製造装置ならびに液晶表示素子 | |
| JP2002333628A (ja) | 液晶表示装置、カラーフィルタ基板およびアレイ基板 | |
| JP2000338506A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10268278A (ja) | 液晶表示装置 | |
| JP2005215313A (ja) | 液晶表示パネル用基板及びそれを用いた液晶表示パネル | |
| JP3004822B2 (ja) | マトリックス型液晶表示装置およびその製法 | |
| JP2001264723A (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
| JPH0756160A (ja) | アクティブマトリクス液晶表示素子 | |
| US20040119927A1 (en) | In-plane switching mode liquid crystal display device | |
| JP2000066179A (ja) | 液晶表示素子とその製造方法 | |
| JPH1172801A (ja) | 液晶表示装置 | |
| KR20130031738A (ko) | 액정표시장치 및 그 제조방법 |