JPH09121550A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源電圧変動特性が良好であり、入力力率が
高力率かつ入力電流歪改善可能であり、負荷が放電灯を
含んでなる場合は、入力力率が高力率かつ入力電流歪改
善可能であり、ランプ電流の変動を低減し、安定した光
出力を得ることが可能な電源装置を提供する。 【解決手段】 ｜ＶＡ−ＶＢ｜回路２に於て、整流器Ｄ
Ｂ出力を抵抗Ｒ１，Ｒ２で検出して得た電圧ＶＡを基準
電圧値ＶＢと比較して電圧ＶＡと基準電圧値ＶＢの差の
絶対値を出力し、発振回路３が｜ＶＡ−ＶＢ｜回路２の
出力電圧値に応じて発振周波数を変化させることにより
スイッチング素子Ｑ１，Ｑ２の動作周波数を変化させ
て、ランプ電流の電源電圧変動に対する変動幅を低減す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源装置に関するも
のであり、更に詳しくは入力力率が高く、入力電流歪改
善機能を有する電源装置に関する。

【０００２】

【従来の技術】本発明に係る従来例を図１６に、その各
部動作波形図を図１７に示す。

【０００３】本回路は、スイッチング素子Ｑ１，Ｑ２と
が交互にＯＮＯＦＦを繰り返すことにより負荷である放
電灯Ｌａ１を高周波点灯させるハーフブリッジ型のイン
バータ回路ＩＮＶを備えたものであり、第１のダイオー
ド（以下、ダイオードと呼ぶ。）Ｄ１と、第２のダイオ
ード（以下、ダイオードと呼ぶ。）Ｄ２及びコンデンサ
Ｃ２からなる並列回路とにより、交流電源Ｅの１周期の
ほぼ全区間にわたり、スイッチング素子Ｑ１，Ｑ２のＯ
ＮＯＦＦに応じて交流電源Ｅからインバータ回路ＩＮＶ
の負荷回路を介して電流が供給されるため、入力電流波
形を略正弦波状にすることが可能となり、従って、入力
力率が高力率で且つ入力電流波形歪の改善も可能とな
る。また、ダイオードＤ３，Ｄ４，インダクタンス素子
Ｌ２，平滑コンデンサＣ３から成る回路ＰＯＷは、スイ
ッチング素子Ｑ１のＯＮ時にダイオードＤ３，インダク
タンス素子Ｌ２を介して平滑コンデンサＣ３を充電し、
整流器ＤＢの出力電圧がコンデンサＣ３の充電電圧より
低い期間はダイオードＤ４を介して平滑コンデンサＣ３
の充電電圧がインバータ回路ＩＮＶの電源回路ＰＯＷと
して作用するものであり、これは所謂降圧チョッパ回路
ＰＯＷを構成している。

【０００４】図１７に示す各部動作波形図を参照して動
作を簡単に説明する。図１７（ａ）は交流電源電圧Ｅ
を、図１７（ｂ）は入力電流Ｉｉｎを、図１７（ｃ）は
インバータ回路ＩＮＶに印加される電源に相当するコン
デンサＣ５の両端電圧Ｖｃ５（以下、電圧Ｖｃ５と呼
ぶ。）を、図１７（ｄ）は放電灯Ｌａ１に供給されるラ
ンプ電流ＩＬａを示す。

【０００５】入力電流波形歪改善機能を有するインバー
タ回路ＩＮＶの電源電圧が、図１７（ｃ）に示す電圧Ｖ
ｃ５の様な部分平滑電源とすることにより、図１７
（ｄ）に示す様なランプ電流ＩＬａが、交流電源電圧Ｅ
のピーク近傍とゼロクロス近傍とで各々最大値に近づく
様になり、従って、ランプ電流ＩＬａのクレストファク
タＣＦ（＝ピーク値／実効値）も改善され、それに伴っ
てランプ力率が改善され、ランプの発光効率も改善され
るものである。この様な構成は特開平７ー５６１６０号
公報にて既に出願が成されている。

【０００６】

【発明が解決しようとする課題】しかし、上記従来例に
於ては、電源電圧変動が生じると、交流電源Ｅからイン
バータ回路ＩＮＶを介して流れる電流も当然のごとく変
動し、且つインバータ回路ＩＮＶに印加される電圧Ｖｃ
５も変動するため、ランプ電流ＩＬａの電源電圧変動に
対する変化率が悪くなるという問題点が生じる。

【０００７】本発明は、上記問題点に鑑みてなされたも
ので、その目的とするところは、電源電圧変動特性が良
好であり、入力力率が高力率かつ入力電流歪改善可能で
あり、負荷が放電灯を含んでなる場合は、入力力率が高
力率かつ入力電流歪改善可能であり、ランプ電流の変動
を低減し、安定した光出力を得ることが可能な電源装置
を提供することである。

【０００８】

【課題を解決するための手段】上記問題点を解決するた
めに、請求項１記載の発明によれば、交流電源を整流す
る整流器と、整流器の出力電圧を直流電圧に変換して平
滑コンデンサに出力する電源回路と、少なくとも第１の
スイッチング素子を有し、直流電圧を交流の高周波電圧
に変換して負荷に供給するインバータ回路とを備え、交
流電源電圧と交流電源からの入力電流とが略相似形であ
り、負荷に供給される高周波電流波形が、交流電源電圧
のピーク値近傍ではピーク値に近づくに連れて高周波電
流の絶対値が増加すると共に、交流電源電圧のゼロクロ
ス近傍ではゼロクロスに近づくに連れて高周波電流の絶
対値が増加する低周波リップルを含有した波形を得るも
のである電源装置に於て、整流器の出力電圧を検出する
ことにより得られる検出値と予め設定された所定値との
差の絶対値に応じて、高周波電流を制御することを特徴
とする。

【０００９】請求項２記載の発明によれば、検出値と所
定値との差の絶対値が増加すると、高周波電流の絶対値
を減少方向に制御することを特徴とする。

【００１０】請求項３記載の発明によれば、検出値と所
定値との差の絶対値が増加すると、インバータ回路の発
振周波数を増加することを特徴とする。

【００１１】請求項４記載の発明によれば、所定値は、
インバータ回路に印加される電圧を検出したものである
ことをことを特徴とする。

【００１２】請求項５記載の発明によれば、所定値は、
平滑コンデンサの両端電圧を検出したものであることを
ことを特徴とする。

【００１３】請求項６記載の発明によれば、交流電源を
整流する整流器と、整流器の出力電圧を直流電圧に変換
して平滑コンデンサに出力する電源回路と、少なくとも
第１のスイッチング素子を有し、直流電圧を交流の高周
波電圧に変換して負荷に供給するインバータ回路とから
構成される電源装置であって、交流電源電圧と交流電源
からの入力電流とが略相似形であり、負荷に供給される
高周波電流波形が、交流電源電圧のピーク値近傍ではピ
ーク値に近づくに連れて高周波電流の絶対値が増加する
と共に、交流電源電圧のゼロクロス近傍ではゼロクロス
に近づくに連れて高周波電流の絶対値が増加する低周波
リップルを含有した波形を得るものである電源装置に於
て、インバータ回路への入力の低電位側を基準として、
整流器出力の低電位側と、インバータ回路への入力の高
電位側とを検出した検出値に応じて、高周波電流を制御
することを特徴とする。

【００１４】請求項７記載の発明によれば、交流電源の
ピーク値近傍に於て、インバータ回路への入力の高電位
側を検出した検出値に応じてインバータ回路の発振周波
のオンデューティを制御し、交流電源のゼロクロス近傍
に於て、整流器出力の低電位側を検出した検出値に応じ
てインバータ回路の発振周波数を制御して、高周波電流
を制御することを特徴とする。

【００１５】請求項８記載の発明によれば、インバータ
回路への入力の高電位側を検出した検出値に応じてイン
バータ回路の発振周波数を制御し、整流器出力の低電位
側を検出した検出値に応じてインバータ回路の発振周波
のオンデューティを制御して、高周波電流を制御するこ
とを特徴とする。

【００１６】請求項９記載の発明によれば、第１のスイ
ッチング素子の導通時間を長くすることにより、高周波
電流の絶対値を減少することを特徴とする。

【００１７】請求項１０記載の発明によれば、第１のス
イッチング素子の動作周波数を大きくすることにより、
高周波電流の絶対値を減少することを特徴とする。

【００１８】請求項１１記載の発明によれば、インバー
タ回路は、第１のスイッチング素子を含む２つのスイッ
チング素子の直列回路を含んでなると共に、２つのスイ
ッチング素子が交互にＯＮＯＦＦを繰り返すことにより
負荷に高周波電力を供給するハーフブリッジインバータ
回路であり、２つのスイッチング素子の接続点と整流器
出力の一端との間に、負荷を含んでなる共振回路と第１
のダイオードの直列回路が接続され、第１のダイオード
及び共振回路の接続点と２つのスイッチング素子の直列
回路の一端との間に第２のダイオード及び第１のコンデ
ンサからなる並列回路が接続され、電源回路は、整流器
の出力電圧が一定値以下になると、インバータ回路に電
力供給し得る様に構成されたものであることを特徴とす
る。

【００１９】請求項１２記載の発明によれば、電源回路
は、スイッチング素子のいずれか一方がＯＮした時に、
交流電源から電力供給されるものであること特徴とす
る。

【００２０】請求項１３記載の発明によれば、負荷が軽
負荷である場合、インバータ回路に印加される電圧の上
昇を抑制する方向にインバータ回路を制御することを特
徴とする。

【００２１】請求項１４記載の発明によれば、負荷が軽
負荷である場合、インバータ回路に印加される電圧の上
昇を抑制する方向に平滑コンデンサの両端電圧を制御す
ることを特徴とする。

【００２２】請求項１５記載の発明によれば、負荷が軽
負荷である場合、インバータ回路の発振周波のオンデュ
ーティを変化させることにより、インバータ回路に印加
される電圧の上昇を抑制することを特徴とする。

【００２３】請求項１６記載の発明によれば、負荷が軽
負荷である場合、第１のスイッチング素子の導通期間を
長くすることにより、インバータ回路に印加される電圧
の上昇を抑制することを特徴とする。

【００２４】請求項１７記載の発明によれば、負荷が軽
負荷であると、インバータ回路に印加される電圧を検出
することによりインバータ回路の動作周波数を制御する
と共に、負荷が軽負荷でなくなると、インバータ回路に
印加される電圧を検出することによりインバータ回路の
発振周波のオンデューティを制御し、且つ整流器出力の
低圧側電圧を検出することによりインバータ回路の動作
周波数を制御することを特徴とする。

【００２５】請求項１８記載の発明によれば、電源回路
は、少なくとも第２のスイッチング素子を含んでなる降
圧チョッパ回路であることを特徴とする。

【００２６】請求項１９記載の発明によれば、電源回路
は、少なくとも第２のスイッチング素子を含んでなる昇
降圧チョッパ回路であることを特徴とする。

【００２７】請求項２０記載の発明によれば、電源回路
は、部分平滑回路であることを特徴とする。 請求項２
１記載の発明によれば、第１のスイッチング素子と第２
のスイッチング素子とは同一であることを特徴とする。

【００２８】請求項２２記載の発明によれば、インバー
タ回路は、ハーフブリッジ式インバータ回路であること
を特徴とする。

【００２９】請求項２３記載の発明によれば、負荷は放
電灯を含んでなることを特徴とする。

【００３０】請求項２４記載の発明によれば、放電灯が
異常状態になると、放電灯のランプ電圧を検出して放電
灯のランプ電圧の上昇を抑制する保護手段を備えると共
に、放電灯の予熱・始動状態では放電灯のランプ電圧の
検出禁止とし、放電灯の始動状態終了後で放電灯のラン
プ電圧の検出可能とし、放電灯の始動状態終了から一定
時間後に、放電灯の異常及び正常状態に応じてインバー
タ回路を制御することを特徴とする。

【００３１】

【実施の形態】

（実施の形態１）本発明に係る第１の実施の形態の回路
図を図１に示す。

【００３２】図１６に示した従来例と異なる点は、｜Ｖ
Ａ−ＶＢ｜回路２に於て、整流器ＤＢ出力を抵抗Ｒ１，
Ｒ２で検出して得た電圧ＶＡを基準電圧値ＶＢと比較し
て電圧ＶＡと基準電圧値ＶＢの差の絶対値を出力し、発
振回路３が｜ＶＡ−ＶＢ｜回路２の出力電圧値に応じて
発振周波数を変化させることによりスイッチング素子Ｑ
１，Ｑ２の動作周波数を変化させて、ランプ電流ＩＬａ
の電源電圧変動に対する変動幅を低減する様に構成した
ものであり、その他の従来例と同一構成には同一符号を
付すことにより説明を省略する。なお、発振回路３の出
力を受けてスイッチング素子Ｑ１，Ｑ２を駆動するドラ
イブ回路４を設けている。また｜ＶＡ−ＶＢ｜回路２
は、例えば図２に示す様に比較器ＣＯＭＰ１〜ＣＯＭＰ
４，ダイオードＤ１１〜Ｄ１６，抵抗Ｒ１１〜Ｒ２１か
ら構成することにより実現される。

【００３３】図１及び図２に示す様な回路構成とするこ
とにより、図１７（ｄ）に示すランプ電流ＩＬａの波形
に於て、交流電源Ｅのピーク近傍及びゼロクロス近傍
で、例えばインバータ回路ＩＮＶの動作周波数を高くす
ることによって、ランプ電流ＩＬａのピーク値を抑える
ことができるので、故に、ランプ電流ＩＬａのクレスト
ファクタＣＦを改善できると共に、電源電圧変動の際に
もランプ電流ＩＬａの変動を抑えることが可能となり、
安定した光出力が供給可能となる。

【００３４】（実施の形態２）本発明に係る第２の実施
の形態の回路図を図３に示す。

【００３５】図１に示した第１の実施の形態と異なる点
は、整流器ＤＢの出力電圧とインバータ回路ＩＮＶに印
加される電圧Ｖｃ５とを、各々発振回路３により、抵抗
Ｒ１，Ｒ２と抵抗Ｒ３，Ｒ４とで分圧検出する様に構成
したことであり、その他の第１の実施の形態と同一構成
には同一符号を付すことにより説明を省略する。

【００３６】抵抗Ｒ１，Ｒ２と抵抗Ｒ３，Ｒ４とで分圧
検出される電圧ＶＲ２，ＶＲ４の波形は、各々図４
（ａ），（ｂ）に示す様になり、発振回路３では、電圧
ＶＲ２の値が高い程スイッチング素子Ｑ１，Ｑ２の動作
周波数を低く、また、電圧ＶＲ４の値が高い程スイッチ
ング素子Ｑ１，Ｑ２の動作周波数を高くする様に動作す
る。この場合、電圧ＶＲ２の変化に対するスイッチング
素子Ｑ１，Ｑ２の動作周波数の変化幅に照らし合わせ
て、電圧ＶＲ４の変化に対するスイッチング素子Ｑ１，
Ｑ２の動作周波数の変化幅を調整することにより、結果
的に、図１７（ｄ）に示すランプ電流ＩＬａの波形に於
て、交流電源Ｅのピーク近傍及びゼロクロス近傍に於て
インバータ回路ＩＮＶの動作周波数を高く設定すること
が可能となり、ランプ電流ＩＬａのピーク値を抑えるこ
とができるので、故に、ランプ電流ＩＬａのクレストフ
ァクタＣＦを改善できると共に、電源電圧変動の際にも
ランプ電流ＩＬａの変動を抑えることが可能となり、安
定した光出力が供給可能となる。

【００３７】（実施の形態３）本発明に係る第３の実施
の形態の回路図を図５に示す。

【００３８】図３に示した第２の実施の形態と異なる点
は、ダイオードＤ１，Ｄ２の直列接続及びダイオードＤ
２の両端に並列接続されたコンデンサＣ２からなる回路
を整流器ＤＢの低電圧側出力端に接続した点、リーケー
ジトランスタイプであってランプ電流限流用インダクタ
を含むトランスＴ２をトランスＴ１の代わりに設けた
点、インダクタンス素子Ｌ２，平滑コンデンサＣ３の直
列接続をダイオードＤ３を介してスイッチング素子Ｑ１
の両端に並列接続し、またダイオードＤ３を介してスイ
ッチング素子Ｑ２の両端にダイオードＤ４を並列接続し
た点であり、その他の第２の実施の形態と同一構成には
同一符号を付すことにより説明を省略する。なお、回路
動作については第１，第２の実施の形態に示したのと同
様である。また、発振回路３は、周波数制御回路５とデ
ューティ制御回路６とから成り、周波数制御回路５によ
り、整流器ＤＢの低電圧側の出力電圧に応じてスイッチ
ング素子Ｑ１，Ｑ２の動作周波数を変化させ、また、デ
ューティ制御回路６により、整流器ＤＢの高電位側の出
力電圧に応じてスイッチング素子Ｑ１，Ｑ２の導通期間
を制御する様にしている。

【００３９】本実施の形態に於ては、以下に回路動作を
比較的詳細に説明する。スイッチング素子Ｑ１がＯＮに
なると、交流電源Ｅ→フィルター回路Ｆ→整流器ＤＢ→
スイッチング素子Ｑ１→コンデンサＣ４→トランスＴ２
→ダイオードＤ１→整流器ＤＢ→フィルター回路Ｆ→交
流電源Ｅの経路で電流が流れる。スイッチング素子Ｑ１
がＯＦＦ，スイッチング素子Ｑ２がＯＮになると、コン
デンサＣ４，トランスＴ２，放電灯Ｌａ１，コンデンサ
Ｃ６から成る振動回路に蓄積されていたエネルギーによ
り、トランスＴ２→コンデンサＣ２→スイッチング素子
Ｑ２の内臓ダイオード→コンデンサＣ４→トランスＴ２
の経路で所謂回生電流が流れ、コンデンサＣ２には電荷
が蓄積される。コンデンサＣ２の充電電圧と整流器ＤＢ
の出力電圧（＝コンデンサＣ１の両端電圧）との合成電
圧が電圧Ｖｃ５を越えると、コンデンサＣ１，Ｃ２の電
荷がダイオードＤ１を介してコンデンサＣ５に充電され
る。

【００４０】そして、引き続きコンデンサＣ４を電源と
してコンデンサＣ４→スイッチング素子Ｑ２→コンデン
サＣ２→トランスＴ２→コンデンサＣ４の経路で電流が
流れ、コンデンサＣ２の充電電圧が０Ｖになるとダイオ
ードＤ２がＯＮとなる。スイッチング素子Ｑ２がＯＦ
Ｆ，スイッチング素子Ｑ１がＯＮになると、所謂回生電
流がトランスＴ２→コンデンサＣ４→スイッチング素子
Ｑ１の内臓ダイオード→コンデンサＣ５→ダイオードＤ
２→トランスＴ２の経路で流れる。その後コンデンサＣ
５→スイッチング素子Ｑ１→コンデンサＣ４→トランス
Ｔ２→コンデンサＣ２→コンデンサＣ５の経路で電流が
流れてコンデンサＣ２の充電が行われ、コンデンサＣ１
とコンデンサＣ２とによる合成電圧が電圧Ｖｃ５を越え
るとコンデンサＣ１，コンデンサＣ２の電荷がコンデン
サＣ５への充電として供給され、再び交流電源Ｅ→フィ
ルター回路Ｆ→整流器ＤＢ→スイッチング素子Ｑ１→コ
ンデンサＣ４→トランスＴ２→ダイオードＤ１→整流器
ＤＢ→フィルター回路Ｆ→交流電源Ｅの経路で入力電源
が流れる。以上の様な動作を繰り返す。

【００４１】即ち、スイッチング素子Ｑ１，Ｑ２のスイ
ッチング動作によりコンデンサＣ２の充放電を繰り返
し、コンデンサＣ２の充電電圧及び整流器ＤＢの出力電
圧（＝コンデンサＣ１の両端電圧）の合成電圧と電圧Ｖ
ｃ５とを、ダイオードＤ１が比較することによって交流
電源Ｅから入力電流が供給される。

【００４２】一方、スイッチング素子Ｑ２がＯＮする
と、交流電源Ｅ→フィルター回路Ｆ→整流器ＤＢ→イン
ダクタンス素子Ｌ２→平滑コンデンサＣ３→ダイオード
Ｄ３→スイッチング素子Ｑ２→整流器ＤＢ→フィルター
回路Ｆ→交流電源Ｅの経路で平滑コンデンサＣ３に充電
電流が流れ、平滑コンデンサＣ３には略一定の電圧が充
電される。この平滑コンデンサＣ３への充電動作は平滑
コンデンサＣ３の両端電圧に対し、整流器ＤＢの出力電
圧が高い場合にのみ行われる。平滑コンデンサＣ３の放
電は、整流器ＤＢの出力電圧が平滑コンデンサＣ３の両
端電圧より低い場合に行われ、平滑コンデンサＣ３から
ダイオードＤ４を介してコンデンサＣ５に電荷が放電さ
れ、それがインバータ回路ＩＮＶの電源として作用して
いる。

【００４３】以上の様な動作を行う本実施の形態におい
ては、デューティ制御回路６により整流器ＤＢの高電位
側の出力電圧つまり電圧Ｖｃ５を検出してスイッチング
素子Ｑ１，Ｑ２のデューティ制御を行い、電圧Ｖｃ５が
高くなるとスイッチング素子Ｑ１，Ｑ２の導通期間のア
ンバランス度を大きくすることにより、放電灯Ｌａ１へ
の供給電力を低減することができるので、電圧Ｖｃ５の
上昇即ち交流電源Ｅの上昇に伴い、スイッチング素子Ｑ
１，Ｑ２の導通期間のアンバランス度を大きくして放電
灯Ｌａ１に流れるランプ電流ＩＬａの変動を抑制するこ
とが可能となる。なお、図６（ｂ）に示す様に、電圧Ｖ
ｃ５のピーク値近傍は交流電源Ｅのピーク値近傍と相似
の電圧変化を示すため、従って、交流電源Ｅのピーク値
近傍においては、スイッチング素子Ｑ１，Ｑ２のデュー
ティ制御によってランプ電流ＩＬａの変動を抑制する。

【００４４】ここでスイッチング素子Ｑ２の導通期間
は、図７（ｂ），（ｃ）に示す様に、インバータの負荷
電流，平滑コンデンサＣ３の充電電流が流れている期間
に相当しているので、図８（ａ）に示す様に、スイッチ
ング素子Ｑ２の導通期間を長くすることにより、図８
（ｄ）に示す様に、スイッチング素子Ｑ２のターンオフ
時のスイッチング電流（＝ドレイン電流）を低減するこ
とが可能となる。また、スイッチング素子Ｑ２の導通期
間を長くすることにより、スイッチング素子Ｑ１の導通
期間が狭くなるため導通損失が低減できる。つまり、交
流電源Ｅのピーク値近傍に於ては、スイッチング素子Ｑ
２の導通期間をスイッチング素子Ｑ１の導通期間に対し
て長くする様なデューティ制御を行うことにより、スイ
ッチング素子Ｑ１，Ｑ２の損失を低減することが可能と
なる。

【００４５】一方、整流器ＤＢの低電位側の出力電圧
は、コンデンサＣ５の低電位側を基準とすると、図６
（ｃ）に示す様に交流電源Ｅのゼロクロス近傍で最大値
を得るため、交流電源Ｅのゼロクロス近傍に於ては、周
波数制御回路５により整流器ＤＢの低電位側の出力電圧
を検出して周波数制御を行う、つまり、この電圧の上昇
に伴ってスイッチング素子Ｑ１，Ｑ２の動作周波数を高
くすることにより、交流電源Ｅのゼロクロス近傍でのラ
ンプ電流ＩＬａの変動を抑制することが可能となる。

【００４６】なお、本実施の形態においては、電圧Ｖｃ
５の検出電圧によりスイッチング素子Ｑ１，Ｑ２の動作
周波数を変化させる様に周波数制御を行っても良く、更
に、整流器ＤＢの低電位側の出力電圧を検出することよ
りデューティ制御を行っても良く、即ち、交流電源Ｅの
ピーク値近傍とゼロクロス近傍とで、電源電圧変動に対
するランプ電流ＩＬａの変動特性が改善される様に制御
されれば良い。

【００４７】更に、上記第１〜第３の実施の形態に示し
た、ダイオードＤ３，Ｄ４，インダクタンス素子Ｌ２，
平滑コンデンサＣ３から成る降圧チョッパ回路ＰＯＷの
代わりに、図９に示す様なコンデンサＣ７，Ｃ８，ダイ
オードＤ６〜Ｄ８からなる部分平滑電源回路ＰＯＷを用
いてもよい。また、コンデンサＣ２は、スイッチング素
子Ｑ１，Ｑ２の直列回路のダイオードＤ２に接続されて
いない一端とダイオードＤ１，Ｄ２の接点との間に接続
してもよい。

【００４８】（実施の形態４）本発明に係る第４の実施
の形態の回路図を図１０に示す。

【００４９】図１６に示した従来例と異なる点は、ダイ
オードＤ１，Ｄ２の直列接続及びダイオードＤ２の両端
に並列接続されたコンデンサＣ２からなる回路を整流器
ＤＢの低電圧側出力端に接続した点、放電灯Ｌａ２，コ
ンデンサＣ２１からなる負荷をトランスＴ１，放電灯Ｌ
ａ１，コンデンサＣ６からなる負荷の代わりに設けた
点、インダクタンス素子Ｌ２，平滑コンデンサＣ３の直
列接続をダイオードＤ３を介してスイッチング素子Ｑ１
の両端に並列接続し、またダイオードＤ３を介してスイ
ッチング素子Ｑ２の両端にダイオードＤ４を並列接続し
た点、制御回路１ａの代わりに制御回路１ｂを設けた点
であり、その他の従来例と同一構成には同一符号を付す
ことにより説明を省略する。なおフィルター回路Ｆは、
コンデンサＣ２１，インダクタンス素子Ｌ２１，Ｌ２２
から構成される。

【００５０】ここで制御回路１ｂは、放電灯Ｌａ２の始
動時などの軽負荷時の平滑コンデンサＣ３の両端電圧Ｖ
ｃ３（以下、電圧Ｖｃ３と呼ぶ。）の昇圧を抑制をさせ
るためのものである。軽負荷時の電圧Ｖｃ３の昇圧は、
スイッチング素子Ｑ１，Ｑ２の発振周波数と、スイッチ
ング素子Ｑ１オン時の図１０に示す様な点線ル−プを流
れる電流Ｉ１のモード、つまり交流電源Ｅから直接ＬＣ
共振負荷に電力供給される動作モードとが影響している
と考えられる。このモードの発生時間が長ければ長いほ
ど、またこのモードが発生している時の交流電源Ｅの電
圧値が高ければ高いほど、電圧Ｖｃ３の昇圧度は大きく
なる。

【００５１】そこで、この動作モードを少なくするため
に、軽負荷時に於て、スイッチング素子Ｑ１、Ｑ２のオ
ン時間をスイッチング素子Ｑ１よりスイッチング素子Ｑ
２の方が長くなるようにアンバランス制御し、電圧Ｖｃ
３の昇圧を抑制するために、交流電源Ｅと追従した谷埋
め電圧を検出して、交流電源Ｅの山部でのスイッチング
素子Ｑ１，Ｑ２の動作周波数を交流電源Ｅの谷部でのス
イッチング素子Ｑ１，Ｑ２の動作周波数よりも高く制御
することが考えられる。スイッチング素子Ｑ１，Ｑ２の
動作周波数を全体的に高くすれば当然電圧Ｖｃ３の昇圧
は低減されるが、放電灯Ｌａ２への予熱電力が十分には
得にくくなる。

【００５２】よって、本実施の形態は上述の様に構成
し、スイッチング素子Ｑ１，Ｑ２のアンバランス制御
と、交流電源Ｅの山部と谷部とでの周波数変調とを組み
合わせることにより、放電灯Ｌａ２のへの予熱電力を確
保しつつ電圧Ｖｃ３の昇圧抑制効果を実現するものであ
る。

【００５３】その具体的な一例として、図１１（ｂ）に
示す様に、交流電源Ｅの谷部でのスイッチング素子Ｑ１
のオンデュ−ティＴｏｎｌをスイッチング素子Ｑ１，Ｑ
２の動作周期Ｔ２の半分であるＴ２／２より短く設定し
ておき、制御回路１ｂで電圧Ｖｃ５を検出して周波数変
調を行うことによって、つまり、図１１（ａ）に示す様
に、交流電源Ｅの山部でのスイッチング素子Ｑ１のオン
デュ−ティＴｏｎｌをスイッチング素子Ｑ１，Ｑ２の動
作周期Ｔｌの半分であるＴ１／２より短く設定して、且
つスイッチング素子Ｑ１，Ｑ２の動作周期をＴ２＞Ｔ１
とすることで、図１０の点線に示す電流Ｉｌのモードを
少なくするアンバランス制御と、交流電源Ｅに応じた周
波数制御とを同時に行う。

【００５４】この様な制御を行うことにより負荷への必
要電力を確保し、且つ電圧Ｖｃ３の昇圧抑制を可能と
し、軽負荷時の高電圧ストレスを低減可能とすることに
より、低耐量の素子の使用を可能とし、装置の小型化及
びコストダウンが図れる。

【００５５】（実施の形態５）本発明に係る第５の実施
の形態の回路図を図１２に示す。

【００５６】図５に示した第３の実施の形態と異なる点
は、整流器ＤＢ出力低圧側の電圧検出として電圧ＶＲ
５，スイッチＳＷ１を介して周波数制御回路５に接続
し、電圧Ｖｃ５の検出として抵抗Ｒ６，スイッチＳＷ２
を介してデューティ制御回路６に接続し、且つ電圧Ｖｃ
５の検出として抵抗Ｒ６，スイッチＳＷ３を介して周波
数制御回路５に接続することにより、周波数制御とデュ
ーティ制御とを用いて、例えば放電灯の点灯時などの定
常時の電源電圧変動に対するランプ電流変動の低減、及
びスイッチング素子Ｑ１，Ｑ２での損失低減と、例えば
放電灯の予熱・始動時などの軽負荷時の電圧Ｖｃ３の昇
圧抑制とを行う様に構成したことであり、その他の第３
の実施の形態と同一構成には同一符号を付すことにより
説明を省略する。なお、本実施の形態では放電灯Ｌａ１
の代わりに放電灯Ｌａ１１，Ｌａ１２の２灯直列とし、
この両端にコンデンサＣ２１を設けている。

【００５７】また、スイッチＳＷ１〜スイッチＳＷ３の
制御は表１に示した通りであり、放電灯の予熱・始動時
などの軽負荷時には、スイッチＳＷ１，ＳＷ２をオフ、
スイッチＳＷ３をオンすることにより、電圧Ｖｃ５の検
出によりスイッチング素子Ｑ１，Ｑ２の周波数変調制御
を行う。また放電灯の点灯時などの正常時には、スイッ
チＳＷ１，ＳＷ２をオン、スイッチＳＷ３をオフするこ
とにより、電圧Ｖｃ５の検出によりスイッチング素子Ｑ
１，Ｑ２のデューティ変調制御を行い、整流器ＤＢ出力
低圧側の電圧検出によりスイッチング素子Ｑ１，Ｑ２の
周波数変調制御を行う。

【００５８】

【表１】

【００５９】（実施の形態６）本発明に係る第６の実施
の形態の回路図を図１３に、その動作波形図を図１４に
示す。

【００６０】図１２に示した第５の実施の形態と異なる
点は、制御回路１ｂの代わりに制御回路１ｃを設けて負
荷を放電灯とした場合に於ける無負荷，エミレスなどの
異常状態に対する保護を行う様に構成したことであり、
その他の第５の実施の形態と同一構成には同一符号を付
すことにより説明を省略する。

【００６１】上記第５の実施の形態に示した様なデュ−
ティ変調制御と周波数変調制御との組み合わせによる制
御に於ては、無負荷，エミレスなどの異常状態では、そ
のままの制御を継続することにより回路に過大なストレ
スが生じてしまう可能性が生じる。

【００６２】ここで制御回路１ｃは、放電灯Ｌａ１１，
Ｌａ１２を点灯させる際の予熱・始動・点灯の３段階に
周波数を切替える予熱・始動・点灯切替え回路８（以
下、第１の制御回路８と呼ぶ。）と、スイッチＳＷ１〜
ＳＷ３を含み構成されると共に、デューティ変調制御と
周波数変調制御との組み合わせ制御を表１に示した動作
シーケンスで行い、予熱・始動と点灯とを切替える（以
下、Ｆ／Ｆ切替と呼ぶ。）デューティ・周波数制御回路
１１（以下、第２の制御回路１１と呼ぶ。）と、トラン
スＴ２に設けられた２次巻線ｎ３及びダイオードＤ２１
を介してランプ電圧を検出し、無負荷，エミレスなどの
異常状態に於けるランプ電圧ＶＬａの上昇を検出し保護
動作を行なうためのＶＬａ検出回路７（以下、第３の制
御回路７と呼ぶ。）と、逆に正常ランプ状態に於て予熱
から始動モードに移行した瞬間、つまり放電灯が点灯す
る瞬間に発生する電圧Ａ（図１４（ｂ）の○印部に示
す）によりランプ電圧ＶＬａ検出が働かないよう、ラン
プ電圧ＶＬａ検出を停止するＶＬａ検出禁止回路９（以
下、第４の制御回路９と呼ぶ。）と、第１〜第４の制御
回路を適切なタイミングで動作させるタイマー回路１０
と、スイッチング素子Ｑ１，Ｑ２のドライブ回路４とか
ら構成される。

【００６３】次に図１４を参照して動作を簡単に説明す
る。時刻ｔ０〜ｔ２に於ては放電灯の予熱・始動を行う
が、この期間は上述の様に電圧Ｖｃ５の検出による周波
数変調制御を行い、時刻ｔ２以降は上述の様にＦ／Ｆ切
替を行って電圧Ｖｃ５の検出によるデューティ変調制御
を行い、且つ整流器ＤＢ出力低圧側の電圧検出による周
波数変調制御を行なっている。ここで、Ｆ／Ｆ切替のタ
イミングとランプ電圧ＶＬａ検出禁止解除のタイミング
とは完全に放電灯が放電を開始した後、つまり始動の終
了する時刻ｔ２以降で良いと考えられる。第１の制御回
路８を設けて予熱・始動・点灯の３段階モードを形成し
たのは、このタイミングを明確にする為である。

【００６４】ここで、Ｆ／Ｆ切替のタイミングとランプ
電圧ＶＬａ検出禁止解除のタイミングとが同時の場合、
放電灯が無負荷，エミレスなどの異常状態に於て、回路
のバラツキやランプ電圧ＶＬａ検出の遅れ時間などによ
りＦ／Ｆ切替が先に動作、つまり軽負荷状態で定常勤作
モードになると、過電圧の発生、進相モードの発生等に
よる大きなストレスが回路に発生するので、ランプ電圧
ＶＬａ検出禁止解除は、回路のバラツキやランプ電圧Ｖ
Ｌａ検出の遅れ時間などを考慮して、図１４（ｃ），
（ｄ）に示す様に、Ｆ／Ｆ切替より時間ｔｄだけ早く動
作する様に制御するのが望ましく、この様に動作するこ
とにより、放電灯が無負荷，エミレスなどの異常状態に
於て回路ストレスが発生することなく、確実に回路保護
動作に移行できる。

【００６５】なお、上記全ての実施の形態に於ては、図
１５に示す様に、インダクタンス素子Ｌ２，平滑コンデ
ンサＣ３の直列接続の両端に、インダクタンス素子Ｌ２
の回生電流を流すためのダイオードＤ５を並列接続する
ことによりスイッチング素子Ｑ１のスイッチング電流
（＝ドレイン電流）を更に低減することが可能となる。
また、負荷としては主に放電灯を含んでなるものを用い
たが、放電灯以外の負荷に用いてもよい。

【００６６】

【発明の効果】請求項１から請求項５、請求項１８から
請求項２０、請求項２２に記載の発明によれば、電源変
動特性が良好で、しかも入力力率が高力率かつ入力電流
歪改善可能な電源装置を提供することができる。

【００６７】請求項６から請求項１１に記載の発明によ
れば、スイッチング素子の損失を低減することが可能で
あると共に、電源変動特性が良好で、しかも入力力率が
高力率かつ入力電流歪改善可能な電源装置を提供するこ
とができる。

【００６８】請求項１２及び請求項２１に記載の発明に
よれば、小型化可能で、電源変動特性が良好で、しかも
入力力率が高力率かつ入力電流歪改善可能な電源装置を
提供することができる。

【００６９】請求項１３から請求項１６に記載の発明に
よれば、負荷への必要電力を確保しつつ平滑コンデンサ
の両端電圧の昇圧抑制効果を実現可能な電源装置を提供
することができる。

【００７０】請求項１７記載の発明によれば、軽負荷時
に於て、負荷への必要電力を確保しつつ平滑コンデンサ
の両端電圧の昇圧抑制効果を実現可能であると共に、軽
負荷及び無負荷でない様な正常負荷時に於て、スイッチ
ング素子の損失を低減することが可能で、電源変動特性
が良好で、しかも入力力率が高力率かつ入力電流歪改善
可能な電源装置を提供することができる。請求項２３記
載の発明によれば、スイッチング素子の損失を低減する
ことが可能で、ランプ電流のクレストファクタＣＦを改
善可能であると共に、電源電圧変動の際にもランプ電流
の変動を抑えることが可能となり、安定した光出力が供
給可能で、しかも入力力率が高力率かつ入力電流歪改善
可能な電源装置を提供することができる。

【００７１】請求項２４記載の発明によれば、無負荷，
エミレスなどの異常状態に対する保護が可能で、スイッ
チング素子の損失を低減することが可能で、ランプ電流
のクレストファクタＣＦを改善可能であると共に、電源
電圧変動の際にもランプ電流の変動を抑えることが可能
となり、安定した光出力が供給可能で、しかも入力力率
が高力率かつ入力電流歪改善可能な電源装置を提供する
ことができる。

【図面の簡単な説明】

【図１】本発明に係る第１実施の形態を示す回路図であ
る。

【図２】上記実施の形態に於ける｜ＶＡ−ＶＢ｜回路の
具体的な回路図である。

【図３】本発明に係る第２実施の形態を示す回路図であ
る。

【図４】上記実施の形態に係る動作波形図である。

【図５】本発明に係る第３実施の形態を示す回路図であ
る。

【図６】上記実施の形態に係る動作波形図である。

【図７】上記実施の形態に係る別の動作波形図である。

【図８】上記実施の形態に係る更に別の動作波形図であ
る。

【図９】上記第１から第３の実施の形態に係る別の電源
回路を示す回路図である。

【図１０】本発明に係る第４実施の形態を示す回路図で
ある。

【図１１】上記実施の形態に係る動作波形図である。

【図１２】本発明に係る第５実施の形態を示す回路図で
ある。

【図１３】本発明に係る第６実施の形態を示す回路図で
ある。

【図１４】上記実施の形態に係る動作波形図である。

【図１５】上記全ての実施の形態に於ける別の電源回路
を示す要部回路図である。

【図１６】本発明に係る従来例を示す回路図である。

【図１７】上記従来例に係る動作波形図を示す。

【符号の説明】

Ｃ コンデンサ Ｄ ダイオード ＤＢ 整流器 Ｅ 交流電源 ＩＮＶ インバータ回路 Ｌａ 放電灯 Ｑ スイッチング素子 ＰＯＷ 電源回路 Ｖ 電圧 Ｚ 負荷

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲松▼本 多津彦 大阪府門真市大字門真1048番地松下電工株 式会社内

Claims (24)

【特許請求の範囲】
1. 【請求項１】 交流電源を整流する整流器と、前記整流
   器の出力電圧を直流電圧に変換して平滑コンデンサに出
   力する電源回路と、少なくとも第１のスイッチング素子
   を有し、前記直流電圧を交流の高周波電圧に変換して負
   荷に供給するインバータ回路とを備え、 前記交流電源電圧と前記交流電源からの入力電流とが略
   相似形であり、前記負荷に供給される高周波電流波形
   が、前記交流電源電圧のピーク値近傍では前記ピーク値
   に近づくに連れて前記高周波電流の絶対値が増加すると
   共に、前記交流電源電圧のゼロクロス近傍では前記ゼロ
   クロスに近づくに連れて前記高周波電流の絶対値が増加
   する低周波リップルを含有した波形を得るものである電
   源装置に於て、 前記整流器の出力電圧を検出することにより得られる検
   出値と予め設定された所定値との差の絶対値に応じて、
   前記高周波電流を制御することを特徴とする電源装置。
2. 【請求項２】 前記検出値と前記所定値との差の絶対値
   が増加すると、前記高周波電流の絶対値を減少方向に制
   御することを特徴とする請求項１記載の電源装置。
3. 【請求項３】 前記検出値と前記所定値との差の絶対値
   が増加すると、前記インバータ回路の発振周波数を増加
   することを特徴とする請求項１または請求項２に記載の
   電源装置。
4. 【請求項４】 前記所定値は、前記インバータ回路に印
   加される電圧を検出したものであることをことを特徴と
   する請求項１から請求項３のいずれかに記載の電源装
   置。
5. 【請求項５】 前記所定値は、前記平滑コンデンサの両
   端電圧を検出したものであることをことを特徴とする請
   求項１から請求項３のいずれかに記載の電源装置。
6. 【請求項６】 交流電源を整流する整流器と、前記整流
   器の出力電圧を直流電圧に変換して平滑コンデンサに出
   力する電源回路と、少なくとも第１のスイッチング素子
   を有し、前記直流電圧を交流の高周波電圧に変換して負
   荷に供給するインバータ回路とから構成される電源装置
   であって、 前記交流電源電圧と前記交流電源からの入力電流とが略
   相似形であり、前記負荷に供給される高周波電流波形
   が、前記交流電源電圧のピーク値近傍では前記ピーク値
   に近づくに連れて前記高周波電流の絶対値が増加すると
   共に、前記交流電源電圧のゼロクロス近傍では前記ゼロ
   クロスに近づくに連れて前記高周波電流の絶対値が増加
   する低周波リップルを含有した波形を得るものである電
   源装置に於て、 前記インバータ回路への入力の低電位側を基準として、
   前記整流器出力の低電位側と、前記インバータ回路への
   入力の高電位側とを検出した検出値に応じて、前記高周
   波電流を制御することを特徴とする電源装置。
7. 【請求項７】 前記交流電源のピーク値近傍に於て、前
   記インバータ回路への入力の高電位側を検出した検出値
   に応じて前記インバータ回路の発振周波のオンデューテ
   ィを制御し、前記交流電源のゼロクロス近傍に於て、前
   記整流器出力の低電位側を検出した検出値に応じて前記
   インバータ回路の発振周波数を制御して、前記高周波電
   流を制御することを特徴とする請求項６記載の電源装
   置。
8. 【請求項８】 前記インバータ回路への入力の高電位側
   を検出した検出値に応じて前記インバータ回路の発振周
   波数を制御し、前記整流器出力の低電位側を検出した検
   出値に応じて前記インバータ回路の発振周波のオンデュ
   ーティを制御して、前記高周波電流を制御することを特
   徴とする請求項６記載の電源装置。
9. 【請求項９】 前記第１のスイッチング素子の導通時間
   を長くすることにより、前記高周波電流の絶対値を減少
   することを特徴とする請求項６から請求項８のいずれか
   に記載の電源装置。
10. 【請求項１０】 前記第１のスイッチング素子の動作周
    波数を大きくすることにより、前記高周波電流の絶対値
    を減少することを特徴とする請求項６から請求項８のい
    ずれかに記載の電源装置。
11. 【請求項１１】 前記インバータ回路は、前記第１のス
    イッチング素子を含む２つのスイッチング素子の直列回
    路を含んでなると共に、２つの前記スイッチング素子が
    交互にＯＮＯＦＦを繰り返すことにより前記負荷に高周
    波電力を供給するハーフブリッジインバータ回路であ
    り、 ２つの前記スイッチング素子の接続点と前記整流器出力
    の一端との間に、前記負荷を含んでなる共振回路と第１
    のダイオードの直列回路が接続され、前記第１のダイオ
    ード及び前記共振回路の接続点と２つの前記スイッチン
    グ素子の直列回路の一端との間に第２のダイオード及び
    第１のコンデンサからなる並列回路が接続され、 前記電源回路は、前記整流器の出力電圧が一定値以下に
    なると、前記インバータ回路に電力供給し得る様に構成
    されたものであることを特徴とする請求項１から請求項
    １０のいずれかに記載の電源装置。
12. 【請求項１２】 前記電源回路は、前記スイッチング素
    子のいずれか一方がＯＮした時に、前記交流電源から電
    力供給されるものであること特徴とする請求項１１記載
    の電源装置。
13. 【請求項１３】 前記負荷が軽負荷である場合、前記イ
    ンバータ回路に印加される電圧の上昇を抑制する方向に
    前記インバータ回路を制御することを特徴とする請求項
    １から請求項１１のいずれかに記載の電源装置。
14. 【請求項１４】 前記負荷が軽負荷である場合、前記イ
    ンバータ回路に印加される電圧の上昇を抑制する方向に
    前記平滑コンデンサの両端電圧を制御することを特徴と
    する請求項１から請求項１１のいずれかに記載の電源装
    置。
15. 【請求項１５】 前記負荷が軽負荷である場合、前記イ
    ンバータ回路の発振周波のオンデューティを変化させる
    ことにより、前記インバータ回路に印加される電圧の上
    昇を抑制することを特徴とする請求項１から請求項１４
    のいずれかに記載の電源装置。
16. 【請求項１６】 前記負荷が軽負荷である場合、前記第
    １のスイッチング素子の導通期間を長くすることによ
    り、前記インバータ回路に印加される電圧の上昇を抑制
    することを特徴とする請求項１から請求項１４のいずれ
    かに記載の電源装置。
17. 【請求項１７】 前記負荷が軽負荷であると、前記イン
    バータ回路に印加される電圧を検出することにより前記
    インバータ回路の動作周波数を制御すると共に、 前記負荷が軽負荷でなくなると、前記インバータ回路に
    印加される電圧を検出することにより前記インバータ回
    路の発振周波のオンデューティを制御し、且つ前記整流
    器出力の低圧側電圧を検出することにより前記インバー
    タ回路の動作周波数を制御することを特徴とする請求項
    １から請求項１６のいずれかに記載の電源装置。
18. 【請求項１８】 前記電源回路は、少なくとも第２のス
    イッチング素子を含んでなる降圧チョッパ回路であるこ
    とを特徴とする請求項１から請求項１７のいずれかに記
    載の電源装置。
19. 【請求項１９】 前記電源回路は、少なくとも第２のス
    イッチング素子を含んでなる昇降圧チョッパ回路である
    ことを特徴とする請求項１から請求項１７のいずれかに
    記載の電源装置。
20. 【請求項２０】 前記電源回路は、部分平滑回路である
    ことを特徴とする請求項１から請求項１７のいずれかに
    記載の電源装置。
21. 【請求項２１】 前記第１のスイッチング素子と前記第
    ２のスイッチング素子とは同一であることを特徴とする
    請求項１から請求項１９のいずれかに記載の電源装置。
22. 【請求項２２】 前記インバータ回路は、ハーフブリッ
    ジ式インバータ回路であることを特徴とする請求項１か
    ら請求項１７のいずれかに記載の電源装置。
23. 【請求項２３】 前記負荷は、放電灯を含んでなること
    を特徴とする請求項１から請求項１７のいずれかに記載
    の電源装置。
24. 【請求項２４】 前記放電灯が異常状態になると、前記
    放電灯のランプ電圧を検出して前記放電灯のランプ電圧
    の上昇を抑制する保護手段を備えると共に、前記放電灯
    の予熱・始動状態では前記放電灯のランプ電圧の検出禁
    止とし、前記放電灯の始動状態終了後で前記放電灯のラ
    ンプ電圧の検出可能とし、前記放電灯の始動状態終了か
    ら一定時間後に、前記放電灯の異常及び正常状態に応じ
    て前記インバータ回路を制御することを特徴とする請求
    項２３記載の電源装置。