JPH09121023A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】下部電極、上部電極の配線工程の前後で剥離が
発生する。 【解決手段】基板(1) 上に形成された下部電極(2) と、
該下部電極(2) を被覆する誘電体で形成された第１接着
層(3a)と、該第１接着層(3a)に設けたコンタクトホール
(8c)を被覆するように設けた強誘電体層(4) と、該強誘
電体層(4) 上に積層された上部電極(5) からなる強誘電
体容量素子(6) と、該強誘電体容量素子(6) を覆うよう
に誘電体で形成された第２接着層(3b)と、該第２接着層
(3b)を含む前記強誘電体容量素子(6) 及び前記第１接着
層(3a)とを被覆するように形成された誘電体層(7) と、
該誘電体層(7) ，前記第１接着層(3a)及び第２接着層(3
b)にコンタクトホール(8a,8b) をあけて前記下部電極
(2) 及び上部電極(5) と接する配線電極(9a,9b) とを備
えたことを特徴とする半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特に強誘電体薄膜を用いた容量素子を内蔵する半導体装
置に関する。

【０００２】

【従来の技術】従来、配線を伴う強誘電体容量素子を内
蔵した半導体装置としては、例えば図６，図７に示すも
のが知られている（特開平６−１４０５６８）。図６中
の符番61は支持基板である。この支持基板61上には、第
１チタン薄膜62ａを介して白金からなる下部電極63，高
誘電体薄膜64及び白金からなる上部電極65からなる高誘
電体容量素子（以下、容量素子と呼ぶ）が形成されてい
る。前記上部電極65には、Ｔｉを主成分とする接着層と
しての第２チタン薄膜62ｂが形成されている。こうした
容量素子を含む前記支持基板61上には、絶縁膜66が形成
されている。前記下部電極63、上部電極65上に対応する
前記絶縁膜66にはコンタクトホール67ａ，67ｂが形成さ
れ、これらコンタクトホール67ａ，67ｂには下部電極63
に接続するアルミ配線68ａ、上部電極65に接続するアル
ミ配線68ｂが夫々形成されている。

【０００３】また、図７において、符番71は容量素子を
被覆する酸化チタン薄膜である。この酸化チタン薄膜71
は、熱酸化あるいはＣＶＤにより直接Ｔｉ酸化膜を成膜
することにより形成される。この酸化チタン薄膜71も接
着層の役目をする。なお、図６と同部材は同符号を付し
て説明を省略した。

【０００４】

【発明が解決しようとする課題】しかしながら、前記従
来技術において、公報の実施例１では、容量素子の上部
電極65上のみに接着層としての第２チタン薄膜62ｂを設
けることが記載されているが、下部電極63上に接着層を
設ける必要性については全く記載されていない。一方、
公報の実施例２では、容量素子を酸化チタン薄膜71で被
覆し、これを接着層とする記載があるが、この形成方法
ではＴｉ成膜後の熱酸化処理でＴｉが不完全なＴｉ酸化
膜となり、リーク電流の増加や容量素子の短絡が誘発さ
れる恐れがある。また、ＣＶＤで直接下部電極63上にＴ
ｉ酸化膜を成膜した場合は、接着層としての効果がな
い。更に、接着層の材料としてもＴｉを主成分とする材
料に限定しているのみである。

【０００５】本発明はこうした事情を考慮してなされた
もので、強誘電体容量素子の下部電極、上部電極の夫々
の上に接着層を設けることにより、下部電極、上部電極
の配線工程の前後で発生する剥離を接着層により防止し
える半導体装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】(1) 本発明は、下部電極
及び上部電極を備えた強誘電体容量素子を内蔵した半導
体装置において、前記下部電極及び上部電極上に夫々接
着層を設けたことを特徴とする半導体装置である。

【０００７】（対応する発明の実施の形態） 本発明に
関する実施の形態としては、図１〜図５の実施の形態が
対応する。 （作用） Ｐｔからなる上部，下部電極と誘電体界面に
設けた接着層がウエット処理や、衝撃、外傷を受けた場
合でも、誘電体層を上部，下部電極上に維持する。

【０００８】（効果） Ｐｔの様な表面に酸化膜が形成
されにくい材料を電極として用い、上部に誘電体層を形
成する場合に、誘電体層形成後の配線工程のウエット処
理で該上部，下部電極と該誘電体層の界面にエッチャン
ト、洗浄液、現像液等の溶媒が侵入するのを第１接着層
及び第２接着層が防止し、該上部，下部電極と誘電体層
界面からの剥離を防ぐことができる。また、衝撃や外傷
を受けた場合も同様に強化されたことにより、この界面
での剥離が防止され、強誘電体容量素子の特性維持と保
護を行うことができる。

【０００９】(2) 基板上に形成された下部電極と、該下
部電極を被覆する誘電体で形成された第１接着層と、該
第１接着層に設けたコンタクトホールを被覆するように
設けた強誘電体層と、該強誘電体層上に積層された上部
電極からなる強誘電体容量素子と、該強誘電体容量素子
を覆うように誘電体で形成された第２接着層と、該第２
接着層を含む前記強誘電体容量素子及び前記第１接着層
とを被覆するように形成された誘電体層と、該誘電体
層，前記第１接着層及び第２接着層にコンタクトホール
をあけて前記下部電極及び上部電極と接する配線電極と
を備えたことを特徴とする上記(1) 記載の半導体装置。

【００１０】（対応する発明の実施の形態） 本発明に
関する実施の形態としては、図１の実施の形態が対応す
る。 （作用） Ｐｔからなる上部，下部電極と誘電体界面に
設けた接着層がウエット処理や、衝撃、外傷を受けた場
合でも、誘電体層を上部，下部電極上に維持する。ま
た、下部電極上の接着層は強誘電体層形成時のエッチン
グでオーバーエッチングが可能である。

【００１１】（効果） Ｐｔの様な表面に酸化膜が形成
されにくい材料を電極として用い、上部に誘電体層を形
成する場合に、誘電体層形成後の配線工程のウエット処
理で上部，下部電極と該誘電体層の界面にエッチャン
ト、洗浄液、現像液等の溶媒が侵入するのを第１接着層
及び第２接着層が防止し、該Ｐｔ電極と誘電体界面から
の剥離を防ぐことができる。また、衝撃や外傷を受けた
場合も同様に強化されたことにより、この界面での剥離
が防止され、強誘電体容量素子の特性維持と保護を行う
ことができる。

【００１２】更に、下部電極上の第１接着層の表面もし
くは全てを酸化処理により誘電体を形成することで、第
２接着層が導電体かもしくは不十分な酸化により表面の
みが誘電体を形成していても、強誘電体容量素子のリー
クや短絡が発生しない。そして、強誘電体層のエッチン
グの際には、第１接着層が犠牲層となり、オーバーエッ
チグが可能で、非選択エッチングを行った場合でも下部
電極の成膜時の膜維持が可能となる。

【００１３】(3) 基板上に形成された下部電極，該下部
電極上に積層された強誘電体層及び該強誘電体層上に形
成された側面に傾斜を有した上部電極からなる強誘電体
容量素子と、この強誘電体容量素子と該強誘電体容量素
子を被覆する誘電体層との間に設けられた、前記上部電
極と非接触で下部電極を被覆するように設けた第１接着
層と、前記上部電極と前記誘電体層との間に設けられた
第２接着層と、前記第１接着層上及び前記第２接着層上
の前記誘電体層に夫々設けられたコンタクトホールと、
このコンタクトホール内に設けられ、前記第１接着層及
び第２接着層に夫々接続する配線電極とを具備すること
を特徴とする前記(1) 記載の半導体装置。

【００１４】（対応する発明の実施の形態） 本発明に
関する実施の形態としては、図４の実施の形態が対応す
る。 （作用） Ｐｔからなる上部，下部電極と誘電体界面に
設けた接着層がウエット処理や、衝撃、外傷を受けた場
合でも、誘電体膜を上部，下部電極上に維持する。ま
た、下部電極上の接着層は強誘電体層形成時のエッチン
グでオーバーエッチングが可能である。さらに、接着層
が導電性の材料を使用しているので配線電極と導通す
る。

【００１５】（効果） Ｐｔの様な表面に酸化膜が形成
されにくい材料を電極として用い、上部に誘電体層を形
成する場合に、誘電体層形成後の配線工程のウエット処
理で該Ｐｔ電極と該誘電体層の界面にエッチャント、洗
浄液、現像液等の溶媒が侵入するのを第１接着層及び第
２接着層が防止し、上部，下部電極と誘電体層界面から
の剥離を防ぐことができる。また、衝撃や外傷を受けた
場合も同様に強化されたことにより、この界面での剥離
が防止され、強誘電体容量素子の特性維持と保護を行う
ことができる。そして、強誘電体層のエッチングの際に
は第１接着層が犠牲層となり、オーバーエッチングが可
能で、非選択エッチングを行った場合でも下部電極の成
膜時の膜維持が可能となる。

【００１６】更に、下部電極上の第１接着層、上部電極
上の第２接着層は導電体を用いることが可能で、配線電
極としてＡｌを用いた場合、配線後のシンター処理等の
アニールで発生する上部，下部電極とＡｌの反応を、第
１接着層，第２接着層が防止することができ、強誘電体
容量素子の特性維持が可能になる。また、上部電極の側
面が傾斜を持つため、上部電極の側面にも導電体の接着
層を形成することが可能である。

【００１７】

【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。 １．第１の実施の形態（図１を参照）。 図中の符番１は、表面に誘電体層（図示せず）が形成さ
れたＳｉ基板である。この基板１上には、Ｐｔからなる
下部電極２が形成されている。この下部電極２の表面に
は、一部を除いて第１接着層３ａが形成されている。前
記下部電極２上にはＰＺＴからなる強誘電体層４，Ｐｔ
からなる上部電極５が順次積層され、これらと下部電極
２とにより強誘電体容量素子６を構成している。この強
誘電体容量素子６には、第２接着層３ｂが被覆されてい
る。

【００１８】前記強誘電体容量素子６を含む基板上に
は、誘電体層７が形成されている。前記下部電極２上の
第１接着層３ａ及び誘電体層７、前記上部電極５上の第
２接着層３ｂ及び誘電体層７には、夫々コンタクトホー
ル８ａ，８ｂが選択的に設けられている。これらのコン
タクトホール８ａ，８ｂには、下部電極２に導通する配
線電極９ａ，上部電極５に導通する配線電極９ｂが形成
されている。なお、図中の符番８ｃは、下部電極２上の
第１接着層３ａに設けられたコンタクトホールである。

【００１９】次に、図１の構成の半導体装置の製造方法
について説明する。 (1) まず、表面に誘電体層が形成された基板１上にＰｔ
を成膜し、フォトエッチングにより所望の形状の下部電
極２を形成する。つづいて、この下部電極２を被覆する
酸化処理により誘電体を形成する導電体膜を成膜し、フ
ォトエッチングにより第１接着層３ａを形成し、下部電
極２上の一部にフォトエッチングによりコンタクトホー
ル８ｃを形成する。

【００２０】(2) 次に、酸化処理を行い、第１接着層３
ａの表面もしくは全てを酸化する。つづいて、コンタク
トホール８ｃを含む領域にＰＺＴ，Ｐｔを順次成膜し、
フォトエッチングにより所望の形状にエッチングし、強
誘電体層４及び上部電極５が積層された強誘電体容量素
子６を形成する。更に、強誘電体容量素子６全体を被覆
するように酸化処理により誘電体を形成する導電体膜を
成膜した後、酸化処理とフォトエッチングにより第２接
着層３ｂを形成する、 (3) 次に、全面に誘電体層７を形成する。つづいて、フ
ォトエッチングにより、下部電極２上の第１接着層３ａ
及び誘電体層７、上部電極５上の第２接着層３ｂ及び誘
電体層７に、夫々コンタクトホール８ａ，８ｂを形成す
る、次いで、これらコンタクトホール８ａ，８ｂ内を含
む基板全面に導電体膜を成膜し、フォトエッチングによ
りこの導電体膜を所定の形状にして、下部電極２と導通
する配線電極９ａ，上部電極５と導通する配線電極９ｂ
を形成する。

【００２１】第１の実施の形態において、基板１として
は一般的には上述したようにＳｉを用いるが、これに限
らず、表面に誘電体が形成できる全ての材料が適応す
る。また、下部電極２、上部電極５としてはＰｔを用い
たが、これに限らず、強誘電体層の分極特性を維持でき
る材料であれば、Ｐｔと他の材料を組み合わせて用いて
もよい。更に、基板１と下部電極２の界面に、この接着
強化を目的とする接着層を設けても良い。これらの成膜
は、スパッタ法，蒸着法、イオンプレーティング法等の
公知の成膜方法で良い。

【００２２】第１の実施の形態において、強誘電体層の
材料としてはＰＺＴを用いているが、ＹＩ，ＰＬＺＴ，
ＢＳＴ等の他の強誘電体材料でも良い。成膜方法もゾル
ゲル法，スパッタ法，ＣＶＤ法等と問わない。また、第
１接着層３ａ，第２接着層３ｂはＴｉ，Ｗ，Ｔａ等の誘
電体膜との接着に優れる高融点金属，あるいはＮｉが考
えられるが、酸化処理により誘電体に変化する材料であ
ればそれ以外でも良い。そして、この酸化処理は熱酸化
及び陽極酸化等で下部電極及び上部電極と導通しない様
十分に行う必要がある。

【００２３】第１の実施の形態において、誘電体層７と
しては、ＳｉＯ₂ ，Ｓｉ₃ Ｎ₄ ，ＰＳＧ（phospho-sili
cate glass），ＳＯＧ（spin-on glass ），ＢＰＳＧ
（boro-phospho silicate glass ），ポリイミド等の誘
電体材料を単層もしくは複数の組み合わせて形成する。
また、前記コンタクトホール８ａ，８ｂは、イオンミリ
ング、ＲＩＥ等のドライエッチングや、ＨＦ系のエッチ
ャントを用いたウェットエッチングのどちらかの方法で
形成しても良い。更に、配線電極９ａ，９ｂはＡｌ，Ｐ
ｔ，Ｔｉ，Ｃｕ，Ａｕ，Ｎｉ等の導電体を単層もしくは
複数の組み合わせで形成する。

【００２４】前記強誘電体容量素子６及び配線電極９
ａ，９ｂを形成する際のエッチングはイオンミリング、
ＲＩＥ等のドライエッチングや、王水等を用いたウェッ
トエッチングのどちらの方法で形成しても良い。また、
強誘電体層４は下部電極２上の一部に配線電極９ａと導
通できるコンタクトホールを形成すれば、それ以外の下
部電極上を被覆して形成してもよい。

【００２５】第１の実施の形態では、「Ｐｔ電極を被覆
し、保護及び絶縁を主目的として誘電体層との界面に、
接着層を有する強誘電体容量素子」とすることによっ
て、ウェット処理でＰｔと誘電体層の界面にエッチャン
ト、洗浄液、現像液等の溶媒を侵入するのを接着層が防
止し、Ｐｔ電極と誘電体界面からの剥離を防ぐことがで
きる。また、衝撃や外傷を受けた場合も同様に接着が強
化されたことにより、この界面での剥離が防止される。
そして、これらの効果により適切な配線が可能となり、
強誘電体容量素子とその周辺回路を正常に動作できる。
そして、下部電極２の第１接着層３ａは強誘電体層４の
エッチングの際に、犠牲層となり、オーバーエッチング
が可能で、非選択エッチングを行った場合でも下部電極
２の成膜時の膜厚維持が用意である。更に、強誘電体容
量素子５の下部電極２上の第１接着層３ａと上部電極５
上の第２接着層３ｂが独立しているため、接着層による
リークや短絡がない。

【００２６】２．第２の実施の形態（図２を参照）。但
し、図１と同部材は同符号を付して説明を省略し、要点
のみを説明する。図２の半導体装置は、図１のそれと比
べ、下部電極２上の第１接着層３ａ及び上部電極５上の
第２接着層３ｂが導電体であること、配線電極９ａ，９
ｂが上部電極５及び下部電極２と接触しておらず、第１
接着層３ａ及び第２接着層３ｂと接触していること、前
記第２接着層３ｂが上部電極５の上面のみに形成されて
いること、及び配線電極９ａ，９ｂにＰｔと反応する材
料を用いても反応防止層として機能するため、配線材料
を選ばないことが異なる。

【００２７】次に、図２の半導体装置の製造方法につい
て簡単に説明する。 (1) まず、表面に誘電体層が形成された基板１上にＰｔ
を成膜し、フォトエッチングにより所望の形状の下部電
極２を形成する。つづいて、この下部電極２を被覆する
導電体膜を成膜し、フォトエッチングにより第１接着層
３ａを形成し、下部電極２上の一部にフォトエッチング
によりコンタクトホール８ｃを形成する。

【００２８】(2) 次に、コンタクトホール８ｃを含む領
域にＰＺＴ，Ｐｔを順次成膜し、フォトエッチングによ
り所望の形状にエッチングし、強誘電体層４及び上部電
極５が積層された強誘電体容量素子６を形成する、更
に、強誘電体容量素子６全体を被覆する導電体膜を成膜
した後、フォトエッチングにより上部電極５の上面を覆
う第２接着層３ｂを形成する。

【００２９】(3) 次に、全面に誘電体層７を形成する。
つづいて、フォトエッチングにより、下部電極２，第１
接着層３ａ上の誘電体層７、上部電極５，第２接着層３
ｂ上の誘電体層７に、夫々コンタクトホール11ａ，11ｂ
を形成する、次いで、これらコンタクトホール11ａ，11
ｂ内を含む基板全面に導電体膜を成膜し、フォトエッチ
ングによりこの導電体膜を所定の形状にして、下部電極
２と導通する配線電極９ａ，上部電極５と導通する配線
電極９ｂを形成する。なお、ここに示した以外の接着
層、強誘電体容量素子、誘電体層及び配線電極等の形成
方法及び材料は上記１．に示した内容に準ずる。

【００３０】３．第３の実施の形態（図３を参照）。但
し、図１，図２と同部材は同符号を付して説明を省略
し、要点のみを説明する。図３の半導体装置は、図２の
それと比べ、強誘電体層４が第１接着層３ａ上に形成さ
れずに下部電極２上にのみ形成されている点が異なる。
また、図３においては、第１接着層及び第２接着層は強
誘電体容量素子の形成後に成膜して形成されるため、両
接着層を同一の工程で形成することができる。

【００３１】次に、図３の半導体装置の製造方法につい
て簡単に説明する。 (1) まず、表面に誘電体層が形成された基板１上にＰ
ｔ，ＰＺＴ，Ｐｔを順次成膜し、フォトエッチングによ
り所望の形状にエッチングし、下部電極２，強誘電体層
４，上部電極５が積層された強誘電体容量素子６を形成
する。つづいて、この強誘電体容量素子６を被覆する導
電体膜を成膜し、フォトエッチングにより露出する下部
電極２上に第１接着層３ａを、上部電極５上に第２接着
層３ｂを形成する。この際、第１接着層３ａと第２接着
層３ｂは非接触に形成する必要がある。

【００３２】(2) 次に、全面に誘電体層７を形成する。
つづいて、フォトエッチングにより、下部電極２，第１
接着層３ａ上の誘電体層７、上部電極５，第２接着層３
ｂ上の誘電体層７に、夫々コンタクトホール11ａ，11ｂ
を形成する。なお、この時、第１接着層３ａ，第２接着
層３ｂは導電体膜を用いているが、これら接着層３ａ，
３ｂの形成後の誘電体層７の成膜時の酸化処理により、
表面もしくは全てが誘電性を示す酸化物に変化した場
合、コンタクトホール11ａ，11ｂ内の一部もしくは全て
の酸化物をコンタクトホール形成時に取り除く。

【００３３】(3) 次に、これらコンタクトホール11ａ，
11ｂ内を含む基板全面に導電体膜を成膜し、フォトエッ
チングによりこの導電体膜を所定の形状にして、下部電
極２と第１接着層３ａを介して導通する配線電極９ａ，
上部電極５と第２接着層３ｂを介して導通する配線電極
９ｂを形成する。なお、ここに示した以外の接着層、強
誘電体容量素子、誘電体層、配線電極等の形成方法及び
材料は、上記１．に示した内容に準ずる。

【００３４】図３では、第１接着層３ａを強誘電体層４
の側面と接触させているが、この構造は強誘電体層４へ
の第１接着層３ａ材料の拡散反応等が発生し易く、強誘
電体容量素子６の特性劣化が起こる場合があるため、こ
の接触界面を非接触に形成することが強誘電体容量素子
６の特性維持には効果的である。

【００３５】この第３の実施の形態では、強誘電体容量
素子６の形成後に第１接着層３ａ，第２接着層３ｂを成
膜することで、下部電極２と上部電極５上に導電性の接
着層３ａ，３ｂを同一の工程で形成することができる。

【００３６】４．第４の実施の形態（図４を参照）。但
し、図１，図２と同部材は同符号を付して説明を省略
し、要点のみを説明する。図４の半導体装置は、図３の
それと比べ、上部電極５の側面が傾斜を持つこと、及び
上部電極５の側面にも強誘電体層と非接触な導電性の第
２接着層３ｂが形成されている点が異なる。

【００３７】次に、図４の半導体装置の製造方法につい
て簡単に説明する。 (1) まず、表面に誘電体層が形成された基板１上にＰ
ｔ，ＰＺＴ，Ｐｔを順次成膜し、フォトエッチングによ
り所望の形状にエッチングし、下部電極２，強誘電体層
４，上部電極５が積層された強誘電体容量素子６を形成
する。この時、上部電極５の側面は傾斜を持たせて形成
する。つづいて、この強誘電体容量素子６を被覆する導
電体膜を成膜し、フォトエッチングにより露出する下部
電極２上に第１接着層３ａを、上部電極５上に第２接着
層３ｂを形成する。この際、第１接着層３ａと第２接着
層３ｂは非接触に形成する必要がある。

【００３８】(2) 次に、全面に誘電体層７を形成する。
つづいて、フォトエッチングにより、下部電極２，第１
接着層３ａ上の誘電体層７、上部電極５，第２接着層３
ｂ上の誘電体層７に、夫々コンタクトホール11ａ，11ｂ
を形成する。なお、この時、第１接着層３ａ，第２接着
層３ｂは導電体膜を用いているが、これら接着層３ａ，
３ｂの形成後の誘電体膜７の成膜時の酸化処理により、
表面もしくは全てが誘電性を示す酸化物に変化した場
合、コンタクトホール11ａ，11ｂ内の一部もしくは全て
の酸化物をコンタクトホール形成時に取り除く。

【００３９】(3) 次に、これらコンタクトホール11ａ，
11ｂ内を含む基板全面に導電体膜を成膜し、フォトエッ
チングによりこの導電体膜を所定の形状にして、下部電
極２と第１接着層３ａを介して導通する配線電極９ａ，
上部電極５と第２接着層３ｂを介して導通する配線電極
９ｂを形成する。なお、ここに示した以外の接着層、強
誘電体容量素子、誘電体層、配線電極等の形成方法及び
材料は、上記１．に示した内容に準ずる。

【００４０】上記第４の実施の形態では、上部電極５の
側面が傾斜を持つため、上部電極５の側面に強誘電体層
４と非接触な導電性の第２接着層３ｂの形成が可能で、
側面からの剥離を防止し、かつ強誘電体容量素子の特性
維持が可能である。

【００４１】４．第５の実施の形態（図５を参照）。但
し、図１，図２と同部材は同符号を付して説明を省略
し、要点のみを説明する。図５の半導体装置は、図２の
それと比べ、第１接着層及び第２接着層がＰｔとの合金
からなること、及び第２接着層が上部電極の上面のみな
らず側面にも形成されている点が異なる。

【００４２】次に、図５の半導体装置の製造方法につい
て簡単に説明する。 (1) まず、表面に誘電体層が形成された基板１上にＰ
ｔ，ＰＺＴ，Ｐｔを順次成膜し、フォトエッチングによ
り所望の形状にエッチングし、下部電極２，強誘電体層
４，上部電極５が積層された強誘電体容量素子６を形成
する。つづいて、この強誘電体容量素子６を被覆する導
電体膜を成膜し、Ｐｔと該導電体膜とが合金を形成する
条件で熱処理を行う。次に、フォトエッチングにより形
成された合金部が残る様にエッチングし、露出する下部
電極２上に合金からなる第１接着層12ａを、上部電極５
の露出面に上に合金からなる第２接着層12ｂを形成す
る。

【００４３】(2) 次に、全面に誘電体層７を形成する。
つづいて、フォトエッチングにより、下部電極２，第１
接着層12ａ上の誘電体層７、上部電極５，第２接着層12
ｂ上の誘電体層７に、夫々コンタクトホール11ａ，11ｂ
を形成する。なお、この時、第１接着層12ａ，第２接着
層12ｂは導電体膜の合金を形成しているが、第１接着層
12ａ及び第２接着層12ｂの形成時に表面に誘電体層が形
成された場合と、誘電体層７の成膜時の酸化処理によ
り、表面もしくは全てが誘電性を示す酸化物に変化した
場合、コンタクトホール11ａ，11ｂ内の一部もしくは全
てをコンタクトホール形成時に取り除く。

【００４４】(3) 次に、これらコンタクトホール11ａ，
11ｂ内を含む基板全面に導電体膜を成膜し、フォトエッ
チングによりこの導電体膜を所定の形状にして、下部電
極２と第１接着層12ａを介して導通する配線電極９ａ，
上部電極５と第２接着層12ｂを介して導通する配線電極
９ｂを形成する。なお、ここに示した以外の接着層、強
誘電体容量素子、誘電体層、配線電極等の形成方法及び
材料は、上記３．に示した内容に準ずる。

【００４５】図５において、第１接着層12ａ，第２接着
層12ｂを例えば導電体膜の熱酸化によりＰｔと合金を形
成した場合、合金はＰｔ上のみに形成され、この時同時
に形成された導電体膜部及び誘電体層は、マスクを使用
しないＲＩＥによる全面エッチングで選択的にＰｔ合金
のみを残すことができる。これにより、プロセスの簡略
化がはかれる。

【００４６】

【実施例】以下、本発明の一実施例を図を参照して説明
する。 （実施例１）図８〜図１２を参照する。

【００４７】(1) まず、Ｓｉ基板21の表面に熱酸化によ
り厚さ５００ｎｍのＳｉＯ₂ 膜22を成膜した。つづい
て、ＳｉＯ₂ 膜22を成膜したＳｉ基板21上にＰｔをスパ
ッタ法により２００ｎｍ成膜し、フォトレジストを所望
の形状にパターニングした後、イオンミリングによりエ
ッチングし、下部電極23を形成した。次いで、導電体膜
としてのＴｉ膜24を１００ｎｍをスパッタ法により成膜
した（図８参照）。

【００４８】(2) 次に、前記Ｔｉ膜24上にフォトレジス
トを形成後、これをパターニングして下部電極23上に対
応するＴｉ膜24を選択的にエッチングし、コンタクトホ
ール25ａを形成した。つづいて、６００℃の熱酸化によ
りＰｔとＴｉの接合界面で合金を有したＴｉ酸化膜を成
膜し、第１接着層26ａを形成した（図９参照）。

【００４９】(3) 次に、ゾルゲル法でＰＺＴを３００ｎ
ｍ成膜した後、再びこのＰＺＴ上にＰｔをスパッタ法に
より２００ｎｍ成膜した。つづいて、フォトレジストを
下部電極23上に所望の電極形状にパターニングした後、
最上部のＰｔ及びその下層のＰＺＴと第２接着層26ｂを
５０ｎｍイオンミリングによりエッチングし、上部電極
27及び強誘電体層28を形成した。これにより、下部電極
23、強誘電体層28及び上部電極27を有する強誘電体容量
素子29が形成された。更に、この強誘電体容量素子29を
被覆するＴｉ膜をスパッタ法により５０ｎｍ成膜し、６
００℃の熱酸化処理によりＰｔとＴｉの接合界面で合金
を有したＴｉ酸化膜を成膜し、第２接着層26ｂを形成し
た。この後、全面にＳｉＯ₂ をＣＶＤ法により５００ｎ
ｍ成膜し、誘電体層30を形成した（図１０参照）。

【００５０】(4) 次に、フォトレジストを下部電極23及
び上部電極27上の誘電体層30にコンタクトホールを形成
するためのパターニングを行い、ＲＩＥにより下部電極
23上の誘電体層30，第１接着層26ａ，第２接着層26ｂ、
上部電極27上の誘電体層30と第２接着層26ｂをエッチン
グし、コンタクトホール25ｂ，25ｃを夫々形成した。つ
づいて、コンタクトホール25ｂ，25ｃ内の側面を６００
℃の熱酸化処理により再び酸化した層31を形成した（図
１１参照）。

【００５１】(5) 次に、Ｔｉ：５０ｎｍ、Ｐｔ：５００
ｎｍを順次スパッタ法により積層成膜した後、フォトレ
ジストを所望の配線形状にパターニングし、イオンミリ
ングによりエッチングし、Ｔｉ層32ａ，Ｐｔ層33ａが積
層された配線電極34と、Ｔｉ層32ｂ，Ｐｔ層33ｂが積層
された配線電極35を形成した（図１２参照）。この時、
前記Ｔｉ層32ａは誘電体層30とＰｔ層33ａの接着層とな
り、Ｔｉ層32ｂは誘電体層30とＰｔ層33ｂの接着層とな
る。

【００５２】上記実施例１によれば、接着層として機能
するＴｉ層32ａ，32ｂの存在により、誘電体層30を形成
する場合に、誘電体層形成後の配線工程のウェット処理
で下部電極23，上部電極27と誘電体層30界面にエッチャ
ント，洗浄液，現像液等の溶媒が侵入するのを防止し、
下部電極23，上部電極27と誘電体層30界面からの剥離を
防ぐことができる。また、衝撃や外傷を受けた場合も同
様に接着が強化され、この界面での剥離が防止され、強
誘電体容量素子の特性維持と保護を行うことができる。

【００５３】（実施例２）図１３〜図１８を参照する。
なお、実施例１と同部材は同符号を付す。(1) まず、Ｓ
ｉ基板21の表面に熱酸化により厚さ５００ｎｍのＳｉＯ
₂ 膜22を成膜した。つづいて、ＳｉＯ₂ 膜22を成膜した
Ｓｉ基板21上にＰｔをスパッタ法により２００ｎｍ成膜
し、Ｐｔ層36を形成した。更に、このＰｔ層36上にゾル
ゲル法で厚さ３００ｎｍのＰＺＴ層37を成膜し、更にそ
の上に厚さ２００ｎｍのＰｔ層38をスパッタ法により成
膜した（図１３参照）。

【００５４】(2) 次に、フォトレジストを所望の電極形
状にパターニングした後、最上部のＰｔ層38及びその下
層のＰＺＴ層37を５０ｎｍイオンミリングによりエッチ
ングし、上部電極27を形成した。つづいて、ＰＺＴ層37
表面にコンタクトホールを形成するためのフォトレジス
トパターニングを行い、下層までのＰｔ層36までの残り
２５０ｎｍをイオンミリングによりエッチングし、コン
タクトホール39を形成した。更に、上部電極27及びコン
タクトホール39を覆う形状にフォトレジストパターニン
グを行い、ＳｉＯ₂ 膜22表面までイオンミリングにより
エッチングし、下部電極23及び強誘電体層28を形成し
た。これにより、下部電極23、強誘電体層28、上部電極
27及びコンタクトホール39を有する強誘電体容量素子29
が形成された。この後、強誘電体容量素子29を被覆する
Ｔｉ膜40をスパッタ法により５０ｎｍ成膜した（図１４
参照）。

【００５５】(3) 次に、フォトレジストを上部電極27上
とコンタクトホール39上と下部電極23側面を覆うように
パターニングし、ＲＩＥによる選択エッチングを行い、
コンタクトホール39上と下部電極23側面を覆うように第
１接着層41ａを形成するとともに，上部電極27上に第２
接着層41ｂを形成した（図１５参照）。つづいて、全面
にＳｉＯ₂ をＣＶＤ法により５００ｎｍ成膜し、誘電体
層30を形成した（図１６参照）。

【００５６】(4) 次に、フォトレジストをコンタクトホ
ール39内の第１接着層41ａ上の誘電体層30と第２接着層
41ｂ上の誘電体層30にコンタクトホールを形成するため
のパターニングを行い、ＲＩＥにより誘電体層30をエッ
チングし、コンタクトホール42ａ，42ｂを形成した（図
１７参照）。つづいて、Ａｌ：５００ｎｍをスパッタ法
により積層成膜した後、フォトレジストを所望の配線形
状にパターニングし、りん酸を主成分とするウェットエ
ッチングによりエッチングし、配線電極33，配線電極34
を形成した（図１８参照）。

【００５７】上記実施例２によれば、第１接着層41ａ，
第２接着層41ｂの存在により、実施例１と同様に、下部
電極23，上部電極27と誘電体層30界面からの剥離を防ぐ
ことができる。また、衝撃や外傷を受けた場合も同様に
接着が強化され、この界面での剥離が防止され、強誘電
体容量素子の特性維持と保護を行うことができる。

【００５８】（実施例３）図１９〜図２４を参照する。
なお、実施例１，２と同部材は同符号を付す。(1) ま
ず、Ｓｉ基板21の表面に熱酸化により厚さ５００ｎｍの
ＳｉＯ₂ 膜22を成膜した。つづいて、ＳｉＯ₂ 膜22を成
膜したＳｉ基板21上にＰｔをスパッタ法により２００ｎ
ｍ成膜し、Ｐｔ層36を形成した。更に、このＰｔ層36上
にゾルゲル法により厚さ３００ｎｍのＰＺＴ層37を成膜
し、更に厚さ２００ｎｍのＰｔ層38をスパッタ法により
成膜した（図１９参照）。

【００５９】(2) 次に、フォトレジストを所望の電極形
状にパターニングした後、最上部のＰｔ層38及びその下
層のＰＺＴ層37を５０ｎｍイオンミリングによりエッチ
ングし、上部電極27を形成した。つづいて、ＰＺＴ層37
表面にコンタクトホールを形成するためのフォトレジス
トパターニングを行い、下層までのＰｔ層36までの残り
２５０ｎｍをイオンミリングによりエッチングし、コン
タクトホール39を形成した。更に、上部電極27及びコン
タクトホール39を覆う形状にフォトレジストパターニン
グを行い、ＳｉＯ₂ 膜22表面までイオンミリングにより
エッチングし、下部電極23及び強誘電体層28を形成し
た。これにより、下部電極23、強誘電体層28、上部電極
27及びコンタクトホール39を有する強誘電体容量素子29
が形成された。この後、強誘電体容量素子29を被覆する
Ｔｉ膜40をスパッタ法により５０ｎｍ成膜した（図２０
参照）。

【００６０】(3) 次に、６００℃の熱酸化処理によりＰ
ｔとＴｉの合金層を下部電極23及び上部電極27がＴｉと
接した界面に形成した。そして、この熱酸化処理で形成
された合金層以外のＴｉ酸化膜層はＲＩＥによる選択エ
ッチングで多少ＳｉＯ₂ 膜22がオーバーエッチングされ
るまでエッチングし、合金からなる第１接着層41ａ，41
ｂを形成した（図２１参照）。なお、図２１中の符番43
はオーバエッチ部である。つづいて、全面にＳｉＯ₂ を
ＣＶＤ法により５００ｎｍ成膜し、誘電体層30を形成し
た（図２２参照）。

【００６１】(4) 次に、フォトレジストをコンタクトホ
ール39内の第１接着層41ａ上の誘電体層30と第２接着層
41ｂ上の誘電体層30にコンタクトホールを形成するため
のパターニングを行い、ＲＩＥにより誘電体層30をエッ
チングし、コンタクトホール42ａ，42ｂを形成した（図
２３参照）。つづいて、Ａｌ：５００ｎｍをスパッタ法
により積層成膜した後、フォトレジストを所望の配線形
状にパターニングし、りん酸を主成分とするウェットエ
ッチングによりエッチングし、配線電極33，配線電極34
を形成した（図２４参照）。

【００６２】上記実施例３によれば、第１接着層41ａ，
第２接着層41ｂの存在により、実施例１と同様に、下部
電極23，上部電極27と誘電体層30界面からの剥離を防ぐ
ことができる。また、衝撃や外傷を受けた場合も同様に
接着が強化され、この界面での剥離が防止され、強誘電
体容量素子の特性維持と保護を行うことができる。

【００６３】以上、実施例に基づいて説明してきたが、
本明細書には以下の発明が含まれる。 １．下部電極及
び上部電極を備えた強誘電体容量素子を内蔵した半導体
装置において、前記下部電極及び上部電極上に夫々接着
層を設けたことを特徴とする半導体装置。

【００６４】（対応する発明の実施の形態） 本発明に
関する実施の形態としては、図１〜図５の実施の形態が
対応する。 （作用） Ｐｔからなる上部，下部電極と誘電体層界面
に設けた接着層がウエット処理や、衝撃、外傷を受けた
場合でも、誘電体層を上部，下部電極上に維持する。

【００６５】（効果） Ｐｔの様な表面に酸化膜が形成
されにくい材料を電極として用い、上部に誘電体層を形
成する場合に、誘電体層形成後の配線工程のウエット処
理で該Ｐｔ電極と該誘電体層の界面にエッチャント、洗
浄液、現像液等の溶媒が侵入するのを第１接着層及び第
２接着層が防止し、上部，下部電極と誘電体層界面から
の剥離を防ぐことができる。また、衝撃や外傷を受けた
場合も同様に強化されたことにより、この界面での剥離
が防止され、強誘電体容量素子の特性維持と保護を行う
ことができる。

【００６６】２．基板上に形成された下部電極と、該下
部電極を被覆する誘電体で形成された第１接着層と、該
第１接着層上に設けたコンタクトホールを被覆するよう
に設けた強誘電体層と、該強誘電体層上に積層された上
部電極からなる強誘電体容量素子と、該強誘電体容量素
子を覆うように誘電体で形成された第２接着層と、該第
２接着層を含む前記強誘電体容量素子及び前記第１接着
層とを被覆するように形成された誘電体層と、該誘電体
層，前記第１接着層及び第２接着層にコンタクトホール
をあけて前記下部電極及び上部電極と接する配線電極と
を備えたことを特徴とする上記１．記載の半導体装置。

【００６７】（対応する発明の実施の形態） 本発明に
関する実施の形態としては、図１の実施の形態が対応す
る。 （作用） Ｐｔからなる上部，下部電極と誘電体層界面
に設けた接着層がウエット処理や、衝撃、外傷を受けた
場合でも、誘電体層を上部，下部電極上に維持する。ま
た、下部電極上の接着層は強誘電体層形成時のエッチン
グでオーバーエッチングが可能である。

【００６８】（効果） Ｐｔの様な表面に酸化膜が形成
されにくい材料を電極として用い、上部に誘電体層を形
成する場合に、誘電体層形成後の配線工程のウエット処
理で上部，下部電極と誘電体層の界面にエッチャント、
洗浄液、現像液等の溶媒が侵入するのを第１接着層及び
第２接着層が防止し、上部，下部電極と誘電体界面から
の剥離を防ぐことができる。また、衝撃や外傷を受けた
場合も同様に強化されたことにより、この界面での剥離
が防止され、強誘電体容量素子の特性維持と保護を行う
ことができる。

【００６９】更に、下部電極上の第１接着層の表面もし
くは全てを酸化処理により誘電体を形成することで、第
２接着層が導電体かもしくは不十分な酸化により表面の
みが誘電体を形成していても、強誘電体容量素子のリー
クや短絡が発生しない。そして、強誘電体層のエッチン
グの際には、第１接着層が犠牲層となり、オーバーエッ
チングが可能で、非選択エッチングを行った場合でも下
部電極の成膜時の膜維持が可能となる。

【００７０】３．基板上に形成された下部電極と、該下
部電極を被覆する導電体で形成された第１接着層７と、
該第１接着層に設けたコンタクトホールを被覆するよう
に設けた強誘電体層と、該強誘電体層上に積層された上
部電極からなる強誘電体容量素子と、該強誘電体容量素
子の前記上部電極上に導電体で形成された第２接着層
と、該第２接着層を含む前記強誘電体容量素子及び前記
第１接着層とを被覆するように基板上に形成された誘電
体層と、前記第１，第２接着層上の前記誘電体層にコン
タクトホールをあけて前記下部電極及び上部電極と接す
る配線電極とを備えたことを特徴とする前記１．記載の
半導体装置。

【００７１】（対応する発明の実施の形態） 本発明に
関する実施の形態としては、図２の実施の形態が対応す
る。 （作用） 接着層が導電性の材料を使用しているので配
線電極と導通する。これ以外は上記２．と同様である。

【００７２】（効果） Ｐｔの様な表面に酸化膜が形成
されにくい材料を電極として用い、上部に誘電体層を形
成する場合に、誘電体層形成後の配線工程のウエット処
理で上部，下部電極と誘電体層の界面にエッチャント、
洗浄液、現像液等の溶媒が侵入するのを第１接着層及び
第２接着層が防止し、上部，下部電極と誘電体層界面か
らの剥離を防ぐことができる。また、衝撃や外傷を受け
た場合も同様に強化されたことにより、この界面での剥
離が防止され、強誘電体容量素子の特性維持と保護を行
うことができる。そして、強誘電体層のエッチングの際
には、第１接着層が犠牲層となるオーバエッチングが可
能で、非選択的エッチングを行った場合でも下部電極の
成膜時の膜厚維持が可能となる。

【００７３】更に、下部電極上の第１接着層，上部電極
上の第２接着層は導電体を用いることが可能で、配線電
極としてＡｌを用いた場合、配線後のシンター処理等の
アニールで発生する上部，下部電極とＡｌの反応を、第
１，第２接着層が防止することができ、強誘電体容量素
子の特性維持が可能になる。

【００７４】４．基板上に形成された下部電極上に強誘
電体層が積層され、該強誘電体層上に上部電極を積層し
形成した強誘電体容量素子において、該強誘電体容量素
子を被覆する誘電体層との間に、前記下部電極上を被覆
する第１接着層及び前記上部電極上を被覆する第２接着
層を有し、前記第１接着層上及び第２接着層上の前記誘
電体層にコンタクトホールを有し、該コンタクトホール
内に前記第１接着層及び第２接着層と接する配線電極を
有することを特徴とする前記１．記載の強誘電体容量素
子。（対応する発明の実施の形態） 本発明に関する実
施の形態としては、図３の実施の形態が対応する。

【００７５】（作用） 上記３．と同様である。 （効果） 第１，第２接着層は強誘電体容量素子形成後
に同一の工程で形成できる。これ以外は、上記３．と同
様である。

【００７６】５．基板上に形成された下部電極，該下部
電極上に積層された強誘電体層及び該強誘電体層上に形
成された側面に傾斜を有した上部電極からなる強誘電体
容量素子と、この強誘電体容量素子と該強誘電体容量素
子を被覆する誘電体層との間に設けられた、前記上部電
極と非接触な第１接着層と、前記上部電極と前記誘電体
層との間に設けられた第２接着層と、前記第１接着層上
及び前記第２接着層上の前記誘電体層に夫々設けられた
コンタクトホールと、このコンタクトホール内に設けら
れ、前記第１接着層及び第２接着層に夫々接続する配線
電極とを具備することを特徴とする前記１．記載の半導
体装置。

【００７７】（対応する発明の実施の形態） 本発明に
関する実施の形態としては、図４の実施の形態が対応す
る。 （作用） 上記３．と同様である。

【００７８】（効果） 上部電極の側面が傾斜を持つた
め、上部電極の側面にも導電体の接着層を形成すること
が可能である。６．基板上に形成された下部電極上に強
誘電体層が積層され、該強誘電体層上に上部電極を積層
し形成した強誘電体容量素子において、該強誘電体容量
素子を被覆する誘電体層との間に、前記下部電極及び前
記上部電極上に前記下部電極及び前記上部電極に用いた
電極材料と他の導電性材料との合金で形成した合金から
なる第１接着層，第２接着層を有し、該第１接着層，第
２接着層上の誘電体層にコンタクトホールを有し、該コ
ンタクトホール内に前記第１接着層（及び第２接着層と
接する配線電極）を有することを特徴とする前記１．記
載の強誘電体容量素子。

【００７９】（対応する発明の実施の形態） 本発明に
関する実施の形態としては、図５の実施の形態が対応す
る。 （作用） 上記３．と同様である。 （効果） 上部，下部電極とＰｔ以外の導電性材料との
反応で形成した合金層を接着層として用いることができ
る。これ以外は上記４．と同様の効果である。

【００８０】

【発明の効果】以上詳述したように本発明によれば、強
誘電体容量素子の下部電極、上部電極の夫々の上に接着
層を設けることにより、下部電極、上部電極の配線工程
の前後で発生する剥離を接着層により防止しえる半導体
装置を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る半導体装置の
断面図。

【図２】本発明の第２の実施の形態に係る半導体装置の
断面図。

【図３】本発明の第３の実施の形態に係る半導体装置の
断面図。

【図４】本発明の第４の実施の形態に係る半導体装置の
断面図。

【図５】本発明の第５の実施の形態に係る半導体装置の
断面図。

【図６】従来に係る半導体装置の断面図。

【図７】その他の従来に係る半導体装置の断面図。

【図８】本発明の実施例１に係る半導体装置の製造方法
における一工程図で、基板全面にＴｉ膜を形成した状態
の説明図。

【図９】本発明の実施例１に係る半導体装置の製造方法
における一工程図で、下部電極上の接着層とコンタクト
ホールを形成した状態の説明図。

【図１０】本発明の実施例１に係る半導体装置の製造方
法における一工程図で、強誘電体容量素子と基板全面に
誘電体層を形成した状態の説明図。

【図１１】本発明の実施例１に係る半導体装置の製造方
法における一工程図で、基板全面に誘電体層を形成し第
１，第２接着層及び誘電体層にコンタクトホールを形成
した状態の説明図。

【図１２】本発明の実施例１に係る半導体装置の製造方
法における一工程図で、電極配線を形成した状態の説明
図。

【図１３】本発明の実施例２に係る半導体装置の製造方
法における一工程図で、下部電極となるＰｔ層、強誘電
体層となるＰＺＴ、上部電極となるＰｔ層を形成した状
態の説明図。

【図１４】本発明の実施例２に係る半導体装置の製造方
法における一工程図で、強誘電体容量素子を形成後、接
着層となるＴｉ膜を形成した状態の説明図。

【図１５】本発明の実施例２に係る半導体装置の製造方
法における一工程図で、Ｔｉ膜をパターニングして第
１，第２接着層を形成した状態の説明図。

【図１６】本発明の実施例２に係る半導体装置の製造方
法における一工程図で、基板全面に誘電体層を形成した
状態の説明図。

【図１７】本発明の実施例２に係る半導体装置の製造方
法における一工程図で、基板全面に形成した誘電体層に
コンタクトホールを形成した状態の説明図。

【図１８】本発明の実施例２に係る半導体装置の製造方
法における一工程図で、電極配線を形成した状態の説明
図。

【図１９】本発明の実施例３に係る半導体装置の製造方
法における一工程図で、下部電極となるＰｔ層、強誘電
体層となるＰＺＴ、上部電極となるＰｔ層を形成した状
態の説明図。

【図２０】本発明の実施例３に係る半導体装置の製造方
法における一工程図で、強誘電体容量素子を形成後、接
着層となるＴｉ膜を形成した状態の説明図。

【図２１】本発明の実施例３に係る半導体装置の製造方
法における一工程図で、Ｔｉ膜をパターニング、熱処理
後に第１，第２接着層を形成した状態の説明図。

【図２２】本発明の実施例３に係る半導体装置の製造方
法における一工程図で、基板全面に誘電体層を形成した
状態の説明図。

【図２３】本発明の実施例３に係る半導体装置の製造方
法における一工程図で、基板全面に形成した誘電体層に
コンタクトホールを形成した状態の説明図。

【図２４】本発明の実施例３に係る半導体装置の製造方
法における一工程図で、電極配線を形成した状態の説明
図。

【符号の説明】

１，21…基板、 ２，23…下部電極、 ３ａ，３ｂ，12ａ，12ｂ，26ａ，26ｂ，41ａ，41ｂ…接
着層、 ４，28…強誘電体層、 ５，27…上部電極、 ６，29…強誘電体容量素子、 ７，30…誘電体層、 ８ａ，８ｂ，８ｃ，11ａ，11ｂ，25ａ，25ｂ，25ｃ，3
9，42ａ，42ｂ…コンタクトホール、 ９ａ，９ｂ，34，35…配線電極、 22…ＳｉＯ₂ 膜、 24，40…Ｔｉ膜、 31…再び酸化した層、 32ａ，32ｂ…Ｔｉ層、 33ａ，33ｂ，36，38…Ｐｔ層、 37…ＰＺＴ層。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 下部電極及び上部電極を備えた強誘電体
   容量素子を内蔵した半導体装置において、前記下部電極
   及び上部電極上に夫々接着層を設けたことを特徴とする
   半導体装置。
2. 【請求項２】 基板上に形成された下部電極と、該下部
   電極を被覆する誘電体で形成された第１接着層と、該第
   １接着層に設けたコンタクトホールを被覆するように設
   けた強誘電体層と、該強誘電体層上に積層された上部電
   極からなる強誘電体容量素子と、該強誘電体容量素子を
   覆うように誘電体で形成された第２接着層と、該第２接
   着層を含む前記強誘電体容量素子及び前記第１接着層と
   を被覆するように形成された誘電体層と、該誘電体層，
   前記第１接着層及び第２接着層にコンタクトホールをあ
   けて前記下部電極及び上部電極と接する配線電極とを備
   えたことを特徴とする請求項１記載の半導体装置。
3. 【請求項３】 基板上に形成された下部電極，該下部電
   極上に積層された強誘電体層及び該強誘電体層上に形成
   された側面に傾斜を有した上部電極からなる強誘電体容
   量素子と、この強誘電体容量素子と該強誘電体容量素子
   を被覆する誘電体層との間に設けられた、前記上部電極
   と非接触で下部電極を被覆すように設けた第１接着層
   と、前記上部電極と前記誘電体層との間に設けられた第
   ２接着層と、前記第１接着層上及び前記第２接着層上の
   前記誘電体層に夫々設けられたコンタクトホールと、こ
   のコンタクトホール内に設けられ、前記第１接着層及び
   第２接着層に夫々接続する配線電極とを具備することを
   特徴とする請求項１記載の半導体装置。