JPH09115945A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09115945A
JPH09115945A JP7269942A JP26994295A JPH09115945A JP H09115945 A JPH09115945 A JP H09115945A JP 7269942 A JP7269942 A JP 7269942A JP 26994295 A JP26994295 A JP 26994295A JP H09115945 A JPH09115945 A JP H09115945A
Authority
JP
Japan
Prior art keywords
pad
gnd
power supply
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7269942A
Other languages
English (en)
Other versions
JP2728052B2 (ja
Inventor
Masanori Takeuchi
正則 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7269942A priority Critical patent/JP2728052B2/ja
Publication of JPH09115945A publication Critical patent/JPH09115945A/ja
Application granted granted Critical
Publication of JP2728052B2 publication Critical patent/JP2728052B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】 【課題】 半導体装置におけるノイズを低減させるため
に、半導体素子に物理的ダメージを与えたり、半導体素
子が大型化してしまたりする。 【解決手段】 半導体素子５上に、ステッチ３との信号
のやりとりを行うための複数のボンディングパッド１を
設け、ボンディングパッド１は、信号用パッド８と、電
源／ＧＮＤ用パッド６と、Ａｌ配線４によって電源／Ｇ
ＮＤ用パッド６と接続され、ワイヤ２のインダクタンス
を低減させるために設けられた追加ボンディングパッド
７とから成っている。なお、追加ボンディングパッド７
は、ボンディングパッド１の列に対する垂直方向におい
て電源／ＧＮＤ用パッド７と同一線上に、かつ、電源／
ＧＮＤ用パッド６に対して半導体素子５の端部側に設置
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、配線におけるインダクタンスを低減させた半
導体装置に関する。
【０００２】
【従来の技術】近年におけるＬＳＩデバイスは、高性能
化に伴い、低電圧かつ高速で多数の信号が動作するよう
に構成されている。そのため、旧来よりもノイズに対す
る余裕度が小さく、わずかなノイズによって誤動作を起
こす虞れが生じている。
【０００３】ＬＳＩデバイスの誤動作の原因となるノイ
ズは、データバス等における信号出力の多くが同時動作
（同時にハイレベルからローレベルに変化）する際に発
生する過渡電流ｉと、ＬＳＩデバイス素子内の電源／Ｇ
ＮＤ線に結合される配線に存在するインダクタンス及び
電気抵抗とによって発生し、その値は、以下の式で表さ
れる。
【０００４】 δＶ＝ｎ・Ｌ・δｉ／δＴ＋ｎ・Ｒ・δｉ ・・・・・（式１） δＶ：電源／ＧＮＤの電位変動［Ｖ］＝ノイズ値 ｎ ：同時に動作する信号数［本］ Ｌ ：電源／ＧＮＤに結合される配線のインダクタンス
［Ｈ］ Ｒ ：電源／ＧＮＤに結合される配線の電気抵抗［Ω］ δｉ：電源電流の変化量［Ａ］ δｉ／δＴ：単位時間当たりの電源電流の変化［Ａ］＝
電源電流の立ち上がり ここで、（式１）からわかるように、ノイズを低減させ
るには以下の施策が考えられる。
【０００５】同時に動作する信号本数を減らす。
【０００６】電源／ＧＮＤに結合される配線のインダ
クタンスを低減させる。
【０００７】電源電流の立ち上がりを鈍化させる。
【０００８】電源／ＧＮＤに結合される配線の電気抵
抗を低減させる。
【０００９】しかしながら、及びの施策において
は、ＬＳＩの性能を制限する施策であるため、実施する
ことは難しい。
【００１０】また、例えば、電源／ＧＮＤに結合される
の配線のインダクタンスＬ＝１ｎＨ、電源／ＧＮＤに結
合される配線の電気抵抗Ｒ＝１００ｍΩ、同時に動作す
る信号本数ｎ＝１０本、電源電流の変化量δｉ＝１００
ｍＡ、立ち上がり時間δｔ＝１ｎｓｅｃの場合における
ノイズ値δＶを（式１）により求めると、ノイズ値δＶ
が全体で１．１Ｖになるのに対し、（式１）における第
１項（ｎ・Ｌ・δｉ／δＴ）の値が１Ｖとなり、ノイズ
値の大部分を占める。このことから、第２項（ｎ・Ｒ・
δｉ）によるノイズ値の影響は小さく、の実施による
ノイズ値の低減はあまり期待できない。
【００１１】上記の理由から、の電源／ＧＮＤに結合
される配線のインダクタンスを低減させる施策を実施す
ることが、ノイズ値低減のために最も効果的である。
【００１２】ここで、インダクタンスは電気抵抗と同じ
ような性質を持っており、その値は、配線の長さに比例
し、また、配線が並列に接続された場合は、全体のイン
ダクタンスをＬ’とし、配線それぞれのインダクタンス
をＬとすると、Ｌ’＝１／｛Σ（１／Ｌi）｝と表現さ
れる。
【００１３】図４は、インダクタンスの値がＬである配
線をｎ本並列に接続した場合の全体のインダクタンスに
ついて説明するための図である。
【００１４】図４に示すように、インダクタンスの値が
Ｌである配線をｎ本並列に接続した場合は、全体のイン
ダクタンスＬ’は、Ｌ’＝Ｌ／ｎとなり、１本の配線に
おけるインダクタンスの１／ｎ倍に減少する。
【００１５】ただし、配線を並列接続する場合は、配線
どうしの間隔を十分確保しないと相互インダクタンスの
影響により、並列接続の効果が薄れてしまい、全体のイ
ンダクタンスが１本の配線におけるインダクタンスの１
／ｎ倍まで減少しなくなる。例えば、ワイヤによる配線
を考えた場合、ワイヤどうしの間隔をワイヤ径の２倍以
上としなければ、相互インダクタンスの影響を受けるこ
とになる。
【００１６】従来より、電源／ＧＮＤに結合される配線
のインダクタンスを低減させる施策としては、配線長を
短くしたり、並列接続を行う等の施策が実施されてきて
おり、以下に記載するような施策が考えられている。
【００１７】（１）特開昭６２−９８６３１号公報に開
示された施策 図５は、特開昭６２−９８６３１号公報に開示された施
策を示す図である。
【００１８】図５に示すように本施策においては、半導
体素子１０５上に設けられた１つのボンディングパッド
（不図示）とステッチとなる電源／ＧＮＤ用リード１０
８とが複数のワイヤ１０２により接続されており、配線
の並列接続によりインダクタンスの低減が実現されてい
る。
【００１９】（２）特開昭５９−１００５５０号公報に
開示された施策 図６は、特開昭５９−１００５５０号公報に開示された
施策を示す図である。
【００２０】図６に示すように本施策においては、半導
体素子２０５に複数の電源／ＧＮＤ用パッド２０６が設
けられ、複数の電源／ＧＮＤ用パッド２０６がそれぞれ
異なるステッチ（不図示）と接続されており、配線の並
列接続によりインダクタンスの低減が実現されている。
【００２１】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置においては以下に記載するような問
題点がある。
【００２２】（１）特開昭６２−９８６３１号公報に開
示されたものにおいて １つのボンディングパッドに複数のワイヤが接続される
構成であるが、多くの半導体素子においては、ボンディ
ング・パッドの大きさが□１５０μｍ程度と小さいた
め、１つのボンディング・パッドに複数のワイヤを設け
ることは困難である。特に、今後は、半導体装置の高集
積化の影響によりボンデイングパッド間の距離が短縮さ
れ、これに伴ってボンディングパッドのサイズも小さく
なるため、１つのボンディングパッドに複数のワイヤを
設けることは難しくなる。
【００２３】また、ボンディング・パッドを大きくした
場合においても、スペース的にはボンディングが可能と
なるが、度重なるボンディング時の応力によってパッド
及びその周辺に物理的ダメージ（クラック等）を受ける
虞れが生じ、半導体装置の信頼性が低下してしまう。
【００２４】（２）特開昭５９−１００５５０号公報に
開示されたものにおいて 図７は、半導体素子上にボンディングパッドを追加した
従来の一例を示す図であり、（ａ）は平面図、（ｂ）は
（ａ）に示すＡ−Ａ’断面図である。
【００２５】図７に示すように、半導体素子３０５上に
ボンディングパッド３０１の数を増やすために追加ボン
ディングパッド３０７を設けると、その分だけ半導体素
子３０５が大きくなってしまう。
【００２６】例えば、ボンディングパッド３０１の大き
さを□１５０μｍ、ボンディングパッド３０１どうしの
間隔を３００μｍ，追加ボンディングパッド３０７の数
を５パッドとした場合、半導体素子３０５の大きさが、
追加ボンディングパッド３０７設置前に比べて約１．５
ｍｍ大きくなり、半導体素子の製造コストにおいてコス
トアップが生じてしまう。特に、今後は、半導体装置の
高速化の影響により発生するノイズ量が増加し、より多
くの追加ボンディング・パッドが必要とされるため、単
純にボンディング・パッドを追加する方法を採用した場
合は、製造コストの面におけるデメリットが大きい。
【００２７】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、半導体素子
に物理的ダメージを与えたり、半導体素子を大型化させ
たりすることなく、ノイズの発生を抑えることができる
半導体装置を提供することを目的とする。
【００２８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、複数の信号用パッド及び電源／ＧＮＤ用パ
ッドからなる複数のボンディングパッドが端部において
１列に設けられた半導体素子と、複数のワイヤによって
前記ボンディングパッドのそれぞれと接続され、前記半
導体素子に対する信号の供給及び取込みを行うための複
数のステッチとを有してなる半導体装置において、前記
半導体素子上において前記電源／ＧＮＤ用パッドと接続
され、かつ、該電源／ＧＮＤ用パッドが接続されたステ
ッチと前記ワイヤによって接続される追加ボンディング
パッドを具備することを特徴とする。
【００２９】また、前記追加ボンディングパッドは、前
記ボンディングパッド列に対する垂直方向において、接
続される前記電源／ＧＮＤ用パッドと同一線上に、か
つ、前記接続される電源／ＧＮＤ用パッドに対して前記
半導体素子の端部側に設置されていることを特徴とす
る。
【００３０】また、前記追加ボンディングパッドは、前
記ボンディングパッド列に対する垂直方向において、接
続される前記電源／ＧＮＤ用パッドと同一線上に並ばな
いように、かつ、前記接続される電源／ＧＮＤ用パッド
に対して前記半導体素子の端部側に設置されていること
を特徴とする。
【００３１】また、１つの前記電源／ＧＮＤ用パッドに
２つの前記追加ボンディングパッドが接続され、前記２
つの追加ボンディングパッドの位置関係が、接続される
電源／ＧＮＤ用パッドの中心を通り前記ボンディングパ
ッド列に垂直な軸に対して対象となることを特徴とす
る。
【００３２】また、複数の信号用パッド及び電源／ＧＮ
Ｄ用パッドからなる複数のボンディングパッドが端部に
おいて１列に設けられた半導体素子と、複数のワイヤに
よって前記信号用パッドとそれぞれ接続され、前記半導
体素子に対する信号の供給及び取込みを行うための複数
のステッチとを有してなる半導体装置において、前記半
導体素子上に、前記ステッチと前記ワイヤによって接続
される追加ボンディングパッドを具備し、１つの前記電
源／ＧＮＤ用パッドに２つの前記追加ボンディングパッ
ドが接続され、前記２つの追加ボンディングパッドの位
置関係が、接続される電源／ＧＮＤ用パッドの中心を通
り前記ボンディングパッド列に垂直な軸に対して対象と
なることを特徴とする。
【００３３】また、前記各ワイヤは、お互いに外径の２
倍以上離されて配設されていることを特徴とする。
【００３４】（作用）上記のように構成された本発明に
おいては、半導体素子上に電源／ＧＮＤ用パッドに接続
された追加ボンディングパッドが設けられているので、
電源／ＧＮＤ用パッドが接続されるステッチと追加ボン
ディングパッドとをワイヤにより接続すれば、ワイヤの
インダクタンス低減のために電源／ＧＮＤ用パッドに複
数のワイヤを接続することはない。
【００３５】また、追加ボンディングパッドをボンディ
ングパッド列以外の場所に設ければ、追加ボンディング
パッドの設定により半導体素子が大型化することはな
い。
【００３６】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
【００３７】（第１の実施の形態）図１は、本発明の半
導体装置の第１の実施の形態を示す図であり、（ａ）は
平面図、（ｂ）は（ａ）に示すＡ−Ａ’断面図である。
【００３８】本形態は図１に示すように、半導体素子５
と、半導体素子５への信号の供給及び半導体素子５から
の信号の取込みを行うための複数のステッチ３と、半導
体素子５上に設けられ、ステッチ３との信号のやりとり
を行うための複数のボンディングパッド１と、各ボンデ
ィングパッド１と各ステッチ３とを接続するワイヤ２と
から構成されており、ボンディングパッド１は、信号用
パッド８と、電源／ＧＮＤ用パッド６と、Ａｌ配線４に
よって電源／ＧＮＤ用パッド６と接続され、ワイヤ２の
インダクタンスを低減させるために設けられた追加ボン
ディングパッド７とから成っている。なお、追加ボンデ
ィングパッド７は、ボンディングパッド１の列に対する
垂直方向において電源／ＧＮＤ用パッド７と同一線上
に、かつ、電源／ＧＮＤ用パッド６に対して半導体素子
５の端部側に設置されている。
【００３９】以下に、図１に示した半導体装置の製造方
法について説明する。
【００４０】まず、半導体素子５を熱硬化性樹脂やロウ
材等の接着材によりパッケージ上の所定の位置に固着さ
せる（工程１）。
【００４１】次に、半導体素子５上の追加ボンディング
パッド７と所定のステッチ３とをワイヤ２にてボンディ
ングにより接続する（工程２）。
【００４２】次に、半導体素子５上のボンディングパッ
ド１と所定のステッチ３とをワイヤ２にてボンディング
により接続する（工程３）。
【００４３】ここで、電源／ＧＮＤ用パッド６において
は、その電源／ＧＮＤ用パッド６とＡｌ配線４により接
続されている追加ボンディングパッド７と接続されてい
るステッチ３と接続されるようにする。
【００４４】また、この際、電源／ＧＮＤ用パッド６と
接続されるワイヤ２と追加ボンディングパッド７と接続
されるワイヤ２との間隔は、ワイヤ２の外径の２倍以上
とする。
【００４５】その後、パッケージを樹脂や金属キャップ
等で封止する（工程４）。
【００４６】上述した一連の工程においては、従来の半
導体装置の製造工程と比べてボンディングパッド１の数
とそれに伴うワイヤ２の数が増加したことのみが異なる
ものであるため、１つのボンディングパッド１に対して
複数のワイヤが接続されることはなく、ボンディングパ
ッド１が物理的ダメージを受けることはない。
【００４７】また、ワイヤ２の配置においては図１
（ｂ）に示すように、３次元的にもワイヤ２どうしの間
隔を十分確保することができ、技術的にも現在のボンデ
ィング装置であればワイヤ形状を制御することが可能で
あるため、量産性に問題はない。このため、ボンディン
グ工程において通常の半導体装置より信頼性上劣ること
はない。
【００４８】さらに、今後の半導体装置の高集積化を考
えた場合においても、ボンディングパッド１側における
製造工程は何ら通常のボンディングと変わらないため、
常に最先端のボンディング技術を利用することができ、
追加ボンディングパッド７を設けることによる技術的な
制約を受けることはない。また、ステッチ３側において
も、ステッチ３の幅として１５０μｍ以上あれば、２本
以上のワイヤ２をボンディングすることは通常のボンデ
イングと比べて技術的に大きな差はない。なお、ステッ
チ３側を２段構造とすれば、さらなる微細化にも対応す
ることができる。
【００４９】上記のように構成された半導体装置におい
ては、例えば、□１５０μｍ程度のサイズの追加ボンデ
ィングパッド７を設けた場合、半導体素子５のサイズを
約５００μｍ程度大きくするだけで、追加ボンディング
パッド７を制限なく増やすことができ、半導体素子５の
大型化を防ぐことができる。
【００５０】これにより、ワイヤ２の数も制限なく増や
すことができ、ノイズの発生の低減を図ることができ
る。また、半導体素子５の大型化を防止することができ
ることから、半導体素子５の製造歩留まりを向上させ、
製造コストの低減を図ることができる。
【００５１】（第２の実施の形態）図２は、本発明の半
導体装置の第２の実施の形態を示す図であり、（ａ）は
平面図、（ｂ）は（ａ）に示すＡ−Ａ’断面図である。
【００５２】本形態は図２に示すように、第１の実施の
形態において示したものと比べて、追加ボンディングパ
ッド１７が、ボンディングパッド１１の列に対して垂直
方向に電源／ＧＮＤ用パッド７と並ばないように設置さ
れている点のみが異なるものである。
【００５３】本形態においては、第１の実施の形態にお
いて示したものと比べて、ワイヤ１２どうしの間隔を広
くすることができるため、ワイヤ１２どうしにおいて発
生する相互インダクタンスの影響を低減させることがで
きる。
【００５４】（第３の実施の形態）図３は、本発明の半
導体装置の第３の実施の形態を示す図であり、（ａ）は
平面図、（ｂ）は（ａ）に示すＡ−Ａ’断面図である。
【００５５】本形態は図３に示すように、第１の実施の
形態において示したものと比べて、１つの電源／ＧＮＤ
用パッド２６に対して２つの追加ボンディングパッド２
７がＡｌ配線２４によってそれぞれ接続され、電源／Ｇ
ＮＤ用パッド２６に対して半導体素子２５の端部側に設
けられている点と、電源／ＧＮＤ用パッド２６にはワイ
ヤ２２が接続されていない点が異なるものである。な
お、２つの追加ボンディングパッド２７の設置位置関係
は、２つの追加ボンディングパッドが接続される電源／
ＧＮＤ用パッド２６の中心を通りボンディングパッド２
１の列に垂直な軸を設定した場合に、この軸に対して対
象となる関係である。
【００５６】本形態においては、第１の実施の形態にお
いて示したものと比べて、ワイヤ２２の長さを短くする
ことができるため、ワイヤ２２におけるインダクタンス
を低減することができる。
【００５７】また、ステッチ２３の幅を２５０μｍ以上
とすれば、電源／ＧＮＤ用パッド２６に対してもワイヤ
２２を接続することができ、ワイヤ２２の本数の増加に
より、より一層のインダクタンスの低減を図ることがで
きる。
【００５８】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載するような効果を奏する。
【００５９】請求項１に記載のものにおいては、半導体
素子上において電源／ＧＮＤ用パッドと接続され、か
つ、該電源／ＧＮＤ用パッドが接続されたステッチとワ
イヤによって接続される追加ボンディングパッドを設け
たため、１つの電源／ＧＮＤ用パッドに複数のワイヤを
接続することによる半導体素子への物理的ダメージを与
えることなく、ワイヤのインダクタンスの低減を図るこ
とができる。
【００６０】それにより、製造工程において従来のボン
ディング技術をそのまま利用でき、また、装置の信頼性
を高めることができ、さらに、ノイズの発生を低減させ
ることができる。
【００６１】請求項２に記載のものにおいては、追加ボ
ンディングパッドを、ボンディングパッド列に対する垂
直方向において、接続される電源／ＧＮＤ用パッドと同
一線上に、かつ、接続される電源／ＧＮＤ用パッドに対
して半導体素子の端部側に設けたため、半導体素子を大
型化させることなく、ワイヤのインダクタンスの低減を
図ることができる。
【００６２】それにより、ノイズ発生低減のためのコス
トアップを抑えることができる。
【００６３】請求項３に記載のものにおいては、追加ボ
ンディングパッドを、ボンディングパッド列に対する垂
直方向において、接続される電源／ＧＮＤ用パッドと同
一線上に並ばないように、かつ、接続される電源／ＧＮ
Ｄ用パッドに対して半導体素子の端部側に設けたため、
請求項２に記載のものと同様の効果を奏する。
【００６４】請求項４に記載のものにおいては、１つの
電源／ＧＮＤ用パッドに２つの追加ボンディングパッド
を接続したため、ワイヤの本数を増やすことができ、さ
らにインダクタンスの低減を図ることができる。
【００６５】請求項５に記載のものにおいては、電源／
ＧＮＤ用パッドとステッチとのワイヤによる接続を行わ
ず、追加ボンディングパッドを介して電源用パッドとス
テッチとの接続を行う構成としたため、ワイヤの長さを
短くすることができ、さらにインダクタンスの低減を図
ることができる。
【００６６】請求項６に記載のものにおいては、各ワイ
ヤを、お互いに外径の２倍以上離さして配設したため、
相互インダクタンスの発生を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施の形態を示す
図であり、（ａ）は平面図、（ｂ）は（ａ）に示すＡ−
Ａ’断面図である。
【図２】本発明の半導体装置の第２の実施の形態を示す
図であり、（ａ）は平面図、（ｂ）は（ａ）に示すＡ−
Ａ’断面図である。
【図３】本発明の半導体装置の第３の実施の形態を示す
図であり、（ａ）は平面図、（ｂ）は（ａ）に示すＡ−
Ａ’断面図である。
【図４】インダクタンスの値がＬである配線をｎ本並列
に接続した場合の全体のインダクタンスについて説明す
るための図である。
【図５】特開昭６２−９８６３１号公報に開示された施
策を示す図である。
【図６】特開昭５９−１００５５０号公報に開示された
施策を示す図である。
【図７】半導体素子上にボンディングパッドを追加した
従来の一例を示す図であり、（ａ）は平面図、（ｂ）は
（ａ）に示すＡ−Ａ’断面図である。
【符号の説明】
１，１１，２１ ボンディングパッド ２，１２，２２ ワイヤ ３，１３，２３ ステッチ ４，１４，２４ Ａｌ配線 ５，１５，２５ 半導体素子 ６，１６，２６ 電源／ＧＮＤ用パッド ７，１７，２７ 追加ボンディングパッド ８，１８，２８ 信号用パッド

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数の信号用パッド及び電源／ＧＮＤ用
    パッドからなる複数のボンディングパッドが端部におい
    て１列に設けられた半導体素子と、複数のワイヤによっ
    て前記ボンディングパッドのそれぞれと接続され、前記
    半導体素子に対する信号の供給及び取込みを行うための
    複数のステッチとを有してなる半導体装置において、 前記半導体素子上において前記電源／ＧＮＤ用パッドと
    接続され、かつ、該電源／ＧＮＤ用パッドが接続された
    ステッチと前記ワイヤによって接続される追加ボンディ
    ングパッドを具備することを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記追加ボンディングパッドは、前記ボンディングパッ
    ド列に対する垂直方向において、接続される前記電源／
    ＧＮＤ用パッドと同一線上に、かつ、前記接続される電
    源／ＧＮＤ用パッドに対して前記半導体素子の端部側に
    設置されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１に記載の半導体装置において、 前記追加ボンディングパッドは、前記ボンディングパッ
    ド列に対する垂直方向において、接続される前記電源／
    ＧＮＤ用パッドと同一線上に並ばないように、かつ、前
    記接続される電源／ＧＮＤ用パッドに対して前記半導体
    素子の端部側に設置されていることを特徴とする半導体
    装置。
  4. 【請求項４】 請求項１に記載の半導体装置において、 １つの前記電源／ＧＮＤ用パッドに２つの前記追加ボン
    ディングパッドが接続され、前記２つの追加ボンディン
    グパッドの位置関係が、接続される電源／ＧＮＤ用パッ
    ドの中心を通り前記ボンディングパッド列に垂直な軸に
    対して対象となることを特徴とする半導体装置。
  5. 【請求項５】 複数の信号用パッド及び電源／ＧＮＤ用
    パッドからなる複数のボンディングパッドが端部におい
    て１列に設けられた半導体素子と、複数のワイヤによっ
    て前記信号用パッドとそれぞれ接続され、前記半導体素
    子に対する信号の供給及び取込みを行うための複数のス
    テッチとを有してなる半導体装置において、 前記半導体素子上に、前記ステッチと前記ワイヤによっ
    て接続される追加ボンディングパッドを具備し、 １つの前記電源／ＧＮＤ用パッドに２つの前記追加ボン
    ディングパッドが接続され、前記２つの追加ボンディン
    グパッドの位置関係が、接続される電源／ＧＮＤ用パッ
    ドの中心を通り前記ボンディングパッド列に垂直な軸に
    対して対象となることを特徴とする半導体装置。
  6. 【請求項６】 請求項１乃至５のいずれか１項に記載の
    半導体装置において、 前記各ワイヤは、お互いに外径の２倍以上離されて配設
    されていることを特徴とする半導体装置。
JP7269942A 1995-10-18 1995-10-18 半導体装置 Expired - Lifetime JP2728052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7269942A JP2728052B2 (ja) 1995-10-18 1995-10-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7269942A JP2728052B2 (ja) 1995-10-18 1995-10-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH09115945A true JPH09115945A (ja) 1997-05-02
JP2728052B2 JP2728052B2 (ja) 1998-03-18

Family

ID=17479358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7269942A Expired - Lifetime JP2728052B2 (ja) 1995-10-18 1995-10-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2728052B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007015435A1 (ja) * 2005-08-01 2007-02-08 Matsushita Electric Industrial Co., Ltd. 半導体装置
JP2008098549A (ja) * 2006-10-16 2008-04-24 Kaijo Corp 半導体装置
WO2020079830A1 (ja) * 2018-10-19 2020-04-23 株式会社ソシオネクスト 半導体チップ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02215137A (ja) * 1989-02-16 1990-08-28 Sanyo Electric Co Ltd 高周波半導体装置
JPH03211842A (ja) * 1990-01-17 1991-09-17 Fujitsu Ltd Ｉｃチップの実装構造
JPH0453244A (ja) * 1990-06-20 1992-02-20 Nec Kyushu Ltd 半導体装置
JPH04211141A (ja) * 1991-02-28 1992-08-03 Toshiba Corp 半導体素子の電極パッド設定方法
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02215137A (ja) * 1989-02-16 1990-08-28 Sanyo Electric Co Ltd 高周波半導体装置
JPH03211842A (ja) * 1990-01-17 1991-09-17 Fujitsu Ltd Ｉｃチップの実装構造
JPH0453244A (ja) * 1990-06-20 1992-02-20 Nec Kyushu Ltd 半導体装置
JPH04211141A (ja) * 1991-02-28 1992-08-03 Toshiba Corp 半導体素子の電極パッド設定方法
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007015435A1 (ja) * 2005-08-01 2007-02-08 Matsushita Electric Industrial Co., Ltd. 半導体装置
US7829983B2 (en) 2005-08-01 2010-11-09 Panasonic Corporation Semiconductor device
JP2008098549A (ja) * 2006-10-16 2008-04-24 Kaijo Corp 半導体装置
WO2008047665A1 (fr) * 2006-10-16 2008-04-24 Kaijo Corporation Dispositif semi-conducteur
WO2020079830A1 (ja) * 2018-10-19 2020-04-23 株式会社ソシオネクスト 半導体チップ
JPWO2020079830A1 (ja) * 2018-10-19 2021-09-16 株式会社ソシオネクスト 半導体チップ
US11621259B2 (en) 2018-10-19 2023-04-04 Socionext Inc. Semiconductor chip

Also Published As

Publication number Publication date
JP2728052B2 (ja) 1998-03-18

Similar Documents

Publication Publication Date Title
JP4149438B2 (ja) 半導体装置
JP3657246B2 (ja) 半導体装置
US6784367B2 (en) Microelectronic device assemblies having a shielded input and methods for manufacturing and operating such microelectronic device assemblies
KR100768493B1 (ko) 반도체장치
US8237267B2 (en) Semiconductor device having a microcomputer chip mounted over a memory chip
US8362614B2 (en) Fine pitch grid array type semiconductor device
JP2728052B2 (ja) 半導体装置
JPH061801B2 (ja) リ−ドフレ−ム
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JP2007103792A (ja) 半導体装置
JP4175343B2 (ja) 半導体ペレット及び半導体装置
JP3090115B2 (ja) 半導体装置およびその製造方法
JP2002299568A (ja) Ｉｃチップ
JPH0555305A (ja) 半導体集積回路実装パツケージ
US20240006273A1 (en) Integrated circuit package with star-connected lead
JP3706379B2 (ja) 半導体ペレット
JP4745205B2 (ja) 半導体装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPH1074791A (ja) 半導体装置
JP3052633B2 (ja) 半導体装置
JPS6214689Y2 (ja)
JP2919265B2 (ja) 半導体装置
KR100202634B1 (ko) 반도체 패키지의 와이어링구조
JPH05291478A (ja) 樹脂封止型半導体装置
JPH11307591A (ja) 半導体装置及びその製造方法、並びにｔａｂテープ