JPH03211842A - Ｉｃチップの実装構造 - Google Patents

Ｉｃチップの実装構造

Info

Publication number
JPH03211842A
JPH03211842A JP2006417A JP641790A JPH03211842A JP H03211842 A JPH03211842 A JP H03211842A JP 2006417 A JP2006417 A JP 2006417A JP 641790 A JP641790 A JP 641790A JP H03211842 A JPH03211842 A JP H03211842A
Authority
JP
Japan
Prior art keywords
chip
conductor layer
pad
bonding wire
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006417A
Other languages
English (en)
Other versions
JP2706167B2 (ja
Inventor
Yasunari Arai
荒井　康成
Hiroshi Hamano
宏 濱野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006417A priority Critical patent/JP2706167B2/ja
Priority to EP19900115235 priority patent/EP0412528A3/en
Priority to US07/564,345 priority patent/US5150280A/en
Priority to CA002023070A priority patent/CA2023070C/en
Publication of JPH03211842A publication Critical patent/JPH03211842A/ja
Priority to US07/902,884 priority patent/US5206986A/en
Application granted granted Critical
Publication of JP2706167B2 publication Critical patent/JP2706167B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概要 高速信号処理用ＩＣに適したＩＣチップの実装構造に関
し、 実装されたＩＣチップにおける入出力間の漏話を抑圧す
ることを目的とし、 第１の導体層、第１の絶縁体層、第２の導体層、第２の
絶縁体層及び第３の導体層をこの順に積層してなる回路
基板と、ＩＣチップとを該ＩＣチフブの上面と上記第２
の導体層とが概略同一平面上に位置するように金属体上
に固着するようにしたＩＣチップの実装構造において、
上記第２の導体層は高速信号用の伝送ラインと、該伝送
ラインの近傍に設けられた、上記第１及び第３の導体層
に導通ずる接地パターンとを含んでなり、上記ＩＣチッ
プの上面には、上記伝送ラインが第１のボンディングワ
イヤにより接続される信号用パッドと該信号用パッドを
囲むようにして設けられた接地用パッドとが形成されて
おり、該接地用パッドは上記接地パターン及び第３の導
体層と第２のボンディングワイヤにより接続されるよう
にして構成する。
産業上の利用分野 本発明は、光中継器等に使用される高速信号処理用ＩＣ
に適したＩＣチップの実装構造に関する。
近年、光伝送路として極めて広帯域なものが実用される
ようになり、高速伝送システムの適用範囲が大幅に拡大
されつつある。今日では、１．６Ｇｂ／ｓシステムの幹
線系への導入が進められており、将来的には更に高速化
が予想される。このような所謂マイクロ波領域の信号を
取り扱うシステムを実現するためには、マイクロ波領域
で動作が可能なＩＣチップの設計が必要になることはも
ちろんのこと、この種の高速信号処理用ＩＣチップの実
装構造の最適化が必要になる。具体的には、５〜１０Ｇ
ｂ／ｓの信号を取り扱うシステムにおいて光／電気変換
回路で変換された信号レベルを高めるための等化増幅回
路やタイミング信号を抽出するためのタイミング抽出回
路では、広帯域且つ高利得（６０ｄＢ程度）な特性が必
要になるので、これらの回路が実現されるＩＣチップに
あっては、そのＩＣチップを実装したときに、入出力間
の漏話が少なくとも１０ＧＨｚまでの信号に対して十分
に抑圧されていることが必要になる。
従来の技術 従来、高速信号処理用のＩＣチップであって高利得をを
したＩＣチップを実装する場合の入出方間漏話抑圧対策
としては次のようなものがある。
■　ＩＣチップを大型なチップサイズにして、入力パッ
ドと出力パッド間の距離を大きくとる。
■　３層の導体層の間に２層の絶縁体層を挾み込んで構
成されるトリプレート型の回路基板を用いて、伝送線路
間での空間結合を抑圧する。
発明が解決しようとする課囚 上述の■、■の対策を行った場合、ＩＣチップの人出力
パッドに対してボンディングワイヤ接続を行っていない
状態では、１０ＧＨｚ　までの周波数に対しては約７９
ｄＢ程度の漏話減衰量を確保することができるが、実際
にＩＣチップの入出力パッドと回路基板の伝送線路とを
ボンディングワイヤ接続すると、ＬＯＧ）Ｉｚ　の周波
数で漏話減衰量が約３０ｄＢ程度にまで低下し、そのＩ
Ｃチップが高利得の回路が実現されているものである場
合には、回路が発振してしまうことになる。
本発明はこのような技術的課題に濫みて創作されたもの
で、実装されたＩＣチップにおける入出力間の漏話を抑
圧することを目的としている。
課題を解決するための手段 上述した技術的課題を解決するためになされた本発明の
ＩＣチップの実装構造は、第１ｖＩＩＪに示すように、
第１の導体層２、第１の絶縁体層４、第２の導体層６、
第２の絶縁体層８及び第３の導体層１０をこの順に積層
してなる回路基板１２と、ＩＣチップ１４とを該ＩＣチ
ップ１４の上面と上記第２の導体層６とが概略同一平面
上に位置するように金属体１６上に固着するようにした
ＩＣチップの実装構造において、上記第２の導体層６は
高速信号用の伝送ライン６ａと、該伝送ライン６ａの近
傍に設けられた、上記第１及び第３の導体層２．１０に
導通する接地パターン６ｂとを含んでなり、上記ＩＣチ
ップ１４の上面には、上記伝送ライン６ａが第１のボン
ディングワイヤ１８により接続される信号用パッド２０
と該信号用パッド２０を囲むようにして設けられた接地
用パッド２２とが形成されており、該接地用パッド２２
は上記接地パターン６ｂ及び第３の導体層１０と第２の
ボンディングワイヤ（２４）により接続されているもの
である。
ＩＣチップ１４は、図示のように絶縁用の基板２６を介
して金属体１６上に固着されていても良いし、絶縁用の
基板２６を介さずに直接金属体１６上に固着されていて
も良い。
作　　　用 本発明の構成によると、伝送ライン６ａと信号用バッド
２０とを接続する第１のボンディングワイヤ１８が、接
地電位にある第２のボンディングワイヤ２４により取り
囲まれる構造が実現されるので、第１のボンディングワ
イヤ１８からの電界の漏れをシールドして、このＩＣチ
ップの入出力間の空間結合を有効に抑圧することができ
るようになる。よって、本発明によると、高利得回路に
対応可能な漏話減衰量の確保が可能になる。
ところで、ＩＣチップが例えばＳｉ系のものである場合
には、ＩＣチップの下面側（サブストレート）が最も低
い電位になるような実装構造を採用する必要があり、マ
イナス極性の電源を使用する回路形式である場合等のよ
うに、ＩＣチップを接地電位である金属体に直接接触さ
せることができないことがある。従って、ＩＣチップを
絶縁用の基板を介して金属体上に固着するようにした構
造は、このような場合に適している。ＩＣチップを絶縁
用の基板を介して金属体上に固着した場合、ＩＣチップ
における接地はボンディングワイヤを介して行わざるを
得ないので、本発明の構造はこのような場合に接地を強
化する上でも有効である。
実施例 以下本発明の実施例を第２図及び第３図により説明する
。第１図におけるものと実質的に同一の部分には同一の
符号を付しである。
第２図は本発明の実施例を示す光中継器用の装置の斜視
図である。この装置は、光ファイバを介して伝送された
高速光信号を電気信号に変換し、これを複数の比較的低
速な信号に時分割して出力するように機能する。
１２はＩＣチップ１４が収容される切欠きを有する回路
基板であり、この回路基板１２は、第１、第２の導体層
２．６が形成された第１の絶縁体層４とこれよりも僅か
に小さい第２の絶縁体層８とにより第２の導体層６を挟
み込むようにして構成されている。第２の絶縁体層８上
には第３の導体層１０が形成されている。第１の絶縁体
層４の外周縁部には、外部回路との接続をなすための複
数のパッケージリード２８が第２の導体層６と接続され
るように設けられている。３０．１６はそれぞれ回路基
板１２の上面及び下面に固着されたＣｕ　ｌｖＶからな
る第１、第２の金属体である。第１の金属体３０はＩＣ
チップ１４が収容される回路基板１２の切欠きに対応す
る位置に開口を有しており、第２の金属体１６はＩＣチ
ップ１４を固定するスペースを有している。第２の金属
体１６の側面には、溶接が可能なコバールからなる側板
３２が接合されている。３４はこの装置内に光ファイバ
を導入するためのコバールからなるバイブ部材であり、
このパイプ部材３４は、例えばレーザ溶接により側板３
２の所定位置に固定される。第１の金属体３０の各ＩＣ
チップ１４に対応する位置に形成された開口の縁にはそ
れぞれ枠部材３６が固着されており、この枠部材３６に
コバールからなる蓋部材３８を溶接固定することによっ
て、この装置は密閉されている。
第３図にＩＣチップ１４の実装部の近傍の破断斜視図を
示す。第１の絶縁体層４上に形成された第２の導体層６
は、ＩＣチップ１４への入力信号を伝送する入力端の伝
送ライン６ａと、出力信号を伝送する出力側の伝送ライ
ン６ａ　／　と、多数のビア４０によって第１の導体層
２及び第２の導体層ＩＯに導通する接地パターン６ｂと
、電源供給用等に供される通電ライン６Ｃとからなる。
ＩＣチップ１４は、この実施例では第２の金属体１６上
に固定された絶縁用の基板２６上に固着されている。絶
縁用の基板２６は、例えば、窒化アルミニウムからなる
誘電体層と金等からなる導電体層とを交互に複数層（数
層乃至数十層）積層したものである。このような基板２
６を用いることによって、−様な絶縁体からなる同等草
みの絶縁用の基板を用いている場合と比較して、ＩＣチ
ップ１４の下面と第２の金属体１６との間のキャパシタ
ンスを増大させることができる。その結果、高周波な漏
話成分は、ＩＣチップ１４０入力側から出力側に到達す
ることなく、高キャパシタンスな基板２６を介して第２
の金属体１６に逃げるようになり、漏話特性が改善され
る。
ＩＣチップ１４上の相対する縁部には、それぞれ伝送ラ
イン５ａ、５ａ’に対向するように入出力信号用の信号
用パッド２０が設けられており、信号用パッド２０と伝
送ライン６ａ、６ａ’　とは第１のボンディングワイヤ
１８により接続されている。信号用パッド２０の周囲に
は、ＩＣチップ１４の上面縁部を除きコの字型の接地用
バッド２２が設けられており、この接地用バッド２２は
接地パターン６ｂ及び第３の導体層ｌＯと第２のボンデ
ィングワイヤ２４により接続されている。この実施例で
は、第２のボンディングワイヤ２４は一つのバッドに対
して５本設けられており、これらの第２のボンディング
ワイヤ２４により第１のボンディングワイヤ１８が取り
囲まれるようにして、良好なシールド性を確保している
。この実施例では、第１のボンディングワイヤ１８だけ
でなく信号用パッド２０及び伝送ライン６ａも第２のボ
ンディングワイヤ２４により取り囲まれるようになって
いるので、漏話減衰量を著しく大きくすることができる
。複数の第２のボンディングワイヤ２４を設ける場合、
これらをこの実施例のように概略平行に配置するのでは
なく、互いに交叉するように配置しても良い。
この実施例では、信号用パッド２０が入出力ようにそれ
ぞれ一つずつ設けられている場合が示されているが、そ
れぞれ複数の信号用パッドが設けられている場合にも本
発明は適用可能である。
この実施例では、第２のボンディングワイヤ２４を採用
している他、トリプレート構造の回路基板１２を採用し
、伝送ライン５ａ、５ａ’の近傍に接地パターン６ｂを
配するとともに多数のビア４０を介して接地パターン６
ｂを電位安定性が高い第１及び第２の金属体３０．１６
に導通させているので、高利得（例えば６ＨＢ程度）の
回路用のｒＣチップに十分対処可能な漏話特性を確保す
ることができる。その結果、５〜１０Ｇｂ／ｓの超高速
なシステムを比較的容易に実現することができるように
なる。
発明の詳細 な説明したように、本発明のＩＣチップの実装構造によ
れば、実装されたＩＣチップにおける入出力間の漏話の
抑圧が可能になるという効果を奏する。
【図面の簡単な説明】
第１図は本発明の原理説明図、 第２図は本発明の実施例を示す光中継器用の装置の斜視
図、　　′ 第３図は第２図に示された装置におけるＩＣチップ近傍
の破断斜視図である。 ２・・・第１の導体層、 ４・・・第１の絶縁体層、 ６・・・第２の導体層、 ８・・・第２の絶縁体層、 １０・・・第３の導体層、 Ｉ２・・・回路基板、 １４・・・ＩＣチップ、 １６・・・金属体、 １８・・・第１のボンディングワイヤ、２０・・・信号
用パッド、 ２２・・・接地用バッド、 ２４・・・第２のボンディングワイヤ、６ａ・・・伝送
ライン、 ６ｂ・・・接地パターン。

Claims (1)

  1. 【特許請求の範囲】 １、第１の導体層（２）、第１の絶縁体層（４）、第２
    の導体層（６）、第２の絶縁体層（８）及び第３の導体
    層（１０）をこの順に積層してなる回路基板（１２）と
    、ＩＣチップ（１４）とを該ＩＣチップ（１４）の上面
    と上記第２の導体層（６）とが概略同一平面上に位置す
    るように金属体（１６）上に固着するようにしたＩＣチ
    ップの実装構造において、 上記第２の導体層（６）は高速信号用の伝送ライン（６
    ａ）と、該伝送ライン（６ａ）の近傍に設けられた、上
    記第１及び第３の導体層（２、１０）に導通する接地パ
    ターン（６ｂ）とを含んでなり、 上記ＩＣチップ（１４）の上面には、上記伝送ライン（
    ６ａ）が第１のボンディングワイヤ（１８）により接続
    される信号用パッド（２０）と該信号用パッド（２０）
    を囲むようにして設けられた接地用パッド（２２）とが
    形成されており、 該接地用パッド（２２）は上記接地パターン（６ｂ）及
    び第３の導体層（１０）と第２のボンディングワイヤ（
    ２４）により接続されていることを特徴とするＩＣチッ
    プの実装構造。 ２、上記ＩＣチップ（１４）は絶縁用の基板（２６）を
    介して上記金属体（１６）上に固着されていることを特
    徴とする請求項１に記載のＩＣチップの実装構造。
JP2006417A 1989-08-11 1990-01-17 Ｉｃチップの実装構造 Expired - Lifetime JP2706167B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006417A JP2706167B2 (ja) 1990-01-17 1990-01-17 Ｉｃチップの実装構造
EP19900115235 EP0412528A3 (en) 1989-08-11 1990-08-08 Electronic circuit package and production thereof
US07/564,345 US5150280A (en) 1989-08-11 1990-08-08 Electronic circuit package
CA002023070A CA2023070C (en) 1989-08-11 1990-08-10 Electronic circuit package and production thereof
US07/902,884 US5206986A (en) 1989-08-11 1992-06-23 Method of producing an electronic circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006417A JP2706167B2 (ja) 1990-01-17 1990-01-17 Ｉｃチップの実装構造

Publications (2)

Publication Number Publication Date
JPH03211842A true JPH03211842A (ja) 1991-09-17
JP2706167B2 JP2706167B2 (ja) 1998-01-28

Family

ID=11637796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006417A Expired - Lifetime JP2706167B2 (ja) 1989-08-11 1990-01-17 Ｉｃチップの実装構造

Country Status (1)

Country Link
JP (1) JP2706167B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0624962A2 (en) * 1993-04-09 1994-11-17 Sumitomo Electric Industries, Ltd. Optical module
JPH09115945A (ja) * 1995-10-18 1997-05-02 Nec Corp 半導体装置
WO2009050843A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 電子デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0624962A2 (en) * 1993-04-09 1994-11-17 Sumitomo Electric Industries, Ltd. Optical module
EP0624962A3 (en) * 1993-04-09 1995-04-19 Sumitomo Electric Industries Optical module.
JPH09115945A (ja) * 1995-10-18 1997-05-02 Nec Corp 半導体装置
WO2009050843A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 電子デバイス
JPWO2009050843A1 (ja) * 2007-10-19 2011-02-24 株式会社アドバンテスト 電子デバイス
US7947908B2 (en) 2007-10-19 2011-05-24 Advantest Corporation Electronic device

Also Published As

Publication number Publication date
JP2706167B2 (ja) 1998-01-28

Similar Documents

Publication Publication Date Title
EP1307078B1 (en) High frequency circuit module
KR900001273B1 (ko) 반도체 집적회로 장치
JPS61205001A (ja) 伝送線路
US6940155B2 (en) IC package, optical transmitter, and optical receiver
JP6643714B2 (ja) 電子装置及び電子機器
US20060082422A1 (en) Connection structure of high frequency lines and optical transmission module using the connection structure
US6489679B2 (en) High-frequency package
JP3818864B2 (ja) 高周波半導体装置
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JPH03211842A (ja) Ｉｃチップの実装構造
JP2571029B2 (ja) マイクロ波集積回路
US6094114A (en) Slotline-to-slotline mounted flip chip
JP4045830B2 (ja) 受光モジュール
JPH1168029A (ja) 半導体装置
KR20050051567A (ko) 안테나 공용기
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JP3278093B2 (ja) 半導体デバイス
JP2661570B2 (ja) 高周波装置
JPH05226500A (ja) 実装回路基板
WO2023053762A1 (ja) モジュール
JPH07283340A (ja) 半導体チップ実装用パッケージおよびそれを有する半導体装置
JP3494550B2 (ja) 半導体装置
JP3610238B2 (ja) 高周波用パッケージ
JPH03167866A (ja) Ｉｃチップの実装構造
US20030197249A1 (en) Contactable integrated circuit and method of producing such a circuit