JPH09106901A - 正特性サーミスタ素子 - Google Patents
正特性サーミスタ素子Info
- Publication number
- JPH09106901A JPH09106901A JP26523495A JP26523495A JPH09106901A JP H09106901 A JPH09106901 A JP H09106901A JP 26523495 A JP26523495 A JP 26523495A JP 26523495 A JP26523495 A JP 26523495A JP H09106901 A JPH09106901 A JP H09106901A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- specific resistance
- overvoltage
- center part
- pct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 通信回路用保護素子として使用したような場
合、過電圧保護を確実に行い、かつ、過電流保護を短い
動作時間で行うことができるような正特性サーミスタ素
子を提供するものである。 【解決手段】 セラミック素体の対向する両主面に電極
が形成された正特性サーミスタ素子において、該セラミ
ック素体は電極面と垂直な方向に少なくとも三層からな
り、かつセラミック素体の略中央層部に高い比抵抗の層
が設けられている正特性サーミスタ素子である。
合、過電圧保護を確実に行い、かつ、過電流保護を短い
動作時間で行うことができるような正特性サーミスタ素
子を提供するものである。 【解決手段】 セラミック素体の対向する両主面に電極
が形成された正特性サーミスタ素子において、該セラミ
ック素体は電極面と垂直な方向に少なくとも三層からな
り、かつセラミック素体の略中央層部に高い比抵抗の層
が設けられている正特性サーミスタ素子である。
Description
【０００１】
【発明の属する技術分野】本発明は、通信回路用保護素
子等として好適に使用することができる正特性サーミス
タ素子（以下、ＰＴＣ素子と略記する。）に関する。
子等として好適に使用することができる正特性サーミス
タ素子（以下、ＰＴＣ素子と略記する。）に関する。
【０００２】
【従来の技術】従来、ＰＴＣ素子はその特性を利用して
種々の分野に適用されており、例えば温度センサや電流
制御素子として使用されている。通信回路用保護素子、
特に過電圧、過電流保護部品としてＰＴＣ素子が使用さ
れるような場合、そのＰＴＣ素子としては、通信回路に
２００Ｖ程度の過電圧が印加されたときには、素子の電
流制限作用により回路を保護すると共に、過電圧の印加
状態がなくなったときには復帰することができ、一方、
６００Ｖといった非常に大きな過電圧が印加されたとき
には、素子が層状に破壊して回路を保護するようなＰＴ
Ｃ素子が使用されている。
種々の分野に適用されており、例えば温度センサや電流
制御素子として使用されている。通信回路用保護素子、
特に過電圧、過電流保護部品としてＰＴＣ素子が使用さ
れるような場合、そのＰＴＣ素子としては、通信回路に
２００Ｖ程度の過電圧が印加されたときには、素子の電
流制限作用により回路を保護すると共に、過電圧の印加
状態がなくなったときには復帰することができ、一方、
６００Ｖといった非常に大きな過電圧が印加されたとき
には、素子が層状に破壊して回路を保護するようなＰＴ
Ｃ素子が使用されている。
【０００３】
【発明が解決しようとする課題】従来のＰＴＣ素子を通
信回路用保護素子に使用し、６００Ｖ印加での保護を行
うような場合、ＰＴＣ素子の厚みが薄いと電圧印加によ
る層状破壊が起こり難くなったり、ショート破壊する恐
れがあるため、ＰＴＣ素子の素子厚みを一定以上とし、
層状破壊を確実に起こすことが必要であった。しかしな
がら、通信回路用保護素子は、通常状態においては印加
電圧が４８Ｖで過電流保護を行っており、素子厚みが過
度に厚いような場合には、良好な電流制限動作をしなか
ったり、あるいは長い動作時間を要するというようなこ
とが生じており、過電流保護と過電圧保護との両機能を
兼ね備え、要求特性を十分に満足するさらに優れたＰＴ
Ｃ素子が望まれている。
信回路用保護素子に使用し、６００Ｖ印加での保護を行
うような場合、ＰＴＣ素子の厚みが薄いと電圧印加によ
る層状破壊が起こり難くなったり、ショート破壊する恐
れがあるため、ＰＴＣ素子の素子厚みを一定以上とし、
層状破壊を確実に起こすことが必要であった。しかしな
がら、通信回路用保護素子は、通常状態においては印加
電圧が４８Ｖで過電流保護を行っており、素子厚みが過
度に厚いような場合には、良好な電流制限動作をしなか
ったり、あるいは長い動作時間を要するというようなこ
とが生じており、過電流保護と過電圧保護との両機能を
兼ね備え、要求特性を十分に満足するさらに優れたＰＴ
Ｃ素子が望まれている。
【０００４】本発明の目的は、通信回路用保護素子とし
て使用するような場合においても、６００Ｖ以上の過電
圧が印加された場合には、発火等の重大な事故を起こす
ことなく通信回路等を確実に保護し、２００Ｖ程度の過
電圧が印加された場合には、過電流制限素子として短時
間で確実に動作し得るようなＰＴＣ素子を提供すること
である。
て使用するような場合においても、６００Ｖ以上の過電
圧が印加された場合には、発火等の重大な事故を起こす
ことなく通信回路等を確実に保護し、２００Ｖ程度の過
電圧が印加された場合には、過電流制限素子として短時
間で確実に動作し得るようなＰＴＣ素子を提供すること
である。
【０００５】
【課題を解決するための手段】本発明は、セラミック素
体の対向する両主面に電極が形成された正特性サーミス
タ素子において、該セラミック素体は電極面と垂直な方
向に少なくとも三層からなり、かつセラミック素体の略
中央層部に高い比抵抗の層が設けられていることを特徴
とする正特性サーミスタ素子に関する。
体の対向する両主面に電極が形成された正特性サーミス
タ素子において、該セラミック素体は電極面と垂直な方
向に少なくとも三層からなり、かつセラミック素体の略
中央層部に高い比抵抗の層が設けられていることを特徴
とする正特性サーミスタ素子に関する。
【０００６】本発明のＰＴＣ素子を過電圧、過電流保護
を目的とする通信回路用保護素子として使用したような
場合、良好な動作特性を有する。
を目的とする通信回路用保護素子として使用したような
場合、良好な動作特性を有する。
【０００７】
【発明の実施の形態】本発明のＰＴＣ素子の好適な構成
とその製造法の一例を図１の三層構造のＰＴＣ素子を参
照しながら説明する。
とその製造法の一例を図１の三層構造のＰＴＣ素子を参
照しながら説明する。
【０００８】図中、２、３および４はそれぞれ層状に設
けられたＰＴＣセラミック素体であり、中央層部のセラ
ミック素体３の比抵抗（Ω・ｃｍ）が表面層のセラミッ
ク素体２および４の比抵抗に比べて大きい値を示すよう
に構成されている。また、セラミック素体の対向する両
主面には、Ａｇ、Ａｇ−Ｐｄ等からなる電極１および５
が設けられている。図示されていないが、電極には外部
との電気的接続を図るためにリード端子が半田により接
続されている。
けられたＰＴＣセラミック素体であり、中央層部のセラ
ミック素体３の比抵抗（Ω・ｃｍ）が表面層のセラミッ
ク素体２および４の比抵抗に比べて大きい値を示すよう
に構成されている。また、セラミック素体の対向する両
主面には、Ａｇ、Ａｇ−Ｐｄ等からなる電極１および５
が設けられている。図示されていないが、電極には外部
との電気的接続を図るためにリード端子が半田により接
続されている。
【０００９】本発明のＰＴＣ素子は以下のような方法に
より製造することができる。まず、セラミック素体２、
３および４の順に原料粉末を充填し、厚み方向に加圧成
形し、一体化する。その後焼成して焼結した後、電極１
および５をセラミック素体２および４の表面に取り付け
ることにより、ＰＴＣ素子が得られる。
より製造することができる。まず、セラミック素体２、
３および４の順に原料粉末を充填し、厚み方向に加圧成
形し、一体化する。その後焼成して焼結した後、電極１
および５をセラミック素体２および４の表面に取り付け
ることにより、ＰＴＣ素子が得られる。
【００１０】このような構成からなるＰＴＣ素子は、６
００Ｖといった非常に大きな過電圧が印加されたような
場合には、ＰＴＣ素子中央部の高抵抗層に電界が集中す
ることになり、ＰＴＣ素子の表面層と内部層との間に発
生する温度差により、ＰＴＣ素子中央部において確実に
層状に割れる。すなわち、本発明では６００Ｖといった
大きな過電圧が印加されたときには、素子厚みがいかな
る場合においても確実に素子の高い比抵抗の層の中央部
で層状の割れが生じ、回路を閉状態として電話回路等の
端末装置回路部分を保護することができる。一方、２０
０Ｖ程度の印加時においては、過電流制限素子として、
短い動作時間で電流制限を行うことができ、しかも何回
でも復帰可能である。
００Ｖといった非常に大きな過電圧が印加されたような
場合には、ＰＴＣ素子中央部の高抵抗層に電界が集中す
ることになり、ＰＴＣ素子の表面層と内部層との間に発
生する温度差により、ＰＴＣ素子中央部において確実に
層状に割れる。すなわち、本発明では６００Ｖといった
大きな過電圧が印加されたときには、素子厚みがいかな
る場合においても確実に素子の高い比抵抗の層の中央部
で層状の割れが生じ、回路を閉状態として電話回路等の
端末装置回路部分を保護することができる。一方、２０
０Ｖ程度の印加時においては、過電流制限素子として、
短い動作時間で電流制限を行うことができ、しかも何回
でも復帰可能である。
【００１１】セラミック素体としては、例えばＢａＴｉ
Ｏ3 系の焼結体を基体として、これに微量の希土類を添
加して原子価制御を行い、半導体化したものが使用され
る。なお、比抵抗は添加物の種類と量、材料の純度等に
よって任意に変えることができる。
Ｏ3 系の焼結体を基体として、これに微量の希土類を添
加して原子価制御を行い、半導体化したものが使用され
る。なお、比抵抗は添加物の種類と量、材料の純度等に
よって任意に変えることができる。
【００１２】セラミック素体の略中央部の高い比抵抗の
層としては、比抵抗（Ω・ｃｍ）が他の層の１．５倍以
上、特に１．５〜５倍である高い比抵抗の層が好まし
い。
層としては、比抵抗（Ω・ｃｍ）が他の層の１．５倍以
上、特に１．５〜５倍である高い比抵抗の層が好まし
い。
【００１３】なお、本発明におけるＰＴＣ素子は、素子
厚みがいかなる場合においても確実に過電圧保護を行う
ことができるので、素子の大きさを自由に設計でき、特
に素子の厚みを薄く小型化することができ、過電流保護
としても十分に短い動作時間を有する素子を提供するこ
とができる。
厚みがいかなる場合においても確実に過電圧保護を行う
ことができるので、素子の大きさを自由に設計でき、特
に素子の厚みを薄く小型化することができ、過電流保護
としても十分に短い動作時間を有する素子を提供するこ
とができる。
【００１４】本発明におけるセラミック素体の形状は特
に限定されず、円板状や矩形状が好適に使用され、ま
た、貫通孔を有するような円筒状等も使用することがで
きる。
に限定されず、円板状や矩形状が好適に使用され、ま
た、貫通孔を有するような円筒状等も使用することがで
きる。
【００１５】以上、図１に基づいてセラミック素体が三
層構造の場合を説明したが、四層以上の多層構造でもよ
く、上記と同様の方法によりＰＴＣ素子を作製すること
ができる。
層構造の場合を説明したが、四層以上の多層構造でもよ
く、上記と同様の方法によりＰＴＣ素子を作製すること
ができる。
【００１６】つぎに、本発明のＰＴＣ素子の有効性につ
いて、従来のものとの比較により示す。表１に、本発明
によるＰＴＣ素子と前記ＰＴＣ素子と同サイズの従来
品、さらに、素子厚みを厚くした従来品の過電圧保護、
過電流保護に関する結果を示す。図２に過電圧保護に関
する試験回路図を示す。６００Ｖ印加時に短絡２．２Ａ
の電流が流れるように回路を設定しＰＴＣ素子６の試験
を実施した。また、図３に過電流保護に関する試験回路
図を示す。直流４８Ｖ印加時に短絡２６０ｍＡの電流が
流れるように回路を設定し試験を実施した。過電流保護
におけるＰＴＣ素子６の動作時間は回路に直列に挿入し
た抵抗体の両端電圧が最大電圧の半分に減衰するまでの
時間とした。
いて、従来のものとの比較により示す。表１に、本発明
によるＰＴＣ素子と前記ＰＴＣ素子と同サイズの従来
品、さらに、素子厚みを厚くした従来品の過電圧保護、
過電流保護に関する結果を示す。図２に過電圧保護に関
する試験回路図を示す。６００Ｖ印加時に短絡２．２Ａ
の電流が流れるように回路を設定しＰＴＣ素子６の試験
を実施した。また、図３に過電流保護に関する試験回路
図を示す。直流４８Ｖ印加時に短絡２６０ｍＡの電流が
流れるように回路を設定し試験を実施した。過電流保護
におけるＰＴＣ素子６の動作時間は回路に直列に挿入し
た抵抗体の両端電圧が最大電圧の半分に減衰するまでの
時間とした。
【００１７】本発明と同サイズの従来品とを比較した場
合、６００Ｖ−短絡２．２Ａ印加時の過電圧保護におい
て、本発明品では１０個の試料全てが素子中央部で層状
に割れ、過電圧印加から３０分経過後も、発火等の異常
を示すものはなかった。一方、同サイズの従来品におい
ては、１０個の試料のうち、３個がショート破壊を起こ
した。また、本発明品と素子厚みを厚くした従来品とを
比較した場合、過電圧保護に関してはどちらの素子も確
実に回路を保護することができる。しかし、４８Ｖ−短
絡２６０ｍＡにおける過電流保護に関して比較した場
合、本発明品の動作までの時間が３分程度であるのに対
し、素子厚みを厚くした従来品では１０分程度と長い動
作時間を必要とした。
合、６００Ｖ−短絡２．２Ａ印加時の過電圧保護におい
て、本発明品では１０個の試料全てが素子中央部で層状
に割れ、過電圧印加から３０分経過後も、発火等の異常
を示すものはなかった。一方、同サイズの従来品におい
ては、１０個の試料のうち、３個がショート破壊を起こ
した。また、本発明品と素子厚みを厚くした従来品とを
比較した場合、過電圧保護に関してはどちらの素子も確
実に回路を保護することができる。しかし、４８Ｖ−短
絡２６０ｍＡにおける過電流保護に関して比較した場
合、本発明品の動作までの時間が３分程度であるのに対
し、素子厚みを厚くした従来品では１０分程度と長い動
作時間を必要とした。
【００１８】
【発明の効果】以上、詳細に説明したように、本発明の
ＰＴＣ素子は動作特性に優れており、例えば通信回路用
保護素子として使用するような場合においても、６００
Ｖ以上の電圧が印加されたときには層状に破壊して過電
圧保護を確実に行い、かつ、２００Ｖ程度の過電圧が印
加されたときには過電流制限素子として、短い動作時間
で電流制限を行うことができる。
ＰＴＣ素子は動作特性に優れており、例えば通信回路用
保護素子として使用するような場合においても、６００
Ｖ以上の電圧が印加されたときには層状に破壊して過電
圧保護を確実に行い、かつ、２００Ｖ程度の過電圧が印
加されたときには過電流制限素子として、短い動作時間
で電流制限を行うことができる。
【００１９】
【表１】
【図１】本発明のＰＴＣ素子を示す縦断面図である。
【図２】過電圧保護に関する試験回路図である。
【図３】過電流保護に関する試験回路図である。
１ 電極 ２ セラミック素体（低い比抵抗の材料） ３ セラミック素体（高い比抵抗の材料） ４ セラミック素体（低い比抵抗の材料） ５ 電極 ６ ＰＴＣ素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉橋 優 山口県宇部市大字小串1978番地の５ 宇部 興産株式会社宇部研究所内
Claims (1)
- 【請求項１】 セラミック素体の対向する両主面に電
極が形成された正特性サーミスタ素子において、該セラ
ミック素体は電極面と垂直な方向に少なくとも三層から
なり、かつセラミック素体の略中央層部に高い比抵抗の
層が設けられていることを特徴とする正特性サーミスタ
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26523495A JPH09106901A (ja) | 1995-10-13 | 1995-10-13 | 正特性サーミスタ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26523495A JPH09106901A (ja) | 1995-10-13 | 1995-10-13 | 正特性サーミスタ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09106901A true JPH09106901A (ja) | 1997-04-22 |
Family
ID=17414389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26523495A Pending JPH09106901A (ja) | 1995-10-13 | 1995-10-13 | 正特性サーミスタ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09106901A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012036142A1 (ja) * | 2010-09-17 | 2012-03-22 | 株式会社 村田製作所 | 正特性サーミスタ及び正特性サーミスタの製造方法 |
| CN103426576A (zh) * | 2013-07-25 | 2013-12-04 | 深圳市金瑞电子材料有限公司 | 具有多个零功率电阻值的高分子热敏电阻元件 |
| CN111508672A (zh) * | 2019-01-30 | 2020-08-07 | 富致科技股份有限公司 | 过电流保护装置 |
-
1995
- 1995-10-13 JP JP26523495A patent/JPH09106901A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012036142A1 (ja) * | 2010-09-17 | 2012-03-22 | 株式会社 村田製作所 | 正特性サーミスタ及び正特性サーミスタの製造方法 |
| CN103426576A (zh) * | 2013-07-25 | 2013-12-04 | 深圳市金瑞电子材料有限公司 | 具有多个零功率电阻值的高分子热敏电阻元件 |
| CN103426576B (zh) * | 2013-07-25 | 2016-04-20 | 深圳市金瑞电子材料有限公司 | 具有多个零功率电阻值的高分子热敏电阻元件 |
| CN111508672A (zh) * | 2019-01-30 | 2020-08-07 | 富致科技股份有限公司 | 过电流保护装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3898541A (en) | Capacitors and method of adjustment | |
| KR100231650B1 (ko) | 정특성 서미스터 장치 | |
| JPH01283915A (ja) | 多層デバイスおよびその製造方法 | |
| US20070171025A1 (en) | Component with countermeasure to static electricity | |
| JP5652465B2 (ja) | チップバリスタ | |
| JPH1041104A (ja) | 正特性サーミスタ素体および正特性サーミスタ | |
| JPH02135702A (ja) | 積層型バリスタ | |
| JPH09106901A (ja) | 正特性サーミスタ素子 | |
| WO2020149034A1 (ja) | バリスタ集合体 | |
| CN111542900B (zh) | 低纵横比压敏电阻 | |
| EP0346263A2 (en) | Variable resistance thermal protector and method of making same | |
| JPH0536503A (ja) | 積層型バリスタ | |
| DE202019005383U1 (de) | Varistor mit Überwachungseinrichtung | |
| JPH0992430A (ja) | サージ吸収素子 | |
| JP3536592B2 (ja) | 放電管型サージアブソーバ | |
| JP3431047B2 (ja) | 電源用サージアブソーバ | |
| JP3310010B2 (ja) | 正特性サーミスタ装置 | |
| JPH01158702A (ja) | 複合機能電子部品 | |
| JPS63285906A (ja) | 積層セラミックバリスタ | |
| JPH01276580A (ja) | サージ吸収装置 | |
| JPS5895933A (ja) | サ−ジ吸収素子 | |
| JPH0419750Y2 (ja) | ||
| CN113544799A (zh) | 层叠压敏电阻 | |
| JP2002134306A (ja) | チップ型電子部品 | |
| JPH0346201A (ja) | 正の抵抗温度特性を有する半導体磁器 |