JPH09102612A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH09102612A
JPH09102612A JP26038595A JP26038595A JPH09102612A JP H09102612 A JPH09102612 A JP H09102612A JP 26038595 A JP26038595 A JP 26038595A JP 26038595 A JP26038595 A JP 26038595A JP H09102612 A JPH09102612 A JP H09102612A
Authority
JP
Japan
Prior art keywords
forming
film
active layer
silicon film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26038595A
Other languages
Japanese (ja)
Inventor
Takashi Hino
野 隆 日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP26038595A priority Critical patent/JPH09102612A/en
Publication of JPH09102612A publication Critical patent/JPH09102612A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device wherein the dissolving of a problem of uniformity of film quality of a polycrystalline silicon film in a low temperature process, the improvement of annihilation ratio of crystal defect, the improvement of characteristics of a thin film transistor, and the uniforming of characteristics in a substrate are possible. SOLUTION: An amorphous silicon film 12 is doped with fluorine before crystallization of a polycrystalline silicon film 13 not through an oxide film, before an element isolation process, by combining laser annealing with fluorine doping. After that, crystallization of the amorphous silicon film 12 and activation of fluorine are simultaneously performed by laser annealing. Thereby crystal defect in an active layer film 14 is annihilated, and characteristics of film quality is improved as a whole. Hence, the problem of uniformity of film quality of the active layer film 14 is dissolved, and excellent characteristics of a polycrystalline silicon thin film transistor in a low temperature process can be obtained in a large-sized substrate without irregularity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に薄膜トランジスタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method, and more particularly to a thin film transistor manufacturing method.

【0002】[0002]

【従来の技術】近年、液晶表示素子は盛んに開発が行わ
れており、特に、多結晶シリコンにより活性層を形成し
た薄膜トランジスタ(Thin Film Trans
istor;TFT)、または薄膜トランジスタ・アレ
イの液晶表示素子への応用のための開発が活発に行われ
ている。薄膜トランジスタ(TFT)の液晶表示素子へ
の応用は、その表示部である画素部のスイッチング素子
への応用、または、薄膜トランジスタを集積し、画素部
のスイッチング素子の駆動回路への応用といったかたち
で行われている。例えば、薄膜トランジスタをスイッチ
ング素子として用いたTFTアレイ基板から構成される
アクティブマトリクス液晶表示素子は、活発に開発がな
されている。
2. Description of the Related Art In recent years, liquid crystal display elements have been actively developed, and in particular, thin film transistors (Thin Film Transistors) having an active layer formed of polycrystalline silicon have been developed.
istors (TFTs) or thin film transistor arrays are being actively developed for application to liquid crystal display devices. The application of a thin film transistor (TFT) to a liquid crystal display element is carried out by applying it to a switching element of a pixel section which is a display section or applying a thin film transistor to a driving circuit of the switching element of the pixel section. ing. For example, an active matrix liquid crystal display element composed of a TFT array substrate using a thin film transistor as a switching element has been actively developed.

【0003】以下、図4を参照しながらレーザアニール
を用いた従来の薄膜トランジスタの製造方法について説
明する。図4は、レーザアニールを行う従来の薄膜トラ
ンジスタの製造方法の製造工程を示す説明図である。
A conventional method of manufacturing a thin film transistor using laser annealing will be described below with reference to FIG. FIG. 4 is an explanatory view showing a manufacturing process of a conventional method of manufacturing a thin film transistor in which laser annealing is performed.

【0004】最初に、石英(SiO2 )基板41上全面
に非晶質シリコン膜を約500オングストロームの厚さ
に形成して、レーザアニールを行うことにより非晶質シ
リコン膜を結晶化し、多結晶シリコン膜42を形成する
(図4(a))。
First, an amorphous silicon film having a thickness of about 500 angstroms is formed on the entire surface of a quartz (SiO 2 ) substrate 41, and laser annealing is performed to crystallize the amorphous silicon film to form a polycrystalline film. A silicon film 42 is formed (FIG. 4A).

【0005】ケミカル・ドライ・エッチングにより多結
晶シリコン膜42を素子分離し、活性層43を形成する
(図4(b))。
The polycrystalline silicon film 42 is isolated by chemical dry etching to form an active layer 43 (FIG. 4B).

【0006】活性層43形成後の石英基板41上全面
に、CVD法により酸化膜を形成し、活性層43のゲー
ト酸化膜44を形成する(図4(c))。
After forming the active layer 43, an oxide film is formed on the entire surface of the quartz substrate 41 by a CVD method to form a gate oxide film 44 of the active layer 43 (FIG. 4C).

【0007】ゲート酸化膜44形成後の石英基板41上
全面に、モリブデンタングステン膜を約2000オング
ストロームの厚さに形成し、ケミカル・ドライ・エッチ
ングによりゲート電極45を形成する(図4(d))。
After forming the gate oxide film 44, a molybdenum tungsten film is formed on the entire surface of the quartz substrate 41 to a thickness of about 2000 Å, and a gate electrode 45 is formed by chemical dry etching (FIG. 4D). .

【0008】ゲート電極45を形成後、当該ゲート電極
45をマスクとして自己整合により、フッ化ホウ素(B
2 )をドーズ量約1×1015(cm-2)でドーピング
し、活性層43の両端部に高濃度領域43bを、両端部
の高濃度領域43bの中間部にチャネル領域43aをそ
れぞれ形成する(図4(e))。
After forming the gate electrode 45, boron fluoride (B) is formed by self-alignment using the gate electrode 45 as a mask.
F 2 ) is doped at a dose of about 1 × 10 15 (cm −2 ) to form high concentration regions 43b at both ends of the active layer 43 and a channel region 43a in the middle of the high concentration regions 43b at both ends. (FIG. 4 (e)).

【0009】さらに、CVD法により層間絶縁膜46を
約4000オングストロームの厚さに形成した後、RI
Eによりコンタクトホールを形成して、当該コンタクト
ホール形成部にアルミニウム電極を形成し、これをエッ
チングすることによりソース・ドレイン電極47を形成
すると薄膜トランジスタが完成する(図4(f))。
Further, an interlayer insulating film 46 is formed to a thickness of about 4000 angstrom by the CVD method, and then RI is formed.
A contact hole is formed by E, an aluminum electrode is formed in the contact hole formation portion, and the source / drain electrode 47 is formed by etching the aluminum electrode, thereby completing the thin film transistor (FIG. 4F).

【0010】ところで、多結晶シリコンを活性層に使用
した薄膜トランジスタ・アレイを応用した液晶表示素子
の大画面化、製造コスト低減等の課題に対応するために
は、耐熱温度の低い安価なガラス基板を用いる必要が生
ずるため、プロセス温度を低下させなければならない。
By the way, in order to cope with the problems such as the large screen of the liquid crystal display device applying the thin film transistor array using the active layer of polycrystalline silicon and the reduction of the manufacturing cost, an inexpensive glass substrate having a low heat resistant temperature is used. The process temperature must be lowered because of the need to use it.

【0011】耐熱温度の低いガラス基板を使用するため
に、最高工程温度を600℃とした場合、活性層の結晶
性が劣化し、回復しない等、様々な要因により、最高工
程温度を900℃とした製造プロセスで作製した薄膜ト
ランジスタと比較してトランジスタ特性が著しく劣化す
る。
When the maximum process temperature is set to 600 ° C. in order to use a glass substrate having a low heat resistant temperature, the maximum process temperature is set to 900 ° C. due to various factors such as deterioration of the crystallinity of the active layer and recovery. The transistor characteristics are significantly deteriorated as compared with the thin film transistor manufactured by the manufacturing process described above.

【0012】これら低温プロセスによるトランジスタ特
性向上のための手段として、フッ素を活性層にドーピン
グし、活性化することにより、結晶欠陥を消滅させる方
法が知られている。
As a means for improving the transistor characteristics by these low temperature processes, there is known a method of doping the active layer with fluorine and activating it to eliminate crystal defects.

【0013】以下、図5を参照しながらフッ素ドーピン
グを行う従来のP型薄膜トランジスタの製造方法につい
て説明する。図5は、フッ素ドーピングを行う従来のP
型薄膜トランジスタの製造方法の製造工程を示す説明図
である。
A conventional method of manufacturing a P-type thin film transistor in which fluorine is doped will be described below with reference to FIG. FIG. 5 shows a conventional P doped with fluorine.
FIG. 6 is an explanatory view showing a manufacturing process of a method for manufacturing a thin film transistor.

【0014】最初に、石英(SiO2 )基板51上全面
に多結晶シリコン膜を約500オングストロームの厚さ
に形成し、ケミカル・ドライ・エッチングにより多結晶
シリコン膜52aを形成する。多結晶シリコン膜52a
形成後、全面に酸化膜53をCVD法により700オン
グストロームの厚さに形成する。次いで、フッ素イオン
をドーズ量約1×1015(cm-2)で全面にドーピング
し、活性化する(図5(a))。
First, a polycrystalline silicon film is formed on the entire surface of a quartz (SiO 2 ) substrate 51 to a thickness of about 500 Å, and a polycrystalline silicon film 52a is formed by chemical dry etching. Polycrystalline silicon film 52a
After the formation, an oxide film 53 is formed on the entire surface by a CVD method to have a thickness of 700 angstrom. Next, fluorine ions are doped on the entire surface with a dose amount of about 1 × 10 15 (cm −2 ) and activated (FIG. 5A).

【0015】フッ素を含有した酸化膜53をフッ化アン
モニウム溶液により剥離する(図5(b))。
The oxide film 53 containing fluorine is removed with an ammonium fluoride solution (FIG. 5 (b)).

【0016】酸化膜53剥離後、多結晶シリコン膜52
aが形成された石英基板51上全面に、多結晶シリコン
膜52aのゲート酸化膜54を形成する(図5
(c))。
After removing the oxide film 53, the polycrystalline silicon film 52 is removed.
A gate oxide film 54 of a polycrystalline silicon film 52a is formed on the entire surface of the quartz substrate 51 on which a has been formed (FIG. 5).
(C)).

【0017】ゲート酸化膜54上全面に、モリブデンタ
ングステン膜を2000オングストロームの厚さに形成
し、ケミカル・ドライ・エッチングによりゲート電極5
5を形成する(図5(d))。
A molybdenum-tungsten film having a thickness of 2000 angstrom is formed on the entire surface of the gate oxide film 54, and the gate electrode 5 is formed by chemical dry etching.
5 is formed (FIG. 5D).

【0018】ゲート電極55を形成後、当該ゲート電極
55をマスクとして自己整合により、フッ化ホウ素(B
2 )をドーズ量約1×1015(cm-2)でドーピング
し、多結晶シリコン膜52aの両端部に高濃度領域53
bを、両端部の高濃度領域53bの中間部にチャネル領
域52cをそれぞれ形成する(図5(e))。
After forming the gate electrode 55, boron fluoride (B) is formed by self-alignment using the gate electrode 55 as a mask.
F 2 ) is doped with a dose amount of about 1 × 10 15 (cm −2 ), and high concentration regions 53 are formed on both ends of the polycrystalline silicon film 52a.
b, and the channel regions 52c are formed in the middle of the high concentration regions 53b at both ends (FIG. 5E).

【0019】さらに、CVD法により層間絶縁膜56を
約4000オングストロームの厚さに形成した後、RI
Eによりコンタクトホールを形成して、当該コンタクト
ホール形成部にアルミニウム電極を形成し、これをエッ
チングすることによりソース・ドレイン電極57を形成
するとP型薄膜トランジスタが完成する(図5
(f))。
Further, after forming an interlayer insulating film 56 to a thickness of about 4000 angstrom by the CVD method, RI
A contact hole is formed by E, an aluminum electrode is formed in the contact hole forming portion, and the source / drain electrode 57 is formed by etching the aluminum electrode to complete a P-type thin film transistor (FIG. 5).
(F)).

【0020】上述のように、通常、多結晶シリコン膜の
素子分離工程後、活性層上層として酸化膜を形成し、フ
ッ素を酸化膜を通してドーピングし、活性化することに
より、結晶欠陥の消滅を図っている。
As described above, usually, after the element isolation process of the polycrystalline silicon film, an oxide film is formed as an upper layer of the active layer, fluorine is doped through the oxide film and activated to eliminate crystal defects. ing.

【0021】[0021]

【発明が解決しようとする課題】しかしながら、レーザ
アニールを用いた従来の薄膜トランジスタの製造方法、
フッ素ドーピングを行う従来のP型薄膜トランジスタの
製造方法には、それぞれ以下のような問題点があった。
However, a conventional method of manufacturing a thin film transistor using laser annealing,
The conventional P-type thin film transistor manufacturing methods that perform fluorine doping have the following problems.

【0022】レーザアニールを用いた従来の薄膜トラン
ジスタの製造方法においては、照射むらに起因して多結
晶シリコン膜の膜質の均一性が劣化するという問題があ
り、このような多結晶シリコン膜を活性層として薄膜ト
ランジスタを作製すると、トランジスタ特性の基板内の
ばらつきが増大の原因となる。
In the conventional method of manufacturing a thin film transistor using laser annealing, there is a problem that the uniformity of the film quality of the polycrystalline silicon film is deteriorated due to uneven irradiation, and such a polycrystalline silicon film is used as an active layer. When a thin film transistor is manufactured as described above, variations in transistor characteristics within the substrate increase.

【0023】フッ素ドーピングを行う従来のP型薄膜ト
ランジスタの製造方法においては、酸化膜を通してフッ
素イオンをドーピングすることにより、多結晶シリコン
膜の結晶性が破壊されるという問題点があり、活性化時
における熱処理によって結晶性は回復するものの、素子
分離工程後にドーピング、活性化を行っているため、小
さな結晶粒しかできず、特性劣化の原因となる。また、
酸化膜を通してフッ素イオンをドーピングしているた
め、ノックオン現象により酸素が活性層中へ大量に混入
し、これも特性劣化の原因となる。
In the conventional method of manufacturing a P-type thin film transistor which carries out fluorine doping, there is a problem that the crystallinity of the polycrystalline silicon film is destroyed by doping fluorine ions through the oxide film, and at the time of activation. Although the crystallinity is restored by the heat treatment, since the doping and activation are performed after the element isolation process, only small crystal grains are formed, which causes deterioration of characteristics. Also,
Since fluorine ions are doped through the oxide film, a large amount of oxygen is mixed into the active layer due to a knock-on phenomenon, which also causes characteristic deterioration.

【0024】本発明は上記問題点に鑑みてなされたもの
で、その目的は、レーザアニールを用いた薄膜トランジ
スタの製造方法、フッ素ドーピングを行うP型薄膜トラ
ンジスタの製造方法のそれぞれについて、低温プロセス
における多結晶シリコン膜の膜質の均一性の問題の解
消、結晶欠陥の消滅率の向上、薄膜トランジスタの特性
の向上及び基板内特性の均一化を図ることである。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a thin film transistor using laser annealing and a method of manufacturing a P-type thin film transistor in which fluorine doping is carried out. It is intended to solve the problem of uniformity of film quality of a silicon film, improve the extinction rate of crystal defects, improve the characteristics of thin film transistors, and make the characteristics within a substrate uniform.

【0025】[0025]

【課題を解決するための手段】本発明に係る半導体装置
の製造方法によれば、基板上に非晶質シリコン膜を形成
する第1の工程と、非晶質シリコン膜にフッ素イオンを
注入する第2の工程と、非晶質シリコン膜を結晶化して
多結晶シリコン膜とし、かつ、フッ素イオンを活性化す
るレーザアニールを行う第3の工程と、フッ素イオンが
活性化された多結晶シリコン膜の活性層となる部分以外
の部分を除去して素子分離し活性層を形成する第4の工
程と、活性層が形成された基板上にゲート酸化膜を形成
する第5の工程と、ゲート酸化膜上にゲート電極を形成
する第6の工程と、ゲート電極をマスクとして自己整合
により不純物分子イオンを注入する第7の工程と、所定
位置にコンタクトホールを形成し、コンタクトホール形
成部にソース電極及びドレイン電極を形成する第8の工
程とを備えたことを特徴とし、レーザアニールにより結
晶化した多結晶シリコン膜の、照射むらに起因する膜質
の均一性のばらつきを改善するため、レーザアニールと
フッ素ドーピングとを組み合わせたので、レーザアニー
ルによる製造方法の欠点、すなわち、照射むらに起因し
て多結晶シリコン膜の膜質の均一性が劣化するという問
題を大幅に改善することができる。特に、素子分離工程
前において、多結晶シリコン膜の結晶化前の非晶質シリ
コン膜に酸化膜を通さずにフッ素ドーピングを行い、そ
の後レーザアニールにより非晶質シリコン膜の結晶化と
フッ素の活性化を同時に行うことにより、活性層膜中の
結晶欠陥を消滅させ、全体として膜質の特性を向上させ
ることにより活性層膜の膜質の均一性の問題を解消する
ことができ、低温プロセスによる多結晶シリコン薄膜ト
ランジスタの良好なトランジスタ特性を大型基板上にお
いてもばらつき無く得ることができる。
According to the method of manufacturing a semiconductor device of the present invention, the first step of forming an amorphous silicon film on a substrate and the implantation of fluorine ions into the amorphous silicon film. A second step, a third step of crystallizing the amorphous silicon film into a polycrystalline silicon film and performing laser annealing for activating fluorine ions, and a polycrystalline silicon film in which fluorine ions are activated A step of removing the portion other than the portion to be the active layer to separate the elements to form an active layer, a fifth step of forming a gate oxide film on the substrate on which the active layer is formed, and a gate oxidation step. A sixth step of forming a gate electrode on the film, a seventh step of implanting impurity molecular ions by self-alignment using the gate electrode as a mask, a contact hole is formed at a predetermined position, and a source electrode is formed in the contact hole forming portion. And an eighth step of forming a drain electrode. In order to improve the variation in the uniformity of the film quality of the polycrystalline silicon film crystallized by laser annealing due to uneven irradiation, laser annealing is performed. Since it is combined with fluorine doping, the drawback of the manufacturing method by laser annealing, that is, the problem that the uniformity of the film quality of the polycrystalline silicon film is deteriorated due to the uneven irradiation can be significantly improved. In particular, before the element isolation step, the amorphous silicon film before crystallization of the polycrystalline silicon film is doped with fluorine without passing through an oxide film, and then laser annealing is performed to crystallize the amorphous silicon film and activate fluorine. By simultaneously performing the crystallization, the crystal defects in the active layer film are eliminated, and the property of the film quality is improved as a whole, so that the problem of the uniformity of the film quality of the active layer film can be solved. Good transistor characteristics of a silicon thin film transistor can be obtained without variation even on a large substrate.

【0026】フッ素イオンの注入は、ドーズ量5×10
14cm-2ないし3×1015cm-2の範囲内の量、加速電
圧約30KeVで行うこととすると、上記作用効果が最
も大きくなる。
Fluorine ion implantation is performed at a dose of 5 × 10.
When the amount is in the range of 14 cm −2 to 3 × 10 15 cm −2 and the accelerating voltage is about 30 KeV, the above-mentioned effect is maximized.

【0027】基板上に多結晶シリコン膜を形成する第1
の工程と、多結晶シリコン膜にフッ素イオンを注入する
第2の工程と、フッ素イオンを活性化する第3の工程
と、フッ素イオンが活性化された多結晶シリコン膜の活
性層となる部分以外の部分を除去して素子分離し活性層
を形成する第4の工程と、活性層が形成された基板上に
ゲート酸化膜を形成する第5の工程と、ゲート酸化膜上
にゲート電極を形成する第6の工程と、ゲート電極をマ
スクとして自己整合により不純物分子イオンを注入する
第7の工程と、所定位置にコンタクトホールを形成し、
コンタクトホール形成部にソース電極及びドレイン電極
を形成する第8の工程とを備えたことを特徴とし、多結
晶シリコン膜の結晶性の破壊及びノックオン現象による
酸素の活性層中への混入を回避するため、素子分離工程
前において、酸化膜を通さずにフッ素を活性層へ直接ド
ーピングし、次いで、活性化を行ったので、フッ素の結
晶欠陥消滅効果を高効率で発揮させ、活性層中への酸素
の混入を回避し、全体として膜質の特性を向上させるこ
とにより活性層膜の膜質の均一性の問題を解消すること
ができ、低温プロセスによる多結晶シリコン薄膜トラン
ジスタの良好なトランジスタ特性を得ることができ、ス
ループットも向上させることができる。
First Forming Polycrystalline Silicon Film on Substrate
Other than the step, the second step of implanting fluorine ions into the polycrystalline silicon film, the third step of activating the fluorine ions, and the portion of the polycrystalline silicon film in which the fluorine ions are activated, which will be the active layer. Is removed to separate the elements to form an active layer, a fifth step of forming a gate oxide film on the substrate on which the active layer is formed, and a gate electrode formed on the gate oxide film. And a seventh step of implanting impurity molecular ions by self-alignment using the gate electrode as a mask, and forming a contact hole at a predetermined position,
An eighth step of forming a source electrode and a drain electrode in the contact hole forming portion is provided, and the crystallinity of the polycrystalline silicon film is prevented and oxygen is not mixed into the active layer due to a knock-on phenomenon. Therefore, before the element isolation step, the active layer was directly doped with fluorine without passing through an oxide film, and then activated, so that the crystal defect annihilation effect of fluorine can be exerted with high efficiency, and It is possible to solve the problem of uniformity of the film quality of the active layer film by avoiding the mixing of oxygen and improving the film quality characteristics as a whole, and it is possible to obtain good transistor characteristics of the polycrystalline silicon thin film transistor by the low temperature process. It is possible to improve the throughput.

【0028】基板上に多結晶シリコン膜を形成する第1
の工程と、多結晶シリコン膜にフッ素イオンを注入する
第2の工程と、多結晶シリコン膜上に酸化膜を形成する
第3の工程と、フッ素イオンを活性化する第4の工程
と、酸化膜を剥離し、フッ素イオンが活性化された多結
晶シリコン膜の活性層となる部分以外の部分を除去して
素子分離し活性層を形成する第5の工程と、活性層が形
成された基板上にゲート酸化膜を形成する第6の工程
と、ゲート酸化膜上にゲート電極を形成する第7の工程
と、ゲート電極をマスクとして自己整合により不純物分
子イオンを注入する第8の工程と、所定位置にコンタク
トホールを形成し、コンタクトホール形成部にソース電
極及びドレイン電極を形成する第9の工程とを備えたこ
とを特徴とし、多結晶シリコン膜の結晶性の破壊及びノ
ックオン現象による酸素の活性層中への混入を回避する
ため、素子分離工程前において、酸化膜を通さずにフッ
素を活性層へ直接ドーピングし、次いで、酸化膜を形成
し、活性化を行ったので、フッ素の結晶欠陥消滅効果を
最大限に発揮させ、酸化膜から活性層中への酸素の混入
を回避し、全体として膜質の特性を向上させることによ
り活性層膜の膜質の均一性の問題を解消することがで
き、低温プロセスによる多結晶シリコン薄膜トランジス
タの良好なトランジスタ特性を得ることができる。
First Forming Polycrystalline Silicon Film on Substrate
Process, a second process of implanting fluorine ions into the polycrystalline silicon film, a third process of forming an oxide film on the polycrystalline silicon film, a fourth process of activating fluorine ions, and an oxidation process. Fifth step of peeling off the film, removing a portion other than a portion of the polycrystalline silicon film in which fluorine ions are activated to be an active layer to separate elements to form an active layer, and a substrate on which the active layer is formed A sixth step of forming a gate oxide film thereon, a seventh step of forming a gate electrode on the gate oxide film, and an eighth step of implanting impurity molecule ions by self-alignment using the gate electrode as a mask, A ninth step of forming a contact hole at a predetermined position and forming a source electrode and a drain electrode in the contact hole forming portion, the crystallinity of the polycrystalline silicon film and an acid caused by a knock-on phenomenon. In order to avoid the contamination of the active layer into the active layer, fluorine was directly doped into the active layer without passing through the oxide film before the element isolation step, and then an oxide film was formed and activated. To solve the problem of uniformity of the film quality of the active layer by maximizing the effect of eliminating crystal defects, avoiding the mixing of oxygen from the oxide film into the active layer, and improving the quality of the film as a whole. Therefore, good transistor characteristics of the polycrystalline silicon thin film transistor by the low temperature process can be obtained.

【0029】フッ素イオンのドーズ量は、半導体装置の
完成時において活性層中のフッ素濃度が1×1017cm
-3ないし1×1019cm-3の範囲内の値となる量である
ものとすると、上記作用効果が最も大きくなる。
The dose of fluorine ions is such that the fluorine concentration in the active layer is 1 × 10 17 cm when the semiconductor device is completed.
If the amount is a value within the range of −3 to 1 × 10 19 cm −3 , the above function and effect are maximized.

【0030】[0030]

【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の実施の形態について、図面を参照しながら説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

【0031】図1は、本発明に係るレーザアニールを用
いた薄膜トランジスタの製造方法の実施の形態の説明図
である。以下、工程順に説明する。
FIG. 1 is an explanatory view of an embodiment of a method of manufacturing a thin film transistor using laser annealing according to the present invention. Hereinafter, description will be made in the order of steps.

【0032】最初に、石英(SiO2 )基板11上全面
に非晶質シリコン膜12を約500オングストロームの
厚さに形成して、フッ素をドーズ量約1×1015(cm
-2)、加速電圧約30(KeV)で全面にドーピングす
る(図1(a))。
First, an amorphous silicon film 12 is formed on the entire surface of a quartz (SiO 2 ) substrate 11 to a thickness of about 500 Å, and fluorine is dosed at about 1 × 10 15 (cm 2).
-2 ), the entire surface is doped with an accelerating voltage of about 30 (KeV) (FIG. 1 (a)).

【0033】フッ素をドーピングした非晶質シリコン膜
12の結晶化及びフッ素イオンの活性化をレーザアニー
ルにより行い、多結晶シリコン膜13を形成する(図1
(b))。
Crystallization of the amorphous silicon film 12 doped with fluorine and activation of fluorine ions are performed by laser annealing to form a polycrystalline silicon film 13 (FIG. 1).
(B)).

【0034】この多結晶シリコン膜13をケミカル・ド
ライ・エッチングにより素子分離し、活性層14を形成
する(図1(c))。
The polycrystalline silicon film 13 is subjected to element isolation by chemical dry etching to form an active layer 14 (FIG. 1 (c)).

【0035】活性層14形成後の石英基板11上全面
に、CVD法により酸化膜を形成し、活性層14のゲー
ト酸化膜15を形成する(図1(d))。
An oxide film is formed on the entire surface of the quartz substrate 11 after the formation of the active layer 14 by the CVD method to form a gate oxide film 15 of the active layer 14 (FIG. 1 (d)).

【0036】ゲート酸化膜15形成後の石英基板11上
全面に、モリブデンタングステン膜を約2000オング
ストロームの厚さに形成し、ケミカル・ドライ・エッチ
ングによりゲート電極16を形成する(図1(e))。
A molybdenum tungsten film having a thickness of about 2000 angstroms is formed on the entire surface of the quartz substrate 11 after the gate oxide film 15 is formed, and a gate electrode 16 is formed by chemical dry etching (FIG. 1 (e)). .

【0037】ゲート電極16を形成後、当該ゲート電極
16をマスクとして自己整合により、フッ化ホウ素(B
2 )をドーズ量約1×1015(cm-2)でドーピング
し、活性層14の両端部に高濃度領域14bを、両端部
の高濃度領域14bの中間部にチャネル領域14aをそ
れぞれ形成する(図1(f))。
After forming the gate electrode 16, boron fluoride (B) is formed by self-alignment using the gate electrode 16 as a mask.
F 2 ) is doped with a dose amount of about 1 × 10 15 (cm −2 ) to form high concentration regions 14b at both ends of the active layer 14 and a channel region 14a in the middle of the high concentration regions 14b at both ends. (FIG. 1 (f)).

【0038】さらに、CVD法により層間絶縁膜17を
約4000オングストロームの厚さに形成した後、RI
Eによりコンタクトホールを形成して、当該コンタクト
ホール形成部にアルミニウム電極を形成し、これをエッ
チングすることによりソース・ドレイン電極18を形成
すると薄膜トランジスタが完成する(図1(g))。
Further, after the interlayer insulating film 17 is formed to a thickness of about 4000 angstrom by the CVD method, RI is formed.
A contact hole is formed by E, an aluminum electrode is formed in the contact hole formation portion, and the source / drain electrode 18 is formed by etching the aluminum electrode, thereby completing a thin film transistor (FIG. 1G).

【0039】以上のように、本発明に係るレーザアニー
ルを用いた薄膜トランジスタの製造方法においては、レ
ーザアニールにより結晶化した多結晶シリコン膜の、照
射むらに起因する膜質の均一性のばらつきを改善するた
め、レーザアニールとフッ素ドーピングとを組み合わせ
ることにより、レーザアニールによる製造方法の欠点を
補っている。特に、上述のように素子分離工程前におい
て、多結晶シリコン膜の結晶化前の非晶質シリコン膜に
酸化膜を通さずにフッ素ドーピングを行い、その後レー
ザアニールにより非晶質シリコン膜の結晶化とフッ素の
活性化を同時に行うことにより、活性層膜中の結晶欠陥
を消滅させ、全体として膜質の特性を向上させることに
より活性層膜の膜質の均一性の問題を解消することがで
き、低温プロセスによる多結晶シリコン薄膜トランジス
タの良好なトランジスタ特性を大型基板上においてもば
らつき無く得ることができる。
As described above, in the method of manufacturing a thin film transistor using laser annealing according to the present invention, variations in film quality uniformity due to irradiation unevenness of a polycrystalline silicon film crystallized by laser annealing are improved. Therefore, the defect of the manufacturing method by laser annealing is compensated by combining laser annealing and fluorine doping. In particular, as described above, before the element isolation step, the amorphous silicon film before crystallization of the polycrystalline silicon film is doped with fluorine without passing through an oxide film, and then the amorphous silicon film is crystallized by laser annealing. By simultaneously activating and fluorine, the crystal defects in the active layer film are eliminated, and by improving the quality of the film as a whole, the problem of uniformity of the film quality of the active layer film can be solved. It is possible to obtain good transistor characteristics of the polycrystalline silicon thin film transistor by the process without variation even on a large substrate.

【0040】図2は、本発明に係るフッ素ドーピングを
行う薄膜トランジスタの製造方法の製造工程を示す説明
図である。以下、工程順に説明する。
FIG. 2 is an explanatory view showing a manufacturing process of a method of manufacturing a thin film transistor for fluorine doping according to the present invention. Hereinafter, description will be made in the order of steps.

【0041】最初に、石英(SiO2 )基板21上全面
に多結晶シリコン膜22aを約500オングストローム
の厚さに形成し、フッ素をドーズ量約1×1015(cm
-2)、加速電圧約30(KeV)で全面にドーピングす
る(図2(a))。
First, a polycrystalline silicon film 22a is formed on the entire surface of a quartz (SiO 2 ) substrate 21 to a thickness of about 500 Å, and fluorine is dosed at about 1 × 10 15 (cm 2).
-2 ), the entire surface is doped with an accelerating voltage of about 30 (KeV) (FIG. 2A).

【0042】なお、本発明による効果をより大きくする
ためには、フッ素イオンのドーズ量は、薄膜トランジス
タの完成時において活性層中のフッ素濃度が1×1017
cm-3ないし1×1019cm-3の範囲内の値となる量と
すると良い。
In order to further enhance the effect of the present invention, the dose of fluorine ions is such that the fluorine concentration in the active layer is 1 × 10 17 when the thin film transistor is completed.
cm -3 to may be an amount that a value within the range of 1 × 10 19 cm -3.

【0043】多結晶シリコン膜22a形成後、全面に酸
化膜23をCVD法により形成し、温度約600℃、N
2 雰囲気中で、約3時間活性化を行う(図2(b))。
After the polycrystalline silicon film 22a is formed, an oxide film 23 is formed on the entire surface by the CVD method and the temperature is about 600.degree.
Activation is performed in 2 atmospheres for about 3 hours (FIG. 2 (b)).

【0044】活性化後、酸化膜23をフッ化アンモニウ
ム溶液により剥離し、次いで、ケミカル・ドライ・エッ
チングにより多結晶シリコン膜22aを素子分離し、素
子分離多結晶シリコン膜22bを形成する(図2
(c))。
After activation, the oxide film 23 is peeled off with an ammonium fluoride solution, and then the polycrystal silicon film 22a is subjected to element isolation by chemical dry etching to form an element isolation polycrystal silicon film 22b (FIG. 2).
(C)).

【0045】素子分離多結晶シリコン膜22bが形成さ
れた石英基板21上全面に、素子分離多結晶シリコン膜
22bのゲート酸化膜24を形成する(図2(d))。
A gate oxide film 24 of the element isolation polycrystalline silicon film 22b is formed on the entire surface of the quartz substrate 21 on which the element isolation polycrystalline silicon film 22b is formed (FIG. 2D).

【0046】ゲート酸化膜24上全面に、モリブデンタ
ングステン膜を2000オングストロームの厚さに形成
し、ケミカル・ドライ・エッチングによりゲート電極2
5を形成する(図2(e))。
A molybdenum-tungsten film having a thickness of 2000 angstrom is formed on the entire surface of the gate oxide film 24, and the gate electrode 2 is formed by chemical dry etching.
5 is formed (FIG. 2E).

【0047】ゲート電極25を形成後、当該ゲート電極
25をマスクとして自己整合により、フッ化ホウ素(B
2 )をドーズ量約1×1015(cm-2)でドーピング
し、素子分離多結晶シリコン膜22bの両端部に高濃度
領域22cを、両端部の高濃度領域22cの中間部にチ
ャネル領域22dをそれぞれ形成する(図2(f))。
After forming the gate electrode 25, boron fluoride (B) is formed by self-alignment using the gate electrode 25 as a mask.
F 2 ) is doped with a dose amount of about 1 × 10 15 (cm −2 ), and high-concentration regions 22c are formed at both ends of the element isolation polycrystalline silicon film 22b, and a channel region is formed in the middle of the high-concentration regions 22c at both ends. 22d are formed respectively (FIG. 2 (f)).

【0048】さらに、CVD法により層間絶縁膜26を
約4000オングストロームの厚さに形成した後、RI
Eによりコンタクトホールを形成して、当該コンタクト
ホール形成部にアルミニウム電極を形成し、これをエッ
チングすることによりソース・ドレイン電極27を形成
すると薄膜トランジスタが完成する(図2(g))。
Further, an interlayer insulating film 26 is formed to a thickness of about 4000 angstrom by the CVD method, and then RI is formed.
A contact hole is formed by E, an aluminum electrode is formed in the contact hole formation portion, and the source / drain electrode 27 is formed by etching the aluminum electrode, thereby completing the thin film transistor (FIG. 2G).

【0049】以上説明したように、本発明に係るフッ素
ドーピングを行う薄膜トランジスタの製造方法において
は、多結晶シリコン膜の結晶性の破壊及びノックオン現
象による酸素の活性層中への混入を回避するため、素子
分離工程前において、酸化膜を通さずにフッ素を活性層
へ直接ドーピングし、次いで、酸化膜を形成し、活性化
を行っている。これにより、フッ素の結晶欠陥消滅効果
を最大限に発揮させ、酸化膜から活性層中への酸素の混
入を回避し、全体として膜質の特性を向上させることに
より活性層膜の膜質の均一性の問題を解消することがで
き、低温プロセスによる多結晶シリコン薄膜トランジス
タの良好なトランジスタ特性を得ることができる。
As described above, in the method of manufacturing a thin film transistor for fluorine doping according to the present invention, in order to prevent the crystallinity of the polycrystalline silicon film from being destroyed and oxygen from being mixed into the active layer due to a knock-on phenomenon, Before the element isolation step, fluorine is directly doped into the active layer without passing through the oxide film, and then the oxide film is formed and activated. This maximizes the effect of eliminating crystal defects of fluorine, avoids the mixing of oxygen from the oxide film into the active layer, and improves the quality of the film as a whole, thereby improving the uniformity of the film quality of the active layer film. The problem can be solved, and good transistor characteristics of the polycrystalline silicon thin film transistor by the low temperature process can be obtained.

【0050】図3は、本発明に係るフッ素ドーピングを
行う薄膜トランジスタの製造方法により得られたP型薄
膜トランジスタの特性を示すグラフ(図3(a))と、
フッ素ドーピングを行う従来のP型薄膜トランジスタの
製造方法により得られたP型薄膜トランジスタの特性を
示すグラフ(図3(b))である。両グラフの左縦軸に
おけるドレイン電流ID の値を比較すると、リーク電流
が低減していることがわかる。また、横軸のゲート電圧
VG の電圧VG 付近におけるグラフの波形から立ち上が
り特性が向上していることがわかる。
FIG. 3 is a graph (FIG. 3 (a)) showing the characteristics of a P-type thin film transistor obtained by the method of manufacturing a thin film transistor for fluorine doping according to the present invention.
It is a graph (FIG.3 (b)) which shows the characteristic of the P-type thin film transistor obtained by the manufacturing method of the conventional P-type thin film transistor which performs fluorine doping. Comparing the values of the drain current ID on the left vertical axis of both graphs, it can be seen that the leak current is reduced. Further, it can be seen from the waveform of the graph in the vicinity of the voltage VG of the gate voltage VG on the horizontal axis that the rising characteristic is improved.

【0051】以上の本発明に係るフッ素ドーピングを行
う薄膜トランジスタの製造方法の構成において、多結晶
シリコン膜の形成方法として、固相成長、レーザ結晶化
成長のいずれの方法を用いても良く、また、イオンドー
ピングによりフッ素イオンのドーピングを行っても同様
の効果が得られる。
In the structure of the method of manufacturing a thin film transistor for fluorine doping according to the present invention as described above, either solid phase growth or laser crystallization growth may be used as a method for forming a polycrystalline silicon film. The same effect can be obtained by doping fluorine ions by ion doping.

【0052】また、活性化時において、酸化膜23が形
成されている場合の方が薄膜トランジスタの特性は向上
するが、特性のレベルが必要十分であってスループット
を優先する場合には、酸化膜23は形成する必要はな
い。
Further, the characteristics of the thin film transistor are improved when the oxide film 23 is formed at the time of activation, but when the characteristic level is necessary and sufficient and the throughput is prioritized, the oxide film 23 is formed. Need not be formed.

【0053】[0053]

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、レーザアニールにより結晶
化した多結晶シリコン膜の、照射むらに起因する膜質の
均一性のばらつきを改善するため、レーザアニールとフ
ッ素ドーピングとを組み合わせたので、レーザアニール
による製造方法の欠点、すなわち、照射むらに起因して
多結晶シリコン膜の膜質の均一性が劣化するという問題
を大幅に改善することができる。特に、素子分離工程前
において、多結晶シリコン膜の結晶化前の非晶質シリコ
ン膜に酸化膜を通さずにフッ素ドーピングを行い、その
後レーザアニールにより非晶質シリコン膜の結晶化とフ
ッ素の活性化を同時に行うことにより、活性層膜中の結
晶欠陥を消滅させ、全体として膜質の特性を向上させる
ことにより活性層膜の膜質の均一性の問題を解消するこ
とができ、低温プロセスによる多結晶シリコン薄膜トラ
ンジスタの良好なトランジスタ特性を大型基板上におい
てもばらつき無く得ることができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, it is possible to improve the unevenness of the film quality of the polycrystalline silicon film crystallized by laser annealing due to uneven irradiation. Therefore, since the laser annealing and the fluorine doping are combined, the drawback of the manufacturing method by the laser annealing, that is, the problem that the uniformity of the film quality of the polycrystalline silicon film is deteriorated due to uneven irradiation can be significantly improved. it can. In particular, before the element isolation step, the amorphous silicon film before crystallization of the polycrystalline silicon film is doped with fluorine without passing through an oxide film, and then laser annealing is performed to crystallize the amorphous silicon film and activate fluorine. By simultaneously performing the crystallization, the crystal defects in the active layer film are eliminated, and the property of the film quality is improved as a whole, so that the problem of the uniformity of the film quality of the active layer film can be solved. Good transistor characteristics of a silicon thin film transistor can be obtained without variation even on a large substrate.

【0054】フッ素イオンの注入は、ドーズ量5×10
14cm-2ないし3×1015cm-2の範囲内の量、加速電
圧約30KeVで行うこととすると、上記作用効果が最
も大きくなる。
The dose of fluorine ion implantation is 5 × 10.
When the amount is in the range of 14 cm −2 to 3 × 10 15 cm −2 and the accelerating voltage is about 30 KeV, the above-mentioned effect is maximized.

【0055】多結晶シリコン膜の結晶性の破壊及びノッ
クオン現象による酸素の活性層中への混入を回避するた
め、素子分離工程前において、酸化膜を通さずにフッ素
を活性層へ直接ドーピングし、次いで、酸化膜を形成
し、活性化を行ったので、フッ素の結晶欠陥消滅効果を
最大限に発揮させ、酸化膜から活性層中への酸素の混入
を回避し、全体として膜質の特性を向上させることによ
り活性層膜の膜質の均一性の問題を解消することがで
き、低温プロセスによる多結晶シリコン薄膜トランジス
タの良好なトランジスタ特性を得ることができる。
In order to prevent the crystallinity of the polycrystalline silicon film from being broken and the oxygen to be mixed into the active layer due to the knock-on phenomenon, fluorine is directly doped into the active layer without passing through the oxide film before the element isolation step, Next, an oxide film was formed and activated, so the effect of eliminating crystal defects of fluorine is maximized, oxygen is prevented from being mixed into the active layer from the oxide film, and overall film quality characteristics are improved. By doing so, it is possible to solve the problem of the uniformity of the film quality of the active layer film, and it is possible to obtain good transistor characteristics of the polycrystalline silicon thin film transistor by the low temperature process.

【0056】なお、必要十分なレベルの薄膜トランジス
タの特性を確保できる場合には、フッ素イオンの活性化
時における酸化膜を形成しないことにより、スループッ
トを向上させることができる。
If the necessary and sufficient level of characteristics of the thin film transistor can be secured, the throughput can be improved by not forming the oxide film at the time of activation of fluorine ions.

【0057】フッ素イオンのドーズ量は、半導体装置の
完成時において活性層中のフッ素濃度が1×1017cm
-3ないし1×1019cm-3の範囲内の値となる量である
ものとすると、上記作用効果が最も大きくなる。
The dose of fluorine ions is such that when the semiconductor device is completed, the fluorine concentration in the active layer is 1 × 10 17 cm 2.
If the amount is a value within the range of −3 to 1 × 10 19 cm −3 , the above function and effect are maximized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るレーザアニールを用いた薄膜トラ
ンジスタの製造方法の実施の形態の説明図。
FIG. 1 is an explanatory diagram of an embodiment of a method of manufacturing a thin film transistor using laser annealing according to the present invention.

【図2】本発明に係るフッ素ドーピングを行う薄膜トラ
ンジスタの製造方法の製造工程を示す説明図。
FIG. 2 is an explanatory view showing a manufacturing process of a method of manufacturing a thin film transistor for performing fluorine doping according to the present invention.

【図3】本発明及び従来のフッ素ドーピングを行う薄膜
トランジスタの製造方法により得られたP型薄膜トラン
ジスタの特性を示すグラフ。
FIG. 3 is a graph showing the characteristics of a P-type thin film transistor obtained by the present invention and the conventional method of manufacturing a thin film transistor for fluorine doping.

【図4】フッ素ドーピングを行う従来のP型薄膜トラン
ジスタの製造方法の製造工程を示す説明図。
FIG. 4 is an explanatory view showing a manufacturing process of a conventional method for manufacturing a P-type thin film transistor which is doped with fluorine.

【図5】レーザアニールを行う従来の薄膜トランジスタ
の製造方法の製造工程を示す説明図。
FIG. 5 is an explanatory view showing a manufacturing process of a conventional method of manufacturing a thin film transistor in which laser annealing is performed.

【符号の説明】[Explanation of symbols]

11、21、41、51 石英基板 12 非晶質シリコン膜 13、22a、42、52a 多結晶シリコン膜 14、43 活性層 14a、22d、43a、52c チャネル領域 14b、22c、43b、52b 高濃度領域 15、24、44、54 ゲート酸化膜 16、25、45、55 ゲート電極 17、26、46、56 層間絶縁膜 18、27、47、57 ソース・ドレイン電極 22b 素子分離多結晶シリコン膜 23、53 酸化膜 11, 21, 41, 51 Quartz substrate 12 Amorphous silicon film 13, 22a, 42, 52a Polycrystalline silicon film 14, 43 Active layer 14a, 22d, 43a, 52c Channel region 14b, 22c, 43b, 52b High concentration region 15, 24, 44, 54 Gate oxide film 16, 25, 45, 55 Gate electrode 17, 26, 46, 56 Inter-layer insulation film 18, 27, 47, 57 Source / drain electrode 22b Element isolation polycrystalline silicon film 23, 53 Oxide film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 627G ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 29/78 627G

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】基板上に非晶質シリコン膜を形成する第1
の工程と、 前記非晶質シリコン膜にフッ素イオンを注入する第2の
工程と、 前記非晶質シリコン膜を結晶化して多結晶シリコン膜と
し、かつ、前記フッ素イオンを活性化するレーザアニー
ルを行う第3の工程と、 前記フッ素イオンが活性化された前記多結晶シリコン膜
の活性層となる部分以外の部分を除去して素子分離し活
性層を形成する第4の工程と、 前記活性層が形成された前記基板上にゲート酸化膜を形
成する第5の工程と、 前記ゲート酸化膜上にゲート電極を形成する第6の工程
と、 前記ゲート電極をマスクとして自己整合により不純物分
子イオンを注入する第7の工程と、 所定位置にコンタクトホールを形成し、前記コンタクト
ホール形成部にソース電極及びドレイン電極を形成する
第8の工程とを備えたことを特徴とする半導装置の製造
方法。
1. A first method for forming an amorphous silicon film on a substrate.
And a second step of implanting fluorine ions into the amorphous silicon film, and a laser annealing process for crystallizing the amorphous silicon film into a polycrystalline silicon film and activating the fluorine ions. A third step of performing, a fourth step of removing an element other than an active layer portion of the polycrystalline silicon film in which the fluorine ions are activated to form an active layer by element isolation, and the active layer A fifth step of forming a gate oxide film on the substrate on which the gate electrode is formed, a sixth step of forming a gate electrode on the gate oxide film, and impurity molecular ions by self-alignment using the gate electrode as a mask. And a seventh step of forming a contact hole at a predetermined position and forming a source electrode and a drain electrode at the contact hole forming portion. Method for manufacturing guiding device.
【請求項2】請求項1に記載の半導体装置の製造方法に
おいて、前記フッ素イオンの注入は、ドーズ量5×10
14cm-2ないし3×1015cm-2の範囲内の量、加速電
圧約30KeVで行うことを特徴とする半導装置の製造
方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the implantation of the fluorine ions is performed at a dose of 5 × 10 5.
A method for manufacturing a semiconductor device, characterized in that the operation is performed at an acceleration voltage of about 30 KeV in an amount in the range of 14 cm -2 to 3 x 10 15 cm -2 .
【請求項3】基板上に多結晶シリコン膜を形成する第1
の工程と、 前記多結晶シリコン膜にフッ素イオンを注入する第2の
工程と、 前記フッ素イオンを活性化する第3の工程と、 前記フッ素イオンが活性化された前記多結晶シリコン膜
の活性層となる部分以外の部分を除去して素子分離し活
性層を形成する第4の工程と、 前記活性層が形成された前記基板上にゲート酸化膜を形
成する第5の工程と、 前記ゲート酸化膜上にゲート電極を形成する第6の工程
と、 前記ゲート電極をマスクとして自己整合により不純物分
子イオンを注入する第7の工程と、 所定位置にコンタクトホールを形成し、前記コンタクト
ホール形成部にソース電極及びドレイン電極を形成する
第8の工程とを備えたことを特徴とする半導体装置の製
造方法。
3. A first method for forming a polycrystalline silicon film on a substrate
And a second step of implanting fluorine ions into the polycrystalline silicon film, a third step of activating the fluorine ions, and an active layer of the polycrystalline silicon film in which the fluorine ions are activated. A fourth step of removing a portion other than a portion to be an element and isolating the element to form an active layer; a fifth step of forming a gate oxide film on the substrate having the active layer formed thereon; A sixth step of forming a gate electrode on the film, a seventh step of implanting impurity molecular ions by self-alignment using the gate electrode as a mask, and forming a contact hole at a predetermined position, and forming a contact hole in the contact hole forming portion. An eighth step of forming a source electrode and a drain electrode, and a method of manufacturing a semiconductor device.
【請求項4】基板上に多結晶シリコン膜を形成する第1
の工程と、 前記多結晶シリコン膜にフッ素イオンを注入する第2の
工程と、 前記多結晶シリコン膜上に酸化膜を形成する第3の工程
と、 前記フッ素イオンを活性化する第4の工程と、 前記酸化膜を剥離し、前記フッ素イオンが活性化された
前記多結晶シリコン膜の活性層となる部分以外の部分を
除去して素子分離し活性層を形成する第5の工程と、 前記活性層が形成された前記基板上にゲート酸化膜を形
成する第6の工程と、 前記ゲート酸化膜上にゲート電極を形成する第7の工程
と、 前記ゲート電極をマスクとして自己整合により不純物分
子イオンを注入する第8の工程と、 所定位置にコンタクトホールを形成し、前記コンタクト
ホール形成部にソース電極及びドレイン電極を形成する
第9の工程とを備えたことを特徴とする半導体装置の製
造方法。
4. A first method for forming a polycrystalline silicon film on a substrate.
And a second step of implanting fluorine ions into the polycrystalline silicon film, a third step of forming an oxide film on the polycrystalline silicon film, and a fourth step of activating the fluorine ions. And a fifth step of peeling the oxide film and removing a portion other than a portion of the polycrystalline silicon film in which the fluorine ions are activated to be an active layer to separate elements to form an active layer, A sixth step of forming a gate oxide film on the substrate having an active layer formed thereon, a seventh step of forming a gate electrode on the gate oxide film, and impurity molecules by self-alignment using the gate electrode as a mask. A semiconductor comprising: an eighth step of implanting ions; and a ninth step of forming a contact hole at a predetermined position and forming a source electrode and a drain electrode in the contact hole forming portion. Method of manufacturing location.
【請求項5】請求項3または4に記載の半導体装置の製
造方法において、前記フッ素イオンのドーズ量は、前記
半導体装置の完成時において前記活性層中のフッ素濃度
が1×1017cm-3ないし1×1019cm-3の範囲内の
値となる量であることを特徴とする半導装置の製造方
法。
5. The method for manufacturing a semiconductor device according to claim 3, wherein the dose of the fluorine ions is such that the fluorine concentration in the active layer is 1 × 10 17 cm −3 when the semiconductor device is completed. To 1 × 10 19 cm −3 , which is a value within the range.
JP26038595A 1995-10-06 1995-10-06 Manufacture of semiconductor device Pending JPH09102612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26038595A JPH09102612A (en) 1995-10-06 1995-10-06 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26038595A JPH09102612A (en) 1995-10-06 1995-10-06 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09102612A true JPH09102612A (en) 1997-04-15

Family

ID=17347189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26038595A Pending JPH09102612A (en) 1995-10-06 1995-10-06 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09102612A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246572B1 (en) * 2006-06-29 2013-03-25 엘지디스플레이 주식회사 Method for fabricating thin film transistor of liquid crystal display or organic light emitting diode
US9691982B2 (en) 2014-07-14 2017-06-27 Samsung Display Co., Ltd. Method of manufacturing thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246572B1 (en) * 2006-06-29 2013-03-25 엘지디스플레이 주식회사 Method for fabricating thin film transistor of liquid crystal display or organic light emitting diode
US9691982B2 (en) 2014-07-14 2017-06-27 Samsung Display Co., Ltd. Method of manufacturing thin film transistor

Similar Documents

Publication Publication Date Title
US5646424A (en) Transistor device employing crystallization catalyst
JP3431033B2 (en) Semiconductor fabrication method
US6939749B2 (en) Method of manufacturing a semiconductor device that includes heating the gate insulating film
JP3378078B2 (en) Method for manufacturing semiconductor device
JPH07161634A (en) Semiconductor device and its manufacture
JP3369244B2 (en) Thin film transistor
JP5128767B2 (en) Display device and manufacturing method thereof
US6211535B1 (en) Method of manufacturing a semiconductor device
JPH07183538A (en) Semiconductor device and manufacture thereof
JPH09102612A (en) Manufacture of semiconductor device
JP2004055838A (en) Method for manufacturing thin film transistor
JPH11265000A (en) Liquid crystal display device and its manufacture
JP2001284600A (en) Thin-film transistor and manufacturing method thereof
JP2917925B2 (en) Method of manufacturing thin film transistor and active matrix array for liquid crystal display device
JP3431903B2 (en) Semiconductor circuit and semiconductor device
JPH10177968A (en) Thin film device, forming method thereof, and manufacturing method of this film transistor and liquid crystal display device
JP3545289B2 (en) Semiconductor device manufacturing method
JP4684246B2 (en) Method for manufacturing semiconductor device
JP3535275B2 (en) Method for manufacturing semiconductor device
JP3333489B2 (en) Method for manufacturing thin film transistor
JP3618604B2 (en) Semiconductor device manufacturing method
JPH09148245A (en) Semiconductor device and its manufacturing method
JP3950307B2 (en) Method for manufacturing semiconductor device
JP3369530B2 (en) Method for manufacturing thin film transistor
JPH07321033A (en) Method of manufacturing semiconductor device and electrooptical device