JPH09101938A - 並列処理計算機システムおよび同システム用構成装置並びに並列処理計算機システムにおけるクロック・チューニング方法 - Google Patents

Abstract

(57)【要約】 【課題】 並列処理計算機システムにおいて各構成装置
に対して行なわれるクロック・チューニング処理を短時
間で完了可能にしてシステム立ち上げ時間を短縮し、計
算機資源の有効利用を実現する。 【解決手段】 各構成装置１において、複数のクロック
・チューニング・ラッチ３を連続的に接続することによ
りチューニング・スキャン・ループ４を形成するととも
に、各構成装置固有のクロック・チューニング・データ
を予め格納する不揮発性メモリ５をそなえ、ＳＶＰ２側
からクロック・チューニング処理対象の構成装置１を複
数同時に指定し、指定された各構成装置１において、不
揮発性メモリ５のクロック・チューニング・データを順
次送り出し、各クロック・チューニング・ラッチ３に書
き込むように構成する。

Description

【発明の詳細な説明】

【０００１】（目次） 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１） 発明の実施の形態（図２〜図１０） 発明の効果

【０００２】

【発明の属する技術分野】本発明は、プロセッサ・エレ
メント等の装置を多数そなえて構成される並列処理計算
機システムにおいて、サービス・プロセッサにより各構
成装置に対して行なわれるクロック・チューニング処理
制御の技術に関する。従来、計算機システムは、中央演
算処理装置（ＣＰＵ）の単体性能を向上させることで、
ユーザ・ニーズに対応してきた。しかし、ユーザ・ニー
ズの伸びに、技術的な面で単体性能を向上させるだけで
は対応しきれないこともあり、近年、並列処理計算機が
注目を浴びてきている。

【０００３】並列処理計算機は、プロセッサ・エレメン
ト（以下、ＰＥと略記）と呼ばれる計算機（処理装置）
を、数台〜数百台、相互に通信可能に接続し、一つの計
算機システムを構成するもので、ＰＥ毎に処理の実行が
可能であり、システムとして並列な処理を実行すること
で性能の向上をはかっている。しかし、数百台のＰＥを
含んで構成される並列処理計算機システムでは、装置台
数の増加に伴いクロック・チューニング処理を完了する
までに莫大な時間を要することになる。このことは、電
源投入から運用開始までの立ち上げ時間の遅延を意味
し、貴重な計算機資源を無駄とし、簡便な運用を妨げて
いる。

【０００４】従って、多数のＰＥをもつ並列処理計算機
システムにおけるクロック・チューニング処理にかかる
時間を短縮することが望まれている。

【０００５】

【従来の技術】計算機システムを構成するＰＥ等の各種
装置は、それぞれ、複数の基板をそなえて構成されてい
る。そして、各基板にはオシレータ等のクロック発振源
からクロックが分配・供給され、そのクロックにより複
数の基板は同期しながら動作するようになっている。た
だし、各基板はそれぞれ独自の特性を有しているため、
一般に、全く同一の回路構成をもつ基板であっても、基
板間で動作のタイミングずれを生じる。

【０００６】このタイミングずれを解消するために各基
板毎にクロック・チューニング・ラッチが設けられてお
り、各ラッチにその基板特性に応じた所定クロック・チ
ューニング・データをセットすることによって、タイミ
ングずれの発生を防止し、基板間でのクロック動作タイ
ミングを一致させ、装置全体として一つのクロックで正
しく同期して動作するように構成している。

【０００７】上述のように各クロック・チューニング・
ラッチに所定クロック・チューニング・データをセット
する処理をクロック・チューニング処理と呼ぶ。このク
ロック・チューニング処理は、通常、電源投入から運用
開始までのシステム立ち上げ期間中に以下のように行な
われる。即ち、計算機システムを構成する各装置内で
は、各基板毎にそなえられたクロック・チューニング・
ラッチを連続的に接続することによって一つのループ
（チューニング・スキャン・ループ）が形成されてお
り、各ラッチにセットされるべきクロック・チューニン
グ・データを、ラッチの接続順序に従って順次上記ルー
プに送り込みシフトを繰り返すことにより、所定のラッ
チにロードしている。

【０００８】このとき、各装置毎のクロック・チューニ
ング・データは、この計算機システムの保守・運用制御
用のサービス・プロセッサ（以下、ＳＶＰと略記）の配
下に接続されるハード・ディスク（以下、ＨＤと略記）
にファイルとして予め格納されている。そして、各装置
毎にクロック・チューニング・データが異なりチューニ
ング手順も異なるため、ＳＶＰは、各装置毎に、ＨＤか
ら各装置用のクロック・チューニング・データを読み出
して上述したクロック・チューニング処理を行なってい
る。

【０００９】なお、クロック・チューニング・データを
ＳＶＰ配下のＨＤにファイルとして格納しておくことに
より、このクロック・チューニング・データを容易に書
換・変更できるようになっている。計算機システムで
は、設計障害や機能アップのためにＰＥなどの各構成装
置をバージョンアップし各構成装置の版数が変わると、
当然、クロック・チューニング・ラッチの段数やクロッ
ク・チューニング・データも変わることになる。クロッ
ク・チューニング・データをＨＤに保持しておくこと
で、上述のような変更にも容易に対応できるようになっ
ている。

【００１０】

【発明が解決しようとする課題】通常の計算機システム
は、ＰＥや周辺装置を含む数台〜数十台の異なる装置に
より構成されており、前述のように、構成装置１台毎に
クロック・チューニング処理を行なっている。従って、
装置台数によってクロック・チューニング処理に要する
時間は増減するが、装置台数がそれほど多くないので、
電源投入から運用開始までのシステム立ち上げ時間の遅
延が問題になることは少ない。

【００１１】しかしながら、数百台のＰＥを含んで構成
される並列処理計算機システムにおいて、上述のような
クロック・チューニング処理をＰＥ毎に行なっていたの
では、装置台数に応じたクロック・チューニング処理時
間がかかり、その処理を完了するまでに莫大な時間を要
することになる。このことは、電源投入から運用開始ま
でのシステム立ち上げ時間が大幅に延びることを意味
し、貴重な計算機資源を無駄にし、簡便な運用を妨げる
ことになる。

【００１２】また、ＳＶＰ配下のＨＤ内に個々のクロッ
ク・チューニング・データを保持しなければならず、Ｈ
Ｄ内でのクロック・チューニング・データの専有領域も
構成装置台数に応じて莫大となってしまい、ＨＤを有効
に利用できなくなるなどの課題もある。本発明は、この
ような課題に鑑み創案されたもので、クロック・チュー
ニング処理を短時間で完了できるようにして、システム
立ち上げ時間を短縮し、計算機資源の有効利用を実現し
た、並列処理計算機システムおよび同システム用構成装
置並びに並列処理計算機システムにおけるクロック・チ
ューニング方法を提供することを目的とする。

【００１３】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１に示すように、本発明の並列処理計
算機システムは、多数の処理装置（ＰＥ）等の構成装置
１と、これらの構成装置１の保守・運用制御を行なうた
めのＳＶＰ２とをそなえて構成されている。そして、各
構成装置１において、所定のクロック・チューニング・
データを設定されるべき複数のクロック・チューニング
・ラッチ３を連続的に接続することによりチューニング
・スキャン・ループ４が形成され、各構成装置固有のク
ロック・チューニング・データを予め格納する不揮発性
メモリ５と、ＳＶＰ２側からの指定を受けると不揮発性
メモリ５とチューニング・スキャン・ループ４とを接続
して不揮発性メモリ５からチューニング・スキャン・ル
ープ４へクロック・チューニング・データを順次送り出
す接続機構６とがそなえられている。

【００１４】また、ＳＶＰ２側には、クロック・チュー
ニング処理対象の構成装置１を複数同時に指定するため
の放送指定機構７がそなえられている。上述の並列計算
機処理システムでは、ＳＶＰ２側の放送指定機構７によ
りクロック・チューニング処理対象の構成装置１が複数
同時に指定され、指定された各構成装置１において、接
続機構６により、不揮発性メモリ５のクロック・チュー
ニング・データが順次送り出されて、チューニング・ス
キャン・ループ４を形成する各クロック・チューニング
・ラッチ３に書き込まれる。

【００１５】従って、不揮発性メモリ５からチューニン
グ・スキャン・ループ４を形成する各クロック・チュー
ニング・ラッチ３への設定動作を、ＳＶＰ２側から複数
の構成装置１に対して同時に指示することができ、構成
装置１毎に異なるデータによるクロック・チューニング
処理を並列的に実行でき、構成装置１の台数によること
なく、一定時間でクロック・チューニング処理を完了で
きる。また、ＳＶＰ２側で構成装置１の台数分のクロッ
ク・チューニング・データを保持する必要もなくなる
（以上、請求項１，５，８）。

【００１６】なお、多数の構成装置１のうちクロック・
チューニング・データ書換対象の構成装置１についての
対象装置情報と、この対象装置情報に対応する構成装置
１のための書換用クロック・チューニング・データとか
ら構成されるチューニング・ファイルを、ＳＶＰ２の配
下における記憶媒体に予め格納し、ＳＶＰ２側に、上記
チューニング・ファイル内の対象装置情報に対応する構
成装置１に対し、各クロック・チューニング・ラッチ３
に設定された不揮発性メモリ５のクロック・チューニン
グ・データを、チューニング・ファイル内の当該構成装
置１のための書換用クロック・チューニング・データで
置き換えるデータ置換指示を行なうデータ置換指示機構
をそなえ、各構成装置１において、上記データ置換指示
を受けると、接続機構６が、ＳＶＰ２側からの書換用ク
ロック・チューニング・データをチューニング・スキャ
ン・ループ４へ順次送り出すように構成してもよい。

【００１７】この場合、各構成装置１において不揮発性
メモリ５のクロック・チューニング・データが各クロッ
ク・チューニング・ラッチ３に書き込まれた後に、ＳＶ
Ｐ２側のデータ置換指示機構から、チューニング・ファ
イル内の対象装置情報に対応する構成装置に対しデータ
置換指示が行なわれ、このデータ置換指示を受けた構成
装置１において、各クロック・チューニング・ラッチ３
に設定された不揮発性メモリ５のクロック・チューニン
グ・データが、チューニング・ファイル内の当該構成装
置１のための書換用クロック・チューニング・データに
置換される。

【００１８】つまり、ＳＶＰ２側の記憶媒体に、複数台
数分のクロック・チューニング・データと、そのデータ
を書き込むべき構成装置１についての対象装置情報とを
保持することで、不揮発性メモリ５によるクロック・チ
ューニング処理を行なった後、ＳＶＰ２が記憶媒体内の
チューニング・ファイルを検索し、そのファイル内に示
された構成装置１において、書換用クロック・チューニ
ング・データで再度クロック・チューニング処理を行な
う。これにより、ＳＶＰ２側の記憶媒体に必ずしも構成
装置１の台数分のチューニング・ファイルをもつことな
く、クロック・チューニング・データの変更に対する早
急かつ容易な対応が可能であるという従来技術の利点も
継承できる（以上、請求項２，６，９）。

【００１９】また、各構成装置１の版数に関する装置版
数情報ファイルをＳＶＰ２の配下における記憶媒体に予
め格納し、ＳＶＰ２側で、装置版数情報ファイルの各構
成装置１の版数に応じて多数の構成装置１のグループ分
けを行ない、そのグループ毎に同時指定を行なうように
放送指定機構７を動作させてもよい。クロック・チュー
ニング・ラッチによりチューニング・スキャン・ループ
を形成しそのループにデータを書き込む場合、ループ長
（クロック・チューニング・ラッチ数）を意識してデー
タをシフトさせる必要がある。従来技術では、構成装置
１毎にチューニング動作を行なうため、構成装置１の版
数によりループ長が増減した場合にも、単一装置毎にル
ープ長を認識した上で処理を行なうことができる。しか
し、前述した通り、多くの構成装置１から構成される並
列処理計算機システムでは、１台ずつ処理を行なうとそ
の処理時間の遅延が問題になる。

【００２０】そこで、上述のごとく、ＳＶＰ２が各構成
装置１の版数を認識して版数に応じたグループ分けを行
ない、放送指定機構７によりグループ毎にクロック・チ
ューニング処理を実行させることで、版数の異なる構成
装置１が混在してシステムが構成され版数の相違により
クロック・チューニング・ラッチ数が異なる場合でもク
ロック・チューニング処理を短時間で完了することがで
きる（以上、請求項３，１０）。

【００２１】さらに、多数の構成装置１における不揮発
性メモリ５の容量を、全て同一に、且つ、チューニング
・スキャン・ループ４に書き込むべきクロック・チュー
ニング・データの量よりも大きく設定し、各構成装置１
において、クロック・チューニング・データを、不揮発
性メモリ５に後詰め状態で配置・格納し、不揮発性メモ
リ５の読出先頭側にダミー・データを配置するように構
成してもよい。

【００２２】一般に、ループ・スキャン回路は、目的デ
ータとそれ以外のデータの保存の関係から、ループ長を
意識してループを回す必要がある。しかし、クロック・
チューニング・ラッチ３のみで構成されたチューニング
・スキャン・ループ４では、各クロック・チューニング
・ラッチ３に所定のクロック・チューニング・データを
初期値として与えるのみでよい。

【００２３】そこで、本発明では、この特殊性を利用
し、不揮発性メモリ５から直接的にチューニング・スキ
ャン・ループ４への書き込みを行なう場合に、上述のご
とく不揮発性メモリ５の容量やデータ格納位置を設定す
ることにより、不揮発性メモリ５の最大有効長（容量）
分のデータ・シフトを行なうだけで、クロック・チュー
ニング処理を行なえるようになる。

【００２４】これにより、版数の相違で発生するループ
長の相違をＳＶＰ２が全く意識する必要が無くなり、ク
ロック・チューニング・ラッチ数の異なる複数版数の構
成装置１が混在していても、常に一定時間でクロック・
チューニング処理を完了することができる（以上、請求
項４，７，１１）。

【００２５】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図２は本発明の一実施形態として
の並列処理計算機システムおよび同システム用構成装置
の構成例を示すブロック図であり、この図２に示すよう
に、本実施形態の並列処理計算機システムは、ＰＥ（構
成装置）１−０〜１−ｎと、これらのＰＥ１−０〜１−
ｎを含む本システムの保守・運用制御を行なうためのＳ
ＶＰ２と、各ＰＥ１−０〜１−ｎとＳＶＰ２との間に介
設されたシステム・コントロール・インタフェース（以
下、ＳＣＩと略記）８と、ＳＶＰ２の配下に記憶媒体と
して接続されたＨＤ９とをそなえて構成されている。

【００２６】ここで、各ＰＥ１−０〜１−ｎは、複数の
スキャン・ループ（ループ・スキャン回路）１０−０〜
１０−ｘと、所定のクロック・チューニング・データを
設定されるべき複数のクロック・チューニング・ラッチ
（図２では図示せず；図１の符号３参照）を連続的に接
続することにより形成されたチューニング・スキャン・
ループ１１とをそなえて構成されている。

【００２７】また、各ＰＥ１−０〜１−ｎには、各ＰＥ
固有のクロック・チューニング・データを予め格納する
ＲＯＭ（不揮発性メモリ）１２と、ＳＶＰ２からＳＣＩ
８を介して指示を受けて動作するインストラクション・
レジスタ（以下、ＩＲと略記）１３とがそなえられてい
る。ＲＯＭ１２は、チューニング・スキャン・ループ１
１のループ長（クロック・チューニング・ラッチ数）よ
りも大きな容量を有している。

【００２８】ＩＲ１３は、ＳＶＰ２からの指示（ＳＣＩ
８のレジスタ設定値）に応じて、複数のスキャン・ルー
プ１０−０〜１０−ｘおよびチューニング・スキャン・
ループ１１のデータの入力／出力を制御するもので、特
に、本実施形態では、このＩＲ１３が、ＳＶＰ２側から
クロック・チューニング処理の指定を受けるとＲＯＭ１
２とチューニング・スキャン・ループ１１とを接続して
ＲＯＭ１２からチューニング・スキャン・ループ１１へ
クロック・チューニング・データを順次送り出す接続機
構としての機能を有している。

【００２９】このような各ＰＥ１−０〜１−ｎ内のスキ
ャン・ループ１０−０〜１０−ｘ，１１の状態は、ＳＣ
Ｉ８を経由してＳＶＰ２側から制御することができるよ
うになっている。ＳＣＩ８は、ＳＶＰ２と各ＰＥ１−０
〜１−ｎとのインタフェースとして機能するもので、後
述する各種レジスタ１４〜１７を内部に有し、ＳＶＰ２
から各レジスタ１４〜１７に適当な値を設定することに
より、ＳＣＩ８，各ＰＥ１−０〜１−ｎ等のシステム内
装置の選択や選択した各装置への制御データの送出等を
制御することができるようになっている。

【００３０】このＳＣＩ８内には、ユニット・セレクト
・レジスタ（以下、ＵＳＲと略記）１４，ループ・セレ
クト・レジスタ（以下、ＬＯＯＰと略記）１５，シフト
・カウンタ〔以下、ＢＣＲ（Byte Control Register)と
略記〕１６およびスキャン・データ・レジスタ（以下、
ＳＣＤＲと略記）１７がそなえられている。ＵＳＲ１４
は、ＳＶＰ２が目的とするＰＥ１−０〜１−ｎ等を任意
に指定・選択するためのもので、ＳＶＰ２が、各ＰＥ１
−０〜１−ｎに対する制御に先立ってこのＵＳＲ１４内
の所定ビットに所定値を設定することにより、複数のＰ
Ｅ１−０〜１−ｎを同時に扱うことが可能になってい
る。つまり、本実施形態において、ＵＳＲ１４が、クロ
ック・チューニング処理対象のＰＥ１−０〜１−ｎを複
数同時に指定するための放送指定機構として機能するも
ので、このＵＳＲ１４により、ＰＥ１−０〜１−ｎの複
数同時指定であるユニット間ブロードキャストが行なわ
れる。

【００３１】ＬＯＯＰ１５は、ＵＳＲ１４により選択さ
れているＰＥ１−０〜１−ｎにおいて、複数のスキャン
・ループ１０−０〜１０−ｘ，１１のうちのいずれを選
択するかを、ＳＶＰ２から設定されるもので、ＵＳＲ１
４により選択されたＰＥ１−０〜１−ｎのＩＲ１３が、
ＬＯＯＰ１５に設定された値に応じたスキャン・ループ
に対してデータの入力／出力制御を行なう。

【００３２】ＢＣＲ１６は、ＩＲ１３によりスキャン・
ループ１０−０〜１０−ｘ，１１に対するデータの入力
／出力を行なう際にデータのシフト量をＳＶＰ２から設
定されるものである。ＳＣＤＲ１７は、ＳＶＰ２側から
ＰＥ１−０〜１−ｎの各スキャン・ループ１０−０〜１
０−ｘ，１１へ書き込むべきデータや、ＰＥ１−０〜１
−ｎの各スキャン・ループ１０−０〜１０−ｘ，１１か
ら読み出されたデータを一時的に格納するためのもので
ある。

【００３３】そして、ＵＳＲ１４にて選択されたＰＥ１
−０〜１−ｎのＩＲ１３により、ＳＣＤＲ１７と、ＬＯ
ＯＰ１５に設定された値に応じたスキャン・ループとを
接続してスキャン・イン／スキャン・アウトを行なう際
に、接続先のスキャン・ループの長さに応じたデータ
が、シフト量としてＢＣＲ１６に設定されるようになっ
ている。

【００３４】ＳＣＩ８は、ＢＣＲ１６に設定されたデー
タに従い、ＵＳＲ１４により選択されたＰＥ１−０〜１
−ｎにおけるスキャン・ループ（ＬＯＯＰ１５により選
択されたもの）のデータをシフトし、ＳＣＤＲ１７を介
して各スキャン・ループとの間でデータのやり取りを行
なえるようになっている。即ち、スキャン・イン動作の
場合、ＳＣＤＲ１７にスキャン・イン・データを設定
し、そのデータを、ＵＳＲ１４およびＬＯＯＰ１５によ
り選択されたスキャン・ループにシフト・インすること
で、ＳＶＰ２は所定データを目的ラッチへ設定してい
る。また、スキャン・アウト動作の場合、ＵＳＲ１４お
よびＬＯＯＰ１５により選択されたスキャン・ループの
データをＳＣＤＲ１７にシフト・アウトし、このＳＣＤ
Ｒ１７に読み出されたデータをＳＶＰ２に応答すること
により、ＳＶＰ２は目的ラッチのデータを取得してい
る。

【００３５】そして、本実施形態の並列処理計算機シス
テムでは、ＵＳＲ１４により複数のＰＥ１−０〜１−ｎ
を同時に選択・指定し、選択状態にある各ＰＥ１−０〜
１−ｎ（全部でも部分でもよい）のＩＲ１３に対して、
各ＰＥ１−０〜１−ｎ上に実装されたＲＯＭ１２とチュ
ーニング・スキャン・ループ１１とを接続するように設
定することで、複数のＰＥ１−０〜１−ｎにおいて同時
並列的にクロック・チューニング処理を実行することが
できるようになっている。

【００３６】また、ＳＶＰ２の配下にあるＨＤ９にはチ
ューニング・ファイル１８（図４，図５参照），装置版
数情報ファイル１９（図６参照）等が格納されており、
ＳＶＰ２から、これらのファイル１８，１９の内容の参
照／書換を行なえるようになっている。チューニング・
ファイル１８には、ＰＥ１−０〜１−ｎのうちクロック
・チューニング・データ書換対象のＰＥについての対象
装置情報と、この対象装置情報に対応するＰＥのための
書換用クロック・チューニング・データとが格納されて
いる。そして、ＳＶＰ２からＳＣＩ８の各レジスタ１４
〜１７に適当な値を設定することにより、チューニング
・ファイル１８内の対象装置情報に対応するＰＥに対
し、チューニング・スキャン・ループ１１に設定された
ＲＯＭ１２のクロック・チューニング・データを、チュ
ーニング・ファイル１８内の当該ＰＥのための書換用ク
ロック・チューニング・データで置き換えるデータ置換
指示が行なわれる。つまり、本実施形態では、ＳＣＩ８
の各レジスタ１４〜１７によりデータ置換指示機構とし
ての機能が実現されている。このデータ置換指示を受け
たＰＥでは、ＩＲ１３が、ＳＣＩ８（ＳＶＰ２側）から
の書換用クロック・チューニング・データをチューニン
グ・スキャン・ループ１１へ順次送り出すように構成さ
れている。この動作の詳細については、図４，図５にて
後述する。

【００３７】装置版数情報ファイル１９には、各ＰＥ１
−０〜１−ｎに対応した版数情報が格納されている。Ｓ
ＶＰ２は、この装置版数情報ファイル１９を参照するこ
とにより各ＰＥ１−０〜１−ｎの版数を意識して、各Ｐ
Ｅ１−０〜１−ｎの版数に応じてＰＥ１−０〜１−ｎの
グループ分けを行ない、そのグループ毎に同時指定を行
なうようにＳＣＩ８への設定を行なう。この動作の詳細
については、図６にて後述する。

【００３８】次に、上述のごとく構成された本実施形態
の並列処理計算機システムの動作について、図３〜図１
０を参照しながら、より詳細に説明する。図３は、各Ｐ
Ｅ１−０〜１−ｎにおいてＲＯＭ１２のデータによりク
ロック・チューニング処理を行なう場合の概念を説明す
るためのブロック図である。なお、図３では、ＰＥ１−
ｎのみ図示され、他のＰＥの図示は省略されているが、
他のＰＥでも同様にクロック・チューニング処理が行な
われる。

【００３９】ＳＶＰ２は、ＳＣＩ８内のＵＳＲ１４に、
システムを構成する全てのＰＥ１−０〜１−ｎを選択す
るためのデータを設定するとともに（図３の矢印参
照）、ＳＣＩ８内のＬＯＯＰ１５に、各ＰＥ１−０〜１
−ｎ内のＩＲ１３がＲＯＭ１２からのデータをチューニ
ング・スキャン・ループ１１へ出力する状態になるよう
に設定するためのデータを格納する（図３の矢印参
照）。

【００４０】ＬＯＯＰ１５の設定データは、ＵＳＲ１４
で選択状態にあるＰＥ１−０〜１−ｎの個々のＩＲ１３
に分配され（図３の矢印参照）、各ＰＥ１−０〜１−
ｎのＩＲ１３により、チューニング・スキャン・ループ
１１とＲＯＭ１２との接続が行なわれる。その後、ＳＶ
Ｐ２は、ＳＣＩ８内のＢＣＲ１６に、チューニング・ス
キャン・ループ１１のループ長に応じたシフト量を設定
し（図３の矢印参照）、チューニング・スキャン・ル
ープ１１へのデータ・シフト・インをＳＣＩ８に指示す
る。この指示を受けたＳＣＩ８は、ＢＣＲ１６の設定デ
ータに従い、各ＰＥ１−０〜１−ｎにおいてＲＯＭ１２
からチューニング・スキャン・ループ１１へのデータ・
シフト・インを実行させる。

【００４１】これにより、ＵＳＲ１４で選択状態にある
ＰＥ１−０〜１−ｎの全てにおいて同時に、クロック・
チューニング・データが、ＲＯＭ１２からＩＲ１３を介
してチューニング・スキャン・ループ１１にシフト・イ
ンされ（図３の矢印，参照）、各ＰＥ１−０〜１−
ｎ毎に実装されたＲＯＭ１２に格納されたＰＥ固有のク
ロック・チューニング・データによるクロック・チュー
ニング処理が同時並列的に実行される。

【００４２】このように、ユニット間ブロードキャスト
により、各ＰＥ１−０〜１−ｎでＲＯＭ１２のデータに
よるクロック・チューニング処理を同時に実行させるこ
とができるので、同一構成装置を多数台有する並列処理
計算機システムのクロック・チューニング処理を、構成
装置（ＰＥ）個々に異なるデータで同時に実行すること
が可能になる。

【００４３】そのため、ＰＥ１−０〜１−ｎ等の構成装
置の台数によることなく、電源投入から運用開始までの
システム立ち上げ時間におけるクロック・チューニング
処理時間遅延を、一定時間、即ち単一ＰＥのクロック・
チューニング処理時間と同等の時間に抑えることが可能
になり、システム立ち上げ時間が大幅に短縮され、計算
機資源を極めて有効に利用できる。

【００４４】また、ＳＶＰ２配下のＨＤ９において、Ｐ
Ｅ１−０〜１−ｎの台数分のクロック・チューニング・
データを保持する必要もなくなるので、ＨＤ９の領域を
有効に利用できる利点もある。図４および図５は、特定
のＰＥ１−ｎに対して、ＳＶＰ２側のチューニング・フ
ァイル１８によるクロック・チューニング処理を行なう
場合の概念を説明するためのブロック図である。なお、
図４では、ＰＥ１−０〜１−ｎに加え、ＰＥ１−（ｎ＋
１），１−（ｎ＋ｘ）も図示されているが、ここでは、
ＰＥ１−ｎを処理対象とする場合について説明する。従
って、図５では、処理対象のＰＥ１−ｎのみを図示し、
他のＰＥの図示を省略している。また、図４では、各Ｐ
Ｅ内部の詳細構成の図示は省略されている。

【００４５】図３にて前述したように、ユニット間ブロ
ードキャストによりＲＯＭ１２のデータを用いたクロッ
ク・チューニング処理を複数のＰＥ１−０〜１−ｎで同
時に行なった後、ＳＶＰ２は、その配下のＨＤ９内のチ
ューニング・ファイル１８を参照する。このチューニン
グ・ファイル１８はＨＤ９内に複数存在し、個々のファ
イル１８毎に対象装置情報とチューニング・データとが
格納されている。ＳＶＰ２は、チューニング・ファイル
１８が有効であることを認識した上で、チューニング・
ファイル内の対象装置情報に従い、ＳＣＩ８内のＵＳＲ
１４に、個別のＰＥ（ここではＰＥ１−ｎ）を選択する
ためのデータを設定する（図４，図５の矢印参照）。

【００４６】その後、ＳＶＰ２は、ＳＣＩ８内のＬＯＯ
Ｐ１５に、ＰＥ１−ｎ内のＩＲ１３がＳＣＤＲ１７から
のデータをチューニング・スキャン・ループ１１へ出力
する状態になるように設定するためのデータを格納する
とともに（図４，図５の矢印参照）、ＳＣＩ８内のＢ
ＣＲ１６に、チューニング・スキャン・ループ１１のル
ープ長に応じたシフト量を設定する（図４，図５の矢印
参照）。

【００４７】ＬＯＯＰ１５の設定データは、ＵＳＲ１４
で選択状態にあるＰＥ１−ｎのＩＲ１３に分配され（図
４，図５の矢印参照）、このＰＥ１−ｎのＩＲ１３に
よりチューニング・スキャン・ループ１１とＳＣＤＲ１
７との接続が行なわれる。また、ＳＶＰ２は、チューニ
ング・ファイル１８のクロック・チューニング・データ
をＳＶＰ２内のバッファ２０に一旦読み出し（図４，図
５の矢印参照）、ＳＣＩ８に対してバッファ２０の先
頭アドレスを通知した後、ＳＣＩ８に対しチューニング
・スキャン・ループ１１へのデータ・シフト・インを指
示する。

【００４８】ＳＣＩ８は、通知された先頭アドレスに基
づいてＳＶＰ２のバッファ２０からクロック・チューニ
ング・データをＳＣＤＲ１７に順次設定し（図４，図５
の矢印参照）、ＳＣＤＲ１７の単位でクロック・チュ
ーニング・データをチューニング・スキャン・ループ１
１にシフト・インする（図４，図５の矢印および図５
の矢印参照）。ＳＣＤＲ１７の単位でシフト・インを
行なうと、そのシフト量だけＢＣＲ１６の値を減算す
る。

【００４９】同様の処理（ＳＣＤＲ１７の単位でのデー
タ・シフト・イン）を、ＢＣＲ１６の値が０になるまで
繰り返し行なうことにより、個別に、単一ＰＥ１−ｎに
対して、チューニング・ファイル１８によるクロック・
チューニング処理を行なうことができる。このとき、ク
ロック・チューニング・データの変更必要なＰＥ以外の
ＰＥについては、既にユニット間ブロードキャストによ
りクロック・チューニング処理を施されているので、Ｈ
Ｄ９内のチューニング・ファイル１８のうち有効なファ
イル１８に対応する特定ＰＥのみに対して、個別に上述
のようなクロック・チューニング処理を行なうだけで、
並列処理計算機システムのクロック・チューニング処理
が完了する。

【００５０】このように、ＳＶＰ２配下のＨＤ９にＰＥ
台数分のチューニング・ファイル１８をもつことなく、
変更データによるチューニングをＰＥ毎に行なうことが
可能になる。そのため、ＨＤ９の容量を圧迫することな
く、チューニング・データを早急かつ容易に変更するこ
とが可能になる。図６は、ＳＶＰ２側の装置版数情報フ
ァイル１９を用いてクロック・チューニング処理を行な
う場合の概念を説明するためのブロック図である。つま
り、図６では、本システムが、チューニング・スキャン
・ループ１１のループ長の異なる複数種類の版数のＰＥ
１−０〜１−ｎを混在させた状態で構成されている場合
に行なわれる、グループ単位でのクロック・チューニン
グ処理の概念について説明する。なお、図６では、各Ｐ
Ｅ１−０〜１−ｎ内部の詳細構成の図示は省略されてい
る。

【００５１】クロック・チューニング処理の開始に先立
って、ＳＶＰ２は、ＨＤ９に予め作成／格納されている
装置版数情報ファイル１９内の各ＰＥ１−０〜１−ｎの
版数情報を参照して（図６の矢印参照）、同一版数
（ループ長が同一な装置）をグループとして抜き出す。
例えば図６に示す装置版数情報ファイル１９では、ＰＥ
１−０，１−１，１−３，…，１−ｎの版数が全て“０
１０１”で同一になっている。

【００５２】そして、ＳＶＰ２は、ＳＣＩ８内のＵＳＲ
１４に、同一グループとして抜き出した全てのＰＥ１−
０，１−１，１−３，…，１−ｎを選択するためのデー
タを設定するとともに（図６の矢印参照）、ＳＣＩ８
内のＬＯＯＰ１５に、各ＰＥ１−０，１−１，１−３，
…，１−ｎ内のＩＲ１３がＲＯＭ１２からのデータをチ
ューニング・スキャン・ループ１１へ出力する状態にな
るように設定するためのデータを格納する（図６の矢印
参照）。

【００５３】ＬＯＯＰ１５の設定データは、ＵＳＲ１４
で選択状態にあるＰＥ１−０，１−１，１−３，…，１
−ｎの個々のＩＲ１３に分配され（図６の矢印参
照）、各ＰＥ１−０，１−１，１−３，…，１−ｎのＩ
Ｒ１３により、チューニング・スキャン・ループ１１と
ＲＯＭ１２との接続が行なわれる。その後、ＳＶＰ２
は、ＳＣＩ８内のＢＣＲ１６に、版数に応じたチューニ
ング・スキャン・ループ１１のループ長をシフト量とし
て設定し（図６の矢印参照）、チューニング・スキャ
ン・ループ１１へのデータ・シフト・インをＳＣＩ８に
指示する。この指示を受けたＳＣＩ８は、ＢＣＲ１６の
設定データに従い、各ＰＥ１−０，１−１，１−３，
…，１−ｎにおいてＲＯＭ１２からチューニング・スキ
ャン・ループ１１へのデータ・シフト・インを実行させ
る。

【００５４】これにより、ＵＳＲ１４で選択状態にある
グループ単位のＰＥ１−０，１−１，１−３，…，１−
ｎにおいて同時に、クロック・チューニング・データ
が、ＲＯＭ１２からＩＲ１３を介してチューニング・ス
キャン・ループ１１にシフト・インされ、グループ単位
でのユニット間ブロードキャストによるクロック・チュ
ーニング処理が実行される。

【００５５】このような処理を、ＳＶＰ２により版数に
応じてグループ分けされた全てのグループ毎に繰り返し
行なうことにより、システム内の全ての構成装置に対す
るクロック・チューニング処理が完了する。従って、シ
ステム内の構成装置（ＰＥ）に対して個別に行なうクロ
ック・チューニング処理の回数を最小とし、並列処理計
算機システムのクロック・チューニング処理に要する時
間の遅延を抑制することができる。つまり、版数の異な
るＰＥ１−０〜１−ｎが混在してシステムが構成され版
数の相違によりクロック・チューニング・ラッチ数（ル
ープ長）が異なる場合でも、同一版数（同一クロック・
チューニング・ラッチ数）のＰＥグループ単位でユニッ
ト間ブロードキャストを利用してクロック・チューニン
グ処理を行なうことで、システムを構成するグループ数
に応じた時間でクロック・チューニング処理を完了する
ことが可能になる。

【００５６】図７は、各ＰＥ内のＲＯＭ１２としてチュ
ーニング・スキャン・ループ１１のデータ数よりも大き
いデータ領域を確保した場合の、ＲＯＭ１２内のデータ
配置と、チューニング・データの流れとを説明するため
のブロック図で、この図７には、ＰＥ１−ｎの要部とＳ
ＣＩ８のみが図示されているが、他のＰＥ内のＲＯＭ１
２についても同様のデータ配置が行なわれていることは
言うまでもない。

【００５７】また、図９は、各ＰＥ内におけるＲＯＭ１
２内のデータ配置を示すとともに、ラッチ数の異なるチ
ューニング・スキャン・ループ１１と各ＲＯＭ１２との
接続を説明するためのもので、この図９には、ループ長
の異なるチューニング・スキャン・ループ１１を有する
４台のＰＥ１−ｎ，１−（ｎ＋１），１−（ｎ＋２），
１−（ｎ＋３）が図示されている。

【００５８】各ＰＥ１−０〜１−ｎに実装されるＲＯＭ
１２は、全て同一容量で、且つ、チューニング・スキャ
ン・ループ１１に書き込むべきクロック・チューニング
・データの量（ループ量，クロック・チューニング・ラ
ッチ数）よりも大きい容量、即ち、クロック・チューニ
ング・データを確実に格納できる十分な容量を有してい
る。

【００５９】そして、本実施形態では、図７および図９
に示すように、各ＲＯＭ１２において、クロック・チュ
ーニング・データのシフト・イン先頭側（出力の先頭
側）にダミー領域（ダミー・データ）が配置され、クロ
ック・チューニング・データが後詰め状態で配置・格納
されている。ＳＶＰ２（図７では図示省略）は、ＳＣＩ
８内のＵＳＲ１４に、システムを構成する全てのＰＥ１
−０，…，１−ｎ，…，１−（ｎ＋３）を選択するため
のデータを設定するとともに（図７，図９の矢印参
照）、ＳＣＩ８内のＬＯＯＰ１５に、各ＰＥ１−０，
…，１−ｎ，…，１−（ｎ＋３）内のＩＲ１３がＲＯＭ
１２からのデータをチューニング・スキャン・ループ１
１へ出力する状態になるように設定するためのデータを
格納する（図７，図９の矢印参照）。

【００６０】ＬＯＯＰ１５の設定データは、ＵＳＲ１４
で選択状態にあるＰＥ１−０，…，１−ｎ，…，１−
（ｎ＋３）の個々のＩＲ１３に分配され（図７，図９の
矢印参照）、各ＰＥ１−０，…，１−ｎ，…，１−
（ｎ＋３）のＩＲ１３により、チューニング・スキャン
・ループ１１とＲＯＭ１２との接続が行なわれる。その
後、ＳＶＰ２は、ＳＣＩ８内のＢＣＲ１６に、ＲＯＭ１
２の容量（最大有効長）に応じたシフト量を設定し（図
７，図９の矢印参照）、チューニング・スキャン・ル
ープ１１へのデータ・シフト・インをＳＣＩ８に指示す
る。この指示を受けたＳＣＩ８は、ＢＣＲ１６の設定デ
ータに従って、各ＰＥ１−０，…，１−ｎ，…，１−
（ｎ＋３）においてＲＯＭ１２からチューニング・スキ
ャン・ループ１１へのデータ・シフト・インを実行させ
る。

【００６１】これにより、ＵＳＲ１４で選択状態にある
全てのＰＥ１−０，…，１−ｎ，…，１−（ｎ＋３）に
おいて同時に、ＲＯＭ１２から送り出されたデータは、
図８（ａ），（ｂ），（ｃ）の順で示すように、ダミー
・データを先頭にした状態で、ＩＲ１３を経由してチュ
ーニング・スキャン・ループ１１にシフト・インされる
（図７，図９の矢印，参照）。

【００６２】このとき、データ・シフト量は、チューニ
ング・スキャン・ループ１１の長さによらずＲＯＭ１２
の容量とするため、ＲＯＭ１２の容量だけシフトを行な
った時点で、図８（ｃ）や図１０に示すように、ＲＯＭ
１２からのデータの先頭側のダミー・データ部分がチュ
ーニング・スキャン・ループ１１を通過して押し出され
る位置までシフトされ、ＲＯＭ１２上に後詰めで配置さ
れたクロック・チューニング・データがチューニング・
スキャン・ループ１１の正しい位置に設定されることに
なる。

【００６３】なお、ダミー・データは、図７に示すよう
に、ＳＣＤＲ１７にシフト・アウトされてくることにな
るが、ＩＲ１３に対するＬＯＯＰ１５からの設定によ
り、チューニング・スキャン・ループ１１へのシフト・
イン・データは、ＲＯＭ１２からのデータとすること
で、ダミー・データが再度ＳＣＤＲ１７からチューニン
グ・スキャン・ループ１１にシフト・インされることを
抑止している。

【００６４】このように、各ＰＥ内のＲＯＭ１２の容量
を統一し、クロック・チューニング・データの後詰め配
置を行なうことにより、例えば図９および図１０に示す
ように、ＳＶＰ２がＲＯＭ１２の容量に応じたシフト量
をＢＣＲ１６に設定することで、版数の相違により各Ｐ
ＥＰＥ１−０，…，１−ｎ，…，１−（ｎ＋３）におけ
るチューニング・スキャン・ループ１１のループ長が異
なっていても、個々のＰＥＰＥ１−０，…，１−ｎ，
…，１−（ｎ＋３）内でＲＯＭ１２のデータが、チュー
ニング・スキャン・ループ１１の正しいラッチ位置に設
定することができる。

【００６５】即ち、システムを構成する各ＰＥＰＥ１−
０，…，１−ｎ，…，１−（ｎ＋３）のＲＯＭ１２の容
量を統一することで、ＳＶＰ２は、版数の相違で発生す
るループ長の相違を全く意識する必要が無くなり、クロ
ック・チューニング・ラッチ数の異なる複数版数のＰＥ
ＰＥ１−０，…，１−ｎ，…，１−（ｎ＋３）が混在し
ていても、ユニット間ブロードキャストにより常に一定
時間（即ち単一ＰＥのクロック・チューニング処理時間
と同等の時間）でクロック・チューニング処理を行なう
ことができる。

【００６６】

【発明の効果】以上詳述したように、本発明によれば、
不揮発性メモリからチューニング・スキャン・ループを
形成する各クロック・チューニング・ラッチへの設定動
作を、ＳＶＰ側から複数の構成装置に対して同時に指示
することができ、構成装置毎に異なるデータによるクロ
ック・チューニング処理を並列的に実行でき、構成装置
の台数によることなく、一定時間（１台の構成装置の処
理時間と同等時間）でクロック・チューニング処理を完
了できるので、クロック・チューニング処理時間つまり
はシステム立ち上げ時間が大幅に短縮され、計算機資源
を極めて有効に利用できるほか、ＳＶＰ側で構成装置の
台数分のクロック・チューニング・データを保持する必
要もなくなるので、ＳＶＰ側の記憶媒体を有効に利用で
きる効果もある（以上、請求項１，５，８）。

【００６７】また、ＳＶＰ側の記憶媒体にチューニング
・ファイルを保持し、特定の構成装置については不揮発
性メモリによるクロック・チューニング処理後にデータ
書換を行なえるように構成することで、ＳＶＰ側の記憶
媒体に構成装置台数分のチューニング・ファイルをもつ
ことなく、クロック・チューニング・データの変更に対
する早急かつ容易な対応が可能であるという従来技術の
利点を継承しながら、前述した、システム立ち上げ時間
短縮による計算機資源の有効利用、および、ＳＶＰ側記
憶媒体の有効利用を実現することもできる（以上、請求
項２，６，９）。

【００６８】さらに、ＳＶＰが各構成装置の版数を認識
して版数に応じたグループ分けを行ない、グループ毎に
クロック・チューニング処理を実行させることにより、
版数の異なる構成装置が混在してシステムが構成され、
版数の相違によりクロック・チューニング・ラッチ数が
異なる場合でも、クロック・チューニング処理を短時間
で完了することができる（以上、請求項３，１０）。

【００６９】またさらに、各構成装置における不揮発性
メモリの容量やデータ格納位置に工夫を施すことによ
り、版数の相違で発生するループ長の相違をＳＶＰが全
く意識する必要が無くなり、クロック・チューニング・
ラッチ数の異なる複数版数の構成装置が混在していて
も、不揮発性メモリの容量分のデータ・シフトを行なう
だけで、常に一定時間でクロック・チューニング処理を
完了することができる（以上、請求項４，７，１１）。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施形態としての並列処理計算機シ
ステムおよび同システム用構成装置の構成例を示すブロ
ック図である。

【図３】本実施形態におけるＲＯＭのデータによるクロ
ック・チューニング処理の概念を説明するためのブロッ
ク図である。

【図４】本実施形態におけるＳＶＰ側のチューニング・
ファイルによるクロック・チューニング処理の概念を説
明するためのブロック図である。

【図５】本実施形態におけるＳＶＰ側のチューニング・
ファイルによるクロック・チューニング処理の概念を説
明するためのブロック図である。

【図６】本実施形態におけるＳＶＰ側の装置版数情報フ
ァイルを用いたクロック・チューニング処理の概念を説
明するためのブロック図である。

【図７】本実施形態におけるＲＯＭ内のデータ配置およ
びクロック・チューニング・データの流れを説明するた
めのブロック図である。

【図８】（ａ）〜（ｃ）はいずれも本実施形態における
チューニング・スキャン・ループへのＲＯＭデータの展
開概念を説明するための図である。

【図９】本実施形態におけるＲＯＭ内のデータ配置、お
よび、ラッチ数の異なるチューニング・スキャン・ルー
プと各ＲＯＭとの接続を説明するためのブロック図であ
る。

【図１０】本実施形態におけるラッチ数の異なるチュー
ニング・スキャン・ループへのユニット間ブロードキャ
ストによるＲＯＭデータの展開概念を説明するための図
である。

【符号の説明】

１ 構成装置 １−０，１−１，…，１−ｎ，… ＰＥ（プロセッサ・
エレメント，構成装置） ２ ＳＶＰ（サービス・プロセッサ） ３ クロック・チューニング・ラッチ ４ チューニング・スキャン・ループ ５ 不揮発性メモリ ６ 接続機構 ７ 放送指定機構 ８ ＳＣＩ（システム・コントロール・インタフェー
ス；データ置換指示機構） ９ ＨＤ（ハード・ディスク） １０−０〜１０−ｘ スキャン・ループ １１ チューニング・スキャン・ループ １２ ＲＯＭ（不揮発性メモリ） １３ ＩＲ（インストラクション・レジスタ；接続機
構） １４ ＵＳＲ（ユニット・セレクト・レジスタ；放送指
定機構） １５ ＬＯＯＰ（ループ・セレクト・レジスタ） １６ ＢＣＲ（バイト・コントロール・レジスタ，シフ
ト・カウンタ） １７ ＳＣＤＲ（スキャン・データ・レジスタ） １８ チューニング・ファイル １９ 装置版数情報ファイル ２０ バッファ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 処理装置を含む多数の構成装置と、これ
   らの構成装置の保守・運用制御を行なうためのサービス
   ・プロセッサとをそなえてなる並列処理計算機システム
   であって、 各構成装置において、所定のクロック・チューニング・
   データを設定されるべき複数のクロック・チューニング
   ・ラッチを連続的に接続することによりチューニング・
   スキャン・ループが形成され、各構成装置固有のクロッ
   ク・チューニング・データを予め格納する不揮発性メモ
   リと、該サービス・プロセッサ側からの指定を受けると
   該不揮発性メモリと該チューニング・スキャン・ループ
   とを接続して該不揮発性メモリから該チューニング・ス
   キャン・ループへ前記クロック・チューニング・データ
   を順次送り出す接続機構とがそなえられ、 該サービス・プロセッサ側に、クロック・チューニング
   処理対象の構成装置を複数同時に指定するための放送指
   定機構がそなえられていることを特徴とする、並列処理
   計算機システム。
2. 【請求項２】 前記多数の構成装置のうちクロック・チ
   ューニング・データ書換対象の構成装置についての対象
   装置情報と、該対象装置情報に対応する構成装置のため
   の書換用クロック・チューニング・データとから構成さ
   れるチューニング・ファイルが、該サービス・プロセッ
   サの配下における記憶媒体に予め格納されており、 該サービス・プロセッサ側に、該チューニング・ファイ
   ル内の対象装置情報に対応する構成装置に対し、各クロ
   ック・チューニング・ラッチに設定された該不揮発性メ
   モリのクロック・チューニング・データを、該チューニ
   ング・ファイル内の当該構成装置のための書換用クロッ
   ク・チューニング・データで置き換えるデータ置換指示
   を行なうデータ置換指示機構がそなえられ、 前記の各構成装置において、前記データ置換指示を受け
   ると、該接続機構が、該サービス・プロセッサ側からの
   書換用クロック・チューニング・データを該チューニン
   グ・スキャン・ループへ順次送り出すことを特徴とす
   る、請求項１記載の並列処理計算機システム。
3. 【請求項３】 前記の各構成装置の版数に関する装置版
   数情報ファイルが、該サービス・プロセッサの配下にお
   ける記憶媒体に予め格納されており、 該サービス・プロセッサ側で、該装置版数情報ファイル
   の前記の各構成装置の版数に応じて前記多数の構成装置
   のグループ分けを行ない、そのグループ毎に同時指定を
   行なうように該放送指定機構を動作させることを特徴と
   する、請求項１記載の並列処理計算機システム。
4. 【請求項４】 前記多数の構成装置における該不揮発性
   メモリの容量を、全て同一に、且つ、該チューニング・
   スキャン・ループに書き込むべき前記クロック・チュー
   ニング・データの量よりも大きく設定し、 前記の各構成装置において、前記クロック・チューニン
   グ・データを、該不揮発性メモリに後詰め状態で配置・
   格納し、該不揮発性メモリの読出先頭側にダミー・デー
   タを配置することを特徴とする、請求項１または請求項
   ２に記載の並列処理計算機システム。
5. 【請求項５】 並列処理計算機システムを構成する一要
   素となる並列処理計算機用構成装置において、 所定のクロック・チューニング・データを設定されるべ
   き複数のクロック・チューニング・ラッチを連続的に接
   続することによりチューニング・スキャン・ループが形
   成され、 固有のクロック・チューニング・データを予め格納する
   不揮発性メモリと、 該並列処理計算機システムの保守・運用制御を行なうた
   めのサービス・プロセッサ側からの指定を受けると、該
   不揮発性メモリと該チューニング・スキャン・ループと
   を接続して該不揮発性メモリから該チューニング・スキ
   ャン・ループへ前記クロック・チューニング・データを
   順次送り出す接続機構とがそなえられていることを特徴
   とする、並列処理計算機システム用構成装置。
6. 【請求項６】 該サービス・プロセッサ側から、該クロ
   ック・チューニング・ラッチに設定された該不揮発性メ
   モリのクロック・チューニング・データを所定の書換用
   クロック・チューニング・データで置き換えるデータ置
   換指示を受けると、該接続機構が、該サービス・プロセ
   ッサ側からの書換用クロック・チューニング・データを
   該チューニング・スキャン・ループへ順次送り出すこと
   を特徴とする、請求項５記載の並列処理計算機システム
   用構成装置。
7. 【請求項７】 該不揮発性メモリの容量を、該チューニ
   ング・スキャン・ループに書き込むべき前記クロック・
   チューニング・データの量よりも大きく設定し、 前記クロック・チューニング・データを該不揮発性メモ
   リに後詰め状態で配置・格納し、該不揮発性メモリの読
   出先頭側にダミー・データを配置することを特徴とす
   る、請求項５または請求項６に記載の並列処理計算機シ
   ステム用構成装置。
8. 【請求項８】 処理装置を含む多数の構成装置と、これ
   らの構成装置の保守・運用制御を行なうためのサービス
   ・プロセッサとをそなえてなる並列処理計算機システム
   におけるクロック・チューニング方法であって、 各構成装置において、所定のクロック・チューニング・
   データを設定されるべき複数のクロック・チューニング
   ・ラッチを連続的に接続することによりチューニング・
   スキャン・ループを形成するとともに、各構成装置固有
   のクロック・チューニング・データを予め格納する不揮
   発性メモリをそなえ、 該サービス・プロセッサ側から、クロック・チューニン
   グ処理対象の構成装置を複数同時に指定し、 指定された各構成装置において、該不揮発性メモリの前
   記クロック・チューニング・データを順次送り出し、該
   チューニング・スキャン・ループを形成する各クロック
   ・チューニング・ラッチに書き込むことを特徴とする、
   並列処理計算機システムにおけるクロック・チューニン
   グ方法。
9. 【請求項９】 該サービス・プロセッサ側に、前記多数
   の構成装置のうちクロック・チューニング・データ書換
   対象の構成装置についての対象装置情報と、該対象装置
   情報に対応する構成装置のための書換用クロック・チュ
   ーニング・データとから構成されるチューニング・ファ
   イルを予め保持しておき、 前記の各構成装置において該不揮発性メモリのクロック
   ・チューニング・データが前記の各クロック・チューニ
   ング・ラッチに書き込まれた後に、該サービス・プロセ
   ッサ側から、該チューニング・ファイル内の対象装置情
   報に対応する構成装置に対しデータ置換指示が行なわ
   れ、 前記データ置換指示を受けた構成装置において、各クロ
   ック・チューニング・ラッチに設定された該不揮発性メ
   モリのクロック・チューニング・データを、該チューニ
   ング・ファイル内の当該構成装置のための書換用クロッ
   ク・チューニング・データで置き換えることを特徴とす
   る、請求項８記載の並列処理計算機システムにおけるク
   ロック・チューニング方法。
10. 【請求項１０】 該サービス・プロセッサ側に、前記の
    各構成装置の版数に関する装置版数情報ファイルを予め
    保持しておき、 該サービス・プロセッサ側で、該装置版数情報ファイル
    の前記の各構成装置の版数に応じて前記多数の構成装置
    のグループ分けを行ない、 該サービス・プロセッサ側から、前記クロック・チュー
    ニング処理対象の構成装置を前記グループ毎に同時に指
    定することを特徴とする、請求項８記載の並列処理計算
    機システムにおけるクロック・チューニング方法。
11. 【請求項１１】 前記多数の構成装置における該不揮発
    性メモリの容量を、全て同一に、且つ、該チューニング
    ・スキャン・ループに書き込むべき前記クロック・チュ
    ーニング・データの量よりも大きく設定し、 前記の各構成装置において、前記クロック・チューニン
    グ・データを、該不揮発性メモリに後詰め状態で配置・
    格納し、該不揮発性メモリの読出先頭側にダミー・デー
    タを配置することを特徴とする、請求項８または請求項
    ９に記載の並列処理計算機システムにおけるクロック・
    チューニング方法。