JPH09101353A - ベクトルに基づく波形採取及び表示 - Google Patents

ベクトルに基づく波形採取及び表示

Info

Publication number
JPH09101353A
JPH09101353A JP8187670A JP18767096A JPH09101353A JP H09101353 A JPH09101353 A JP H09101353A JP 8187670 A JP8187670 A JP 8187670A JP 18767096 A JP18767096 A JP 18767096A JP H09101353 A JPH09101353 A JP H09101353A
Authority
JP
Japan
Prior art keywords
vector
waveform
period
waveform data
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8187670A
Other languages
English (en)
Inventor
Peter F Ullmann
エフ. ウルマン ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger Technologies Inc
Original Assignee
Schlumberger Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Technologies Inc filed Critical Schlumberger Technologies Inc
Publication of JPH09101353A publication Critical patent/JPH09101353A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/32Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321Display for diagnostics, e.g. diagnostic result display, self-test user interface
    • G06F11/322Display of waveforms, e.g. of logic analysers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 被検査装置へ印加されるベクトルシーケンス
のベクトルと相対的な波形の簡単且つ直感的な表示をユ
ーザに提供するシステムを提供する。 【解決手段】 DUT(20)へ繰返し印加されるベク
トルパターンのベクトルに夫々対応するセグメントでD
UTから波形を採取する。これらの波形セグメントは、
励起/応答の比較、デバッグ及びその他の作業を容易と
するために、パターンのベクトル番号と相対的に表示さ
れる。パターンの繰返しあたり1度発生するトリガと相
対的なベクトルパターンの関係は既知であり、且つパタ
ーンのベクトルはベクトルクロックと同期的である。ト
リガに対する時間ドメイン波形の関係は既知である。こ
れらの関係及びシステム遅延を考慮に入れて、採取され
た各波形セグメントは、それが採取されると、ベクトル
開始マーク及び対応するベクトル番号と関係付けること
が可能である。ユーザが選択したベクトル範囲のベクト
ル番号に対応する波形セグメントを示す波形表示が用意
される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シーケンシャルな
ベクトルに関する波形情報を採取し且つその表示を用意
する方法に関するものである。
【0002】
【従来の技術】大規模集積回路(VLSI)のデバッグ
は設計における重要な要素である。集積回路の内部ノー
ドをプローブ即ち探査することはこのプロセスのかなり
の部分を占めるものである。機械的プローブ、電子ビー
ムプローブ、フォーカストイオンビームプローブ等で接
触型又は非接触型のプローブ動作によって被検査装置
(DUT)の導体上の波形を採取するシステムは公知で
ある。これらのシステムは導体上の波形を容易に採取す
ることが可能であるが、特定の波形セグメントを予測さ
れるイベント(事象)と相関させることは困難且つ時間
のかかることである。何故ならば、時間ドメインにおい
て動作する測定装置によって波形を採取し且つ表示させ
るからである。その波形は任意のトリガを基準として振
幅対時間信号として取扱われる。対照的に、デジタル回
路の設計、テスト及び解析は時間ではなくベクトルシー
ケンスに基づいたドメインにおいて実施される。波形を
発生するためにDUTへ印加されるベクトルのシーケン
ス及び予測されるイベント情報を発生するために使用さ
れるシミュレーションは、電圧又は論理レベル対ベクト
ル番号に基づいている。採取した波形のどのセグメント
がどの印加したベクトル及びどの予測されたイベント情
報に対応するかを決定することは、これまでのところ、
時間をベースにした波形におけるイベントとベクトルシ
ーケンス及びシミュレーションデータとの手作業による
厄介な比較を行なうことを必要としていた。
【0003】従来のアナログオシロスコープは内部的に
発生されたトリガパルスによるか又は単一の外部パルス
のいずれかによって波形採取をトリガしている。このパ
ルスは時間において任意のパルスとすることが可能であ
る。オシロスコープはパルスの原点に関する基準を有す
るものではない。波形が捕獲され且つトリガを基準とし
て実時間で表示される。波形の各サンプルが捕獲され且
つトリガからの夫々の遅延において表示されるという点
を除いて、デジタルサンプリングオシロスコープは実質
的に同一の態様で動作する。
【0004】ロジックアナライザは単一の外部パルスに
よってトリガされ、且つ特定の測定されたイベントが検
知される場合には更にトリガされる場合がある。内部で
のサンプリングは機器内の自走クロック信号によって支
配され、従って波形サンプルはクロック信号の各パルス
によって採取される。外部的サンプリングは検知した外
部クロック信号のオフセットに対し回収されたサンプル
の同期に依存する。外部クロック信号は波形が測定され
ている装置から派生させることが可能である。
【0005】
【発明が解決しようとする課題】上述したシステムのい
ずれもが被検査装置へ印加されるベクトルシーケンスの
ベクトルと相対的な波形の簡単且つ直感的な表示をユー
ザに提供するものではない。従って、本発明は、上述し
た如き従来技術の欠点を解消し、シーケンシャルなベク
トルを基準とした波形情報の採取及び表示を行なう改良
した方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、DUTから波
形を採取し且つ採取した波形の表示を用意する方法を提
供しており、その場合に、該波形は、DUTへ繰返し印
加されるベクトルパターンの複数個のベクトルへ夫々対
応する複数個のセグメントへ分割されている。励起/応
答、デバッグ及びその他の作業の比較を容易とさせるた
めに、波形セグメントは該パターンのベクトル番号と相
対的に表示される。ベクトルパターンの繰返しあたり一
度発生するトリガが相対的なベクトルパターンの関係は
既知であり、且つ該パターンのベクトルはクロック信号
(例えば、「ベクトルクロック」)に対して同期されて
いる。トリガに対する時間ドメイン波形の関係は既知で
ある。これらの関係及びシステム遅延を考慮に入れて、
各採取された波形セグメントはベクトル開始マークと関
連すると共にそれが採取される場合の対応するベクトル
番号と関連している。波形表示が用意され、それはユー
ザが選択したベクトル番号範囲のベクトル番号に対応す
る波形セグメントを示している。
【0007】
【発明の実施の形態】本発明に基づいて例えば機械的、
電子ビーム、イオンビーム、レーザビーム及びその他の
プローブシステムで採取された波形などのように任意の
適宜のプローブシステムによって採取された波形を表示
させるために処理することが可能である。本発明の理解
を助けるために、従来の電子ビームシステムによる従来
の波形採取について図1及び2を参照して最初に説明す
る。
【0008】図1は3つの機能的要素、即ち電子ビーム
プローブ12、回路励起器14、プロセサPと、メモリ
Mと、データ格納部Dと、表示ターミナル18とを具備
するデータ処理システム16を具備する電子ビームテス
トプローブシステム10のブロック図を示している。回
路励起器14は例えばカリフォルニア州サンノゼのシュ
ルンベルジェテクノロジィズ社から入手可能なモデル
「ITS9000FX」テスタ等の従来の集積回路テス
タとすることが可能であり、該テスタは、バス24を介
してDUT20へ複数個のテストベクトルからなるパタ
ーンを繰返し印加することが可能である。ベクトルクロ
ック信号(Vclock)も、図示した如くライン26
を介するか又はバス24を介してDUT20へ供給する
ことが可能である。このベクトルパターンはVcloc
k信号と同期しており且つシーケンシャルなベクトル番
号によって識別される複数個のベクトル(例えば、イベ
ント周期)のシーケンスである。1個のベクトルは1個
又はそれ以上のVclock周期に等しい1つの周期
(期間)を有することが可能である。ベクトルあたりの
Vclockパルス数は通常1つのベクトルパターン内
において一定であるが、所望により、該周期はベクトル
毎に異なるものとすることが可能である。テスタ14
は、該パターンの各繰返し毎に、例えばバス28を介し
てテストプローブ12へトリガ信号を供給し、該パター
ンの開始を表わす。
【0009】電子ビームプローブ12はバス22を介し
てデータ処理システム16の制御下においてDUT20
から可能性のある測定値を採取する。データ処理システ
ム16は、テストベクトルのパターンを画定するプログ
ラムで該テスタをロードし且つ該パターンに関しての該
プローブの潜在的な測定値のタイミングを制御するため
に使用することが可能である。ユーザは例えばキーボー
ド又はマウス等の入力装置30を介して該データ処理シ
ステムと通信を行なう。従来の波形採取においては、デ
ータ処理システム16はターミナル18のウインドウ内
においてトリガに続く時間において開始する時間ドメイ
ンにおける採取した波形(振幅又は論理レベル対時間)
を示すオシロスコープのような画像32を表示する。
【0010】電子ビームプローブは、通常、例えばビー
ムブランカ等の高速ビームパルス動作用ハードウエアが
備え付けられている。パルス動作される電子ビームを興
味のある導体に指向させることは、サンプリングオシロ
スコープに類似した測定を行なうことを可能とする。採
取された波形画像は定性的(例えば、デジタル回路デバ
ッグ用の論理状態マップ)か、又は、二次電子エネルギ
アナライザによって、定量的(例えば、アナログ信号波
形)のものとすることが可能である。波形画像の各点に
対して、試料回路に対してベクトルパターンを印加して
いる期間中においての特定の時間において電子ビームを
パルス動作させることによって測定が行なわれる。電圧
測定を行なうのに必要な時間は、通常、テスト信号パタ
ーンが一定状態に溜まる時間よりも一層長いので、スト
ロボ技術が使用される。電子ビームがパルス動作される
毎に、DUTの導体上の電圧測定が行なわれる。電圧の
正確な決定を行なうことを可能とするには単一の測定で
は統計的に不十分であるので、テストベクトルパターン
の多数の繰返しにわたってとられた測定値が平均化され
る。
【0011】図2は、DUTから波形画像を採取するた
めに構成された電子ビームプローブシステムの一部の機
能的ブロック図を示している。テスタ14からのトリガ
信号はプローブ12のタイミング制御器30へ供給さ
れ、該制御器はビームパルスタイミング信号をプローブ
12の電子光学系へ供給する。プローブ12からの電圧
測定信号はビームパルスタイミング信号と同期されたタ
イミング信号の制御下においてアナログ・デジタル変換
器(ADC)32によってデジタル化され且つ演算論理
ユニット(ALU)34の1つの入力端へ供給される。
ALU34の第二入力端はデータバッファ36からのデ
ータを受取る。ALU34はその出力端に供給されたデ
ータを加算し且つその和をタイミング制御器30と通信
を行ない且つ通信インターフェース42を介してマイク
ロプロセサ40と通信を行なうアドレス制御器38の制
御下においてデータバッファ36へ帰還させる。アドレ
ス制御器38は、データバッファ36内に格納されてい
るどのデータが波形内のどの点に関係するものであるか
を追従し、従って該データはディスプレイ18上におい
て波形画像として構成することが可能である。
【0012】これまで上に説明したシステムは従来のも
のである。従来の定量的採取においては、プローブ12
はVclock信号を受取るものではなく、且つビーム
パルスタイミングはVclock信号に対して同期され
ておらず又ベクトルパターンに対して同期されているも
のではない。ビームパルスは、テスタのVclock信
号とは独立的な自走クロックによって制御され、且つサ
ンプルはベクトルパターンの繰返しあたり単一のトリガ
パルスに関連して採取される。採取された波形データは
時間ドメイン内にあり(振幅対時間)そのトリガパルス
と相対的なタイミングは既知であるが、そのVcloc
k信号と相対的なタイミングは未知である。従来の定性
的採取においては(例えば、「ロジックアナライザ」に
おいて)、プローブへ供給されるクロック信号はVcl
ock信号と同期的なものとすることが可能であり、従
ってベクトルパターンと同期したものとすることが可能
である。然しながら、どの波形セグメントがパターンの
どのベクトル番号に対応するものであるかを追従するた
めに波形採取又は表示期間中に何等の努力が行なわれる
ものではない。その代わりに、波形は時間ドメイン(論
理レベル対時間)において採取され且つ表示される。ユ
ーザは、表示された波形を検査することによって、手動
的に波形のイベントをベクトル番号と関係付ける作業を
することとなる。
【0013】本発明によれば、ベクトル(例えば、Vc
lock信号)と同期的な信号を使用して、波形データ
をベクトル番号と関連付けさせ、従って波形セグメント
は「ベクトルドメイン」(振幅又は論理レベル対ベクト
ル番号)において採取され且つ表示される。図3は、こ
のような表示を示しており、それは、ベクトルパターン
のベクトル1072乃至1081をDUTへ印加させた
場合の、DUTのネット23から採取された波形のセグ
メントを有している。従来の時間ドメイン波形のどの部
分が印加したどのベクトルに対応するかを決定しようと
した当業者はこのような表示の価値を理解することが可
能であり、即ち、それは、ユーザが長い波形のうちの興
味のある遷移を含む部分をすぐさま識別することを可能
とし、従って、デバッグのために必要な時間を著しく減
少させる。
【0014】本発明によれば、Vclock信号がテス
トプローブ、例えばプローブのタイミング制御器へのラ
イン26Aを介してテストプローブ12へ供給され、以
下に説明するように、採取した波形セグメントをベクト
ルシーケンスの特定のベクトルへ関係付けるために使用
される。
【0015】図4はテスタのVclock信号、パター
ン毎に一度の繰返しトリガ信号、DUTのネット23か
ら採取した波形の間の図3の実施例に対する関係を示し
ている。この実施例においては、Vclock周期は2
0nsであり、ベクトル周期は20nsであり、パター
ンは1084個のベクトルを有している。テストベクト
ルパターンは既知であり、ベクトルパターンに対するト
リガのタイミング関係はテスタにおいて既知であり、且
つトリガの採取した波形に対するタイミング関係はプロ
ーブにおいて既知である。図3の画像を用意するための
作業は、ベクトル1072−1084のDUTへの印加
に夫々対応するネット23上の波形の部分をシーケンシ
ャルに捕獲し且つ表示することである。
【0016】内在的なシステムの遅延のために、波形デ
ータは、通常、DUTへ印加されるパターンの全てのベ
クトルに対して採取することは不可能である。図5を参
照して説明すると、テスタは、ある遅延、例えば1ns
の後にプローブにおいて検知されたトリガパルスを送信
する。トリガパルスを送信した後あるインターバル(期
間)において、テスタはベクトル1,2,3,4等のシ
ーケンスを送信する。図5に示した実施例においては、
各ベクトルは20nsの周期(期間)を有している。D
UTはある遅延、例えば1nsの後に各ベクトルに応答
する。プローブも応答遅延を有する可能性があり、トリ
ガパルスを検知した後ある時間の間波形を採取すること
を不可能とさせている。電子ビームプローブの場合に
は、この遅延は、例えば50ns程度の場合がある。図
5の実施例においては、プローブ応答遅延はベクトル#
3の期間内へ入り込んでおり、従ってプローブがDUT
から波形データを採取することの可能な期間においての
最初の完全なベクトル期間はベクトル#4である。一般
的に、プローブがDUTから波形データを採取すること
が不可能なある「システム遅延」インターバルが存在し
ている。このシステム遅延は、トリガ送信遅延(例え
ば、1ns)及びプローブ応答遅延(例えば、50n
s)の和からDUT応答遅延(例えば、1ns)を差し
引いたものと考えることが可能である。
【0017】システム遅延を決定する1つの方法は、1
つの波形を採取し且つ既知のイベントに対してそれを検
査することである。例えば、DUTのピン23がマスタ
リセットコマンドに応答してベクトル#10において低
から高へ遷移することが知られている場合には、ピン2
3が高状態へ移行する波形エッジを探し出すことによっ
てベクトル#10を識別する。波形採取期間中にプロー
ブVclockパルスをカウントし、従ってトリガを受
取ってからピン23が高状態へ移行するエッジへ至る間
のVclockパルスの数を知得する。その点はベクト
ル#10内のイベント発生としてとられる。システム遅
延は、採取した波形を手作業により検査するか、又は適
宜のキャリブレイションプログラムの制御下においてプ
ローブのプロセサによって決定することが可能である。
与えられたハードウエア形態に対して決定されると、そ
のシステム遅延は一定状態を維持する。システムキャリ
ブレイションの好適方法については以下に詳細に説明す
る。
【0018】図6は、Vclock信号及びトリガ信号
のベクトル番号に対する関係の一例を示している。ベク
トルあたりのVclockパルスの数は(a)において
示してある。自走Vclock信号は(b)に示してあ
る。ベクトル周期(期間)は(c)に示してある。トリ
ガベクトル、即ちトリガの後の最初の完全なベクトル周
期(期間)は(b)に示してある。ベクトルの開始から
次のVclock基準エッジへのインターバルは(e)
に示してある。繰返しベクトルは(f)に示してある。
トリガから次のベクトルの開始へのインターバルは
(g)に示してある。システム遅延は(h)に示してあ
る。システム遅延の終了から次のベクトルの開始へのイ
ンターバルは(i)に示してある。(j)に示した最初
の表示可能なベクトルは、システム遅延に起因して波形
データを採取することの可能な最初の完全なベクトル期
間である。
【0019】集約的にベクトル組構成体と呼ばれる変数
(a)−(i)は、波形採取前に適宜の手段によって自
動的に決定するか又はユーザが画定することが可能であ
る。このベクトル組構成体は、最初の表示可能なベクト
ルを決定し且つ波形採取期間中に実時間で波形の各部分
が採取される場合にDUTにおいてどのベクトル番号が
測定されているかを連続的に決定するために使用され
る。即ち、ベクトルシーケンス、ベクトルあたりのベク
トルクロック、ベクトルの開始/終了及び繰返しベクト
ルがモニタされ、従って波形データは、それが採取され
る場合にベクトル番号と関連付けされる。カウント開始
トリガ検知器によるトリガの検知は、パルスカウンタを
してVclockパルスのカウントを開始させる。ベク
トル周期(期間)はVclockパルスのカウントと関
連しており、且つVclockパルスのいずれかの定義
された数とすることが可能である。図6の実施例におい
ては、1つのベクトル周期(期間)は2つのVcloc
kパルス周期(期間)と等しい。
【0020】波形採取期間中の任意の時間において、現
在のベクトル周期(期間)は、現在のベクトル番号+前
のベクトル期間中のベクトルループの量と等しい。ベク
トルループは、各ベクトル周期(期間)に対してベクト
ル番号が既知であるように考慮に入れられる。1つのベ
クトルループは同一のベクトル番号(「ベクトル繰返
し」とも呼ばれる)を持った複数個のベクトル周期(期
間)である。例えば、図20A及び20Bはベクトル1
乃至10を持ったテストパターンを示しており、その場
合に、ベクトル1乃至5及び7乃至10のおのおのは1
個のベクトル周期の期間を有している。ベクトル6はテ
スタプログラムにおいて夫々6−1,6−2,6−3,
6−4として記号が付けられた4個のベクトル周期の期
間を有している。そのパターンは、10個のベクトルを
有するに過ぎないが、13個のベクトル周期の期間を有
している。トリガはベクトル2期間中に発生し、従って
ベクトル3はトリガベクトルである。この実施例におい
ては、ベクトル周期は以下のようにカウントされる。
【0021】 ベクトル# ベクトル周期カウント 1 0 2 0 3 1 4 2 5 3 6−1 4 6−2 5 6−3 6 6−4 7 7 8 8 9 9 10 10 11 従って、ベクトル#7はトリガに続く8番目のベクトル
周期期間中に採取された波形データに対応しており、且
つそのデータは表示目的のためにベクトル#7として記
号が付けられている。
【0022】図6を参照すると、最初の表示可能なベク
トル番号を以下の如くに決定することが可能である。
【0023】最初の表示可能なベクトル#=[nat
{(システム遅延 h)+(インターバルe))/(ベ
クトル周期c)+0.999}]+トリガベクトル# 尚、「nat」という記号は、自然数の値をとることを
表わしている。特に断りがなければ、最初の表示可能な
ベクトル番号はトリガベクトル番号+システム遅延によ
って影響を受けるベクトル周期の数にとられる。システ
ム遅延によって影響を受けるベクトル周期の数は以下の
ように表わすことが可能である。
【0024】システム遅延ベクトル(SDV)の数=n
at{(システム遅延 h)/(ベクトル周期c)+
0.999} システム遅延が1個のベクトル期間中に終了する場合に
は、次のベクトルは最初の表示可能なベクトルとしてと
られる。
【0025】If[(SDV×(ベクトル周期c))−
(インターバルe)]<システム遅延 Then SDV=SDV+1 図6の実施例において、ベクトル周期が20nsと仮定
すると、ベクトル#6はトリガベクトルであり、インタ
ーバルeは2nsであり、且つシステム遅延は50ns
である。最初の表示可能なベクトル#は以下のように計
算することが可能である。
【0026】 最初に表示可能なベクトル#=[nat{50+2)/20+0.999 }]+6 =[nat{2.6+0.999}]+6 =3+6 =9 この実施例においては、SDV=nat{(50ns/
20ns)+0.999}=3である。この実施例にお
いては、SDVは4へインクリメントさせることは必要
ではない。何故ならば、[(SDV×(ベクトル周期
c))−(インターバルe)]=3×20ns−2ns
=58nsであり、それはシステム遅延の50nsより
小さくないからである。
【0027】何等かの与えられた「現在の」ベクトル番
号を探し出すためにシステムの遅延の終了からカウント
するためにVclockパルスの数を決定するために
は、 #Vclockパルス=[(現在のベクトル#−SDV
−トリガベクトル#)×(#ベクトルあたりのクロッ
ク)]+1 この実施例においては、ベクトル#11を介して波形デ
ータを採取すべき場合には、システム遅延の終了からの
Vclockパルスのカウントは(ベクトル#10は繰
返されないものと仮定する)、 #Vclockパルス=[(11−3−6)×2]+1
=5 であり、勿論、いずれかのベクトルが繰返される場合に
は、繰返されたベクトルを考慮に入れねばならない。
【0028】システム遅延hの終了から最初の表示可能
なベクトルjの開始への時間インターバルiは次式のよ
うに決定される。
【0029】(インターバルi)=[(SDV×ベクト
ル周期)−(インターバルe)−(システム遅延h)] この例においては、インターバル(i)=3×20ns
−2ns−50ns=8nsである。
【0030】電子ビームプローブ又はサンプリングオシ
ロスコープとして動作するその他のシステムで波形を採
取する場合には、各サンプル点は「ピクセル」と考える
ことが可能であり、且つシステム遅延の終了から現在の
採取されるべきベクトル組の最初のピクセルへの遅延時
間は以下の如くである。
【0031】ピクセル遅延時間=[SDV×(ベクトル
周期c)]−(インターバルe)−(システム遅延h) 次のベクトル番号へインクリメントする前にベクトル周
期あたりに採取するピクセルの数は、波形採取の前にユ
ーザによって設定される値である。
【0032】本発明に基づく動作方法を図7−11に示
してある。図7に示したように、本方法は、4つの主要
なステップを有しており、即ちセットアップステップ7
10、キャリブレイションステップ720、波形採取ス
テップ730、波形表示ステップ740である。これら
のステップの各々は一連のステップを有している。
【0033】図8は、セットアップステップを示してい
る。ステップ810において、既知の状態変化に対応す
るベクトル#が、例えば、ユーザからの入力によって識
別される。ステップ820において、テスタは、DUT
に対してベクトルパターンの印加を開始する。ステップ
830において、トリガパルス及びVclock信号が
供給され且つプローブにおいて検知される。ステップ8
40において、例えばユーザの入力によって、トリガベ
クトル番号、ベクトルあたりのVclockパルスの
数、ベクトル周期の期間、繰返しベクトルのベクトル数
及び各々が繰返される回数等の付加的なセットアップデ
ータが与えられる。ステップ850において、持続のス
テップにおいて使用するためにこれらのセットアップデ
ータが格納される。
【0034】図9はキャリブレイションステップを示し
ている。ステップ910において、既知の状態変化が予
測される1個のベクトルの番号が例えばユーザ入力によ
ってエンター即ち入力される。ステップ920におい
て、トリガに続いて既知の状態変化に到達するまでにカ
ウントするVclockパルスの数の予測が例えばユー
ザ入力によってエンターされる。ステッップ930にお
いて、ステップ920においてエンターされたVclo
ckパルスの数に対応する波形セグメントが採取され且
つ表示され、且つユーザは表示された波形セグメントを
検査して予測された状態変化を探し出す。ステップ94
0は、その表示内において予測された状態変化が見つか
ったか否かをテストする。見つからなかった場合には、
ステップ950において、分割あたりに表示されたベク
トルの数を変化させるか又はカウントするVclock
パルスの数を変化させて付加的な波形部分を表示させ
る。予定した状態変化がその表示内に見つかった場合に
は、ステップ960が関与して、キャリブレイションカ
ーソルを使用して、既知の状態変化に関連する選択した
ベクトル周期の開始を表示された波形セグメント上にマ
ーク付けを行なう。キャリブレイションカーソルは、例
えばユーザ入力によって設定される。ステップ970に
おいて、システム遅延、Vclockカウントのベクト
ル番号に対する関係、Vclockパルスのベクトル開
始に対するトルガパルスに対しての関係、及び採取する
ことの可能な最初のベクトルのベクトル番号等のパラメ
ータをキャリブレイションカーソルの位置から決定す
る。ステップ980において、後に使用するためにキャ
リブレイションデータを保存する。
【0035】図12−13はキャリブレイションに使用
することの可能なソフトウエアツールのスクリーン表示
を示している。図12はセットアップパネル表示120
0を示している。図13はキャリブレイション表示13
00を示している。図12の命令によって促され、ユー
ザは1220において基準ベクトル番号をエンターし且
つ1205において予測Vclockカウントをエンタ
ーする。波形セグメントと共に、ラインカーソル131
0及び1315がキャリブレイション表示上に表われ
る。点線カーソル1310は波形イベント位置基準であ
る。実線カーソル1315はベクトル開始位置位置基準
である。ユーザは、1220において、例えば既知の書
込イネーブルライン遷移又はマスタリセットライン遷移
等の予測基準イベント1320のベクトル番号をエンタ
ーする。テスタ又はシミュレータからのデータのテーブ
ルが既にセットアップ期間中にエンターされており、ベ
クトル周期及びベクトルループを定義している。ユーザ
は波形の特徴部(例えば、興味のある基準エッジ132
0)がプローブによって捕獲され且つキャリブレイショ
ン表示内に表示されるまで、1205においてベクトロ
クロックカウントをインクリメント又はデクリメントす
ることによって予測基準ベクトルに対応する予測波形特
徴部1320を見つけ出す。分割あたりのベクトル数
は、初期的には、波形特徴部を探し出すために高い値に
設定し、次いで、その波形特徴部を表示内に維持しなが
らより高い分解能の表示とするために低い値へ変化させ
ることが可能である。
【0036】ユーザは、点線カーソル1310を図13
に示したように波形特徴部1320と一致させるように
位置決めし、且つ実線カーソル1315をその波形特徴
部が発生するベクトルに対するベクトルの開始を表わす
位置へ移動させる。表示されたカーソルの間のオフセッ
トは、ベクトル開始と興味のある既知の特徴部との間の
時間的オフセットを表わしている。時間尺度は、例え
ば、テスタ又はシミュレータのパターン定義ファイルか
らの平均ベクトル周期定義に基づいている。ユーザがシ
ステム遅延よりも小さいものであるように相関している
ベクトルカウント値をエンターすると、許容可能な最も
低い値のベクトルカウント値が自動的にエンターし、且
つエンターされたベクトルカウント値が捕獲することが
可能なものよりも小さいものであることを表わすメッセ
ージが表示される。ユーザはセットアップ表示1200
の「Apply」ボタン1210をクリックして、ベク
トルクロックカウント、基準エッジのオフセット、基準
ベクトル番号の間の図13に示した関係をシステムが受
付けるべきであることを示す。次いで、システムがキャ
リブレイション即ち較正されたことを表わすメッセージ
が表示され、カーソルバー1310及び1315が表示
から取り除かれ、且つセットアップパネル表示1200
が消去される。
【0037】図10は波形採取ステップを示している。
ステップ1010において、例えば、ユーザ入力によっ
て、波形を採取すべきベクトル番号の範囲をエンターす
る。ステップ1020において、エンターされた範囲の
最初のベクトル番号がデータを採取することの可能な最
初のベクトルのベクトル番号よりも大きいか又は等しい
ものであることを確保するために、エンターされた範囲
がテストされる。そのテスト結果が否定である場合に
は、制御はステップ1010へ復帰する。テスト結果が
肯定である場合には、ステップ1030において、ステ
ップ1010においてエンターしたベクトル番号の範囲
の各ベクトルに対して一連のステップが実行される。最
初に、採取を開始する前にトリガパルスから遅延させる
ためのVclockパルスの数が決定される。第二に、
トリガに続いて、決定された数のVclockパルスが
カウントされ、且つ遅延が付加されて次ぎのベクトルの
開始に到達し、且つプローブは波形データの採取を開始
するための命令が与えられる。第三に、そのベクトル周
期の期間の間波形データの収集を継続するためにプロー
ブがイネーブルされる。選択した範囲のベクトル番号の
各ベクトルに対して波形データが採取されると、採取処
理はステップ1040において終了する。ステップ10
50において、ベクトルを基準にした波形データは後に
表示するために保存される。別の範囲のベクトル番号及
び/又はDUTの別のネットに対して波形を採取すべき
場合には、制御はステップ1010へ復帰する。そうで
ない場合には、波形採取は終了する。
【0038】図14は、波形データの採取の一例を示し
ている。トリガに続いてある時間において、ベクトル2
6−37に対応する複数個のベクトル周期のシーケンス
がベクトルクロックに対して表示したように関連してお
り、且つこれら全ては波形データを採取することの可能
な最初のベクトル周期の充分に後のものである。波形デ
ータを採取すべき範囲はベクトル28乃至ベクトル34
である。1410に示したものは、DUTのネット28
上に表われる波形である。点線のボックス1420は、
波形データを採取すべき範囲を示している。
【0039】図11は表示ステップを示している。ステ
ップ1110において、表示パラメータ、例えば分割あ
たりのベクトルの数及び表示の開始ベクトル番号等を設
定する。ステップ1120において、ベクトルループの
圧縮/伸長等の表示オプションを設定する。ステップ1
130において、波形セグメントを表示すべきベクトル
番号を設定する。ステップ1140において、対応する
ベクトル番号及びベクトル開始マークと共に、採取した
波形セグメント(又は前に採取した及び格納した波形セ
グメント)を表示する。
【0040】図15は複数個のネットから採取した波形
を本発明に基づいて表示する波形ディスプレイの一例を
示している。この実施例においては、1510において
表示されている中央の波形はベクトル番号28−34
(図14のボックス1420内に示したもの)の範囲に
わたってのDUTのネット28上のものである。この表
示におけるマークは、ベクトル開始を表わしており、且
つシーケンシャルなベクトル番号は各ベクトル開始マー
クと関連している。図15において、ベクトル開始マー
ク1505は、ベクトル周期の開始を表わしており、且
つシーケンシャルなベクトル番号28はマーク1505
と関連している。ベクトル開始マークは1個のベクトル
の周期によって分離されており且つVclockパルス
と同期的であるが、図6に示したように固定のインター
バルだけVclockパルスの基準エッジより前進する
か又は遅れることが可能である。図15において、ベク
トル開始マーク1505はベクトル開始マーク1510
から1個のベクトル周期だけ分離されている。分割あた
りのベクトル数は1515に示してあり(この実施例に
おいては、1)、且つこの表示の開始ベクトル番号は1
520に示してあり(この実施例においては、25)、
これらの値はステップ1110において設定されたもの
である。
【0041】与えられたベクトル周期内においてあるイ
ベントが発生すると、例えば図15におけるベクトル#
30期間中にネット28上において信号が高から低へ移
行すると、そのイベントはベクトル開始マークに対して
時間的な関係で表示される。即ち、そのベクトルに対す
る計算されたベクトル開始マークにおいて開始する各ベ
クトルインターバルに対する信号振幅情報対時間として
波形セグメントが表示される。その波形セグメントはユ
ーザによって指示されるディスプレイ内に配列されるべ
き「タイル」として考えることが可能である。比較すべ
き波形セグメントは図15のnet27,28及びve
c25上の波形として互いに隣接して(例えば、並置又
は上下)に表示することが可能である。ユーザにとって
興味のない波形部分(例えば、図15におけるベクトル
25−27からのネット28上の波形)は表示すること
なしにスキップすることが可能である。
【0042】繰返しベクトルはユーザの要求によって表
示させるか又は表示させないことが可能である。図16
は見ることの可能な繰返しベクトル(伸長)と共に表示
された複数個の波形の例を示している。表示されたセグ
メントのベクトル番号は、12_1,12_2,12_
3,12_4,13,14,15,16_1,16_
2,16_3のシーケンスである。採取期間中にカウン
ト方法を簡単な状態に維持するために、波形セグメント
は、トリガベクトルからのベクトル周期をカウントする
ことによって採取することが可能であり、ベクトル番号
及び繰返しベクトル番号は表示の準備期間中に割り当て
ることが可能である。ある場合には、例えば、DUTを
初期化させるためにベクトルが多数回繰返される場合に
は、繰返しベクトルはユーザにとって殆ど興味のないも
のである。ユーザは、DUTを励起することを開始する
ベクトルの波形イベントが追従する初期化ベクトルから
発生する波形イベントの多数の繰返しのうちの1つのみ
を見ることを望む場合がある。
【0043】その他の表示変形例も可能である。例え
ば、ベクトルあたりのユーザが定義した表示インターバ
ル内に納めるために、各ベクトルインターバルにおける
表示された波形セグメントの時間尺度を圧縮又は伸長さ
せることが可能であり、例えば、ユーザが特定したベク
トル表示周期に対応させるために波形データのピクセル
を離隔させる。図17はベクトルあたり2つの分割をも
った例を示しており、図18はベクトルあたり1つの分
割をもった例を示しており、且つ図19は分割あたり2
つのベクトルをもった例を示している。所望により、周
囲のベクトルを「狭い」表示インターバル内に圧縮する
と共に、興味のある特定のベクトルを細かく観察するた
めに「広い」表示インターバルにわたって引き伸ばすた
めに、ユーザは可変表示周期を特定することが可能であ
る。表示が低い分解能に設定されると、ベクトル開始マ
ーク及びベクトル番号のうちの幾つかは表示を密集化さ
せることを回避するために抑圧させることが可能であ
る。例えば、図19の表示は、1つおきのベクトル開始
マーク及び1つおきのベクトル番号を示しているに過ぎ
ない。
【0044】DUT毎のテスト結果を比較する場合に柔
軟性のあるベクトルをベースとした表示を使用すること
が可能である。例えば、50MHzの内部クロックで動
作するマイクロプロセサから波形を採取し且つそれに対
して50MHzのVclock周波数を使用してベクト
ルパターンを印加させる。Vclockパルスの周期は
20nsである。次いで、100MHzの内部クロック
で動作するマイクロプロセサから波形を採取し、それに
対して100MHzのVclock周波数を使用して同
一のベクトルパターンを印加する。この場合のVclo
ckパルスの周期は10nsである。マイクロプロセサ
が正しく動作している場合には、波形イベントはベクト
ル毎に同一のものであるべきである。比較を行なうため
に、2つの波形を上下に表示し、50MHz波形の表示
尺度を20ns/ベクトルに設定し且つ100MHz波
形の表示尺度を10ns/ベクトルに設定する。表示さ
れた波形セグメントは、ベクトルあたり同一の表示尺度
間隔を有しており、且つベクトル開始マークはベクトル
毎に整合される。
【0045】本発明方法は多様な態様で使用することが
可能である。本発明方法は、DUTの解析及び/又はデ
バッグのために有用であり、且つ例えば機械的プローブ
又はフォーカストイオンビーム又は電子ビームを使用し
た非接触型プローブ等を包含する任意の波形採取装置に
容易に適用することが可能である。ユーザは、ベクトル
番号に基づいて波形採取及び表示条件を設定することが
可能である。例えば、ベクトル番号に基づいての別個に
採取した波形の連結、及びベクトル毎に既に存在する粗
い波形情報に対して微細な波形情報を付加するために他
の波形データに対して波形データの重ね合わせ等の更な
る波形の信号処理のためにその他の情報を採取した波形
情報に付与することが可能である。
【0046】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図1】 電子ビームテストプローブシステム10のブ
ロック図。
【図2】 DUTから波形画像を採取するために構成さ
れた電子ビームプローブシステムの一部を示した機能的
ブロック図。
【図3】 本発明に基づいて振幅対ベクトル番号として
表示された採取された波形セグメントを示した説明図。
【図4】 テスタのVclock、パターンあたり一度
の繰返しトリガ信号、及びDUTのネットから採取した
波形の間の図3の例に対する関係を示した説明図。
【図5】 システム遅延を示した説明図。
【図6】 Vclock信号とベクトルに対するトリガ
信号の関係の一例を示した説明図。
【図7】 本発明に基づく動作方法の1つの側面を示し
たフローチャート図。
【図8】 本発明に基づく動作方法の1つの側面を示し
たフローチャート図。
【図9】 本発明に基づく動作方法の1つの側面を示し
たフローチャート図。
【図10】 本発明に基づく動作方法の1つの側面を示
したフローチャート図。
【図11】 本発明に基づく動作方法の1つの側面を示
したフローチャート図。
【図12】 本発明に基づくキャリブレイションセット
アップパネル表示を示した説明図。
【図13】 本発明に基づくキャリブレイション表示を
示した説明図。
【図14】 本発明に基づく波形データの採取の一例を
示した説明図。
【図15】 本発明に基づいて複数個のネットから採取
した波形が表示される波形表示の一例を示した説明図。
【図16】 見ることの可能な繰返しベクトルと共に本
発明に基づいて表示された複数個の波形の一例を示した
説明図。
【図17】 ベクトルあたり2つの分割を持った本発明
に基づく表示の一例を示した説明図。
【図18】 ベクトルあたり1つの分割を持った本発明
に基づく表示の一例を示した説明図。
【図19】 分割あたり2つのベクトルを持った本発明
に基づく表示の一例を示した説明図。
【図20A】 ベクトルループを持ったテストパターン
の一例を示した説明図。
【図20B】 ベクトルループを持ったテストパターン
の別の例を示した説明図。
【符号の説明】
10 電子ビームテストプローブシステム 12 電子ビームプローグ 14 回路励起器 16 データ処理システム 18 ディスプレイターミナル 20 被検査装置(DUT) 22,24 バス 30 タイミング制御器 34 演算論理ユニット(ALU) 36 データバッファ 38 アドレス制御器 40 マイクロプロセサ 42 通信インターフェース

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 ベクトルに基づいた波形採取及び表示方
    法において、 (a)各ベクトルがベクトル番号とクロック信号と同期
    した周期とを持っており且つパターンが周期的なトリガ
    パルスと同期的である複数個のベクトルからなるシーケ
    ンシャルパターンを装置へ繰返し印加し、 (b)前記クロック信号及びトリガパルスを検知し、 (c)前記装置のネットをプローブして波形データを採
    取し、 (d)前記波形データが採取される度にベクトル周期を
    カウントし、且つその周期期間中に採取された波形デー
    タのセグメントを各ベクトル周期と関連付け、 (e)採取した波形データのセグメントをその波形セグ
    メントが関連するベクトル周期の指示と共に表示する、
    上記各ステップを有することを特徴とする方法。
  2. 【請求項2】 請求項1において、更に、各ベクトル周
    期をベクトル番号と関連付け且つ関連するベクトル周期
    の波形セグメントと共にベクトル番号を表示する上記各
    ステップを有することを特徴とする方法。
  3. 【請求項3】 請求項1又は2において、更に、(i)
    前記装置のネットに関する既知の状態変化に対応するベ
    クトル番号、(ii)トリガパルスが検知された後の最初
    の完全なベクトル周期のベクトル番号、(iii )ベクト
    ル周期あたりのクロック信号の周期数、(iv)ベクトル
    周期の期間、(v)繰返されたベクトルのベクトル番号
    及び繰返されたベクトルの数、の値を識別し且つその識
    別した値をセットアップデータとして格納するセットア
    ップステップを有することを特徴とする方法。
  4. 【請求項4】 請求項1乃至3のうちのいずれか1項に
    おいて、更に、 前記装置のネットに関して既知の状態変化が予測される
    ベクトル周期のベクトル番号を識別し、 前記既知の状態変化を見付けだすためにトリガパルスの
    検知に続いてカウントするクロック信号周期の数を推測
    し、 前記推測した数のクロック信号周期にほぼ対応するイン
    ターバル期間中に採取した波形データを表示し、且つ表
    示した波形データが前記既知の状態変化を包含するまで
    前記推測した数のクロック信号周期を調節し、 前記既知の状態変化と相対的に選択したベクトル番号の
    位置にマークを付け、(i)システム遅延、(ii)ベク
    トル番号に対するクロック信号周期のカウントの関係、
    (iii )トリガパルス及びベクトル周期に対するクロッ
    ク信号周期の関係、及び(iv)波形データを採取するこ
    との可能な最初の完全なベクトル周期、の値を決定し、 前記決定した値をキャリブレイションデータとして格納
    する、上記各ステップを有することを特徴とする方法。
  5. 【請求項5】 請求項1乃至4のうちのいずれか1項に
    おいて、更に、波形を採取すべきベクトル番号の範囲を
    エンターし且つその範囲内において波形データを採取す
    ることが可能であることを決定する、上記各ステップを
    有することを特徴とする方法。
  6. 【請求項6】 請求項5において、前記範囲の各ベクト
    ル周期に対して、波形データの採取を開始するためにト
    リガの検知に続いてカウントするクロック信号周期の数
    を決定し、前記決定したクロック信号周期の数をカウン
    トし、次の完全なベクトル周期の開始時において波形デ
    ータの採取を開始し、且つ各ベクトル周期期間中に採取
    した波形データのセグメントをそれぞれのベクトル番号
    と関連付けする、上記各ステップを有することを特徴と
    する方法。
  7. 【請求項7】 請求項6において、更に、夫々のベクト
    ル番号と共に採取した波形データセグメントを格納する
    ことを特徴とする方法。
  8. 【請求項8】 請求項1乃至7のうちのいずれか1項に
    おいて、更に、表示分割あたりのベクトル数を包含する
    表示パラメータを設定し且つ前記表示のベクトル番号を
    開始させるステップを有することを特徴とする方法。
  9. 【請求項9】 請求項1乃至8のうちのいずれか1項に
    おいて、更に、ベクトルループを前記表示内に含ませる
    べきか否かを画定する表示オプションを設定するステッ
    プを有することを特徴とする方法。
  10. 【請求項10】 請求項1乃至9のうちのいずれか1項
    において、更に、波形を表示すべきベクトル番号を設定
    するステップを有することを特徴とする方法。
  11. 【請求項11】 請求項1乃至10のうちのいずれか1
    項において、更に、表示した波形データと共にベクトル
    開始マークを表示するステップを有することを特徴とす
    る方法。
  12. 【請求項12】 請求項1乃至11のうちのいずれか1
    項において、更に、繰返しベクトルに対応する波形セグ
    メントを表示するステップを有することを特徴とする方
    法。
  13. 【請求項13】 請求項1乃至12のうちのいずれか1
    項において、更に、表示分割あたり複数個のベクトル周
    期の波形データセグメントを表示するステップを有する
    ことを特徴とする方法。
  14. 【請求項14】 請求項1乃至13のうちのいずれか1
    項において、前記装置のネットをプローブする場合に、
    前記ネットへフォーカスさせた粒子ビームを印加し且つ
    二次粒子を検知することを特徴とする方法。
JP8187670A 1995-07-17 1996-07-17 ベクトルに基づく波形採取及び表示 Pending JPH09101353A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/503023 1995-07-17
US08/503,023 US5731984A (en) 1995-07-17 1995-07-17 Vector-based waveform acquisition and display

Publications (1)

Publication Number Publication Date
JPH09101353A true JPH09101353A (ja) 1997-04-15

Family

ID=24000449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8187670A Pending JPH09101353A (ja) 1995-07-17 1996-07-17 ベクトルに基づく波形採取及び表示

Country Status (3)

Country Link
US (1) US5731984A (ja)
JP (1) JPH09101353A (ja)
DE (1) DE19627056A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037796A (en) * 1997-06-25 2000-03-14 Lsi Logic Corp. Current waveform analysis for testing semiconductor devices
US6073264A (en) * 1998-04-02 2000-06-06 Intel Corporation Debug vector launch tool
US6434517B1 (en) * 1998-12-04 2002-08-13 Xilinx, Inc. Method and system for demonstrating simulation of a communications bus
US6490535B1 (en) * 1999-04-15 2002-12-03 Tektronix, Inc. Method and apparatus for calibrating an instrument
US6535999B1 (en) * 1999-07-13 2003-03-18 Micron Technology, Inc. Test and observe mode for embedded memory
US6505137B1 (en) * 1999-09-20 2003-01-07 Radiant Technologies, Inc. Method for operating a test system
US20030093737A1 (en) * 2001-11-13 2003-05-15 Michael Purtell Event based test system having improved semiconductor characterization map
US6952655B2 (en) * 2001-12-11 2005-10-04 Lecroy Corporation User defined processing function
US20030222873A1 (en) * 2002-05-28 2003-12-04 Gilles Ritter Sequence display
EP1826583A3 (en) * 2006-02-24 2007-12-26 Tektronix, Inc. Signal analysis system and calibration method
US20080270923A1 (en) * 2007-04-26 2008-10-30 Carli Connally Method and Apparatus for Displaying Test Data
US10204187B1 (en) 2015-12-28 2019-02-12 Cadence Design Systems, Inc. Method and system for implementing data reduction for waveform data
US9791508B2 (en) * 2016-01-20 2017-10-17 The Boeing Company Detecting and displaying flaws in a device under test
US10114916B1 (en) * 2016-06-30 2018-10-30 Cadence Design Systems, Inc. Method and system to accelerate visualization of waveform data
US10601905B2 (en) * 2018-07-20 2020-03-24 Red Hat Israel, Ltd. Priority switching based on resource usage patterns
CN114035031B (zh) * 2022-01-11 2022-03-15 南京宏泰半导体科技有限公司 一种基于数字向量测试实现模拟波形采集装置与方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040025A (en) * 1976-03-31 1977-08-02 Hewlett-Packard Company Logic state analyzer
GB2059230B (en) * 1979-09-18 1983-05-11 Paterson A J Electrical heater particularly for cooking
DE3138992A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Abtastverfahren zur schnellen potentialbestimmung inder elektronenstrahl-messtechnik
US4683420A (en) * 1985-07-10 1987-07-28 Westinghouse Electric Corp. Acousto-optic system for testing high speed circuits
US4706019A (en) * 1985-11-15 1987-11-10 Fairchild Camera And Instrument Corporation Electron beam test probe system for analyzing integrated circuits
US5081592A (en) * 1987-08-05 1992-01-14 Tektronix, Inc. Test system for acquiring, calculating and displaying representations of data sequences
US5144225A (en) * 1989-03-31 1992-09-01 Schlumberger Technologies, Inc. Methods and apparatus for acquiring data from intermittently failing circuits
US5235270A (en) * 1990-03-19 1993-08-10 Yokogawa Electric Corporation Waveform measuring device
US5072417A (en) * 1990-03-30 1991-12-10 Texas Instruments Incorporated Methods and apparatus for synchronizing the time scales of e-beam test equipment
US5325309A (en) * 1991-04-30 1994-06-28 Lsi Logic Corporation Method and apparatus for integrated circuit diagnosis
US5425036A (en) * 1992-09-18 1995-06-13 Quickturn Design Systems, Inc. Method and apparatus for debugging reconfigurable emulation systems
US5528356A (en) * 1995-03-20 1996-06-18 Tektronix, Inc. Apparatus and method for displaying multiple sample spacing waveform segments

Also Published As

Publication number Publication date
DE19627056A1 (de) 1997-01-23
US5731984A (en) 1998-03-24

Similar Documents

Publication Publication Date Title
US5446650A (en) Logic signal extraction
JPH09101353A (ja) ベクトルに基づく波形採取及び表示
JP4669197B2 (ja) Ateタイミング測定装置および方法
EP1062521B1 (en) Simultaneous display of primary measurement values and derived parameters
US5144225A (en) Methods and apparatus for acquiring data from intermittently failing circuits
CA2347236C (en) Integrated multi-channel analog test instrument architecture
JPH0447269B2 (ja)
KR100576226B1 (ko) 인터리브형 디지털 피크 검출기
Pereira The history and technology of oscilloscopes
US5485078A (en) Method for analyzing a circuit board waveform for faults
US6856924B2 (en) Mixer-based timebase for sampling multiple input signal references asynchronous to each other
JPH10213636A (ja) 原子間力顕微鏡法を使用した電気波形を測定する方法及び装置
US6795787B2 (en) Method and apparatus for calibrating a sampling circuit
EP0390675B1 (en) Method and apparatus for acquiring data from intermittently failing circuits
US20060047449A1 (en) Graphical test development tool for use with automated test equipment
EP1167980A2 (en) Sweep signal synchronization testing
CN117110676A (zh) 通过示例进行波形搜索的设备和方法
KR100811856B1 (ko) 측정신호 표시방법 및 그 방법을 채용한 테스터기
Talbot et al. A logic analyzer tool that cuts e-beam prober acquisition times
JPH0317579A (ja) ストロボ電子ビーム装置
Lembke Digital recording and analysis of fast EBW burst waveforms
JPH02151773A (ja) ロジックアナライザ
Gabriel Analog measurement of the autocorrelation function of Gaussian noise
JPH02201270A (ja) ロジックアナライザ
JPH11121560A (ja) 電子ビームテスタを用いた故障解析方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212