JPH0897394A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JPH0897394A JPH0897394A JP6233161A JP23316194A JPH0897394A JP H0897394 A JPH0897394 A JP H0897394A JP 6233161 A JP6233161 A JP 6233161A JP 23316194 A JP23316194 A JP 23316194A JP H0897394 A JPH0897394 A JP H0897394A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- substrate
- ofd
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ＣＤＤレジスタ用のＯＦＤを備えた複数ライ
ンセンサのライン間隔を短縮した固体撮像装置を提供す
ることである。 【構成】 基板上にゲート絶縁膜を介して形成された複
数の転送薄膜電極を有する２列のＣＣＤレジスタと、該
２列のＣＣＤレジスタの間に形成されたフォトセンサと
を備えたラインセンサが複数列並列に配設され、さらに
前記各ラインセンサにおける前記ＣＣＤレジスタの外側
に沿ってオーバーフロードレインがそれぞれ配設された
固体撮像装置において、前記転送薄膜電極のコンタクト
をとるためのフィールド絶縁領域を基板の表面側の前記
ゲート絶縁膜の下に設け、前記オーバーフロードレイン
は、前記フィールド絶縁領域下に前記基板と反対導電型
のチャネルで配線して引き出し、その引き出し側から電
位が印加される構成にした。
ンセンサのライン間隔を短縮した固体撮像装置を提供す
ることである。 【構成】 基板上にゲート絶縁膜を介して形成された複
数の転送薄膜電極を有する２列のＣＣＤレジスタと、該
２列のＣＣＤレジスタの間に形成されたフォトセンサと
を備えたラインセンサが複数列並列に配設され、さらに
前記各ラインセンサにおける前記ＣＣＤレジスタの外側
に沿ってオーバーフロードレインがそれぞれ配設された
固体撮像装置において、前記転送薄膜電極のコンタクト
をとるためのフィールド絶縁領域を基板の表面側の前記
ゲート絶縁膜の下に設け、前記オーバーフロードレイン
は、前記フィールド絶縁領域下に前記基板と反対導電型
のチャネルで配線して引き出し、その引き出し側から電
位が印加される構成にした。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤレジスタ部にオ
ーバーフロードレイン（ＯＦＤ）を設けた３ラインセン
サ等で構成される固体撮像装置及びその製造方法に関す
る。
ーバーフロードレイン（ＯＦＤ）を設けた３ラインセン
サ等で構成される固体撮像装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、この種の分野の技術としては例え
ば図６に示すようなものがあった。
ば図６に示すようなものがあった。
【０００３】図６は、従来の固体撮像装置の一構成例を
示す模式図である。
示す模式図である。
【０００４】この固体撮像装置は、光量に応じた信号電
荷を発生するフォトセンサ等の感光素子列１０１ａと、
その感光素子列１０１ａの両側に沿ってそれぞれ配列さ
れた読出しゲート１０１ｂと、両読出しゲート１０１ｂ
に沿ってそれぞれ配列された２列のＣＣＤレジスタ１０
１ｃと、２列のＣＣＤレジスタ１０１ｃの出力側にそれ
ぞれ設けられた出力回路１０１ｄとを有する第１のライ
ンセンサを備えている。さらに、前記第１のラインセン
サと同一構成の第２と第３のラインセンサが第１のライ
ンセンサに対して順次並列に配設されて、３ラインセン
サの固体撮像装置が構成されている。
荷を発生するフォトセンサ等の感光素子列１０１ａと、
その感光素子列１０１ａの両側に沿ってそれぞれ配列さ
れた読出しゲート１０１ｂと、両読出しゲート１０１ｂ
に沿ってそれぞれ配列された２列のＣＣＤレジスタ１０
１ｃと、２列のＣＣＤレジスタ１０１ｃの出力側にそれ
ぞれ設けられた出力回路１０１ｄとを有する第１のライ
ンセンサを備えている。さらに、前記第１のラインセン
サと同一構成の第２と第３のラインセンサが第１のライ
ンセンサに対して順次並列に配設されて、３ラインセン
サの固体撮像装置が構成されている。
【０００５】ここで、図中の１０２ａ，１０３ａは、そ
れぞれ第２と第３のラインセンサの感光素子列を示し、
１０２ｂ，１０３ｂは、それぞれ第２と第３のラインセ
ンサの読出しゲートを示し、１０２ｃ，１０３ｃは、そ
れぞれ第２と第３のラインセンサのＣＣＤレジスタを示
し、１０２ｄ，１０３ｄは、それぞれ第２と第３のライ
ンセンサの出力回路を示している。
れぞれ第２と第３のラインセンサの感光素子列を示し、
１０２ｂ，１０３ｂは、それぞれ第２と第３のラインセ
ンサの読出しゲートを示し、１０２ｃ，１０３ｃは、そ
れぞれ第２と第３のラインセンサのＣＣＤレジスタを示
し、１０２ｄ，１０３ｄは、それぞれ第２と第３のライ
ンセンサの出力回路を示している。
【０００６】そして、前記第１のラインセンサにおける
各ＣＣＤレジスタ１０１ｃの外側に沿ってＯＦＤ１０
４，１０５が配設され、前記第２のラインセンサにおけ
る各ＣＣＤレジスタ１０２ｃの外側に沿ってＯＦＤ１０
５，１０６が配設され、同様に前記第３のラインセンサ
における各ＣＣＤレジスタ１０３ｃの外側に沿ってＯＦ
Ｄ１０６，１０７が配設されている。
各ＣＣＤレジスタ１０１ｃの外側に沿ってＯＦＤ１０
４，１０５が配設され、前記第２のラインセンサにおけ
る各ＣＣＤレジスタ１０２ｃの外側に沿ってＯＦＤ１０
５，１０６が配設され、同様に前記第３のラインセンサ
における各ＣＣＤレジスタ１０３ｃの外側に沿ってＯＦ
Ｄ１０６，１０７が配設されている。
【０００７】図７（ａ），（ｂ）は、上記図６に示す３
ラインセンサにおけるラインセンサ間に設けられたＯＦ
Ｄ周辺の構造を示す図であり、同図（ａ）は断面構造
図、同図（ｂ）は上面構造図である。
ラインセンサにおけるラインセンサ間に設けられたＯＦ
Ｄ周辺の構造を示す図であり、同図（ａ）は断面構造
図、同図（ｂ）は上面構造図である。
【０００８】ｐ型シリコン基板１１１の表面側内部には
ｎ型不純物層１１２が形成され、さらに該ｎ型不純物層
１１２内の一部に浅いｎ＋型不純物層１１３がＯＦＤ用
に形成されている。そして、ｎ型不純物層１１２及びｎ
＋型不純物層１１３の表面上にはゲート酸化膜１１４が
形成され、さらに、ｎ＋型不純物層１１３はコンタクト
ホール１１５を介してＯＦＤ電極１１６とコンタクトが
とられている。
ｎ型不純物層１１２が形成され、さらに該ｎ型不純物層
１１２内の一部に浅いｎ＋型不純物層１１３がＯＦＤ用
に形成されている。そして、ｎ型不純物層１１２及びｎ
＋型不純物層１１３の表面上にはゲート酸化膜１１４が
形成され、さらに、ｎ＋型不純物層１１３はコンタクト
ホール１１５を介してＯＦＤ電極１１６とコンタクトが
とられている。
【０００９】また、前記ｎ＋型不純物層１１３の両側付
近には、ＯＦＤ用の電位障壁を形成するためのＯＦＤ薄
膜ポリシリコン電極１１７，１１８がゲート酸化膜１１
４上にそれそれ設けられている。さらに、ＯＦＤ薄膜ポ
リシリコン電極１１７，１１８の各々片側には、例えば
上記ＣＣＤレジスタ１０１ｃ，１０２ｃ用のレジスタ薄
膜ポリシリコン電極１１９，１２０がそれぞれ形成され
ている。そして、この状態の基板上に絶縁層１２が形成
され、レジスタ薄膜ポリシリコン電極１１９，１２０が
コンタクトホール１２２，１２３を介してレジスタ電極
１２４，１２５とコンタクトがとられている。
近には、ＯＦＤ用の電位障壁を形成するためのＯＦＤ薄
膜ポリシリコン電極１１７，１１８がゲート酸化膜１１
４上にそれそれ設けられている。さらに、ＯＦＤ薄膜ポ
リシリコン電極１１７，１１８の各々片側には、例えば
上記ＣＣＤレジスタ１０１ｃ，１０２ｃ用のレジスタ薄
膜ポリシリコン電極１１９，１２０がそれぞれ形成され
ている。そして、この状態の基板上に絶縁層１２が形成
され、レジスタ薄膜ポリシリコン電極１１９，１２０が
コンタクトホール１２２，１２３を介してレジスタ電極
１２４，１２５とコンタクトがとられている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
構造の固体撮像装置では、隣り合うＣＤＤレジスタ間の
ＯＦＤ領域に、ＯＦＤ電極１１６用の配線領域と、ｎ＋
型不純物層１１３にコンタクトをとるための領域と、Ｏ
ＦＤ薄膜ポリシリコン電極１１７，１１８を形成するた
めの領域とが必要となる。これらの領域は、３ラインセ
ンサのライン間隔を短縮するのに支障を来していた。
構造の固体撮像装置では、隣り合うＣＤＤレジスタ間の
ＯＦＤ領域に、ＯＦＤ電極１１６用の配線領域と、ｎ＋
型不純物層１１３にコンタクトをとるための領域と、Ｏ
ＦＤ薄膜ポリシリコン電極１１７，１１８を形成するた
めの領域とが必要となる。これらの領域は、３ラインセ
ンサのライン間隔を短縮するのに支障を来していた。
【００１１】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、ＣＤＤレジス
タ用のＯＦＤを備えた複数ラインセンサのライン間隔を
短縮した固体撮像装置を提供することである。またその
他の目的は、前記固体撮像装置を簡単に製造することが
できる固体撮像装置の製造方法を提供することである。
するためになされたもので、その目的は、ＣＤＤレジス
タ用のＯＦＤを備えた複数ラインセンサのライン間隔を
短縮した固体撮像装置を提供することである。またその
他の目的は、前記固体撮像装置を簡単に製造することが
できる固体撮像装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明の固体撮像装置の特徴は、基板上にゲー
ト絶縁膜を介して形成された複数の転送薄膜電極を有す
る２列のＣＣＤレジスタと、該２列のＣＣＤレジスタの
間に形成されたフォトセンサとを備えたラインセンサが
複数列並列に配設され、さらに前記各ラインセンサにお
ける前記ＣＣＤレジスタの外側に沿ってオーバーフロー
ドレインがそれぞれ配設された固体撮像装置において、
前記転送薄膜電極の外側部でその転送薄膜電極のコンタ
クトをとるためのフィールド絶縁領域を基板の表面側の
前記ゲート絶縁膜の下に設け、前記オーバーフロードレ
インは、前記フィールド絶縁領域下に前記基板と反対導
電型のチャネルで配線して引き出し、その引き出し側か
ら電位が印加される構成にしたことにある。
に、第１の発明の固体撮像装置の特徴は、基板上にゲー
ト絶縁膜を介して形成された複数の転送薄膜電極を有す
る２列のＣＣＤレジスタと、該２列のＣＣＤレジスタの
間に形成されたフォトセンサとを備えたラインセンサが
複数列並列に配設され、さらに前記各ラインセンサにお
ける前記ＣＣＤレジスタの外側に沿ってオーバーフロー
ドレインがそれぞれ配設された固体撮像装置において、
前記転送薄膜電極の外側部でその転送薄膜電極のコンタ
クトをとるためのフィールド絶縁領域を基板の表面側の
前記ゲート絶縁膜の下に設け、前記オーバーフロードレ
インは、前記フィールド絶縁領域下に前記基板と反対導
電型のチャネルで配線して引き出し、その引き出し側か
ら電位が印加される構成にしたことにある。
【００１３】第２の発明の固体撮像装置の製造方法の特
徴は、基板表面側の内部に基板と反対導電型のチャネル
で構成されたオーバーフロートドレイン用の第１の層を
形成する第１の工程と、前記第１の層に沿ってその上部
にフィールド絶縁領域を形成する第２の工程と、前記フ
ィールド絶縁領域を含む基板表面上にゲート酸化膜を形
成する第３の工程と、前記ゲート酸化膜を介して前記フ
ィールド絶縁領域の一部に達するように該フィールド絶
縁領域に沿ってＣＣＤレジスタ用の転送薄膜電極を複数
個形成する第４の工程と、前記転送薄膜電極を含む基板
上に絶縁層を形成し、前記フィールド絶縁領域上の前記
転送薄膜電極に達するように前記絶縁層にコンタクトホ
ールを形成する第５の工程と、前記コンタクトホールを
介して前記転送薄膜電極を配線する第６の工程とを有す
ることにある。
徴は、基板表面側の内部に基板と反対導電型のチャネル
で構成されたオーバーフロートドレイン用の第１の層を
形成する第１の工程と、前記第１の層に沿ってその上部
にフィールド絶縁領域を形成する第２の工程と、前記フ
ィールド絶縁領域を含む基板表面上にゲート酸化膜を形
成する第３の工程と、前記ゲート酸化膜を介して前記フ
ィールド絶縁領域の一部に達するように該フィールド絶
縁領域に沿ってＣＣＤレジスタ用の転送薄膜電極を複数
個形成する第４の工程と、前記転送薄膜電極を含む基板
上に絶縁層を形成し、前記フィールド絶縁領域上の前記
転送薄膜電極に達するように前記絶縁層にコンタクトホ
ールを形成する第５の工程と、前記コンタクトホールを
介して前記転送薄膜電極を配線する第６の工程とを有す
ることにある。
【００１４】
【作用】上述の如き構成の第１の発明の固体撮像装置に
よれば、オーバーフロードレインは、フィールド絶縁領
域下に基板と反対導電型のチャネルで配線して引き出
し、その引き出し側から電位が印加される構成にしたの
で、従来必要であったオーバーフロードレイン用電極の
配線領域、オーバーフロードレインのコンタクトをとる
ための領域、及びオーバーフロードレイン用の電位障壁
を形成するための薄膜電極の領域が不要となる。
よれば、オーバーフロードレインは、フィールド絶縁領
域下に基板と反対導電型のチャネルで配線して引き出
し、その引き出し側から電位が印加される構成にしたの
で、従来必要であったオーバーフロードレイン用電極の
配線領域、オーバーフロードレインのコンタクトをとる
ための領域、及びオーバーフロードレイン用の電位障壁
を形成するための薄膜電極の領域が不要となる。
【００１５】第２の発明の固体撮像装置の製造方法は、
基板表面側の内部に基板と反対導電型のチャネルで構成
されたオーバーフロートドレイン用の第１の層を形成
し、前記第１の層に沿ってその上部にフィールド絶縁領
域を形成し、前記フィールド絶縁領域を含む基板表面上
にゲート酸化膜を形成し、前記ゲート酸化膜を介して前
記フィールド絶縁領域の一部に達するように該フィール
ド絶縁領域に沿ってＣＣＤレジスタ用の転送薄膜電極を
複数個形成し、前記転送薄膜電極を含む基板上に絶縁層
を形成し、前記フィールド絶縁領域上の前記転送薄膜電
極に達するように前記絶縁層にコンタクトホールを形成
し、前記コンタクトホールを介して前記転送薄膜電極を
配線するようにしたので、ＣＤＤレジスタ用のオーバー
フロートドレインを備えた複数ラインセンサにおけるラ
イン間隔を短縮した固体撮像装置を簡単に製造すること
ができる。
基板表面側の内部に基板と反対導電型のチャネルで構成
されたオーバーフロートドレイン用の第１の層を形成
し、前記第１の層に沿ってその上部にフィールド絶縁領
域を形成し、前記フィールド絶縁領域を含む基板表面上
にゲート酸化膜を形成し、前記ゲート酸化膜を介して前
記フィールド絶縁領域の一部に達するように該フィール
ド絶縁領域に沿ってＣＣＤレジスタ用の転送薄膜電極を
複数個形成し、前記転送薄膜電極を含む基板上に絶縁層
を形成し、前記フィールド絶縁領域上の前記転送薄膜電
極に達するように前記絶縁層にコンタクトホールを形成
し、前記コンタクトホールを介して前記転送薄膜電極を
配線するようにしたので、ＣＤＤレジスタ用のオーバー
フロートドレインを備えた複数ラインセンサにおけるラ
イン間隔を短縮した固体撮像装置を簡単に製造すること
ができる。
【００１６】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は、本発明を実施した固体撮像装置の構成
を示す模式図である。
明する。図１は、本発明を実施した固体撮像装置の構成
を示す模式図である。
【００１７】この固体撮像装置は、第１、第２及び第３
のラインセンサが並列に配設された３ラインセンサの構
造を有するもので、その内の第１のラインセンサは、光
量に応じた信号電荷を発生するフォトセンサ等の感光素
子列１ａと、その感光素子列１ａの両側に沿ってそれぞ
れ配列され、前記感光素子列１ａからの信号電荷を所定
のタイミングで読み出す読出しゲート１ｂと、両読出し
ゲート１ｂに沿ってそれぞれ配列され、前記読出しゲー
ト１ｂからの信号電荷を駆動パルスに従って順次転送す
る２列のＣＣＤレジスタ１ｃと、２列のＣＣＤレジスタ
１ｃの出力側にそれぞれ設けられ信号電荷を電圧に変換
する出力回路１ｄとを備えている。
のラインセンサが並列に配設された３ラインセンサの構
造を有するもので、その内の第１のラインセンサは、光
量に応じた信号電荷を発生するフォトセンサ等の感光素
子列１ａと、その感光素子列１ａの両側に沿ってそれぞ
れ配列され、前記感光素子列１ａからの信号電荷を所定
のタイミングで読み出す読出しゲート１ｂと、両読出し
ゲート１ｂに沿ってそれぞれ配列され、前記読出しゲー
ト１ｂからの信号電荷を駆動パルスに従って順次転送す
る２列のＣＣＤレジスタ１ｃと、２列のＣＣＤレジスタ
１ｃの出力側にそれぞれ設けられ信号電荷を電圧に変換
する出力回路１ｄとを備えている。
【００１８】第２及び第３のラインセンサも同様に構成
されている。ここで、図中の２ａ，３ａは、それぞれ第
２と第３のラインセンサの感光素子列を示し、２ｂ，３
ｂは、それぞれ第２と第３のラインセンサの読出しゲー
トを示し、２ｃ，３ｃは、それぞれ第２と第３のライン
センサのＣＣＤレジスタを示し、２ｄ，３ｄは、それぞ
れ第２と第３のラインセンサの出力回路を示している。
されている。ここで、図中の２ａ，３ａは、それぞれ第
２と第３のラインセンサの感光素子列を示し、２ｂ，３
ｂは、それぞれ第２と第３のラインセンサの読出しゲー
トを示し、２ｃ，３ｃは、それぞれ第２と第３のライン
センサのＣＣＤレジスタを示し、２ｄ，３ｄは、それぞ
れ第２と第３のラインセンサの出力回路を示している。
【００１９】そして、前記第１、第２及び第３のライン
センサにおける各ＣＣＤレジスタ１ｃ，２ｃ，３ｃの外
側に沿ってＯＦＤがそれぞれ配設されている。すなわ
ち、第１のラインセンサにおける一方のＣＣＤレジスタ
１ｃの外側にはＯＦＤ４が設けられ、他方のＣＣＤレジ
スタ１ｃの外側にはＯＦＤ４が設けられている。さら
に、第２のラインセンサにおける一方のＣＣＤレジスタ
２ｃの外側には前記ＯＦＤ５が設けられ、他方のＣＣＤ
レジスタ２ｃの外側にはＯＦＤ６が設けられている。ま
た、第３のラインセンサにおける一方のＣＣＤレジスタ
３ｃの外側には前記ＯＦＤ６が設けられ、他方のＣＣＤ
レジスタ３ｃの外側にはＯＦＤ７が設けられている。
センサにおける各ＣＣＤレジスタ１ｃ，２ｃ，３ｃの外
側に沿ってＯＦＤがそれぞれ配設されている。すなわ
ち、第１のラインセンサにおける一方のＣＣＤレジスタ
１ｃの外側にはＯＦＤ４が設けられ、他方のＣＣＤレジ
スタ１ｃの外側にはＯＦＤ４が設けられている。さら
に、第２のラインセンサにおける一方のＣＣＤレジスタ
２ｃの外側には前記ＯＦＤ５が設けられ、他方のＣＣＤ
レジスタ２ｃの外側にはＯＦＤ６が設けられている。ま
た、第３のラインセンサにおける一方のＣＣＤレジスタ
３ｃの外側には前記ＯＦＤ６が設けられ、他方のＣＣＤ
レジスタ３ｃの外側にはＯＦＤ７が設けられている。
【００２０】ここで、本実施例におけるラインセンサ間
の領域は、次に述べる図２（ａ），（ｂ）より明らかな
ように、従来よりも短縮されている。
の領域は、次に述べる図２（ａ），（ｂ）より明らかな
ように、従来よりも短縮されている。
【００２１】図２（ａ），（ｂ）は、上記図１に示す３
ラインセンサにおけるラインセンサ間に設けられたＯＦ
Ｄ付近の構造を示す図であり、同図（ａ）は断面構造
図、同図（ｂ）は上面構造図である。
ラインセンサにおけるラインセンサ間に設けられたＯＦ
Ｄ付近の構造を示す図であり、同図（ａ）は断面構造
図、同図（ｂ）は上面構造図である。
【００２２】ｐ型シリコン基板１１の表面側内部にはｎ
型不純物層１２が形成され、さらに該ｎ型不純物層１２
内から基板１１内に達する深さで所定幅のｎ＋型不純物
層（チャネル層）１３がＯＦＤ用に形成されている。そ
して、ｎ＋型不純物層１３の上部に沿ってフィールド酸
化領域（ＳｉＯ2 ）１４が形成されている。このフィー
ルド酸化領域１４は、後述するＣＣＤレジスタのレジス
タ薄膜ポリシリコン電極１６，１７のコンタクト用に設
けられる領域である。
型不純物層１２が形成され、さらに該ｎ型不純物層１２
内から基板１１内に達する深さで所定幅のｎ＋型不純物
層（チャネル層）１３がＯＦＤ用に形成されている。そ
して、ｎ＋型不純物層１３の上部に沿ってフィールド酸
化領域（ＳｉＯ2 ）１４が形成されている。このフィー
ルド酸化領域１４は、後述するＣＣＤレジスタのレジス
タ薄膜ポリシリコン電極１６，１７のコンタクト用に設
けられる領域である。
【００２３】フィールド酸化領域１４を含むｎ型不純物
層１２の表面上にはゲート酸化膜１５が形成され、さら
にゲート酸化膜１５を介して前記フィールド酸化領域１
４の一部に達するように、該フィールド酸化領域１４に
沿って例えばＣＣＤレジスタ１ｃ，２ｃ用のレジスタ薄
膜ポリシリコン電極（転送薄膜電極）１６，１７がそれ
ぞれ複数個配列形成されている。そのレジスタ薄膜ポリ
シリコン電極１６，１７を含む基板上はＳｉＯ2 層１８
によって被覆され、レジスタ薄膜ポリシリコン電極１
６，１７は、フィールド酸化領域１４上でコンタクトホ
ール１９，２０を介してアルミニューム等のレジスタ電
極配線２１，２２にコンタクトがとられている。
層１２の表面上にはゲート酸化膜１５が形成され、さら
にゲート酸化膜１５を介して前記フィールド酸化領域１
４の一部に達するように、該フィールド酸化領域１４に
沿って例えばＣＣＤレジスタ１ｃ，２ｃ用のレジスタ薄
膜ポリシリコン電極（転送薄膜電極）１６，１７がそれ
ぞれ複数個配列形成されている。そのレジスタ薄膜ポリ
シリコン電極１６，１７を含む基板上はＳｉＯ2 層１８
によって被覆され、レジスタ薄膜ポリシリコン電極１
６，１７は、フィールド酸化領域１４上でコンタクトホ
ール１９，２０を介してアルミニューム等のレジスタ電
極配線２１，２２にコンタクトがとられている。
【００２４】上述したようにＯＦＤは前記フィールド酸
化領域１４下にｎ型のチャネル層１３で配線して引き出
され、その引き出し側から正電位（図１に示す電位４
ａ，５ａ，６ａ，７ａ）が印加されるようになってい
る。
化領域１４下にｎ型のチャネル層１３で配線して引き出
され、その引き出し側から正電位（図１に示す電位４
ａ，５ａ，６ａ，７ａ）が印加されるようになってい
る。
【００２５】本実施例の３ラインセンサによれば、ＯＦ
Ｄ用のチャネル層１３に対して引き出し側から正電位を
印加すると、チャネル層１３の近傍にＯＦＤ用の電位障
壁が形成される。ＣＣＤレジスタは、前記レジスタ電極
配線２１，２２に印加される駆動パルスに同期して感光
素子列側からの信号電荷を出力回路へ順次転送する。そ
の際、ＣＣＤレジスタ内の余剰電荷は、前記電位障壁の
上からＯＦＤへ排出される。
Ｄ用のチャネル層１３に対して引き出し側から正電位を
印加すると、チャネル層１３の近傍にＯＦＤ用の電位障
壁が形成される。ＣＣＤレジスタは、前記レジスタ電極
配線２１，２２に印加される駆動パルスに同期して感光
素子列側からの信号電荷を出力回路へ順次転送する。そ
の際、ＣＣＤレジスタ内の余剰電荷は、前記電位障壁の
上からＯＦＤへ排出される。
【００２６】本実施例では、フィールド酸化領域１４を
ゲート絶縁膜１５の下に設け、ＯＦＤは、前記フィール
ド酸化領域１４下にｎ型のチャネルで配線して引き出
し、その引き出し側から正電位を印加する構成にしたの
で、従来必要であったＯＦＤ配線電極の配線領域、ＯＦ
Ｄのコンタクトをとるための領域、及びＯＦＤ用の電位
障壁を形成するための薄膜電極の領域が不要となり、Ｃ
ＤＤレジスタ用のＯＦＤを備えた３ラインセンサのライ
ン間隔を短縮することができる。
ゲート絶縁膜１５の下に設け、ＯＦＤは、前記フィール
ド酸化領域１４下にｎ型のチャネルで配線して引き出
し、その引き出し側から正電位を印加する構成にしたの
で、従来必要であったＯＦＤ配線電極の配線領域、ＯＦ
Ｄのコンタクトをとるための領域、及びＯＦＤ用の電位
障壁を形成するための薄膜電極の領域が不要となり、Ｃ
ＤＤレジスタ用のＯＦＤを備えた３ラインセンサのライ
ン間隔を短縮することができる。
【００２７】次に、上記図２に示すラインセンサ間のＯ
ＦＤ付近の製造方法を図３（ａ），（ｂ），（ｃ）、図
４（ｄ），（ｅ）及び図５（ｆ）及び（ｇ）を説明す
る。
ＦＤ付近の製造方法を図３（ａ），（ｂ），（ｃ）、図
４（ｄ），（ｅ）及び図５（ｆ）及び（ｇ）を説明す
る。
【００２８】まず、図３（ａ）に示すように、ｐ型シリ
コン基板１１の表面側内部にｎ型不純物層１２が形成さ
れたウェーハに、マスク３１を用いてＣＣＤレジスタの
内部チャネルを形成すべく領域１２ａ以外のｎ型不純物
層１２の表面にリン（Ｐ＋）を注入する。さらに、図３
（ｂ）に示すように、マスク３２を用いてＯＦＤ用のｎ
型チャネル層１３を形成すべく基板１１内部に達する深
さでリン（Ｐ＋）を注入する。次いで、図３（ｃ）に示
すように、マスク３３を用いて前記領域１２ａに対して
ボロン（Ｂ＋）を注入する。これは、ＣＣＤレジスタの
閾値電圧を制御するために行われる。
コン基板１１の表面側内部にｎ型不純物層１２が形成さ
れたウェーハに、マスク３１を用いてＣＣＤレジスタの
内部チャネルを形成すべく領域１２ａ以外のｎ型不純物
層１２の表面にリン（Ｐ＋）を注入する。さらに、図３
（ｂ）に示すように、マスク３２を用いてＯＦＤ用のｎ
型チャネル層１３を形成すべく基板１１内部に達する深
さでリン（Ｐ＋）を注入する。次いで、図３（ｃ）に示
すように、マスク３３を用いて前記領域１２ａに対して
ボロン（Ｂ＋）を注入する。これは、ＣＣＤレジスタの
閾値電圧を制御するために行われる。
【００２９】その後、図４（ｄ）に示すように例えばＬ
ＯＣＯＳ法を用いてｎ型チャネル層１３の上部にフィー
ルド酸化領域１４を形成する。即ち、ｎ型不純物層１２
の表面にＳｉ窒化膜１４ａをパターン形成し、この状態
のウェーハを高温酸化雰囲気中で酸化させる。これによ
って、Ｓｉ窒化膜１４ａの存在しない領域が酸化されて
フィールド酸化領域（ＳｉＯ2 ）１４が形成される。そ
の後に、リン酸処理等を行ってＳｉ窒化膜１４ａとその
上の酸化膜１４ｂを除去する。
ＯＣＯＳ法を用いてｎ型チャネル層１３の上部にフィー
ルド酸化領域１４を形成する。即ち、ｎ型不純物層１２
の表面にＳｉ窒化膜１４ａをパターン形成し、この状態
のウェーハを高温酸化雰囲気中で酸化させる。これによ
って、Ｓｉ窒化膜１４ａの存在しない領域が酸化されて
フィールド酸化領域（ＳｉＯ2 ）１４が形成される。そ
の後に、リン酸処理等を行ってＳｉ窒化膜１４ａとその
上の酸化膜１４ｂを除去する。
【００３０】次に、図４（ｅ）に示すように、前記フィ
ールド酸化領域１４を含むｎ型不純物層１２表面上にゲ
ート酸化膜１５を形成し、さらにゲート酸化膜１５を介
して前記フィールド酸化領域１４の一部に達するよう
に、該フィールド絶縁領域１４に沿ってＣＣＤレジスタ
用のレジスタ薄膜ポリシリコン電極１６，１７をそれぞ
れ複数個形成する。
ールド酸化領域１４を含むｎ型不純物層１２表面上にゲ
ート酸化膜１５を形成し、さらにゲート酸化膜１５を介
して前記フィールド酸化領域１４の一部に達するよう
に、該フィールド絶縁領域１４に沿ってＣＣＤレジスタ
用のレジスタ薄膜ポリシリコン電極１６，１７をそれぞ
れ複数個形成する。
【００３１】そして、図５（ｆ）に示すように、前記レ
ジスタ薄膜ポリシリコン電極１６，１７を含む基板上に
絶縁層１８を形成し、前記フィールド酸化領域１４上の
前記レジスタ薄膜ポリシリコン電極１６，１７に達する
ように前記絶縁層１８にコンタクトホール１９，２０を
形成する。そしてその後は、コンタクトホール１９，２
０を介してレジスタ薄膜ポリシリコン電極１６，１７を
アルミニュ−ム等のレジスタ配線電極２１，２２によっ
て配線する。
ジスタ薄膜ポリシリコン電極１６，１７を含む基板上に
絶縁層１８を形成し、前記フィールド酸化領域１４上の
前記レジスタ薄膜ポリシリコン電極１６，１７に達する
ように前記絶縁層１８にコンタクトホール１９，２０を
形成する。そしてその後は、コンタクトホール１９，２
０を介してレジスタ薄膜ポリシリコン電極１６，１７を
アルミニュ−ム等のレジスタ配線電極２１，２２によっ
て配線する。
【００３２】このように本実施例の製造方法によれば、
ＣＤＤレジスタ用のＯＦＤを備えた３ラインセンサにお
けるライン間隔を短縮した固体撮像装置を簡単に製造す
ることができる。
ＣＤＤレジスタ用のＯＦＤを備えた３ラインセンサにお
けるライン間隔を短縮した固体撮像装置を簡単に製造す
ることができる。
【００３３】
【発明の効果】以上詳細に説明したように第１の発明の
固体撮像装置によれば、オーバーフロードレインは、フ
ィールド絶縁領域下に基板と反対導電型のチャネルで配
線して引き出し、その引き出し側から電位が印加される
構成にしたので、従来必要であったオーバーフロードレ
イン用電極の配線領域、オーバーフロードレインのコン
タクトをとるための領域、及びオーバーフロードレイン
用の電位障壁を形成するための薄膜電極の領域が不要と
なる。これにより、ＣＤＤレジスタ用のオーバーフロー
ドレインを備えた複数ラインセンサのライン間隔を短縮
することが可能となる。
固体撮像装置によれば、オーバーフロードレインは、フ
ィールド絶縁領域下に基板と反対導電型のチャネルで配
線して引き出し、その引き出し側から電位が印加される
構成にしたので、従来必要であったオーバーフロードレ
イン用電極の配線領域、オーバーフロードレインのコン
タクトをとるための領域、及びオーバーフロードレイン
用の電位障壁を形成するための薄膜電極の領域が不要と
なる。これにより、ＣＤＤレジスタ用のオーバーフロー
ドレインを備えた複数ラインセンサのライン間隔を短縮
することが可能となる。
【００３４】第２の発明の固体撮像装置の製造方法は、
基板表面側の内部に基板と反対導電型のチャネルで構成
されたオーバーフロートドレイン用の第１の層を形成
し、前記第１の層に沿ってその上部にフィールド絶縁領
域を形成し、前記フィールド絶縁領域を含む基板表面上
にゲート酸化膜を形成し、前記ゲート酸化膜を介して前
記フィールド絶縁領域の一部に達するように該フィール
ド絶縁領域に沿ってＣＣＤレジスタ用の転送薄膜電極を
複数個形成し、前記転送薄膜電極を含む基板上に絶縁層
を形成し、前記フィールド絶縁領域上の前記転送薄膜電
極に達するように前記絶縁層にコンタクトホールを形成
し、前記コンタクトホールを介して前記転送薄膜電極を
配線するようにしたので、ＣＤＤレジスタ用のオーバー
フロートドレインを備えた複数ラインセンサにおけるラ
イン間隔を短縮した固体撮像装置を簡単に製造すること
が可能となる。
基板表面側の内部に基板と反対導電型のチャネルで構成
されたオーバーフロートドレイン用の第１の層を形成
し、前記第１の層に沿ってその上部にフィールド絶縁領
域を形成し、前記フィールド絶縁領域を含む基板表面上
にゲート酸化膜を形成し、前記ゲート酸化膜を介して前
記フィールド絶縁領域の一部に達するように該フィール
ド絶縁領域に沿ってＣＣＤレジスタ用の転送薄膜電極を
複数個形成し、前記転送薄膜電極を含む基板上に絶縁層
を形成し、前記フィールド絶縁領域上の前記転送薄膜電
極に達するように前記絶縁層にコンタクトホールを形成
し、前記コンタクトホールを介して前記転送薄膜電極を
配線するようにしたので、ＣＤＤレジスタ用のオーバー
フロートドレインを備えた複数ラインセンサにおけるラ
イン間隔を短縮した固体撮像装置を簡単に製造すること
が可能となる。
【図１】本発明を実施した固体撮像装置の構成を示す模
式図である。
式図である。
【図２】図１に示す装置におけるラインセンサ間のＯＦ
Ｄ付近の構造を示す図である。
Ｄ付近の構造を示す図である。
【図３】図２に示す装置の製造方法を示す工程図である
（その１）。
（その１）。
【図４】図２に示す装置の製造方法を示す工程図である
（その２）。
（その２）。
【図５】図２に示す装置の製造方法を示す工程図である
（その３）。
（その３）。
【図６】従来の固体撮像装置の一構成例を示す模式図で
ある。
ある。
【図７】図６に示す装置におけるラインセンサ間のＯＦ
Ｄ付近の構造を示す図である。
Ｄ付近の構造を示す図である。
１ａ，２ａ，３ａ 感光素子列 １ｂ，２ｂ，３ｂ 読出しゲート １ｃ，２ｃ，３ｃ ＣＣＤレジスタ １ｄ，２ｄ，３ｄ 出力回路 ４，５，６，７ ＯＦＤ １３ ｎ＋型不純物層（チャネル層） １４ フィールド酸化領域（ＳｉＯ2 ） １５ ゲート酸化膜 １６，１７ レジスタ薄膜ポリシリコン電極（転送薄膜
電極） １８ ＳｉＯ2 層 １９，２０ コンタクトホール ２１，２２ レジスタ電極配線
電極） １８ ＳｉＯ2 層 １９，２０ コンタクトホール ２１，２２ レジスタ電極配線
Claims (2)
- 【請求項１】 基板上にゲート絶縁膜を介して形成され
た複数の転送薄膜電極を有する２列のＣＣＤレジスタ
と、該２列のＣＣＤレジスタの間に形成されたフォトセ
ンサとを備えたラインセンサが複数列並列に配設され、
さらに前記各ラインセンサにおける前記ＣＣＤレジスタ
の外側に沿ってオーバーフロードレインがそれぞれ配設
された固体撮像装置において、 前記転送薄膜電極のコンタクトをとるためのフィールド
絶縁領域を基板の表面側の前記ゲート絶縁膜の下に設
け、 前記オーバーフロードレインは、前記フィールド絶縁領
域下に前記基板と反対導電型のチャネルで配線して引き
出し、その引き出し側から電位が印加される構成にした
ことを特徴とする固体撮像装置。 - 【請求項２】 基板表面側の内部に基板と反対導電型の
チャネルで構成されたオーバーフロートドレイン用の第
１の層を形成する第１の工程と、 前記第１の層に沿ってその上部にフィールド絶縁領域を
形成する第２の工程と、 前記フィールド絶縁領域を含む基板表面上にゲート酸化
膜を形成する第３の工程と、 前記ゲート酸化膜を介して前記フィールド絶縁領域の一
部に達するように該フィールド絶縁領域に沿ってＣＣＤ
レジスタ用の転送薄膜電極を複数個形成する第４の工程
と、 前記転送薄膜電極を含む基板上に絶縁層を形成し、前記
フィールド絶縁領域上の前記転送薄膜電極に達するよう
に前記絶縁層にコンタクトホールを形成する第５の工程
と、 前記コンタクトホールを介して前記転送薄膜電極を配線
する第６の工程とを有することを特徴とする固体撮像装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233161A JPH0897394A (ja) | 1994-09-28 | 1994-09-28 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233161A JPH0897394A (ja) | 1994-09-28 | 1994-09-28 | 固体撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897394A true JPH0897394A (ja) | 1996-04-12 |
Family
ID=16950683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6233161A Withdrawn JPH0897394A (ja) | 1994-09-28 | 1994-09-28 | 固体撮像装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897394A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015041679A (ja) * | 2013-08-21 | 2015-03-02 | 株式会社リコー | 撮像素子、画像読取装置、画像形成装置及び画像読取方法 |
-
1994
- 1994-09-28 JP JP6233161A patent/JPH0897394A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015041679A (ja) * | 2013-08-21 | 2015-03-02 | 株式会社リコー | 撮像素子、画像読取装置、画像形成装置及び画像読取方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100832721B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| US6326655B1 (en) | Solid state imaging device having a gate electrode formed over a potential dip | |
| US4580155A (en) | Deep depletion CCD imager | |
| KR100331903B1 (ko) | 고체촬상장치및그제조방법 | |
| JPH0897394A (ja) | 固体撮像装置及びその製造方法 | |
| Oda et al. | 1/2-inch 768 (H)× 492 (V) pixel CCD image sensor | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| US6218211B1 (en) | Method of fabricating a thinned CCD | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| KR100263467B1 (ko) | 고체촬상소자 및 그의 제조방법 | |
| JP2007180536A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2713975B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS5818368Y2 (ja) | 固体撮像装置 | |
| JPH1187685A (ja) | 固体撮像装置およびその製造方法 | |
| KR100304977B1 (ko) | 고체촬상소자의제조방법 | |
| JP2910648B2 (ja) | 固体撮像装置 | |
| JPH0436469B2 (ja) | ||
| JP2000299456A (ja) | 固体撮像装置 | |
| JP2003197896A (ja) | 固体撮像素子の製造方法 | |
| JPS63302553A (ja) | 電荷転送装置の製造方法 | |
| JP2006108596A (ja) | 電極構造およびその形成方法、固体撮像素子、その製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |