JPH0897278A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0897278A
JPH0897278A JP23260594A JP23260594A JPH0897278A JP H0897278 A JPH0897278 A JP H0897278A JP 23260594 A JP23260594 A JP 23260594A JP 23260594 A JP23260594 A JP 23260594A JP H0897278 A JPH0897278 A JP H0897278A
Authority
JP
Japan
Prior art keywords
insulating film
insulating
forming
semiconductor device
laminated portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23260594A
Other languages
Japanese (ja)
Other versions
JP3348324B2 (en
Inventor
Takayuki Ezaki
孝之 江崎
Masahiro Uejima
正弘 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23260594A priority Critical patent/JP3348324B2/en
Publication of JPH0897278A publication Critical patent/JPH0897278A/en
Application granted granted Critical
Publication of JP3348324B2 publication Critical patent/JP3348324B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: To eliminate the generation of the inclination of the inner wall surfaces of contact holes formed in an insulating laminated part, whereby to prevent a defective wiring from being formed. CONSTITUTION: A method of manufacturing a semiconductor device, which forms an insulating laminated part A by laminating first insulating films 3 and 5 and second insulating films 2 and 4, which consist of a thermally stable material compared with the material forming the films 3 and 5, on a substrate 1 and forms contact holes 16 in this laminated part A, is provided with an etching process for forming grooves 11 continuously or intermittently in the laminated part A along the length direction of the peripheral edge of a chip formed with the laminated part A at the peripheral part of the chip and a process for filling the grooves 11 with an insulating material 15 consisting of a material which is thermally stabler than the material forming the films 3 and 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、熱的物性の異なる二種
類の絶縁膜を交互に積層した絶縁積層部を有し、この絶
縁積層部にコンタクトホールを形成した半導体装置の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having an insulating laminated portion in which two kinds of insulating films having different thermal properties are alternately laminated, and a contact hole is formed in the insulating laminated portion.

【0002】[0002]

【従来の技術】半導体装置には、通常以下の理由により
複数種の層間絶縁膜が積層されてなる絶縁積層部が形成
され、この絶縁積層部に多数のコンタクトホールが形成
されている。すなわち、絶縁積層部が形成されるのは、
層間絶縁膜が単に絶縁性のみが要求される場合と、基板
上に形成された各構成要素によってその上面側が凹凸に
なっているのを滑らかに覆う、換言すればステップカバ
レージの良好な状態で覆う機能も要求される場合とがあ
り、要求される機能に応じて材質の異なる、したがって
熱的特性の異なるものが適宜に選択され成膜されるから
である。
2. Description of the Related Art Generally, a semiconductor device has an insulating laminated portion formed by laminating plural kinds of interlayer insulating films for the following reasons, and a large number of contact holes are formed in the insulating laminated portion. That is, the insulating laminated portion is formed
Smoothly covers the case where the interlayer insulating film only needs to have an insulating property and the case where each component formed on the substrate has an uneven upper surface side, in other words, a state in which the step coverage is good. This is because the function may be required in some cases, and materials having different materials, and hence different thermal characteristics, are appropriately selected and film-formed according to the required function.

【0003】ところで、従来このような絶縁積層部を形
成した半導体装置を製造するには、まず、図4(a)に
示すようにシリコン基板1上に周知の成膜法によって例
えば配線部の絶縁のためSiO2 からなる第二の絶縁層
2を形成し、続いてこれの上に例えばホウ素リンシリケ
ートガラス(BPSG)からなる第一の絶縁膜3をCV
D法等によって形成する。そして、この第一の絶縁膜3
を850℃程度で加熱してリフロー処理し、この第一の
絶縁膜3の上面を平坦化する。なお、図4においては、
基板1上に形成する半導体装置の各種構成要素について
図示することを省略している。
By the way, in order to manufacture a semiconductor device having such an insulating laminated portion conventionally, first, as shown in FIG. 4A, for example, insulation of a wiring portion is performed by a known film forming method on a silicon substrate 1. For this purpose, a second insulating layer 2 made of SiO 2 is formed, and then a first insulating film 3 made of, for example, boron phosphorus silicate glass (BPSG) is formed on the CV by CV.
It is formed by the D method or the like. Then, this first insulating film 3
Is heated at about 850 ° C. and reflowed to flatten the upper surface of the first insulating film 3. In addition, in FIG.
Illustration of various components of the semiconductor device formed on the substrate 1 is omitted.

【0004】次いで、種々の半導体装置構成要素を第一
の絶縁膜3の上に形成した後、再度その上にSiO2
らなる第二の絶縁層4を形成し、さらに、この上に再度
ホウ素リンシリケートガラスからなる第一の絶縁膜5を
形成する。このとき、第一の絶縁膜3と第一の絶縁膜5
とは通常同一の組成とされる。次いで、図4(b)に示
すように第一の絶縁膜5の上にフォトレジスト6のパタ
ーンニングを行い、さらに図4(c)に示すようにエッ
チング処理してコンタクトホール7を形成する。次い
で、再度リフロー処理して前記第一の絶縁膜5を平坦化
し、これによって絶縁積層部Aを形成する。その後、前
記コンタクトホール7内に公知の方法によってアルミニ
ウム配線を形成する。ここで、第一の絶縁膜5のリフロ
ー処理については、通常、前記した第一の絶縁膜3のリ
フロー処理より高い温度で行う。なお、絶縁積層部Aに
ついては、ウエハ上に形成された多数のチップ上にのみ
形成され、チップ間にあるスクライブライン(ストリー
ト)上には形成されない。
Next, after forming various semiconductor device constituent elements on the first insulating film 3, a second insulating layer 4 made of SiO 2 is again formed on the first insulating film 3, and boron is again formed on the second insulating layer 4. A first insulating film 5 made of phosphosilicate glass is formed. At this time, the first insulating film 3 and the first insulating film 5
And are usually of the same composition. Next, as shown in FIG. 4B, the photoresist 6 is patterned on the first insulating film 5, and further, as shown in FIG. 4C, etching treatment is performed to form a contact hole 7. Next, the reflow process is performed again to flatten the first insulating film 5, thereby forming the insulating laminated portion A. Then, an aluminum wiring is formed in the contact hole 7 by a known method. Here, the reflow treatment of the first insulating film 5 is usually performed at a higher temperature than the reflow treatment of the first insulating film 3 described above. The insulating laminated portion A is formed only on a large number of chips formed on the wafer, and is not formed on scribe lines (streets) between the chips.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前述し
た半導体装置の製造方法においては以下に述べる不都合
がある。前述したように二種類の絶縁膜によって絶縁積
層部Aを形成し、この絶縁積層部にコンタクトホール7
を形成すると、二種類の絶縁膜の熱的特性の差に起因し
て、該半導体装置を構成するチップの周辺部において、
図5(a)に示すようにコンタクトホール7の内壁面8
が図5(a)中矢印で示すチップの中心方向に傾いてし
まう。なぜなら、絶縁積層部Aはチップ間のスクライブ
ラインには形成されず、したがって各チップ単位で独立
しており、このためリフロー処理がなされると、第一の
絶縁膜3、5はチップ上において連続していることか
ら、溶融化されてその表面張力等によりチップの中心方
向に集まるよう引っ張られる。一方、溶融化しない第二
の絶縁膜2、4はそれ自体が流れることなく、下層、す
なわち第一の絶縁膜3の流れによってのみ第二の絶縁膜
4がチップの中心方向に引っ張られる。このため、前述
したごとくコンタクトホール7には図5(a)に示すよ
うな内壁面8が傾くといった現象が生じてしまうのであ
る。ここで、溶融化した第一の絶縁膜2、4はチップの
周辺部においてより中心側に引っ張られることから、図
5(a)に示した現象はチップの周辺部においてより発
生し易くなっている。
However, the above-described method of manufacturing a semiconductor device has the following disadvantages. As described above, the insulating laminated portion A is formed by the two kinds of insulating films, and the contact hole 7 is formed in this insulating laminated portion.
Is formed, due to the difference in the thermal characteristics of the two types of insulating films, in the peripheral portion of the chip constituting the semiconductor device,
The inner wall surface 8 of the contact hole 7 as shown in FIG.
Will tilt toward the center of the chip indicated by the arrow in FIG. This is because the insulating laminated portion A is not formed in the scribe line between chips and is therefore independent for each chip. Therefore, when the reflow process is performed, the first insulating films 3 and 5 are continuous on the chip. Therefore, they are melted and pulled by the surface tension or the like so as to gather in the center direction of the chip. On the other hand, the second insulating films 2 and 4 which are not melted do not flow themselves, and the second insulating film 4 is pulled toward the center of the chip only by the flow of the lower layer, that is, the first insulating film 3. Therefore, as described above, the phenomenon in which the inner wall surface 8 is inclined as shown in FIG. 5A occurs in the contact hole 7. Here, since the melted first insulating films 2 and 4 are pulled toward the center side in the peripheral portion of the chip, the phenomenon shown in FIG. 5A is more likely to occur in the peripheral portion of the chip. There is.

【0006】そして、このように内壁面8が傾いたまま
の状態で図5(b)に示すように該コンタクトホール7
内にアルミニウム配線9を形成すると、該アルミニウム
配線9のカバレージが極端に悪くなり、導通不良等を招
いてしまう。本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、絶縁積層部に形成したコ
ンタクトホールの内壁面の傾きをなくし、これにより配
線不良を防止した半導体装置の製造方法を提供すること
にある。
Then, as shown in FIG. 5 (b), the contact hole 7 is kept in such a state that the inner wall surface 8 remains inclined.
When the aluminum wiring 9 is formed inside, the coverage of the aluminum wiring 9 is extremely deteriorated, leading to defective conduction. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor device in which the inclination of the inner wall surface of a contact hole formed in an insulating laminated portion is eliminated, thereby preventing wiring failure. To do.

【0007】[0007]

【課題を解決するための手段】本発明における請求項1
記載の半導体装置の製造方法では、絶縁積層部を形成し
たチップの周辺部に、その周縁の長さ方向に沿って前記
絶縁積層部に連続的あるいは断続的に溝を形成するエッ
チング工程と、形成した溝内に、前記第一の絶縁膜を形
成する材質より熱的に安定な材質からなる絶縁体を埋設
する工程とを備えてなることを前記課題の解決手段とし
た。請求項2記載の半導体装置の製造方法では、コンタ
クトホールを形成する工程の後に、形成したコンタクト
ホール内に、前記第一の絶縁膜を形成する材質より熱的
に安定な材質からなるサイドウォールを形成する工程を
備えてなることを前記課題の解決手段とした。
[Means for Solving the Problems] Claim 1 in the present invention
In the method for manufacturing a semiconductor device described above, an etching step of forming a groove continuously or intermittently in the insulating laminated portion along a length direction of a peripheral portion of a chip in which the insulating laminated portion is formed, And a step of burying an insulator made of a material that is more thermally stable than the material that forms the first insulating film in the groove. The method of manufacturing a semiconductor device according to claim 2, wherein after the step of forming the contact hole, a sidewall made of a material that is more thermally stable than a material that forms the first insulating film is formed in the formed contact hole. A means for solving the above-mentioned problems is provided with a step of forming.

【0008】[0008]

【作用】請求項1記載の半導体装置の製造方法によれ
ば、絶縁積層部を形成したチップの周辺部に、その周縁
の長さ方向に沿って前記絶縁積層部に連続的あるいは断
続的に溝を形成し、形成した溝内に、前記第一の絶縁膜
を形成する材質より熱的に安定な材質からなる絶縁体を
埋設するので、この後第一の絶縁膜のリフロー処理を行
っても、よりコンタクトホール内壁面の傾きが発生し易
いチップ周辺部においては、溝内に埋設した絶縁体によ
り、溶融化した第一の絶縁膜がチップ中心側に引っ張ら
れて流れるのが阻まれ、これにより該周辺部におけるコ
ンタクトホール内壁面の傾き現象が防止される。請求項
2記載の半導体装置の製造方法によれば、コンタクトホ
ール内に、第一の絶縁膜を形成する材質より熱的に安定
な材質からなるサイドウォールを形成するので、この後
第一の絶縁膜のリフロー処理を行っても、第一の絶縁膜
が溶融化し流動するのがサイドウォールによって阻まれ
ることから、第一の絶縁膜と第二の絶縁膜との熱的特性
の差に起因するコンタクトホール内壁面の傾き現象が防
止される。
According to the method of manufacturing a semiconductor device of the present invention, a groove is continuously or intermittently formed in the peripheral portion of the chip in which the insulating laminated portion is formed along the length direction of the peripheral edge thereof. Since an insulator made of a material that is more thermally stable than the material that forms the first insulating film is embedded in the formed groove, even if the reflow treatment of the first insulating film is performed thereafter. , In the periphery of the chip where the inner wall surface of the contact hole is more likely to tilt, the insulator embedded in the groove prevents the melted first insulating film from being pulled and flowing toward the center of the chip. Thereby, the inclination phenomenon of the inner wall surface of the contact hole in the peripheral portion is prevented. According to the method of manufacturing a semiconductor device of the second aspect, since the sidewall made of a material that is more thermally stable than the material that forms the first insulating film is formed in the contact hole, the first insulating film is formed thereafter. Even if the film reflow treatment is performed, the first insulating film is prevented from melting and flowing by the sidewalls, which results from the difference in thermal characteristics between the first insulating film and the second insulating film. The inclination phenomenon of the inner wall surface of the contact hole is prevented.

【0009】[0009]

【実施例】以下、本発明を実施例により詳しく説明す
る。図1(a)〜(f)は本発明の第1実施例を説明す
るための図であり、この第1実施例では、まず、図1
(a)に示すように従来と同様にしてシリコン基板1上
にSiO2 からなる第二の絶縁層2を形成し、続いてこ
れの上にホウ素リンシリケートガラス(BPSG)から
なる第一の絶縁膜3をCVD法等によって形成する。こ
こで、第一の絶縁膜3を形成するホウ素リンシリケート
ガラスは、その成分として、ホウ素を1.8〜2.0重
量%、リンを約7.5重量%含むように調整され形成さ
れる。そして、この第一の絶縁膜3を例えば900℃程
度で加熱して第一のリフロー処理を行い、第一の絶縁膜
3の上面を平坦化する。なお、図1(a)においても、
図4に示した場合と同様に基板1上に形成する半導体装
置の各種構成要素について図示することを省略してい
る。
EXAMPLES The present invention will be described in detail below with reference to examples. 1A to 1F are views for explaining a first embodiment of the present invention. In the first embodiment, first, FIG.
In the same manner as conventional as shown in (a) forming a second insulating layer 2 made of SiO 2 on a silicon substrate 1, followed by a first insulating consisting of boron phosphorus silicate glass (BPSG) over this The film 3 is formed by the CVD method or the like. Here, the boron-phosphorus silicate glass forming the first insulating film 3 is adjusted and formed so as to contain 1.8 to 2.0% by weight of boron and about 7.5% by weight of phosphorus as its components. . Then, the first insulating film 3 is heated at, for example, about 900 ° C. to perform a first reflow treatment to flatten the upper surface of the first insulating film 3. In addition, also in FIG.
As in the case shown in FIG. 4, various components of the semiconductor device formed on the substrate 1 are not shown.

【0010】次いで、種々の半導体装置構成要素を第一
の絶縁膜3の上に形成した後、再度その上にSiO2
らなる第二の絶縁層4を形成し、さらに、この上に再度
ホウ素リンシリケートガラスからなる第一の絶縁膜5を
形成する。ここで、第一の絶縁膜5を形成するホウ素リ
ンシリケートガラスは、その成分として、ホウ素を約
2.2重量%、リンを約7.5重量%含むように調整さ
れ形成される。すなわち、この第一の絶縁膜5は前記第
一の絶縁膜3に比べそのホウ素量が高く、換言すれば該
第一の絶縁膜3の方がそのホウ素量が低くなるように形
成されており、これによって第一の絶縁膜3は、後述す
る第二のリフロー処理の際、第一の絶縁膜5に比べその
溶融に伴う流動性が低くなるように調整されたものとな
る。
Next, after forming various semiconductor device constituent elements on the first insulating film 3, a second insulating layer 4 made of SiO 2 is again formed on the first insulating film 3, and boron is again formed on the second insulating layer 4. A first insulating film 5 made of phosphosilicate glass is formed. Here, the boron-phosphorus silicate glass forming the first insulating film 5 is adjusted and formed so that its components contain about 2.2% by weight of boron and about 7.5% by weight of phosphorus. That is, the first insulating film 5 has a higher boron content than the first insulating film 3, in other words, the first insulating film 3 has a lower boron content. As a result, the first insulating film 3 is adjusted so as to have a lower fluidity due to its melting than the first insulating film 5 in the second reflow process described later.

【0011】次いで、図1(b)に示すように第一の絶
縁膜5の上にフォトレジスト10のパターンニングを行
い、さらに図1(c)に示すようにエッチング処理して
溝11を形成する。ここで、溝11のパターニングにつ
いては、図2に示すようにチップの周辺部にてその周縁
の長さ方向に沿って連続的あるいは断続的に行う。すな
わち、溝11についてはチップの周辺部を一周するよう
に連続的に形成してもよく、また、複数の溝11…を断
続的に形成するとともに、これらを仮につなげた場合に
チップの周辺部を一周するように配設してもよい。な
お、図2においてて矢印は従来のコンタクトホールの内
壁面の傾斜方向を示している。
Next, as shown in FIG. 1 (b), a photoresist 10 is patterned on the first insulating film 5, and as shown in FIG. 1 (c), a groove 11 is formed by etching. To do. Here, the patterning of the groove 11 is performed continuously or intermittently along the length direction of the peripheral edge of the chip as shown in FIG. That is, the groove 11 may be continuously formed so as to go around the peripheral portion of the chip, or the plurality of grooves 11 may be formed intermittently and, when these are temporarily connected, the peripheral portion of the chip is formed. You may arrange so that it may go around. In addition, in FIG. 2, the arrow indicates the direction of inclination of the inner wall surface of the conventional contact hole.

【0012】また、前記エッチング処理としては従来公
知の方法が採用される。また、ここで言うチップの周辺
部とは、具体的にはコンタクトホール内壁面の傾きが発
生し易い周辺領域12(図2参照)と発生し難い中心領
域13との境界部を指す。ただし、この境界部について
は、チップの大きさや各絶縁膜2〜5の構成などによっ
て異なるので、予め経験的に求めることによってその位
置が決定される。さらに、溝11の深さについては、各
絶縁膜5〜2を貫通するのはもちろんであるが、図1
(c)中二点鎖線で示すようにシリコン基板1の表層部
にまで達するように形成してもよく、その場合には後述
する絶縁体15の効果が一層大となる。
A conventionally known method is adopted as the etching treatment. In addition, the peripheral portion of the chip mentioned here specifically refers to a boundary portion between the peripheral region 12 (see FIG. 2) in which the inner wall surface of the contact hole is likely to be inclined and the central region 13 in which the inclination is unlikely to occur. However, since this boundary portion differs depending on the size of the chip, the configuration of each of the insulating films 2 to 5, and the like, the position is determined by empirically obtaining in advance. Further, regarding the depth of the groove 11, it goes without saying that the insulating film 5-2 penetrates the insulating films 5-2.
(C) It may be formed so as to reach the surface layer portion of the silicon substrate 1 as indicated by the double-dashed line in the middle, and in that case, the effect of the insulator 15 described later becomes even greater.

【0013】次いで、図1(d)に示すように例えばシ
リコン酸化膜14をCVD法等によって堆積し、続いて
全面エッチバック処理を行うことにより、形成した溝1
1内に図1(e)に示すようにSiO2 からなる絶縁体
15を埋設する。なお、この例では絶縁体15としてS
iO2 を選択形成したが、この絶縁体としては、第一の
絶縁膜3、5を形成する材質より熱的に安定な、すなわ
ち後述する第二のリフロー処理の際、溶融化して絶縁体
自体が流動するといったことのない材質であれば他の絶
縁物を選択してもよいのはもちろんである。
Next, as shown in FIG. 1D, for example, a silicon oxide film 14 is deposited by the CVD method or the like, and then the entire surface is etched back to form the groove 1 formed.
As shown in FIG. 1 (e), an insulator 15 made of SiO 2 is embedded in 1. In this example, the insulator 15 is S
Although iO 2 was selectively formed, this insulator is more thermally stable than the material forming the first insulating films 3 and 5, that is, the insulator itself is melted during the second reflow treatment described later. Of course, other insulating materials may be selected as long as the material does not flow.

【0014】次いで、従来と同様にして第一の絶縁膜5
の上にフォトレジストのパターンニングを行い、さらに
エッチング処理してコンタクトホールを形成する。そし
て、再度、すなわち第二のリフロー処理を行って前記第
一の絶縁膜5を平坦化し、これによって絶縁積層部を形
成する。ここで、第二のリフロー処理については、前記
第一のリフロー処理の温度以下、具体的には850℃程
度で行う。
Then, the first insulating film 5 is formed in a conventional manner.
A photoresist is patterned on the above, and etching is further performed to form a contact hole. Then, again, that is, the second reflow treatment is performed to flatten the first insulating film 5, thereby forming an insulating laminated portion. Here, the second reflow treatment is performed at a temperature equal to or lower than the temperature of the first reflow treatment, specifically, at about 850 ° C.

【0015】このような第二のリフロー処理を行うと、
第一の絶縁膜5は溶融化し一部流動して平坦化されるも
のの、先に形成した溝11内の絶縁体15は第二のリフ
ロー処理で溶融化することなく、したがってこれが第一
の絶縁膜3、5の流動化を妨げるように機能しているた
め、特にチップ周辺部におけるコンタクトホールではそ
の内壁面が傾くといった現象の発生が防止されている。
しかも、第一の絶縁膜3はすでに第一のリフロー処理を
受け、これにより第二のリフロー処理温度以上の温度に
晒されているので、該第二のリフロー処理ではその溶融
化の度合いが少なくなっており、一層前記現象の発生が
防止されている。さらに、第一の絶縁膜3は前述したよ
うに第一の絶縁膜5に比べホウ素量が低く、したがって
その溶融に伴う流動性が低くなるように調整されている
ので、該第一の絶縁膜3は第二のリフロー処理の影響を
ほとんど受けないようになっており、これによっても前
記現象の発生が防止されている。その後、図1(f)に
示すように前記コンタクトホール16内に公知の方法に
よってアルミニウム配線17を形成する。
When such a second reflow process is performed,
Although the first insulating film 5 is melted and partially flows to be flattened, the insulator 15 in the groove 11 formed earlier is not melted by the second reflow treatment, and therefore, this is the first insulating film. Since the film functions to prevent the fluidization of the films 3 and 5, the phenomenon that the inner wall surface of the contact hole is inclined especially in the peripheral portion of the chip is prevented.
Moreover, since the first insulating film 3 has already been subjected to the first reflow treatment and has been exposed to a temperature equal to or higher than the second reflow treatment temperature, the degree of melting is small in the second reflow treatment. The occurrence of the above phenomenon is further prevented. Further, the first insulating film 3 is adjusted so that the amount of boron is lower than that of the first insulating film 5 as described above, and therefore the fluidity associated with its melting is lowered, so that the first insulating film 3 is adjusted. No. 3 is hardly affected by the second reflow process, and this also prevents the occurrence of the above phenomenon. Thereafter, as shown in FIG. 1F, an aluminum wiring 17 is formed in the contact hole 16 by a known method.

【0016】このような半導体装置の製造方法にあって
は、溝11内に絶縁体15を埋設したことにより、リフ
ロー処理によって第一の絶縁膜3、5が溶融化しこれに
伴って流動するのを阻むことができ、したがって特にチ
ップ周辺部におけるコンタクトホール16の内壁面が傾
くといった現象の発生を防止することができ、これによ
りコンタクトホール16にアルミニウム配線17を支障
なく正常に形成することができる。また、第二のリフロ
ー処理温度を第一のリフロー処理温度以下にしたので、
該第二のリフロー処理の際には第一の絶縁膜3はその溶
融化の度合いが少なくなっており、したがってコンタク
トホール16内壁面の傾きを一層防止することができ
る。さらに、第一の絶縁膜3のホウ素量を第一の絶縁膜
5に比べ低くし、これにより加熱溶融に伴う流動性が第
一の絶縁膜5に比べ第一の絶縁膜3の方が低くなるよう
に調整したので、該第一の絶縁膜3は第二のリフロー処
理の影響をほとんど受けず、したがってこれによっても
コンタクトホール16内壁面の傾きを一層防止すること
ができる。
In the method of manufacturing such a semiconductor device, since the insulator 15 is embedded in the groove 11, the first insulating films 3 and 5 are melted by the reflow process and flow with it. Therefore, it is possible to prevent the phenomenon in which the inner wall surface of the contact hole 16 is inclined especially in the peripheral portion of the chip, and the aluminum wiring 17 can be normally formed in the contact hole 16 without any trouble. . Moreover, since the second reflow processing temperature is set to be equal to or lower than the first reflow processing temperature,
At the time of the second reflow treatment, the degree of melting of the first insulating film 3 is small, so that the inclination of the inner wall surface of the contact hole 16 can be further prevented. Furthermore, the amount of boron in the first insulating film 3 is made lower than that in the first insulating film 5, so that the fluidity associated with heating and melting is lower in the first insulating film 3 than in the first insulating film 5. Since the first insulating film 3 is adjusted so as to be almost unaffected by the second reflow treatment, the inclination of the inner wall surface of the contact hole 16 can be further prevented by this.

【0017】図3(a)〜(d)は本発明の第2実施例
を説明するための図であり、この第2実施例が前記第1
実施例と異なるところは、溝11を形成することなく、
コンタクトホール16内にサイドウォールとして直接絶
縁体を設ける点にある。すなわち、この実施例では、第
1実施例において溝11を形成することなく、したがっ
てもちろん絶縁体15を設けることなく従来と同様にし
て、図3(a)に示すように絶縁積層部Aにコンタクト
ホール16を形成する。
FIGS. 3A to 3D are views for explaining the second embodiment of the present invention, and this second embodiment is the first embodiment.
The difference from the embodiment is that the groove 11 is not formed,
The point is that an insulator is directly provided as a sidewall in the contact hole 16. That is, in this embodiment, the contact is made to the insulating laminated portion A as shown in FIG. 3A in the same manner as in the prior art without forming the groove 11 in the first embodiment, and of course without providing the insulator 15. The hole 16 is formed.

【0018】次に、図3(b)に示すように例えばシリ
コン窒化膜18をCVD法等によって堆積し、続いて全
面エッチバック処理を行うことにより、図3(c)に示
すように窒化珪素からなるサイドウォール19をコンタ
クトホール16の内壁面上に形成する。なお、この例で
はサイドウォール19を形成する絶縁体として窒化珪素
を選択形成したが、この絶縁体としては、第一の絶縁膜
3、5を形成する材質より熱的に安定な、すなわち後述
する第二のリフロー処理の際、溶融化して絶縁体自体が
流動するといったことのない材質であれば他の絶縁物を
選択してもよいのは、第1実施例における絶縁体15の
場合と同様である。次いで、第1実施例と同様にして第
二のリフロー処理を行い、第一の絶縁膜5を平坦化して
絶縁積層部を形成する。その後、図3(d)に示すよう
に前記コンタクトホール16内に公知の方法によってア
ルミニウム配線17を形成する。
Next, as shown in FIG. 3 (b), for example, a silicon nitride film 18 is deposited by a CVD method or the like, and then an overall etch back process is performed, so that silicon nitride is formed as shown in FIG. 3 (c). A side wall 19 made of is formed on the inner wall surface of the contact hole 16. Although silicon nitride is selectively formed as the insulator forming the sidewalls 19 in this example, this insulator is more thermally stable than the material forming the first insulating films 3 and 5, that is, will be described later. As in the case of the insulator 15 in the first embodiment, another insulator may be selected as long as it is a material that does not melt and flow in the insulator itself during the second reflow treatment. Is. Then, a second reflow process is performed in the same manner as in the first embodiment to planarize the first insulating film 5 to form an insulating laminated portion. Then, as shown in FIG. 3D, an aluminum wiring 17 is formed in the contact hole 16 by a known method.

【0019】このような製造方法にあっては、第一の絶
縁膜3、5に比べ熱的に安定な材質からなるサイドウォ
ール19をコンタクトホール16内に形成した後、第二
のリフロー処理を行うので、第一の絶縁膜3、5が溶融
化し流動しようとしても、このリフロー処理で溶融化し
難いサイドウォール19によってその流動を阻むことが
でき、したがってコンタクトホール16内壁面が傾くと
いった現象の発生を防止することができ、これによりコ
ンタクトホール16にアルミニウム配線17を支障なく
正常に形成することができる。
In such a manufacturing method, the sidewall 19 made of a material that is more thermally stable than the first insulating films 3 and 5 is formed in the contact hole 16, and then the second reflow treatment is performed. Therefore, even if the first insulating films 3 and 5 melt and flow, the flow can be blocked by the sidewalls 19 that are difficult to melt by this reflow process, so that the inner wall surface of the contact hole 16 tilts. Therefore, the aluminum wiring 17 can be normally formed in the contact hole 16 without any trouble.

【0020】さらに、この第2実施例においても、第二
のリフロー処理温度を第一のリフロー処理温度以下に
し、または第一の絶縁膜3のホウ素量を第一の絶縁膜5
に比べ低くすれば、コンタクトホール16内壁面の傾き
現象を一層防止することができるのは第1実施例の場合
と同様である。ただし、これら第1、第2の実施例にお
いては、第二のリフロー処理温度を第一のリフロー処理
温度以下にし、または第一の絶縁膜3のホウ素量を第一
の絶縁膜5に比べ低くせずに従来と同様にしてもよく、
その場合にも、溝11内に絶縁体15を埋設し、あるい
はコンタクトホール16内にサイドウォール19を形成
していることにより、コンタクトホール内壁面が傾くと
いった現象を十分に防止することができる。
Further, also in the second embodiment, the second reflow processing temperature is set to be equal to or lower than the first reflow processing temperature, or the amount of boron in the first insulating film 3 is set to the first insulating film 5.
As in the case of the first embodiment, the inclination phenomenon of the inner wall surface of the contact hole 16 can be further prevented by making it lower than that of the first embodiment. However, in these first and second embodiments, the second reflow treatment temperature is set to be equal to or lower than the first reflow treatment temperature, or the amount of boron in the first insulating film 3 is lower than that in the first insulating film 5. You can make it the same as before without making it
Even in that case, by burying the insulator 15 in the groove 11 or forming the sidewall 19 in the contact hole 16, it is possible to sufficiently prevent the phenomenon that the inner wall surface of the contact hole is inclined.

【0021】[0021]

【発明の効果】以上説明したように、本発明における請
求項1記載の半導体装置の製造方法は、絶縁積層部を形
成したチップの周辺部に、その周縁の長さ方向に沿って
前記絶縁積層部に連続的あるいは断続的に溝を形成し、
形成した溝内に、前記第一の絶縁膜を形成する材質より
熱的に安定な材質からなる絶縁体を埋設するようにした
方法であるから、この後第一の絶縁膜のリフロー処理を
行っても、溝内に埋設した絶縁体によって溶融化した第
一の絶縁膜がチップ中心側に引っ張られて流れるのを阻
むことができ、これによりコンタクトホール内壁面が傾
く現象を防止し、コンタクトホール内に配線を支障なく
正常に行うことができる。請求項2記載の半導体装置の
製造方法は、コンタクトホール内に、第一の絶縁膜を形
成する材質より熱的に安定な材質からなるサイドウォー
ルを形成するようにした方法であるから、この後第一の
絶縁膜のリフロー処理を行っても、第一の絶縁膜が流動
するのをサイドウォールによって阻むことができ、した
がって第一の絶縁膜と第二の絶縁膜との熱的特性の差に
起因してコンタクトホール内壁面が傾く現象を防止する
ことができ、これによりコンタクトホール内に配線を支
障なく正常に行うことができる。
As described above, in the method of manufacturing a semiconductor device according to the first aspect of the present invention, in the peripheral portion of the chip in which the insulating laminated portion is formed, the insulating laminated body is formed along the length direction of the peripheral edge. Forming a groove in the part continuously or intermittently,
Since it is a method of embedding an insulator made of a material that is more thermally stable than the material forming the first insulating film in the formed groove, a reflow treatment of the first insulating film is performed thereafter. However, it is possible to prevent the first insulating film melted by the insulator embedded in the groove from being pulled to the center side of the chip and flowing, thereby preventing the phenomenon that the inner wall surface of the contact hole is inclined, Wiring can be done normally without any problems. The method for manufacturing a semiconductor device according to claim 2 is a method in which a sidewall made of a material that is more thermally stable than a material that forms the first insulating film is formed in the contact hole. Even if the reflow process of the first insulating film is performed, the flow of the first insulating film can be blocked by the sidewalls, so that the difference in thermal characteristics between the first insulating film and the second insulating film is caused. It is possible to prevent the phenomenon that the inner wall surface of the contact hole is inclined due to the above, and thus, the wiring can be normally performed in the contact hole without any trouble.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(f)は、本発明の半導体装置の製造
方法の第1実施例を製造工程順に説明するための製造工
程図である。
1A to 1F are manufacturing process diagrams for explaining a first embodiment of a method of manufacturing a semiconductor device according to the present invention in the order of manufacturing processes.

【図2】チップ上に形成される溝の位置を説明するため
の拡大平面図である。
FIG. 2 is an enlarged plan view for explaining positions of grooves formed on a chip.

【図3】(a)〜(d)は、本発明の半導体装置の製造
方法の第2実施例を製造工程順に説明するための製造工
程図である。
3A to 3D are manufacturing process diagrams for explaining the second embodiment of the method of manufacturing a semiconductor device according to the present invention in the order of manufacturing processes.

【図4】(a)〜(c)は、従来の半導体装置の製造方
法の一例を製造工程順に説明するための製造工程図であ
る。
4A to 4C are manufacturing process diagrams for explaining an example of a conventional method for manufacturing a semiconductor device in the order of manufacturing processes.

【図5】(a)、(b)は、図4に示した工程に続く製
造工程図である。
5 (a) and 5 (b) are manufacturing process diagrams following the process shown in FIG.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 第二の絶縁膜 3 第一の絶縁膜 4 第二の絶縁膜 5 第一の絶縁膜 15 絶縁体 16 コンタクトホール 19 サイドウォール A 絶縁積層部 1 Silicon Substrate 2 Second Insulating Film 3 First Insulating Film 4 Second Insulating Film 5 First Insulating Film 15 Insulator 16 Contact Hole 19 Sidewall A Insulating Laminated Part

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板上に第一の絶縁膜とこの第一の絶縁
膜を形成する材質に比べ熱的に安定な材質からなる第二
の絶縁膜とが積層されてなる絶縁積層部が形成され、こ
の絶縁積層部にコンタクトホールが形成される半導体装
置の製造方法において、 前記絶縁積層部を形成したチップの周辺部に、その周縁
の長さ方向に沿って前記絶縁積層部に連続的あるいは断
続的に溝を形成するエッチング工程と、前記溝内に、前
記第一の絶縁膜を形成する材質より熱的に安定な材質か
らなる絶縁体を埋設する工程とを備えたことを特徴とす
る半導体装置の製造方法。
1. An insulating laminated portion is formed by laminating a first insulating film on a substrate and a second insulating film made of a material that is thermally stable as compared with the material forming the first insulating film. In the method for manufacturing a semiconductor device in which a contact hole is formed in the insulating laminated portion, in the peripheral portion of the chip on which the insulating laminated portion is formed, the insulating laminated portion is continuously or continuously formed along the length direction of the periphery thereof. An etching step of intermittently forming a groove, and a step of burying an insulator made of a material that is more thermally stable than a material forming the first insulating film in the groove Manufacturing method of semiconductor device.
【請求項2】 基板上に第一の絶縁膜とこの第一の絶縁
膜を形成する材質に比べ熱的に安定な材質からなる第二
の絶縁膜とが積層されてなる絶縁積層部が形成され、こ
の絶縁積層部にコンタクトホールが形成される半導体装
置の製造方法において、 前記コンタクトホールを形成する工程の後に、前記コン
タクトホール内に、前記第一の絶縁膜を形成する材質よ
り熱的に安定な材質からなるサイドウォールを形成する
工程を備えたことを特徴とする半導体装置の製造方法。
2. An insulating laminated portion is formed by laminating a first insulating film on a substrate and a second insulating film made of a material that is thermally stable as compared with a material forming the first insulating film. In the method for manufacturing a semiconductor device in which a contact hole is formed in this insulating laminated portion, in the contact hole, after the step of forming the contact hole, it is more thermally than a material forming the first insulating film. A method of manufacturing a semiconductor device, comprising a step of forming a sidewall made of a stable material.
【請求項3】 前記第一の絶縁膜がホウ素リンシリケー
トガラスであり、かつ該第一の絶縁膜が前記第二の絶縁
膜を挟んだ状態で少なくとも2層形成されて前記絶縁積
層部が形成されてなり、 前記絶縁積層部をチップ上に形成する工程が、前記第一
の絶縁膜のうち基板側の第一の絶縁膜を形成した後これ
をリフロー処理する第一リフロー処理工程と、リフロー
処理後の第一の絶縁膜の上に形成した別の第一の絶縁膜
を形成した後これをリフロー処理する第二リフロー処理
工程とを備え、該第二のリフロー処理工程におけるリフ
ロー処理温度が、前記第一のリフロー処理工程における
リフロー処理温度以下であることを特徴とする請求項1
又は2記載の半導体装置の製造方法。
3. The first insulating film is boron phosphosilicate glass, and at least two layers are formed with the first insulating film sandwiching the second insulating film to form the insulating laminated portion. A step of forming the insulating laminated portion on a chip, a first reflow processing step of forming a first insulating film on the substrate side of the first insulating film, and then performing a reflow processing on the first insulating film; A second reflow treatment step of forming another first insulation film formed on the first insulation film after the treatment and then performing a reflow treatment on the first insulation film, wherein the reflow treatment temperature in the second reflow treatment step is The temperature is not higher than the reflow processing temperature in the first reflow processing step.
Alternatively, the method for manufacturing the semiconductor device according to the item 2.
【請求項4】 前記第一の絶縁膜がホウ素リンシリケー
トガラスであり、かつ該第一の絶縁膜が前記第二の絶縁
膜を挟んだ状態で少なくとも2層形成されて前記絶縁積
層部が形成されてなり、 前記第一の絶縁膜のうち基板側の第一の絶縁膜中のホウ
素の含有率を、該第一の絶縁膜の上に形成する別の第一
の絶縁膜中のホウ素の含有率よりも低く形成することを
特徴とする請求項1又は2記載の半導体装置の製造方
法。
4. The first insulating film is boron phosphosilicate glass, and at least two layers of the first insulating film sandwich the second insulating film to form the insulating laminated portion. The content of boron in the first insulating film on the substrate side of the first insulating film, boron content of another first insulating film formed on the first insulating film 3. The method for manufacturing a semiconductor device according to claim 1, wherein the content is lower than the content rate.
JP23260594A 1994-09-28 1994-09-28 Method for manufacturing semiconductor device Expired - Fee Related JP3348324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23260594A JP3348324B2 (en) 1994-09-28 1994-09-28 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23260594A JP3348324B2 (en) 1994-09-28 1994-09-28 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0897278A true JPH0897278A (en) 1996-04-12
JP3348324B2 JP3348324B2 (en) 2002-11-20

Family

ID=16941977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23260594A Expired - Fee Related JP3348324B2 (en) 1994-09-28 1994-09-28 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3348324B2 (en)

Also Published As

Publication number Publication date
JP3348324B2 (en) 2002-11-20

Similar Documents

Publication Publication Date Title
US4617193A (en) Planar interconnect for integrated circuits
JP3275875B2 (en) Semiconductor device
US6893961B2 (en) Methods for making metallization structures for semiconductor device interconnects
US7154181B2 (en) Semiconductor device and method of manufacturing the same
JPH063804B2 (en) Semiconductor device manufacturing method
JPH0897278A (en) Manufacture of semiconductor device
JP2737979B2 (en) Semiconductor device
JPH039616B2 (en)
JPH09293723A (en) Semiconductor device
JPH04355951A (en) Semiconductor device and manufacture thereof
JP2984383B2 (en) Method for manufacturing semiconductor device
JPH02183536A (en) Semiconductor device
JPH0837235A (en) Formation of metal wiring
JPH0611044B2 (en) Method for manufacturing semiconductor device
JP2755263B2 (en) Method for manufacturing semiconductor device
KR20000044863A (en) Method for flattening interlayer insulation film in semiconductor device
KR101087184B1 (en) Method for forming metal wiring in guard ring region of semiconductor device
JP3342150B2 (en) Method for manufacturing semiconductor device
JPH03116852A (en) Semiconductor device
JPH05304216A (en) Semiconductor device
JPS61245551A (en) Semiconductor integrated circuit
JP2003179062A (en) Method of manufacturing semiconductor device
JP2000091429A (en) Manufacture of semiconductor device
JPH08222627A (en) Connecting method for multilayer interconnection
JP2004088025A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080913

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080913

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090913

LAPS Cancellation because of no payment of annual fees