JPH088870A - スタッフ多重変換装置におけるアラーム転送方式 - Google Patents
スタッフ多重変換装置におけるアラーム転送方式Info
- Publication number
- JPH088870A JPH088870A JP13541894A JP13541894A JPH088870A JP H088870 A JPH088870 A JP H088870A JP 13541894 A JP13541894 A JP 13541894A JP 13541894 A JP13541894 A JP 13541894A JP H088870 A JPH088870 A JP H088870A
- Authority
- JP
- Japan
- Prior art keywords
- stuff
- clock
- data
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】本発明はスタッフ多重変換装置におけるアラー
ム転送方式に関し,スタッフ部への入力断が発生しても
スタッフ多重変換を可能にし,正常にアラームを通知し
てデスタッフ操作を可能にすること,及び装置内パッケ
ージで異常が発生しても,デスタッフ部におけるデスタ
ッフ操作を行うことができることを目的とする。 【構成】各チャネルの入力データをスタッフメモリに書
込み,スタッフ挿入の制御を行う各チャネルに対応して
設けられたスタッフ同期部と,メモリ制御信号を出力す
るタイミング発生部と,データを多重化する多重部と,
各チャネルに共通に設けられた入力データのクロックと
同等の周波数のクロックを発生する発振器を設ける。ス
タッフ同期部は,入力に異常が発生するとスタッフメモ
リへの入力データとしてアラーム信号を入力し,スタッ
フメモリの書込みクロックとして発振器の出力を供給す
るよう構成する。
ム転送方式に関し,スタッフ部への入力断が発生しても
スタッフ多重変換を可能にし,正常にアラームを通知し
てデスタッフ操作を可能にすること,及び装置内パッケ
ージで異常が発生しても,デスタッフ部におけるデスタ
ッフ操作を行うことができることを目的とする。 【構成】各チャネルの入力データをスタッフメモリに書
込み,スタッフ挿入の制御を行う各チャネルに対応して
設けられたスタッフ同期部と,メモリ制御信号を出力す
るタイミング発生部と,データを多重化する多重部と,
各チャネルに共通に設けられた入力データのクロックと
同等の周波数のクロックを発生する発振器を設ける。ス
タッフ同期部は,入力に異常が発生するとスタッフメモ
リへの入力データとしてアラーム信号を入力し,スタッ
フメモリの書込みクロックとして発振器の出力を供給す
るよう構成する。
Description
【0001】
【産業上の利用分野】本発明はスタッフ多重変換装置に
おけるアラーム転送方式に関する。非同期網を収容する
スタッフ多重変換装置のスタッフ部及びデスタッフ部に
おいて,伝送路障害が発生すると障害切りわけを行う手
段として装置内部に対して異常を通知するアラームを転
送する必要がある。スタッフ部の場合,従来は多重変換
装置でアラームとしてオール“1”を転送していたが,
スタッフ制御ビットやスタッフビットも同じ“1”にな
ってしまうため,対抗装置側でデスタッフを行うことが
できない。また,デスタッフ部の場合も,装置内の異常
発生時に正常にアラームを発生してデスタッフ動作を行
うことができないため障害切りわけを行うことができな
いためその改善が望まれている。
おけるアラーム転送方式に関する。非同期網を収容する
スタッフ多重変換装置のスタッフ部及びデスタッフ部に
おいて,伝送路障害が発生すると障害切りわけを行う手
段として装置内部に対して異常を通知するアラームを転
送する必要がある。スタッフ部の場合,従来は多重変換
装置でアラームとしてオール“1”を転送していたが,
スタッフ制御ビットやスタッフビットも同じ“1”にな
ってしまうため,対抗装置側でデスタッフを行うことが
できない。また,デスタッフ部の場合も,装置内の異常
発生時に正常にアラームを発生してデスタッフ動作を行
うことができないため障害切りわけを行うことができな
いためその改善が望まれている。
【0002】
【従来の技術】図8は従来のスタッフ多重変換装置のス
タッフ多重部の構成図である。図8において,80はス
タッフ多重変換装置のスタッフ多重部,81は低次群の
各チャネル(CH0〜CHn)に対応する各伝送路から
入力されるバイポーラ信号をユニポーラ信号に変換する
B/U変換部(B/Uで表示),82は各チャネルの入
力断を検出する入力断検出部,83は各チャネル(CH
0〜CHn)に対応して設けられ,各チャネルのデータ
信号に対してスタッフビットの挿入制御を行うスタッフ
メモリ,84は各チャネル毎の入力信号のクロックと多
重部(MUX)が動作する装置内クロックを(n+1)
分周した信号とを比較して位相差を発生する位相比較
器,85は各位相比較器84からの位相差信号を識別し
て,各チャネルのスタッフメモリに対してスタッフ操作
のタイミングを含むメモリ制御信号を発生するタイミン
グ発生器,86はスタッフメモリからの各チャネルの出
力信号にアラーム信号(AIS:Alarm Indicating Sig
nal)を挿入するAIS挿入部,87はCH0〜CHnの
データ信号を装置内クロック(低次群のクロックのn+
1倍の速度)で多重化する多重部(MUXで表示),8
8はMUX87の多重用の装置内クロック(低次群のク
ロックのほぼチャネル数倍の速度)をn+1分周する分
周器である。
タッフ多重部の構成図である。図8において,80はス
タッフ多重変換装置のスタッフ多重部,81は低次群の
各チャネル(CH0〜CHn)に対応する各伝送路から
入力されるバイポーラ信号をユニポーラ信号に変換する
B/U変換部(B/Uで表示),82は各チャネルの入
力断を検出する入力断検出部,83は各チャネル(CH
0〜CHn)に対応して設けられ,各チャネルのデータ
信号に対してスタッフビットの挿入制御を行うスタッフ
メモリ,84は各チャネル毎の入力信号のクロックと多
重部(MUX)が動作する装置内クロックを(n+1)
分周した信号とを比較して位相差を発生する位相比較
器,85は各位相比較器84からの位相差信号を識別し
て,各チャネルのスタッフメモリに対してスタッフ操作
のタイミングを含むメモリ制御信号を発生するタイミン
グ発生器,86はスタッフメモリからの各チャネルの出
力信号にアラーム信号(AIS:Alarm Indicating Sig
nal)を挿入するAIS挿入部,87はCH0〜CHnの
データ信号を装置内クロック(低次群のクロックのn+
1倍の速度)で多重化する多重部(MUXで表示),8
8はMUX87の多重用の装置内クロック(低次群のク
ロックのほぼチャネル数倍の速度)をn+1分周する分
周器である。
【0003】このスタッフ多重部80では,通常は,n
+1(0〜n)個の各伝送路から入力する低次群のデー
タ信号をそれぞれB/U変換部81でユニポーラ信号に
変換し,各データ信号(DATA0〜n)と入力信号か
ら抽出したクロック信号(CLK0〜n)を発生し,入
力断検出部82から入力断を検出したか否かを表す入力
断表示信号(INDWN0〜n)を出力する。
+1(0〜n)個の各伝送路から入力する低次群のデー
タ信号をそれぞれB/U変換部81でユニポーラ信号に
変換し,各データ信号(DATA0〜n)と入力信号か
ら抽出したクロック信号(CLK0〜n)を発生し,入
力断検出部82から入力断を検出したか否かを表す入力
断表示信号(INDWN0〜n)を出力する。
【0004】図9に多重部から出力されるチャネルのデ
ータ構成を示し,A.に示す通常時の場合,各チャネル
(CH0の例を示す)には,複数の情報ビットIと3個
(5個の場合もある)のスタッフ制御ビットC及びスタ
ッフビットSとで構成され,スタッフ制御ビットCは受
信側で多数決論理で判定され“1”の場合,スタッフビ
ットSの位置に固定スタッフビットR(R=“1”)が
挿入されていることを表し,スタッフ制御ビットCが
“0”の場合,スタッフビットSの位置には情報ビット
(次のチャネルの情報ビット)が設定される。
ータ構成を示し,A.に示す通常時の場合,各チャネル
(CH0の例を示す)には,複数の情報ビットIと3個
(5個の場合もある)のスタッフ制御ビットC及びスタ
ッフビットSとで構成され,スタッフ制御ビットCは受
信側で多数決論理で判定され“1”の場合,スタッフビ
ットSの位置に固定スタッフビットR(R=“1”)が
挿入されていることを表し,スタッフ制御ビットCが
“0”の場合,スタッフビットSの位置には情報ビット
(次のチャネルの情報ビット)が設定される。
【0005】図8において,入力断を検出しない場合
(チャネルの信号が受信される状態の場合),各データ
信号(DATA0〜n)はそれぞれのチャネル(CH0
〜n)に対応して設けられたスタッフメモリ83へ,抽
出された各クロック信号に同期して書込まれる。一方ス
タッフメモリ83はそれぞれ,MUX87における多重
動作用の高速のクロックを分周器88で分周したクロッ
ク信号(読み出しクロック信号)に同期して各チャネル
のデータが読み出される。
(チャネルの信号が受信される状態の場合),各データ
信号(DATA0〜n)はそれぞれのチャネル(CH0
〜n)に対応して設けられたスタッフメモリ83へ,抽
出された各クロック信号に同期して書込まれる。一方ス
タッフメモリ83はそれぞれ,MUX87における多重
動作用の高速のクロックを分周器88で分周したクロッ
ク信号(読み出しクロック信号)に同期して各チャネル
のデータが読み出される。
【0006】この時,各チャネルの各クロック信号は,
各チャネルに対応する位相比較器84において,分周器
88で分周した基準となるクロック信号の位相と比較さ
れ,1ビットの位相差が生じるとタイミング発生器85
にスタッフ要求信号を出力する。タイミング発生器85
は,スタッフ要求信号により対応するチャネルのスタッ
フメモリ83に対しスタッフ挿入のタイミングでメモリ
制御信号を出力する。これを受けたスタッフメモリ83
は読み出しを1ビット休止し,その1ビットの休止部分
を用いて図9のA.に示すフォーマットによりスタッフ
ビットを挿入する。
各チャネルに対応する位相比較器84において,分周器
88で分周した基準となるクロック信号の位相と比較さ
れ,1ビットの位相差が生じるとタイミング発生器85
にスタッフ要求信号を出力する。タイミング発生器85
は,スタッフ要求信号により対応するチャネルのスタッ
フメモリ83に対しスタッフ挿入のタイミングでメモリ
制御信号を出力する。これを受けたスタッフメモリ83
は読み出しを1ビット休止し,その1ビットの休止部分
を用いて図9のA.に示すフォーマットによりスタッフ
ビットを挿入する。
【0007】各チャネルのAIS挿入部86は,入力断
検出部82が入力断を検出しない通常の状態(INDW
N信号が“0”)では,対応するチャネルのスタッフメ
モリ83から読み出されるデータを選択して,MUX8
7へ入力する動作を行い,MUX87で各チャネルのデ
ータが装置内クロックにより多重化されて出力される。
検出部82が入力断を検出しない通常の状態(INDW
N信号が“0”)では,対応するチャネルのスタッフメ
モリ83から読み出されるデータを選択して,MUX8
7へ入力する動作を行い,MUX87で各チャネルのデ
ータが装置内クロックにより多重化されて出力される。
【0008】低次群の伝送路に障害が発生すると,図8
に示すチャネル0(CH0)に入力断が発生した例によ
り説明すると,B/U変換部81からデータ信号(DA
TA0)及びクロック信号(CLK0)が発生せず,入
力断検出部82から入力断の検出出力が発生する。この
場合,CH0の位相比較器84は入力信号からのクロッ
クが存在しないため,分周器88からのクロックとの位
相比較が不可能となる。この場合,CHOのAIS挿入
部86は,入力断検出信号(INDWN0)が“1”と
なるため,オール“1”信号の入力を選択してMUX8
7へ出力する。
に示すチャネル0(CH0)に入力断が発生した例によ
り説明すると,B/U変換部81からデータ信号(DA
TA0)及びクロック信号(CLK0)が発生せず,入
力断検出部82から入力断の検出出力が発生する。この
場合,CH0の位相比較器84は入力信号からのクロッ
クが存在しないため,分周器88からのクロックとの位
相比較が不可能となる。この場合,CHOのAIS挿入
部86は,入力断検出信号(INDWN0)が“1”と
なるため,オール“1”信号の入力を選択してMUX8
7へ出力する。
【0009】図9のB.にCH0の入力断時にMUX8
7から出力されるフレーム信号と,その中のCH0,C
H1の詳細なビット構成を示す。これによれば,チャネ
ル0(CH0)の内容は,全てのビットが“1”にな
り,スタッフ制御ビットC,スタッフビットSも同じ
“1”となる。この場合,このスタッフ多重変換装置で
多重化された信号を伝送路から受信して分離を行う装置
でどのように動作するか,図10を用いて説明する。
7から出力されるフレーム信号と,その中のCH0,C
H1の詳細なビット構成を示す。これによれば,チャネ
ル0(CH0)の内容は,全てのビットが“1”にな
り,スタッフ制御ビットC,スタッフビットSも同じ
“1”となる。この場合,このスタッフ多重変換装置で
多重化された信号を伝送路から受信して分離を行う装置
でどのように動作するか,図10を用いて説明する。
【0010】図10はスタッフ多重変換装置のデスタッ
フ分離部の構成を示す。図中,90はデスタッフ分離
部,91は装置内データ(高次群の入力信号)に含まれ
る各チャネル信号を分離して個別の低次群の信号を出力
する分離部,92は装置内クロック(高次群の高速クロ
ック)をn+1に分周する分周器,93は低次群の各チ
ャネル別に設けられたスタッフ除去のためのデスタッフ
メモリ,94は分周器92からの共通のクロックとチャ
ネル毎のデータのビットとによりデータをデスタッフメ
モリ93へ書込むか否かを制御する信号を発生するタイ
ミング発生器,95はデスタッフメモリ93への書込み
クロックと読み出しクロックの位相差を検出して読み出
しクロックを制御する各チャネル(CH0〜CHn)対
応のPLL(Phase Lock Loop)回路,96は各チャネル
に設けられたユニポーラ・バイポーラ変換部(U/Bで
表示)である。
フ分離部の構成を示す。図中,90はデスタッフ分離
部,91は装置内データ(高次群の入力信号)に含まれ
る各チャネル信号を分離して個別の低次群の信号を出力
する分離部,92は装置内クロック(高次群の高速クロ
ック)をn+1に分周する分周器,93は低次群の各チ
ャネル別に設けられたスタッフ除去のためのデスタッフ
メモリ,94は分周器92からの共通のクロックとチャ
ネル毎のデータのビットとによりデータをデスタッフメ
モリ93へ書込むか否かを制御する信号を発生するタイ
ミング発生器,95はデスタッフメモリ93への書込み
クロックと読み出しクロックの位相差を検出して読み出
しクロックを制御する各チャネル(CH0〜CHn)対
応のPLL(Phase Lock Loop)回路,96は各チャネル
に設けられたユニポーラ・バイポーラ変換部(U/Bで
表示)である。
【0011】図8の多重部からの信号が図10に示す受
信側の装置であるデスタッフ分離部の装置内データとし
て分離部91へ入力される。分離部91は受信データに
同期した装置内クロック及び該装置内クロックをチャネ
ル数(n+1)で分周を行う分周器92からのクロック
により多重化されたデータを各チャネル(CH0〜CH
n)に分離し,各チャネルのデータはデスタッフメモリ
93へ供給する。この時,各チャネルに対応するタイミ
ング発生器94は,分離された各チャネルのデータのス
タッフ制御ビットC及びスタッフビットS(これらを付
加ビットという)を識別し,検出されるとこれらの制御
ビット及びスタッフビットをデスタッフメモリ93へ書
込むのを禁止する信号を発生する。
信側の装置であるデスタッフ分離部の装置内データとし
て分離部91へ入力される。分離部91は受信データに
同期した装置内クロック及び該装置内クロックをチャネ
ル数(n+1)で分周を行う分周器92からのクロック
により多重化されたデータを各チャネル(CH0〜CH
n)に分離し,各チャネルのデータはデスタッフメモリ
93へ供給する。この時,各チャネルに対応するタイミ
ング発生器94は,分離された各チャネルのデータのス
タッフ制御ビットC及びスタッフビットS(これらを付
加ビットという)を識別し,検出されるとこれらの制御
ビット及びスタッフビットをデスタッフメモリ93へ書
込むのを禁止する信号を発生する。
【0012】これによりデスタッフメモリ93は分周器
92からのクロックに同期して行う書込みを停止して付
加ビットを除去する。このチャネルに対応して設けられ
たPLL95は,付加ビットを除去した時に不揃いにな
ったクロックの位相変化を平滑化して読み出すために設
けられ,入力データの書込みの位相に追従したクロック
により読み出しが行われ,読み出しデータはU/B変換
部96から各チャネルのデータが伝送路に出力される。
このように,図10に示すデスタッフ部では,各チャネ
ルに分離されたデータからスタッフ制御ビットやスタッ
フビットを検出してデスタッフの制御及びPLL95に
よるデータ読み出しのクロック制御を行っている。
92からのクロックに同期して行う書込みを停止して付
加ビットを除去する。このチャネルに対応して設けられ
たPLL95は,付加ビットを除去した時に不揃いにな
ったクロックの位相変化を平滑化して読み出すために設
けられ,入力データの書込みの位相に追従したクロック
により読み出しが行われ,読み出しデータはU/B変換
部96から各チャネルのデータが伝送路に出力される。
このように,図10に示すデスタッフ部では,各チャネ
ルに分離されたデータからスタッフ制御ビットやスタッ
フビットを検出してデスタッフの制御及びPLL95に
よるデータ読み出しのクロック制御を行っている。
【0013】次に,従来のスタッフ多重変換装置のデス
タッフ部周辺におけるアラーム(AIS)の取り扱いに
ついて説明する。図11は従来のスタッフ多重変換装置
デスタッフ部周りの構成図である。この図には主として
アラーム(AIS)に関連する回路を示し,上記図10
に示すデスタッフの制御に関連する回路は省略されてい
る。
タッフ部周辺におけるアラーム(AIS)の取り扱いに
ついて説明する。図11は従来のスタッフ多重変換装置
デスタッフ部周りの構成図である。この図には主として
アラーム(AIS)に関連する回路を示し,上記図10
に示すデスタッフの制御に関連する回路は省略されてい
る。
【0014】図11において,100はスタッフ多重変
換装置デスタッフ部,101は多重信号を各チャネルに
分離する回路を含む装置内パッケージ,102は装置内
パッケージ101で分離された一つのチャネル信号につ
いてデスタッフ操作を行って低次群の伝送路へ出力する
インタフェースパッケージ,103はデスタッフ操作を
行うデスタッフメモリ,104はこのインタフェースパ
ッケージ102へ入力するデータからAIS(オール
“1”で表すアラーム)を検出するAIS検出部,10
5はこのインタフェースパッケージ102へ入力するク
ロックが断になったことを検出する入力断検出部,10
6はPLL回路(図10の95に対応),107は位相
比較器,108はフィルタ,109は電圧制御発振器,
110はAIS送出部である。
換装置デスタッフ部,101は多重信号を各チャネルに
分離する回路を含む装置内パッケージ,102は装置内
パッケージ101で分離された一つのチャネル信号につ
いてデスタッフ操作を行って低次群の伝送路へ出力する
インタフェースパッケージ,103はデスタッフ操作を
行うデスタッフメモリ,104はこのインタフェースパ
ッケージ102へ入力するデータからAIS(オール
“1”で表すアラーム)を検出するAIS検出部,10
5はこのインタフェースパッケージ102へ入力するク
ロックが断になったことを検出する入力断検出部,10
6はPLL回路(図10の95に対応),107は位相
比較器,108はフィルタ,109は電圧制御発振器,
110はAIS送出部である。
【0015】この図11に示す従来の構成では,AIS
検出部104において入力データにAIS(オール
“1”)が含まれていることを検出するか,クロックが
断になったことを入力断検出部105で検出するかの何
れかにより,アラーム転送要求がAIS送出部110に
送られる。これに応じてAIS送出部110は,PLL
106がフリーラン状態で発生するクロック(精度が悪
い)を使用して伝送路に対しオール“1”のAISを送
出する。
検出部104において入力データにAIS(オール
“1”)が含まれていることを検出するか,クロックが
断になったことを入力断検出部105で検出するかの何
れかにより,アラーム転送要求がAIS送出部110に
送られる。これに応じてAIS送出部110は,PLL
106がフリーラン状態で発生するクロック(精度が悪
い)を使用して伝送路に対しオール“1”のAISを送
出する。
【0016】
【発明が解決しようとする課題】上記図8の構成により
入力断の検出に応じてスタッフ部から図9のB.に示す
ような,チャネル内の全ビットがオール“1”となるA
ISを挿入すると,これを受信する図10に示すデスタ
ッフ部では,スタッフ制御ビットが識別できなくなりデ
スタッフ部によるデスタッフ制御が不可能になると共に
PLLのクロック制御もできなくなるという問題があ
る。また,スタッフ操作が行えないため,伝送路異常で
あったのかパッケージ内のスタッフメモリが不良であっ
たのかの切りわけができないという問題があった。これ
らを第1の問題点という。
入力断の検出に応じてスタッフ部から図9のB.に示す
ような,チャネル内の全ビットがオール“1”となるA
ISを挿入すると,これを受信する図10に示すデスタ
ッフ部では,スタッフ制御ビットが識別できなくなりデ
スタッフ部によるデスタッフ制御が不可能になると共に
PLLのクロック制御もできなくなるという問題があ
る。また,スタッフ操作が行えないため,伝送路異常で
あったのかパッケージ内のスタッフメモリが不良であっ
たのかの切りわけができないという問題があった。これ
らを第1の問題点という。
【0017】次に上記図11のデスタッフ部の構成で
は,AIS検出部104か入力断検出部105の何れか
が駆動される状態は,データがオール“1”であるか,
クロックが断の状態であるかの何れかであるため,デス
タッフ操作が行われてないため,デスタッフメモリ10
3及びPLL106の正常/異常動作の判断ができな
い。このため,インタフェースパッケージが異常である
か,正常であるかの判別ができない。また,装置内の異
常がどのパッケージにより起きたかの装置内の異常切り
わけを行うことができないという問題があった。これを
第2の問題という。
は,AIS検出部104か入力断検出部105の何れか
が駆動される状態は,データがオール“1”であるか,
クロックが断の状態であるかの何れかであるため,デス
タッフ操作が行われてないため,デスタッフメモリ10
3及びPLL106の正常/異常動作の判断ができな
い。このため,インタフェースパッケージが異常である
か,正常であるかの判別ができない。また,装置内の異
常がどのパッケージにより起きたかの装置内の異常切り
わけを行うことができないという問題があった。これを
第2の問題という。
【0018】本発明は上記第1の問題を解決し,スタッ
フ部への入力断を検出した場合にも,スタッフ多重変換
を行うことを可能にすると共に正常にアラームを通知し
てデスタッフ部におけるデスタッフ操作を可能とするス
タッフ多重変換装置におけるアラーム転送方式を提供す
ることを第1の目的とする。
フ部への入力断を検出した場合にも,スタッフ多重変換
を行うことを可能にすると共に正常にアラームを通知し
てデスタッフ部におけるデスタッフ操作を可能とするス
タッフ多重変換装置におけるアラーム転送方式を提供す
ることを第1の目的とする。
【0019】更に,本発明は上記第2の問題を解決し,
装置内パッケージで異常が発生しても,デスタッフを行
うことができ,メモリ及びPLLの正常・異常動作の判
断及び装置内異常の切りわけが可能なスタッフ多重変換
装置におけるアラーム転送方式を提供することを第2の
目的とする。
装置内パッケージで異常が発生しても,デスタッフを行
うことができ,メモリ及びPLLの正常・異常動作の判
断及び装置内異常の切りわけが可能なスタッフ多重変換
装置におけるアラーム転送方式を提供することを第2の
目的とする。
【0020】
【課題を解決するための手段】図1は本発明の第1の原
理構成図,図2は図1の構成により発生するデータの例
である。図3は本発明の第2の原理構成図である。
理構成図,図2は図1の構成により発生するデータの例
である。図3は本発明の第2の原理構成図である。
【0021】図1は上記第1の問題を解決するためのス
タッフ多重変換装置の1チャネル分のスタッフ同期部を
中心とする構成が示され,図1において,1は一つのチ
ャネル(CH0とする)用のスタッフ同期部,1aはB
/U変換部,1bは入力断検出部,1cはデータ選択
部,1dはクロック選択部,1eはスタッフメモリ,1
fは位相比較器,2は入力断の時に使用するクロックを
発生する各チャネルに共通の発振器,3は各チャネルか
らのスタッフ要求信号を受け取って各チャネルのスタッ
フメモリ1eにスタッフ操作のためのメモリ制御信号を
発生するタイミング発生部,4は各チャネルからのデー
タを多重化する多重部,5は多重用の高速のクロックを
分周(チャネル数を分周比とする分周)して低次群の速
度のクロックを発生する分周器である。
タッフ多重変換装置の1チャネル分のスタッフ同期部を
中心とする構成が示され,図1において,1は一つのチ
ャネル(CH0とする)用のスタッフ同期部,1aはB
/U変換部,1bは入力断検出部,1cはデータ選択
部,1dはクロック選択部,1eはスタッフメモリ,1
fは位相比較器,2は入力断の時に使用するクロックを
発生する各チャネルに共通の発振器,3は各チャネルか
らのスタッフ要求信号を受け取って各チャネルのスタッ
フメモリ1eにスタッフ操作のためのメモリ制御信号を
発生するタイミング発生部,4は各チャネルからのデー
タを多重化する多重部,5は多重用の高速のクロックを
分周(チャネル数を分周比とする分周)して低次群の速
度のクロックを発生する分周器である。
【0022】図3は上記第2の問題を解決するためのス
タッフ多重変換装置の1チャネル分のデスタッフ部のア
ラーム関係を中心とする構成が示され,図3において,
6は装置内パッケージ,7は1チャネル分のインタフェ
ースパッケージ,8は発振器,9はAIS検出部,10
は入力断検出部,11はAIS挿入部,12は論理和
部,13はデータ選択部,14はクロック選択部,15
はデスタッフメモリ,16はPLLである。
タッフ多重変換装置の1チャネル分のデスタッフ部のア
ラーム関係を中心とする構成が示され,図3において,
6は装置内パッケージ,7は1チャネル分のインタフェ
ースパッケージ,8は発振器,9はAIS検出部,10
は入力断検出部,11はAIS挿入部,12は論理和
部,13はデータ選択部,14はクロック選択部,15
はデスタッフメモリ,16はPLLである。
【0023】本発明の第1の原理構成は,クロックを発
生する発振源を設けて入力断の場合にこの発振源のクロ
ックを用いてスタッフ操作を行い,チャネルのデータ領
域だけオール“1”にしてスタッフ用の付加ビットを設
定して送出することにより,対向する装置でデスタッフ
の操作を実行し,PLLによるクロック抽出を行ってア
ラームの転送を行うものである。
生する発振源を設けて入力断の場合にこの発振源のクロ
ックを用いてスタッフ操作を行い,チャネルのデータ領
域だけオール“1”にしてスタッフ用の付加ビットを設
定して送出することにより,対向する装置でデスタッフ
の操作を実行し,PLLによるクロック抽出を行ってア
ラームの転送を行うものである。
【0024】また,本発明の第2の原理構成ではチャネ
ルデータを分離してデスタッフを行う装置のパッケージ
で異常発生時に独立クロックに切替えデスタッフ操作前
にデータ領域をオール“1”にして固定的なスタッフ制
御ビットとスタッフを挿入してデスタッフ操作を行うこ
とにより,メモリとPLLの正常・異常動作の判断を可
能とし,パッケージ異常の良否の判別を行うものであ
る。
ルデータを分離してデスタッフを行う装置のパッケージ
で異常発生時に独立クロックに切替えデスタッフ操作前
にデータ領域をオール“1”にして固定的なスタッフ制
御ビットとスタッフを挿入してデスタッフ操作を行うこ
とにより,メモリとPLLの正常・異常動作の判断を可
能とし,パッケージ異常の良否の判別を行うものであ
る。
【0025】
【作用】図1の構成において,スタッフ同期部1に一つ
のチャネル(CH0とする)のデータが入力すると,従
来と同様にB/U変換部1aでユニポーラ信号に変換さ
れたデータ信号はデータ選択部1cに出力され,抽出さ
れたクロック信号はクロック選択部1dに出力される。
データ信号は入力断検出部1bへ入力され,その検出出
力はデータ選択部1cとクロック選択部1dを制御す
る。入力断が発生しないと,入力断検出部1bの出力に
よりデータ選択部1cはデータ信号を選択し,クロック
選択部1dはB/U変換部1aからのクロック信号を選
択し,スタッフメモリ1eは従来と同様に,位相比較器
1fにおける書込みクロックと分周器5からの読出しク
ロックの位相差の検出動作と,タイミング発生部3の制
御によりスタッフメモリ1eにおけるスタッフ挿入の操
作が行われる。この場合,図2のA.に示す通常時に
は,に示す0〜nのチャネルの中のチャネル0(CH
0)からは,に示すように情報ビット(I),スタッ
フ制御ビット(C)及びスタッフビット(S)を含むビ
ット情報が発生する。
のチャネル(CH0とする)のデータが入力すると,従
来と同様にB/U変換部1aでユニポーラ信号に変換さ
れたデータ信号はデータ選択部1cに出力され,抽出さ
れたクロック信号はクロック選択部1dに出力される。
データ信号は入力断検出部1bへ入力され,その検出出
力はデータ選択部1cとクロック選択部1dを制御す
る。入力断が発生しないと,入力断検出部1bの出力に
よりデータ選択部1cはデータ信号を選択し,クロック
選択部1dはB/U変換部1aからのクロック信号を選
択し,スタッフメモリ1eは従来と同様に,位相比較器
1fにおける書込みクロックと分周器5からの読出しク
ロックの位相差の検出動作と,タイミング発生部3の制
御によりスタッフメモリ1eにおけるスタッフ挿入の操
作が行われる。この場合,図2のA.に示す通常時に
は,に示す0〜nのチャネルの中のチャネル0(CH
0)からは,に示すように情報ビット(I),スタッ
フ制御ビット(C)及びスタッフビット(S)を含むビ
ット情報が発生する。
【0026】入力断が発生すると,入力断検出部1bか
らの検出出力によりデータ選択部1cとクロック選択部
1dが切替えられ,データ選択部1cは“1”入力を選
択してスタッフメモリ1eへ出力し,クロック選択部1
dは発振器2から出力されるクロック信号を選択するよ
う切替えられ,その出力が位相比較器1fへ供給され
る。位相比較器1fは,正常時の場合と同様に分周器5
からの読出しクロックと発振器2からのクロックとの位
相を比較し,位相差が一定以上になってスタッフ要求信
号が発生するとタイミング発生部3を駆動し,タイミン
グ発生部3は対応するチャネルのスタッフメモリ1eに
対しメモリ制御信号を出力してスタッフビットを挿入す
る動作を実行させる。
らの検出出力によりデータ選択部1cとクロック選択部
1dが切替えられ,データ選択部1cは“1”入力を選
択してスタッフメモリ1eへ出力し,クロック選択部1
dは発振器2から出力されるクロック信号を選択するよ
う切替えられ,その出力が位相比較器1fへ供給され
る。位相比較器1fは,正常時の場合と同様に分周器5
からの読出しクロックと発振器2からのクロックとの位
相を比較し,位相差が一定以上になってスタッフ要求信
号が発生するとタイミング発生部3を駆動し,タイミン
グ発生部3は対応するチャネルのスタッフメモリ1eに
対しメモリ制御信号を出力してスタッフビットを挿入す
る動作を実行させる。
【0027】この場合,スタッフメモリ1eには,デー
タ選択部1cからの“1”の情報ビットと,スタッフ制
御ビットC及びスタッフビットSを含むデータが設定さ
れ,分周器5のクロックにより読出されたデータは多重
部4へ入力して他のチャネルのデータと多重化される。
タ選択部1cからの“1”の情報ビットと,スタッフ制
御ビットC及びスタッフビットSを含むデータが設定さ
れ,分周器5のクロックにより読出されたデータは多重
部4へ入力して他のチャネルのデータと多重化される。
【0028】従って,入力断の時にこのチャネル(CH
0)から発生するデータは図2のB.のに示す内容と
なり,他のチャネルCH1〜CHnは通常の状態であ
る。このように,情報ビットが“1”となるが,スタッ
フ制御ビットCとスタッフビットSの部分は従来のよう
に“1”にならない。これにより対抗装置のデスタッフ
部においてデスタッフ制御及びPLLのクロック抽出動
作が可能となる。
0)から発生するデータは図2のB.のに示す内容と
なり,他のチャネルCH1〜CHnは通常の状態であ
る。このように,情報ビットが“1”となるが,スタッ
フ制御ビットCとスタッフビットSの部分は従来のよう
に“1”にならない。これにより対抗装置のデスタッフ
部においてデスタッフ制御及びPLLのクロック抽出動
作が可能となる。
【0029】次に図2において,装置内パッケージ6が
通常時には,AIS検出部9及び入力断検出部10から
検出出力が発生せず,従って論理和部12から切替えを
要求する信号(要求信号という)が発生しない。この場
合,データ選択部13はパッケージからのデータ(DA
TA)信号を選択し,クロック選択部14はパッケージ
からのクロック信号を選択して,デスタッフメモリ15
に対してそれぞれ書込みデータ及び書込みクロックとし
て入力され,デスタッフ操作が行われ,PLL16は入
力クロックに同期してロック状態にあるクロックを出力
する。
通常時には,AIS検出部9及び入力断検出部10から
検出出力が発生せず,従って論理和部12から切替えを
要求する信号(要求信号という)が発生しない。この場
合,データ選択部13はパッケージからのデータ(DA
TA)信号を選択し,クロック選択部14はパッケージ
からのクロック信号を選択して,デスタッフメモリ15
に対してそれぞれ書込みデータ及び書込みクロックとし
て入力され,デスタッフ操作が行われ,PLL16は入
力クロックに同期してロック状態にあるクロックを出力
する。
【0030】装置内パッケージ6が異常時には,AIS
検出部または入力断検出部10の何れかで検出出力が発
生し論理和部12から要求信号が発生する。これによ
り,クロック選択部14は発振器8のクロックを選択す
る。また,要求信号により駆動されるAIS挿入部11
は,発振器8のクロックに同期して決められたフレーム
フォーマット(上記図2のA.に示すI,C,Sの各ビ
ットの配列)の中の情報ビットIにオール“1”(伝送
路に対してのAIS信号を表す)を挿入したデータを出
力する。
検出部または入力断検出部10の何れかで検出出力が発
生し論理和部12から要求信号が発生する。これによ
り,クロック選択部14は発振器8のクロックを選択す
る。また,要求信号により駆動されるAIS挿入部11
は,発振器8のクロックに同期して決められたフレーム
フォーマット(上記図2のA.に示すI,C,Sの各ビ
ットの配列)の中の情報ビットIにオール“1”(伝送
路に対してのAIS信号を表す)を挿入したデータを出
力する。
【0031】この時,要求信号の発生によりデータ選択
部13はAIS挿入部11の出力を選択するため,この
AIS信号が挿入されたデータはデスタッフメモリ15
へ入力されて,デスタッフ操作が行われる。なお,AI
S挿入部11は,基準となるスタッフ率に従ってスタッ
フ制御ビットCを挿入してスタッフビットの制御を行
う。
部13はAIS挿入部11の出力を選択するため,この
AIS信号が挿入されたデータはデスタッフメモリ15
へ入力されて,デスタッフ操作が行われる。なお,AI
S挿入部11は,基準となるスタッフ率に従ってスタッ
フ制御ビットCを挿入してスタッフビットの制御を行
う。
【0032】デスタッフメモリ15は,発振器8から出
力されたクロックとAIS挿入部11で作成したデータ
によりデスタッフ操作を行い,PLL16も基準となる
スタッフ率に応じた周波数を出力することが可能とな
り,インタフェースパッケージ7における診断を行うこ
とができ,伝送路に対し付加ビットを除去したオール
“1”のAIS転送(アラーム転送)を行うことができ
る。
力されたクロックとAIS挿入部11で作成したデータ
によりデスタッフ操作を行い,PLL16も基準となる
スタッフ率に応じた周波数を出力することが可能とな
り,インタフェースパッケージ7における診断を行うこ
とができ,伝送路に対し付加ビットを除去したオール
“1”のAIS転送(アラーム転送)を行うことができ
る。
【0033】
【実施例】図4は実施例1の構成図,図5は実施例1に
おける入力側と出力側の信号の構成例である。図4の実
施例1は上記図1に示す原理構成に対応し,低次群の入
力データがチャネル0〜チャネル3の合計4チャネルで
ある場合の例である。
おける入力側と出力側の信号の構成例である。図4の実
施例1は上記図1に示す原理構成に対応し,低次群の入
力データがチャネル0〜チャネル3の合計4チャネルで
ある場合の例である。
【0034】図4において,1−0〜1−3はそれぞれ
チャネルCH0〜CH3のスタッフ同期部を表し,チャ
ネルCH0スタッフ同期部1−0の内部構成だけ示すが
他の1−1〜1−3もこれと同様である。図4におい
て,1a〜1f上記図1の同じ符号で表す各部に対応し
名称も同じであるため説明を省略する。2〜5も上記図
1の同じ符号に対応し,2は1.0M(Hz)の発振器
(OSCで表示),3はタイミング信号発生部(TIM
GEN部で表示),4は多重部(MUXで表示),5は
4分周器である。
チャネルCH0〜CH3のスタッフ同期部を表し,チャ
ネルCH0スタッフ同期部1−0の内部構成だけ示すが
他の1−1〜1−3もこれと同様である。図4におい
て,1a〜1f上記図1の同じ符号で表す各部に対応し
名称も同じであるため説明を省略する。2〜5も上記図
1の同じ符号に対応し,2は1.0M(Hz)の発振器
(OSCで表示),3はタイミング信号発生部(TIM
GEN部で表示),4は多重部(MUXで表示),5は
4分周器である。
【0035】この実施例では,低次群の入力データであ
るチャネルCH0〜CH3は1Mbps(メガビット/
秒)の速度を持つデータであり,発振器2の発振周波数
は入力データの速度と同じ1.0MHzとし,多重部4
を駆動する装置クロックの周波数が4.832MHzと
すると,これに対応して多重部4からのデータ出力の速
度4.832Mbpsとする。従って,4分周器5から
出力するクロック周波数は1.208MHzである。
るチャネルCH0〜CH3は1Mbps(メガビット/
秒)の速度を持つデータであり,発振器2の発振周波数
は入力データの速度と同じ1.0MHzとし,多重部4
を駆動する装置クロックの周波数が4.832MHzと
すると,これに対応して多重部4からのデータ出力の速
度4.832Mbpsとする。従って,4分周器5から
出力するクロック周波数は1.208MHzである。
【0036】図4の基本的な動作は上記図1,図2と同
様であるが,その動作の概要について図5を参照しなが
らチャネルCH0について説明する。CH0スタッフ同
期部1−0にデータが入力すると,B/U変換部1aか
ら図5のA.ので示すように1M(bps)の情報ビ
ットI(125ビット/125μS)のデータと,1M
(Hz)のクロックが抽出される。このようなデータ及
びクロックは他の各チャネルCH1〜CH3でも同様に
抽出される。
様であるが,その動作の概要について図5を参照しなが
らチャネルCH0について説明する。CH0スタッフ同
期部1−0にデータが入力すると,B/U変換部1aか
ら図5のA.ので示すように1M(bps)の情報ビ
ットI(125ビット/125μS)のデータと,1M
(Hz)のクロックが抽出される。このようなデータ及
びクロックは他の各チャネルCH1〜CH3でも同様に
抽出される。
【0037】正常時(入力断が発生しない時)には,抽
出されたデータ及びクロックは,それぞれCH0データ
選択部1cとCH0クロック選択部1dへ入力され,入
力断検出部1bから入力断を検出しないため,データ選
択部1cはB/U変換部1aの出力を選択し,クロック
選択部1dは入力データから抽出されたクロックを選択
し,データはCH0スタッフメモリ1eへ入力し,クロ
ックはCH0スタッフメモリ1eにおけるデータの書込
み用に供給されると共にCH0位相比較器1fへ入力す
る。
出されたデータ及びクロックは,それぞれCH0データ
選択部1cとCH0クロック選択部1dへ入力され,入
力断検出部1bから入力断を検出しないため,データ選
択部1cはB/U変換部1aの出力を選択し,クロック
選択部1dは入力データから抽出されたクロックを選択
し,データはCH0スタッフメモリ1eへ入力し,クロ
ックはCH0スタッフメモリ1eにおけるデータの書込
み用に供給されると共にCH0位相比較器1fへ入力す
る。
【0038】CH0スタッフメモリ1eは,図5のB.
のに示す装置内の4.8Mクロックを4分周器5で分
周した1.208Mのクロックによりスタッフ操作と共
に読出されて,4つのチャネルの出力が多重部4で4.
832Mのクロックにより多重化され,図5の.のの
ように各チャネルの信号が出力される。
のに示す装置内の4.8Mクロックを4分周器5で分
周した1.208Mのクロックによりスタッフ操作と共
に読出されて,4つのチャネルの出力が多重部4で4.
832Mのクロックにより多重化され,図5の.のの
ように各チャネルの信号が出力される。
【0039】スタッフ同期部1−0のCH0位相比較器
1fは,4分周器5からの1.208Mのクロックの位
相とクロック選択部1dからのクロックの位相を比較
し,位相差が近接するとスタッフ要求信号をタイミング
発生部3へ出力する。タイミング発生部3はこれに応じ
て,CH0スタッフメモリ1eに対しこの位相差を埋め
るためにメモリ制御信号が発生してスタッフ操作が行わ
れる。
1fは,4分周器5からの1.208Mのクロックの位
相とクロック選択部1dからのクロックの位相を比較
し,位相差が近接するとスタッフ要求信号をタイミング
発生部3へ出力する。タイミング発生部3はこれに応じ
て,CH0スタッフメモリ1eに対しこの位相差を埋め
るためにメモリ制御信号が発生してスタッフ操作が行わ
れる。
【0040】図5のB.のにチャネルCH0のスタッ
フ同期部1−0のスタッフメモリ1eから出力されるフ
レームフォーマットの例を示す。この場合,情報ビット
Iは25×5ビット,スタッフ制御ビットCは5ビット
(5ビットの多数決論理を行うため),固定スタッフビ
ットRは4×5ビット,スタッフビットS(Cが“1”
の時制御ビットSはR,Cが“0”の時SはIになる)
とで構成され,このデータがCH0DATAとして多重
部4へ出力される。この場合,スタッフが行われる率は
約1/6である。
フ同期部1−0のスタッフメモリ1eから出力されるフ
レームフォーマットの例を示す。この場合,情報ビット
Iは25×5ビット,スタッフ制御ビットCは5ビット
(5ビットの多数決論理を行うため),固定スタッフビ
ットRは4×5ビット,スタッフビットS(Cが“1”
の時制御ビットSはR,Cが“0”の時SはIになる)
とで構成され,このデータがCH0DATAとして多重
部4へ出力される。この場合,スタッフが行われる率は
約1/6である。
【0041】チャネルCH0で入力断が発生した場合,
入力断検出部1bから検出出力が発生すると,CH0デ
ータ選択部1cはオール“1”のデータ入力を選択し,
CH0クロック選択部1dは発振器2から発生するクロ
ックを選択する。CH0スタッフメモリ1eではこのオ
ール“1”のデータと発振器2のクロック及び4分周器
5のクロックによりスタッフ操作を行う。この場合,図
5のB.のに示すように,フレームフォーマット中の
情報ビットIの部分のみ“1”が挿入され,またCHO
位相比較器1fは,書き込みクロック(発振器2の出
力)が存在するために,位相比較が行われ,タイミング
発生部3に対しスタッフ要求信号を出力することが可能
となることにより,CH0スタッフメモリ1e,CH0
位相比較器1fは通常時と同様の踏査を行えるため,診
断(監視)ができ,また装置内部に対し該当するチャネ
ルのデータ領域のみにオール“1”を挿入することによ
り,装置内に対しアラームの転送を行うことができる。
入力断検出部1bから検出出力が発生すると,CH0デ
ータ選択部1cはオール“1”のデータ入力を選択し,
CH0クロック選択部1dは発振器2から発生するクロ
ックを選択する。CH0スタッフメモリ1eではこのオ
ール“1”のデータと発振器2のクロック及び4分周器
5のクロックによりスタッフ操作を行う。この場合,図
5のB.のに示すように,フレームフォーマット中の
情報ビットIの部分のみ“1”が挿入され,またCHO
位相比較器1fは,書き込みクロック(発振器2の出
力)が存在するために,位相比較が行われ,タイミング
発生部3に対しスタッフ要求信号を出力することが可能
となることにより,CH0スタッフメモリ1e,CH0
位相比較器1fは通常時と同様の踏査を行えるため,診
断(監視)ができ,また装置内部に対し該当するチャネ
ルのデータ領域のみにオール“1”を挿入することによ
り,装置内に対しアラームの転送を行うことができる。
【0042】図6は実施例2の構成図,図7は実施例2
のタイムチャートである。図6の実施例2は上記図2に
示す原理構成に対応し,多重データを分離部(図示せ
ず)で分離された1チャネル分のデスタッフ部の構成を
示す。
のタイムチャートである。図6の実施例2は上記図2に
示す原理構成に対応し,多重データを分離部(図示せ
ず)で分離された1チャネル分のデスタッフ部の構成を
示す。
【0043】図6において,50はスタッフ多重変換装
置の多重分離部を含む装置内パッケージ,51は装置内
パッケージ50と伝送路の間に設けられた1チャネル分
のインタフェースパッケージ,52はインタフェースパ
ッケージに入力するクロック(CLK)と同等の周波数
を出力する第1発振器(OSC1で表示),53は入力
データからAIS(オール“1”)を検出するAIS検
出部,54は入力クロック断検出部,55はインタフェ
ースパッケージ51に入力されるデータと同等のフォー
マットで情報ビットはオール“1”を,スタッフ制御ビ
ット及びスタッフビットは,基準となるスタッフ率に準
じてそれぞれ挿入するAIS挿入部,56はOSC1か
ら発生するクロックを基準にしてインタフェースパッケ
ージ51に入力されるデータと同等のフォーマットで情
報ビット,スタッフ制御ビット及びスタッフビットの位
置を示すビット制御信号を出力すると共にスタッフ率の
タイミングを出力するAIS挿入用タイミング発生部
(AIS挿入用TIMGEN)である。
置の多重分離部を含む装置内パッケージ,51は装置内
パッケージ50と伝送路の間に設けられた1チャネル分
のインタフェースパッケージ,52はインタフェースパ
ッケージに入力するクロック(CLK)と同等の周波数
を出力する第1発振器(OSC1で表示),53は入力
データからAIS(オール“1”)を検出するAIS検
出部,54は入力クロック断検出部,55はインタフェ
ースパッケージ51に入力されるデータと同等のフォー
マットで情報ビットはオール“1”を,スタッフ制御ビ
ット及びスタッフビットは,基準となるスタッフ率に準
じてそれぞれ挿入するAIS挿入部,56はOSC1か
ら発生するクロックを基準にしてインタフェースパッケ
ージ51に入力されるデータと同等のフォーマットで情
報ビット,スタッフ制御ビット及びスタッフビットの位
置を示すビット制御信号を出力すると共にスタッフ率の
タイミングを出力するAIS挿入用タイミング発生部
(AIS挿入用TIMGEN)である。
【0044】57はオア回路,58はデータセレクタ,
59はクロックセレクタ,60はフレームパルスセレク
タ,61はライト(WRITE)アドレスカウンタとア
ドレスデコーダとで構成されるライト(WRITE)ア
ドレスカウンタ・デコーダ,62はタイミング発生部
(TIMGEN),63はライト・アドレスカウンタ・
デコーダ61とリード(READ)アドレスカウンタ・
デコーダ67から出力されるライトイネーブル信号とリ
ードイネーブル信号を使用して入力データに対しデスタ
ッフ操作を行って伝送路速度のデータを出力するデスタ
ッフメモリ,64〜66はPLLを構成する回路であ
り,64は位相比較器,65はローパスフィルタ,66
はVCXO(Voltage Controlled X'tal Oscillator:電
圧制御水晶発振器)である。
59はクロックセレクタ,60はフレームパルスセレク
タ,61はライト(WRITE)アドレスカウンタとア
ドレスデコーダとで構成されるライト(WRITE)ア
ドレスカウンタ・デコーダ,62はタイミング発生部
(TIMGEN),63はライト・アドレスカウンタ・
デコーダ61とリード(READ)アドレスカウンタ・
デコーダ67から出力されるライトイネーブル信号とリ
ードイネーブル信号を使用して入力データに対しデスタ
ッフ操作を行って伝送路速度のデータを出力するデスタ
ッフメモリ,64〜66はPLLを構成する回路であ
り,64は位相比較器,65はローパスフィルタ,66
はVCXO(Voltage Controlled X'tal Oscillator:電
圧制御水晶発振器)である。
【0045】また,67はリード(READ)アドレス
カウンタ・デコーダ,68はデスタッフメモリ63から
出力されるデータが断の場合に要求信号を発生する出力
データ断検出部,69はVCXO66から出力されるク
ロックが断の場合に要求信号を発生する出力クロック断
検出部,70はオア回路,71はVCXO66から出力
されるクロックと同等の周波数を出力する第2発振器
(OSC2),72はデータセレクタ,73はクロック
セレクタ,74はユニポーラ信号をバイーポーラ信号に
変換して伝送路に出力するU/B変換部である。
カウンタ・デコーダ,68はデスタッフメモリ63から
出力されるデータが断の場合に要求信号を発生する出力
データ断検出部,69はVCXO66から出力されるク
ロックが断の場合に要求信号を発生する出力クロック断
検出部,70はオア回路,71はVCXO66から出力
されるクロックと同等の周波数を出力する第2発振器
(OSC2),72はデータセレクタ,73はクロック
セレクタ,74はユニポーラ信号をバイーポーラ信号に
変換して伝送路に出力するU/B変換部である。
【0046】図7に示す実施例2のタイミングチャート
を参照しながら図6の動作を説明する。装置内パッケー
ジ50が正常な出力を発生する通常時には,入力データ
AIS検出部53及び入力クロック断検出部54から検
出出力が発生せず,オア回路57から要求信号が出力さ
れないため,インタフェースパッケージ51へ入力する
データ(DATA),クロック(CLK)及びフレーム
パルス(FP)がそれぞれデータセレクタ58,クロッ
クセレクタ59,フレームパルスセレクタ60で選択さ
れる。選択されたクロック及びフレームパルスによりラ
イトアドレスカウンタ・デコーダ61とタイミング発生
部62によりデスタッフメモリ63へ書込むためのライ
ト・イネーブル信号の生成を行い,その信号によりデス
タッフメモリ63にスタッフ制御ビットC,スタッフビ
ットS(Cが“1”でスタッフ固定ビットRが含まれて
いる場合)を書込まないことによりデスタッフ操作を行
ってデータが書込まれる。
を参照しながら図6の動作を説明する。装置内パッケー
ジ50が正常な出力を発生する通常時には,入力データ
AIS検出部53及び入力クロック断検出部54から検
出出力が発生せず,オア回路57から要求信号が出力さ
れないため,インタフェースパッケージ51へ入力する
データ(DATA),クロック(CLK)及びフレーム
パルス(FP)がそれぞれデータセレクタ58,クロッ
クセレクタ59,フレームパルスセレクタ60で選択さ
れる。選択されたクロック及びフレームパルスによりラ
イトアドレスカウンタ・デコーダ61とタイミング発生
部62によりデスタッフメモリ63へ書込むためのライ
ト・イネーブル信号の生成を行い,その信号によりデス
タッフメモリ63にスタッフ制御ビットC,スタッフビ
ットS(Cが“1”でスタッフ固定ビットRが含まれて
いる場合)を書込まないことによりデスタッフ操作を行
ってデータが書込まれる。
【0047】出力データや出力クロックの断を検出しな
い通常時には,64〜66の各回路で構成するPLLが
ロック状態(デスタッフ操作ができていると入力クロッ
クに同期する)にあるクロック(VCXOの出力)によ
り,リード・アドレスカウンタ・デコーダ67から生成
されたリードイネーブル信号がデスタッフメモリ63へ
入力されて読出しが行われる。この時,出力データ断検
出部68と出力クロック断検出部69の何れも検出出力
(要求信号)を発生しないため,データセレクタ72と
クロックセレクタ73は,それぞれデスタッフメモリ6
3のデータとVCXO66のクロックを選択し,U/B
変換部74でバイポーラ信号に変換されて伝送路へ出力
される。
い通常時には,64〜66の各回路で構成するPLLが
ロック状態(デスタッフ操作ができていると入力クロッ
クに同期する)にあるクロック(VCXOの出力)によ
り,リード・アドレスカウンタ・デコーダ67から生成
されたリードイネーブル信号がデスタッフメモリ63へ
入力されて読出しが行われる。この時,出力データ断検
出部68と出力クロック断検出部69の何れも検出出力
(要求信号)を発生しないため,データセレクタ72と
クロックセレクタ73は,それぞれデスタッフメモリ6
3のデータとVCXO66のクロックを選択し,U/B
変換部74でバイポーラ信号に変換されて伝送路へ出力
される。
【0048】図7のA.には上記した通常時の入力デー
タAIS検出部53または入力クロック断検出部54か
ら要求信号が発生しない時のタイミングチャートを示
し,装置内パッケージから入力するデータがbに示すよ
うなフレームフォーマットを持ち,クロックがaに示す
ように入力する。このbに示すフレームは,情報ビット
Iが10ビット,スタッフ制御ビットCが3ビット,ス
タッフビットSが1ビットで構成されている。図7の
A.のcに示すデータ(各ビットはbに示すフォーマッ
トのビットに対応する)が入力したものとする。このc
のデータの中のスタッフ制御ビットCは全て“0”であ
るからスタッフ要求がないことが分かる。
タAIS検出部53または入力クロック断検出部54か
ら要求信号が発生しない時のタイミングチャートを示
し,装置内パッケージから入力するデータがbに示すよ
うなフレームフォーマットを持ち,クロックがaに示す
ように入力する。このbに示すフレームは,情報ビット
Iが10ビット,スタッフ制御ビットCが3ビット,ス
タッフビットSが1ビットで構成されている。図7の
A.のcに示すデータ(各ビットはbに示すフォーマッ
トのビットに対応する)が入力したものとする。このc
のデータの中のスタッフ制御ビットCは全て“0”であ
るからスタッフ要求がないことが分かる。
【0049】従って,デスタッフメモリ63には図7の
eに示すようにスタッフ制御ビットCが除去された情報
ビットだけ書込まれる(この場合,スタッフビットSの
位置には情報ビットが入っており,デスタッフメモリ6
3に書込まれる)。デスタッフメモリ63に書込まれた
データは図7のA.のdに示すクロック(PLLのVC
XO66から発生)を用いて読出される。なお,このd
に示すクロックはaに示すクロックの2倍の長さ(半分
の速度)であるが,実際の長さとは異なる。
eに示すようにスタッフ制御ビットCが除去された情報
ビットだけ書込まれる(この場合,スタッフビットSの
位置には情報ビットが入っており,デスタッフメモリ6
3に書込まれる)。デスタッフメモリ63に書込まれた
データは図7のA.のdに示すクロック(PLLのVC
XO66から発生)を用いて読出される。なお,このd
に示すクロックはaに示すクロックの2倍の長さ(半分
の速度)であるが,実際の長さとは異なる。
【0050】次に通常時の入力データが,図7のA.の
fに示すようにスタッフ制御ビットCが全て“1”でス
タッフ要求が有る場合,デスタッフメモリ63に書込む
時に,スタッフ制御ビットCと共にスタッフビットSが
除去される。この結果,図7のA.のhに示す内容の情
報ビットがデスタッフメモリ63に書込まれて,gに示
すクロックにより読出しが行われる。
fに示すようにスタッフ制御ビットCが全て“1”でス
タッフ要求が有る場合,デスタッフメモリ63に書込む
時に,スタッフ制御ビットCと共にスタッフビットSが
除去される。この結果,図7のA.のhに示す内容の情
報ビットがデスタッフメモリ63に書込まれて,gに示
すクロックにより読出しが行われる。
【0051】次に図6において,装置内パッケージ50
が異常な場合には,入力データAIS検出部53または
入力クロック断検出部54から,オア回路57を介して
要求信号が発生するため,データセレクタ58,クロッ
クセレクタ59,フレームパルスセレクタ60が切替え
られ,データセレクタ58はAIS挿入部55から発生
するデータを選択する。
が異常な場合には,入力データAIS検出部53または
入力クロック断検出部54から,オア回路57を介して
要求信号が発生するため,データセレクタ58,クロッ
クセレクタ59,フレームパルスセレクタ60が切替え
られ,データセレクタ58はAIS挿入部55から発生
するデータを選択する。
【0052】この場合,AIS挿入部55からは,OS
C1(52)のクロックに同期してAIS挿入要求タイ
ミング発生部56からの制御信号により,フレームフォ
ーマットで情報ビットIにオール“1”(伝送路に対す
るAIS信号)を挿入したデータが発生する。この時,
AIS挿入部55は基準となるスタッフ率に従ってスタ
ッフ制御ビットを挿入してスタッフビットの制御も行
う。クロックセレクタ59は,OSC1から発生するク
ロックを選択し,フレームパルスセレクタ60はAIS
挿入部55から発生するフレームパルスを選択する。
C1(52)のクロックに同期してAIS挿入要求タイ
ミング発生部56からの制御信号により,フレームフォ
ーマットで情報ビットIにオール“1”(伝送路に対す
るAIS信号)を挿入したデータが発生する。この時,
AIS挿入部55は基準となるスタッフ率に従ってスタ
ッフ制御ビットを挿入してスタッフビットの制御も行
う。クロックセレクタ59は,OSC1から発生するク
ロックを選択し,フレームパルスセレクタ60はAIS
挿入部55から発生するフレームパルスを選択する。
【0053】デスタッフメモリ63では,OSC1から
出力しているクロックとAIS挿入部55で作成したデ
ータによりデスタッフ操作を行うことが可能となる。ま
た,デスタッフ操作を行っているため,PLLを構成す
る位相比較器64,ローパスフィルタ65及びVCXO
66も基準となるスタッフ率に対し周波数を出力するこ
とが可能となる。このためインタフェースパッケージ5
1におけるデスタッフメモリ63及びPLLの診断を行
うことができ,伝送路に対しAIS転送(AIS転送)
を行うこともできる。すなわち,デスタッフメモリ63
またはPLLを構成する回路64〜66に異常が発生し
た場合は,出力データ断検出部68または出力クロック
断検出部69の何れかから要求信号が出力されオア回路
70を介してデータセレクタ72及びクロックセレクタ
73が切替えられ,データセレクタ72はオール“1”
を出力し,クロックセレクタ73はOSC2(71)か
ら発生するクロックを出力する。これにより伝送路にオ
ール“1”のAIS転送(アラーム転送)を行うことが
できる。
出力しているクロックとAIS挿入部55で作成したデ
ータによりデスタッフ操作を行うことが可能となる。ま
た,デスタッフ操作を行っているため,PLLを構成す
る位相比較器64,ローパスフィルタ65及びVCXO
66も基準となるスタッフ率に対し周波数を出力するこ
とが可能となる。このためインタフェースパッケージ5
1におけるデスタッフメモリ63及びPLLの診断を行
うことができ,伝送路に対しAIS転送(AIS転送)
を行うこともできる。すなわち,デスタッフメモリ63
またはPLLを構成する回路64〜66に異常が発生し
た場合は,出力データ断検出部68または出力クロック
断検出部69の何れかから要求信号が出力されオア回路
70を介してデータセレクタ72及びクロックセレクタ
73が切替えられ,データセレクタ72はオール“1”
を出力し,クロックセレクタ73はOSC2(71)か
ら発生するクロックを出力する。これにより伝送路にオ
ール“1”のAIS転送(アラーム転送)を行うことが
できる。
【0054】図7のB.は異常時のタイミングチャート
を示し,この場合上記したようにオア回路57から要求
信号が発生し,クロックセレクタ59はOSC1から発
生する図7のiに示すクロックを選択する。データセレ
クタ58は,AIS挿入部55からの出力を選択する
が,AIS挿入部55は上記したように基準となるスタ
ッフ率に従ってスタッフ制御ビットとスタッフビットの
挿入を行っており,スタッフ要求なしの場合は図7の
B.のjに示すAIS(情報ビットがオール“1”)を
含むデータ(スタッフ制御ビットCが“0”)が発生
し,スタッフ要求有りの場合は図7のB.のmに示すデ
ータ(スタッフ制御ビットCが“1”でスタッフビット
Sが挿入される)が発生する。
を示し,この場合上記したようにオア回路57から要求
信号が発生し,クロックセレクタ59はOSC1から発
生する図7のiに示すクロックを選択する。データセレ
クタ58は,AIS挿入部55からの出力を選択する
が,AIS挿入部55は上記したように基準となるスタ
ッフ率に従ってスタッフ制御ビットとスタッフビットの
挿入を行っており,スタッフ要求なしの場合は図7の
B.のjに示すAIS(情報ビットがオール“1”)を
含むデータ(スタッフ制御ビットCが“0”)が発生
し,スタッフ要求有りの場合は図7のB.のmに示すデ
ータ(スタッフ制御ビットCが“1”でスタッフビット
Sが挿入される)が発生する。
【0055】図7のB.のj及びmに示すデータは,そ
れぞれスタッフ制御ビットC及びスタッフビットS(m
のデータの場合)が除去されて,デスタッフメモリ63
に書込まれ,図7のk及びnに示すようなPLLのクロ
ック(VCXO66)により読出され,それぞれl及び
oに示すようなオール“1”のデータ(AIS)が出力
され,バイポーラ信号に変換され転送される。
れぞれスタッフ制御ビットC及びスタッフビットS(m
のデータの場合)が除去されて,デスタッフメモリ63
に書込まれ,図7のk及びnに示すようなPLLのクロ
ック(VCXO66)により読出され,それぞれl及び
oに示すようなオール“1”のデータ(AIS)が出力
され,バイポーラ信号に変換され転送される。
【0056】
【発明の効果】本発明の第1の発明によれば,擬似的な
発振源とスタッフ操作を行うことにより,正常なスタッ
フ多重変換を行うことが可能となり,該当するチャネル
のデータ領域だけオール“1”のアラーム転送を行うこ
とにより対向側の装置では,スタッフ制御ビットにより
判断を行うデスタッフ操作が可能となり,PLLによる
クロック抽出が可能となる。また,これにより伝送路異
常かパッケージ内のスタッフ多重メモリの不良かの切り
分けができ,非同期網を収容するスタッフ多重変換装置
の性能を向上し,高信頼化を実現できる。
発振源とスタッフ操作を行うことにより,正常なスタッ
フ多重変換を行うことが可能となり,該当するチャネル
のデータ領域だけオール“1”のアラーム転送を行うこ
とにより対向側の装置では,スタッフ制御ビットにより
判断を行うデスタッフ操作が可能となり,PLLによる
クロック抽出が可能となる。また,これにより伝送路異
常かパッケージ内のスタッフ多重メモリの不良かの切り
分けができ,非同期網を収容するスタッフ多重変換装置
の性能を向上し,高信頼化を実現できる。
【0057】更に,本発明の第2の発明によれば,装置
内パッケージに異常が発生した時に,インタフェースパ
ッケージ内に独立した発振器に切替えてデスタッフ操作
前にアラーム転送信号,スタッフ制御信号及びスタッフ
を挿入することによりデスタッフ操作及びPLLの診断
が可能となり,装置内異常の切り分けを実現することが
できる。また,伝送路に対し異常を通知するためのアラ
ーム転送ができ,上記の第1の発明の場合と同様に非同
期網を収容するスタッフ多重変換装置の性能を向上する
ことができる。
内パッケージに異常が発生した時に,インタフェースパ
ッケージ内に独立した発振器に切替えてデスタッフ操作
前にアラーム転送信号,スタッフ制御信号及びスタッフ
を挿入することによりデスタッフ操作及びPLLの診断
が可能となり,装置内異常の切り分けを実現することが
できる。また,伝送路に対し異常を通知するためのアラ
ーム転送ができ,上記の第1の発明の場合と同様に非同
期網を収容するスタッフ多重変換装置の性能を向上する
ことができる。
【図1】本発明の第1の原理構成図である。
【図2】図1の構成により発生するデータの例を示す図
である。
である。
【図3】本発明の第2の原理構成図である。
【図4】実施例1の構成図である。
【図5】実施例1における入力側と出力側の信号の構成
例である。
例である。
【図6】実施例2の構成図である。
【図7】実施例2のタイムチャートである。
【図8】従来のスタッフ多重変換装置のスタッフ多重部
の構成図である。
の構成図である。
【図9】多重部から出力されるチャネルのデータ構成を
示す図である。
示す図である。
【図10】スタッフ多重変換装置のデスタッフ分離部の
構成を示す図である。
構成を示す図である。
【図11】従来のスタッフ多重変換装置デスタッフ部周
りの構成図である。
りの構成図である。
1 スタッフ同期部 1a B/U変換部 1b 入力断検出部 1c データ選択部 1d クロック選択部 1e スタッフメモリ 1f 位相比較器 2 発振器 3 タイミング発生部 4 多重部 5 分周器
Claims (6)
- 【請求項1】 スタッフ多重変換装置におけるアラーム
転送方式において,低次群の各チャネルの入力データを
スタッフメモリに書込み,装置のクロックで読出しを行
い,書込みと読出しのクロックの位相差を比較してスタ
ッフ要求信号を発生してスタッフ挿入の制御を行う各チ
ャネルに対応して設けられたスタッフ同期部と,前記各
スタッフ同期部から発生するスタッフ要求信号に応じて
スタッフ操作を指示するメモリ制御信号を各スタッフ同
期部へ出力するタイミング発生部と,各スタッフ同期部
から出力するデータを多重化する多重部とを備え,各チ
ャネルに共通に設けられた入力データのクロックと同等
の周波数のクロックを発生する発振器を設け,前記スタ
ッフ同期部は,入力に異常が発生するとスタッフメモリ
への入力データとしてアラーム信号を入力し,スタッフ
メモリの書込みクロックとして前記発振器の出力を供給
することを特徴とするスタッフ多重変換装置におけるア
ラーム転送方式。 - 【請求項2】 請求項1において,前記スタッフ同期部
のスタッフメモリの前段に入力断の検出出力により切替
えられるデータ選択部とクロック選択部を設け,該デー
タ選択部は通常時に入力データを選択して入力断検出時
にアラームを表す“1”信号入力を選択し,クロック選
択部は通常時に入力データから抽出したクロックを選択
して入力断検出時に前記発振器の出力を選択することを
特徴とするスタッフ多重変換装置におけるアラーム転送
方式。 - 【請求項3】 スタッフ多重変換装置におけるアラーム
転送方式において,多重信号を各チャネルに分離する装
置内パッケージと,分離されたチャネルのデータ及びク
ロックを入力してデスタッフメモリによりデスタッフ操
作を行うデスタッフ部とを備え,デスタッフ部は,装置
内パッケージに異常が発生すると,デスタッフ操作の前
段でクロックをスタッフ部内の独立の発振器のクロック
に切替え,データとしてアラーム(AIS)信号,固定
的なスタッフ制御信号及びスタッフを挿入したデータ信
号を選択し,このデータ信号についてデスタッフメモリ
によりデスタッフ操作を行うことを特徴とするスタッフ
多重変換装置におけるアラーム転送方式。 - 【請求項4】 請求項3において,前記デスタッフ部に
入力するクロックと同等の周波数のクロックを発生する
発振器と,フレームフォーマットでオール“1”のアラ
ーム情報と規定のスタッフ制御ビットとスタッフを含む
データを発生するAIS挿入部とを設け,装置内パッケ
ージに異常が発生すると,前記発振器から出力するクロ
ックを書込み用のクロックとし,前記AIS挿入部から
発生する前記データをデータ入力としてデスタッフメモ
リへ供給してデスタッフ操作を行い,前記デスタッフメ
モリの書込みのクロックに同期した読出しクロックによ
り読み出しを行うことを特徴とするスタッフ多重変換装
置におけるアラーム転送方式。 - 【請求項5】 請求項4において,前記デスタッフ部の
デスタッフメモリの前段にデータ選択部とクロック選択
部を設け,入力データからアラーム(AIS)情報を検
出するAIS検出部と入力クロックの断を検出する入力
断検出部とを設け,前記AIS検出部または入力断検出
部からの検出出力を要求信号として出力され,前記デー
タ選択部は通常時は入力データを選択し,前記要求信号
により前記AIS挿入部の出力を選択するよう切替えら
れ,前記クロック選択部は通常時に入力クロックを選択
し,要求信号発生により前記発振器のクロックを選択す
るよう切替えられることを特徴とするスタッフ多重変換
装置におけるアラーム転送方式。 - 【請求項6】 請求項3乃至5において,前記デスタッ
フ部のデスタッフメモリの後段にデータセレクタ及びク
ロックセレクタを設け,デスタッフメモリからの出力デ
ータの断を検出する出力データ断検出部及びデスタッフ
メモリの読出しクロックの断を検出する出力クロック断
検出部とを設け,出力データ断検出部または出力クロッ
ク断検出部からの検出出力を要求信号として出力され,
前記データセレクタは,通常はデスタッフメモリの出力
を選択し,前記要求信号によりオール“1”の入力を選
択するよう切替えられ,前記クロックセレクタは通常は
デスタッフメモリの読出しクロックを選択し,前記要求
信号により第2の発振器を選択するよう切替えられるこ
とを特徴とするスタッフ多重変換装置におけるアラーム
転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13541894A JPH088870A (ja) | 1994-06-17 | 1994-06-17 | スタッフ多重変換装置におけるアラーム転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13541894A JPH088870A (ja) | 1994-06-17 | 1994-06-17 | スタッフ多重変換装置におけるアラーム転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH088870A true JPH088870A (ja) | 1996-01-12 |
Family
ID=15151277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13541894A Withdrawn JPH088870A (ja) | 1994-06-17 | 1994-06-17 | スタッフ多重変換装置におけるアラーム転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH088870A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071909B2 (en) | 2001-03-09 | 2006-07-04 | Thomson Licensing | Reducing sparkle artifacts with low brightness processing |
JP2007259084A (ja) * | 2006-03-23 | 2007-10-04 | Nec Corp | 無線伝送装置 |
JP2011171851A (ja) * | 2010-02-16 | 2011-09-01 | Fujitsu Ltd | 情報処理装置、情報処理方法、及び、情報処理プログラム |
-
1994
- 1994-06-17 JP JP13541894A patent/JPH088870A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071909B2 (en) | 2001-03-09 | 2006-07-04 | Thomson Licensing | Reducing sparkle artifacts with low brightness processing |
JP2007259084A (ja) * | 2006-03-23 | 2007-10-04 | Nec Corp | 無線伝送装置 |
JP2011171851A (ja) * | 2010-02-16 | 2011-09-01 | Fujitsu Ltd | 情報処理装置、情報処理方法、及び、情報処理プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5144297A (en) | Digital cross connection apparatus | |
JPH0693667B2 (ja) | 同期多重方式 | |
JP3884956B2 (ja) | Sdh伝送装置 | |
US4644536A (en) | Method and apparatus for multiplexing digital signals | |
EP0302112B1 (en) | Multiplex dividing apparatus in a synchronous multiplexing system | |
JPH088870A (ja) | スタッフ多重変換装置におけるアラーム転送方式 | |
US5325354A (en) | Synchronous terminal station receiving system | |
JP2000244436A (ja) | 従属同期装置及び該従属同期装置を有するsdh装置 | |
JP3945287B2 (ja) | データ受信回路、データ受信方法 | |
JPH06268624A (ja) | 同期確立チェック方式 | |
JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
JP4181867B2 (ja) | 同期網確立方法及びその装置 | |
JPH11234237A (ja) | 通信端局装置及びその動作クロック選定方法並びにその制御プログラムを記録した記録媒体 | |
JPH10247882A (ja) | Sdh伝送装置 | |
US5710759A (en) | Switch protection arrangement | |
JP3842534B2 (ja) | 伝送装置 | |
JP2952935B2 (ja) | 非同期データ伝送システム | |
JP3709063B2 (ja) | Sonet/sdhシンクメッセージ変換回路 | |
JP2746683B2 (ja) | クロック位相制御回路 | |
JP3527115B2 (ja) | 非同期信号重畳装置及び分離装置 | |
JP2605435B2 (ja) | Pcm伝送装置とpcm受信装置およびディジタル・オーディオ・インターフェース・フォーマット・データ伝送装置とディジタル・オーディオ・インターフェース・フォーマット・データ受信装置 | |
JP3606374B2 (ja) | ホールドオーバ機能付きクロック供給装置 | |
JPH0771078B2 (ja) | パスの接続方法および装置 | |
JPH05244110A (ja) | 多重変換装置 | |
JPH0870289A (ja) | データ伝送システムとそれに用いられるスタッフ多重送信装置および受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |