JPH0888327A - 化合物半導体装置の製造方法、化合物半導体電界効果トランジスタ、およびヘテロ接合バイポーラトランジスタ - Google Patents

化合物半導体装置の製造方法、化合物半導体電界効果トランジスタ、およびヘテロ接合バイポーラトランジスタ

Info

Publication number
JPH0888327A
JPH0888327A JP6222237A JP22223794A JPH0888327A JP H0888327 A JPH0888327 A JP H0888327A JP 6222237 A JP6222237 A JP 6222237A JP 22223794 A JP22223794 A JP 22223794A JP H0888327 A JPH0888327 A JP H0888327A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
region
main surface
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6222237A
Other languages
English (en)
Inventor
Shunei Yoshikawa
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6222237A priority Critical patent/JPH0888327A/ja
Priority to US08/517,041 priority patent/US5818078A/en
Publication of JPH0888327A publication Critical patent/JPH0888327A/ja
Priority to US09/071,888 priority patent/US6121153A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 第1の化合物半導体層上に形成されたp型の
第2の化合物半導体層を選択的に除去し、露出された第
1の化合物半導体層主面上にp型の第3の化合物半導体
層を再成長させる工程を含む半導体装置の製造方法にお
いて、前記第1の化合物半導体層主面上の不純物を除去
し、さらに第1の半導体層と第3の半導体層の境界面を
p型にプレーナドープしてキャリア濃度を増大させる。 【構成】 第3の化合物半導体層を再成長させるに先立
って、前記第1の化合物半導体層の露出主面をTMA
s,TMSb,DMAs,TiPAb等の有機金属気相
材料によりフラッシュする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は一般に半導体装置に関
し、特に化合物半導層の再成長工程を含む化合物半導体
装置の製造方法、およびかかる製造方法により製造され
た化合物半導体装置に関する。
【0002】化合物半導体は大きな電子移動度を特徴と
するバンド構造を有し、HEMTやMESFETのよう
な様々な高速FETあるいはHBTに使われている。S
i−FETでは、電子をキャリアとするnチャネル型F
ETと、ホールをキャリアとするpチャネル型FETと
を結合した、いわゆる相補型半導体装置が広く使われて
いる。かかる相補型半導体装置を使うことにより、消費
電力の少ないインバータやフリップフロップ等の回路を
容易に形成することができる。そこで、化合物半導体を
使って、非常に高速で動作する、消費電力の低い相補型
半導体装置を構成することが研究されている。
【0003】
【従来の技術】図10は、従来の構成による、かかる相
補型半導体装置の例を示す。図示の例では、2次元電子
ガスをキャリアとする一つのHEMTと、2次元ホール
ガスをキャリアとする別のHEMTとが、同一基板上
に、互いに隣接して形成されている。
【0004】図10を参照するに、相補型半導体装置は
半絶縁性GaAs基板1上に形成され、基板1上に形成
された約600nmの厚さを有する半絶縁性GaAsバ
ッファ層2と、前記バッファ層2上に形成された14n
mの厚さの非ドープInGaAsよりなるチャネル層3
と、前記チャネル層3上に形成された、厚さが30nm
のn型AlGaAsよりなる電子供給層4と、前記電子
供給層4上に形成された、厚さが50nmのn型GaA
sよりなるコンタクト層5を含み、コンタクト層5中に
は、図10に示した第1の領域Aに対応して開口部5a
が、電子供給層4の上主面を露出するように形成され、
露出した電子供給層4の上主面にはショットキー電極1
0Aが形成される。かかる構造では、周知のように、電
子供給層4よりも電子親和力の大きいチャネル層3中
に、2次元電子ガス3aが、層4との境界面に沿って形
成され、前記ショットキー電極10Aは2次元電子ガス
を制御するゲート電極として作用する。また、前記領域
A中において、コンタクト層5上にはオーミック電極1
0B,10Cが、それぞれ前記2次元電子ガスに電子を
供給しまた回収するソース電極およびドレイン電極とし
て形成される。すなわち、図10の領域Aには、通常の
HEMTが形成される。
【0005】さらに、コンタクト層5の前記領域Aに隣
接する領域Bには、エッチングストッパとして作用する
非ドープInGaP層6が30nmの厚さに形成され、
さらに層6上には非ドープGaAsよりなるバッファ層
7が100nmの厚さに形成される。さらに、バッファ
層7上には非ドープInGaAsよりなるチャネル層8
が14nmの厚さに形成され、チャネル層8上にはp型
AlGaAsよりなるホール供給層9が、25nmの厚
さに形成される。ホール供給層9は、Al0.7- 0.8 Ga
0.2-0.3 As程度の非常に大きいバンドギャップを与え
る組成を有し、チャネル層8中にはチャネル層3の場合
と同様に、2次元ホールガス8aが、層8と層9との間
の境界面に沿って形成される。さらに、ホール供給層9
上には、素子耐圧の向上のため挿入されている厚さが1
0nm程度の薄い非ドープGaAs層9aを隔てて、前
記2次元ホールガス8aを制御するショットキー電極1
1Aが、ゲート電極として形成される。また、ホール供
給層9上には、前記ゲート電極の両側に、オーミック電
極11B,11Cが、それぞれソース電極およびドレイ
ン電極として形成される。すなわち、前記領域Bには二
次元ホールガスをキャリアとする高ホール移動度トラン
ジスタが、通常のHEMTと同様に形成される。以下の
説明では、かかる高ホール移動度トランジスタもHEM
Tと称することにする。
【0006】一般に、化合物半導体、特にIII-V 族半導
体では、ホールの有効質量が電子の有効質量よりも実質
的に大きく、このため前記2次元ホールガス8a中にお
けるホールの移動度は、前記2次元電子ガス3a中にお
ける電子の移動度よりも実質的に小さい。換言すると、
図10のような相補型HEMTを形成すると、領域Aに
形成された、2次元電子ガスをキャリアとするHEMT
の動作に対して、領域Bに形成された、2次元ホールガ
スをキャリアとするHEMTの動作が追従できない問題
が生じる。この問題は、特にソース電極11Bから2次
元ホールガス8a中に注入されたホールが、ソース電極
11Bとゲート電極11Aとの間において受ける抵抗R
sの増加として顕在化する。
【0007】かかる図10に示す従来の相補型HEMT
の問題点を解決するため、従来より、ソース電極11B
とゲート電極11Aとの間の距離を可能な限り減少させ
る試みがなされている。電極11Aと電極11B、ある
いは電極11Aと電極11Cとは異なる電極材料より形
成されるため、通常は一方の電極を形成した後これを絶
縁層で覆い、さらにかかる絶縁層中に開口部を形成する
ことにより他方の電極を形成する。しかし、かかる方法
で形成された構造では、電極11Aと電極11B、ある
いは電極11Aと電極11Cは絶縁層により隔てられる
ことになり、これらの電極を近接して形成することは困
難である。
【0008】図11は、上記の問題点を解決すべく従来
より提案されている構成を示す。簡単のため、図中、先
に図10で説明した部分に対応する部分には同一の参照
符号を付し、説明を省略する。
【0009】図11を参照するに、図10の構成におい
て層2〜9および9aを堆積した後、ゲート電極11A
を形成する導体層を堆積し、さらにパターニングを行な
って前記ゲート電極11Aを形成し、同時に電極11A
直下に存在する部分9Aを除いて領域Bから半導体層9
をドライエッチングにより除去し、チャネル層8の上主
面を露出させる。さらに、かかる露出したチャネル層8
の上主面から、MOCVD法により、p型AlGaAs
領域9Bおよび9Cを、前記部分9Aの両側に、成長さ
せる。その際、領域9Bおよび9Cは単結晶として成長
し、それぞれ結晶面9B-1,9B-2、および9C-1,9
-2によって画成される。これらの結晶面は基面である
チャネル層8の上主面に対して所定の角度で傾斜してい
るため、領域9Bおよび9Cは図11の断面図上におい
て頂部が基部よりも大きい台形形状を示す。すなわち、
基部において領域9Bあるいは9Cが領域9Aに接して
いても、電極11Bあるいは11Cを担持する頂部は互
いに離間しており、電極11Aと11B、あるいは電極
11Aと11Cが接することはない。このように、図1
1の構成においては、電極11Aと11B、あるいは電
極11Aと11Cとの間の間隔を、電極を相互に短絡さ
せることなく、最小限に減少させることができる。
【0010】
【発明が解決しようとする課題】しかしながら、図11
に示す従来の構成の半導体装置では、半導体層9を領域
9B,9Cに対応する部分でドライエッチングする際
に、露出したチャネル層8の上主面がOやエッチングガ
スに含まれるSi,Cl,あるいは有機物CHx 等の不
純物により汚染されてしまう。このような汚染された界
面上に半導体領域9Bあるいは9Cを成長させると、境
界面の不純物がキャリアの空乏層を形成してしまい、必
然的にソース抵抗あるいはドレイン抵抗が増大してしま
う。従来の半導体装置の製造工程では、このような境界
面の不純物はNH4 Sx による処理により除去されてい
たが、図11の構造においてかかる処理を行なうと、S
が境界面に残留してしまう。Sはドナーとして作用する
ため、従来のようにかかる境界面上にn型層を成長させ
る場合には問題はないが、図11のようにp型層9B,
9Cを成長させる場合には、境界面でpn接合を形成し
てしまい、ソース抵抗あるいはドレイン抵抗を増大させ
てしまう。
【0011】そこで、本発明は上記の問題点を解決し
た、新規で有用な化合物半導体装置の製造方法、および
かかる製造方法により製造された化合物半導体装置を提
供することを概括的目的とする。
【0012】
【課題を解決するための手段】本発明は、上記の課題
を、請求項1に記載したように、第1の化合物半導体層
上に、p型の第2の化合物半導体層を形成する工程と;
前記第2の化合物半導体層を、前記第2の化合物半導体
層中に画成された所定の領域において、前記第1の化合
物半導体層に対して選択的に除去し、前記第1の化合物
半導体層の上主面を露出する工程と;前記露出した第1
の化合物半導体層の上主面から、前記上主面上に付着し
ている不純物を、前記上主面上に実質的な半導体層の成
長を行なうことなく有機気相材料を供給することにより
除去する清浄化工程と;前記第1の化合物半導体層の前
記露出した上主面上に、前記清浄化工程の後、p型の第
3の化合物半導体層を成長する工程とを含むことを特徴
とする、化合物半導体装置の製造方法により、または、
請求項2に記載したように、前記有機気相材料は、III
−V族化合物半導体結晶中においてp型ドーパントとし
て作用し得る金属元素を含み、前記清浄化工程は、前記
第1の化合物半導体層の前記露出した上主面を、かかる
p型ドーパントを含む有機気相材料によりp型にドープ
する、プレーナドープ工程を含むことを特徴とする請求
項1記載の方法により、または、請求項3に記載したよ
うに、前記有機金属気相材料は、V族元素を含むことを
特徴とする請求項1または2記載の方法により、または
請求項4に記載したように、前記有機金属気相材料は、
トリメチル砒素であることを特徴とする請求項1ないし
3のいずれか一項記載の方法により、または請求項5に
記載したように、前記有機金属気相材料は、ジメチル砒
素であることを特徴とする請求項1ないし3のいずれか
一項記載の方法により、または、請求項6に記載したよ
うに、前記有機金属気相材料は、トリメチルアンチモン
であることを特徴とする請求項1ないし3のいずれか一
項記載の方法により、または、請求項7に記載したよう
に、前記有機金属気相材料は、トリイソプロピルアンチ
モンであることを特徴とする請求項1ないし3のいずれ
か一項記載の方法により、または、請求項8に記載した
ように、第1のバンドギャップを有する第1の非ドープ
化合物半導体材料よりなるチャネル層と;前記チャネル
層の主面上に画成された第1の領域上に形成され、相互
に対向する第1および第2の側壁面により画成され、前
記第1のバンドギャップよりも実質的に大きい第2のバ
ンドギャップを有するp型にドープされた第2の化合物
半導体材料よりなるゲート領域と;前記チャネル層の前
記主面上に、前記第1の領域の一方の側に画成された第
2の領域に対応して形成され、第3の側壁面で画成さ
れ、前記第1のバンドギャップよりも実質的に大きい第
3のバンドギャップを有するp型にドープされた第3の
化合物半導体材料よりなるソース領域と;前記チャネル
層の前記主面上に、前記第1の領域の他方の側に画成さ
れた第3の領域に対応して形成され、第4の側壁面で画
成され、前記第1のバンドギャップよりも実質的に大き
い第4のバンドギャップを有するp型にドープされた第
4の化合物半導体材料よりなるドレイン領域と;前記ゲ
ート領域上に形成され、これにショットキー接触するゲ
ート電極と;前記ソース領域上に形成され、これにオー
ミック接触するソース電極と;前記ドレイン領域上に形
成され、これにオーミック接触するドレイン電極と;前
記チャネル層中に、前記主面に沿って形成された2次元
ホールガスとよりなり;前記ソース領域は、前記2次元
ホールガス中にホールを、前記第1の領域において、前
記主面を横切って注入し;前記ドレイン領域は、ホール
を、前記第2の領域において、前記2次元ホールガスか
ら前記主面を横切って回収する構成の化合物半導体電界
効果トランジスタにおいて、前記第3の側壁面は、前記
ソース領域の、前記チャネル層主面との境界面において
前記第1の側壁面に接し、前記境界面から離れるにつれ
前記第1の側壁面から離間する結晶面よりなり;前記第
4の側壁面は、前記ドレイン領域の、前記チャネル層主
面との境界面において前記第2の側壁面に接し、前記境
界面から離れるにつれ前記第2の側壁面から離間する結
晶面よりなり;前記チャネル層主面上に、前記第1およ
び第2の領域に対応して、p型ドーパントを含む層が、
前記ソース領域および前記ドレイン領域のいずれよりも
高い濃度で形成されていることを特徴とする化合物半導
体電界効果トランジスタにより、または請求項9に記載
したように、前記p型ドーパントはアンチモンであるこ
とを特徴とする請求項8記載の化合物半導体電界効果ト
ランジスタにより、または請求項10に記載したよう
に、n型化合物半導体よりなるコレクタコンタクト層
と;前記コレクタコンタクト層主面上の第1の領域に形
成されたコレクタ電極と;前記コレクタコンタクト層の
前記主面上の第2の、別の領域に形成された、化合物半
導体よりなるコレクタ層と;前記コレクタ層上に形成さ
れた、p型化合物半導体よりなるベース層と;前記ベー
ス層主面上の第3の領域に形成され、第1の側壁面で画
成された、p型化合物半導体よりなるベースコンタクト
層と;前記ベースコンタクト層上に形成されたベース電
極と;前記ベース層の前記主面上に、前記第3の領域に
隣接して画成された第4の領域上に形成され、前記第1
の側壁面に面する第2の側壁面で画成された、n型化合
物半導体よりなるエミッタ層と;前記エミッタ層上に形
成されたエミッタ電極とよりなり、前記エミッタ層を形
成する化合物半導体は、前記ベースを形成する化合物半
導体よりも大きなバンドギャップを有するヘテロ接合バ
イポーラトランジスタにおいて:前記第1の側壁面は、
前記ベース層主面上において、前記第2の側壁面に接
し、前記ベース層主面から離れるにつれて前記第2の側
壁面から離間する結晶面により形成され;前記ベース層
の前記主面上には、前記第3の領域に対応して、p型ド
ーパントよりなる層が、前記ベース層および前記ベース
コンタクト層のいずれよりも高い濃度で形成されている
ことを特徴とするヘテロ接合バイポーラトランジスタに
より解決する。
【0013】
【作用】図1〜図5は本発明の原理を説明する図であ
り、このうち図1は本発明の基礎となる実験で使われた
半導体積層構造体20の層構成を示す。
【0014】図1を参照するに、半導体積層構造体20
は半絶縁性GaAs基板21上に構成され、基板21上
に形成された厚さが約600nmの半絶縁性GaAsバ
ッファ層22と、前記バッファ層22上に形成された厚
さが50〜100nm程度のAlGaAs層23と、前
記AlGaAs層23上に形成された厚さが約100n
mのp型GaAs層24と、前記GaAs層24上に形
成された厚さが14nmの非ドープInGaAs層25
と、さらに前記層25上に形成された厚さが約150n
mのp型GaAs層26とよりなる。層22〜26は通
常の減圧MOCVD法により、圧力が76Torr、温
度が650゜Cの条件下で、III 族元素の原料としてT
MG(トリメチルガリウム),TEG(トリエチルガリ
ウム),TMI(トリメチルインジウム),TMA(ト
リメチルアルミニウム)を、またV族元素の原料として
アルシン(AsH3 )を供給しながら実行する。また、
使用したGaAs基板21は(100)面に対して2゜
傾いた傾斜面を主面として有する。
【0015】積層構造体20が形成された後、層26
を、層25に対して、SiCl4 を使ったドライエッチ
ングにより、選択的に除去し、層25の上主面を露出さ
せる。さらに、このように露出した層25の上主面上
に、層26と同一の組成を有する層26’を、元の厚さ
と同程度の厚さに再成長させる。その際、層26’を際
成長させるに先立って、本発明では、露出された層25
の上主面を、層26’の実質的な成長を行なうことな
く、p型ドーパントを含むTMAs(トリメチル砒素)
あるいはTMSb(トリメチルアンチモン)等の有機金
属気相材料によりフラッシュし、層25の露出表面に付
着していたOやCHx 等の不純物を除去する。典型的に
は、フラッシングは、TMAsを使う場合100scc
mの流量で実行される。TMSbを使う場合には、流量
は50sccmに設定する。TMAsやTMSbは有機
ガスであり、III −V族化合物半導体結晶のAsサイト
においてアクセプタとして作用するCを含む。例えば、
TMGとTMAsを使ってGaAsを成長させると、得
られたGaAsはCによりp型にドープされることが知
られている。また、TMGとTMSbを使ったMOCV
D法により、高温でGaSbを成長させると、p型のG
aSbが得られることが知られている。
【0016】図2は、図1の構造の線A−A’に沿った
キャリア濃度分布、より正確にはホール濃度分布を、ポ
ーラロン測定により求めた結果を示す。ただし、図2
中、破線で示した曲線は、前記InGaAs層25の露
出した表面に何の処理も施さなかった場合を、実線で示
した曲線は、層25の表面を、層26’の再成長に先立
ってTMAsでフラッシュした場合を、また一点鎖線で
示した曲線は、層25の表面をTMSbでフラッシュし
た場合を示す。ただし、図2において、横軸は、層26
の表面から計った深さを示す。
【0017】図2を参照するに、露出したInGaAs
層25の表面になんらの処理も施さなかった場合、In
GaAs層25とその上のp型GaAs層26’との境
界面に、D1 で示した顕著なホールの枯渇が生じている
ことがわかる。これに対し、露出したInGaAs層2
5の表面をTMAsをフラッシュすることにより清浄化
した場合には、かかるホールの枯渇は生じない。さら
に、InGaAs層25の表面をTMSbで処理した場
合には、層25と層26’の境界面で、D2 で示すよう
にホール濃度の増大が観察された。これは、先に説明し
た、TMGとTMSbを使った高温MOCVD法によ
り、p型GaSbが再成長層26’中に混晶として形成
され、その結果InGaAs層25が再成長層26’と
の境界面においてp型にドープされたことによるものと
考えられる。すなわち、図2の結果は、層26’をIn
GaAs層25上に再成長する場合、再成長に先立って
露出した層25の表面を、TMAsあるいはTMSbで
処理することにより、層25とその上の再成長層26’
層との間の境界面において従来生じていた不純物による
キャリアの枯渇の問題を解消できること、特にかかる処
理にTMSbを使った場合には、境界面にアクセプタを
選択的に導入でき、再成長層を含む半導体装置における
電流路の抵抗を実質的に減少できることを示している。
【0018】図3は、図1の半導体構造の、前記線A−
A’に沿った各種元素の濃度プロファイルを、InGa
As層25の露出面になんらの処理も施さなかった場合
についてSIMS分析により求めた結果を示す図であ
る。図3中、横軸は層26’の表面から計った深さを表
し、左側の縦軸は検出された元素濃度を、右側の縦軸は
検出された二次イオン強度を示す。すなわち、図中にお
いて右矢印を付した曲線は二次イオン強度を表し、それ
以外の曲線は元素濃度を表す。また図中、曲線のピーク
に付した数字は、対応する元素の面濃度を表す。
【0019】図3を参照するに、層25と層26’との
境界面は表面からの深さが約200nm程度の位置に形
成されており、約200nmの深さに存在するInのピ
ークが図1の前記InGaAs層25に対応する。この
深さには、O,Si,Cのピークが観察され、層25の
上主面がこれらの元素により汚染されていることがわか
る。このうち、Oは層25表面と大気との接触により、
またSiはドライエッチングに使われたSiCl4 に起
因すると考えられる。さらにCは表面に吸着された有機
基CHx に起因すると考えられる。一方、300nmの
深さに見られる各元素のピークは、規格化に伴う人工的
なものである。また、深さが300nmから400nm
の間に見られるAlのピークはAlGaAs層23に対
応し、前記AlのピークとInのピークの間の部分がp
型GaAs層24に対応する。
【0020】図4は、層26’を再成長させるに先立っ
て、層25の上主面をTMAsでフラッシュした場合
の、同様な元素分布を示す。図4の場合には、Oのピー
クが図3における5.0×1013/cm2 の面濃度レベ
ルから1.0×1013/cm2の面濃度レベルまで減少
しており、またSiのピークが図3における3.1×1
13/cm2 の面濃度レベルから3.3×1012/cm
2 の面濃度レベルまで減少していることがわかる。さら
にCのピークは消滅している。 さらに、図5は、層2
6’を再成長させるに先立って、層25の上主面をTM
Sbでフラッシュした場合の元素分布を示す。図5の場
合にも、InGaAs層25と再成長GaAs層26’
との境界面において、Oのピークが1.2×1013/c
2 の面濃度レベルまで減少し、またSiのピークが
4.4×1012/cm2 の面濃度レベルまで減少してい
るのがわかる。さらに、Cのピークも、1.9×1013
/cm 2 まで減少している。さらに、図5の場合には、
200nm近傍の深さにおいて、層25の上主面に対応
してSbが濃集しているのがわかる。先にも説明したよ
うに、高温MOCVD法により、TMSbの形で導入さ
れたSbは、GaAsあるいはInGaAs層中におい
てp型ドーパントとして作用し、層25の上主面におけ
るホール濃度を増加させる。換言すると、図5の状態で
は、層25とその上の再成長層26’との間の抵抗がさ
らに減少する。一方、有機金属気相材料中に含まれるC
のp型ドーパントとしての効果はあまり顕著で顕著では
なく、例えばTMAsのみをフラッシュした図4の例で
も、境界面におけるホール濃度の増大は観察されなかっ
た。
【0021】
【実施例】以下、本発明の第1実施例を、図6(A),
(B)および図7(C),(D)を参照しながら説明す
る。
【0022】図6(A)の工程において、半絶縁性Ga
As基板31上に、厚さが600nmの非ドープGaA
sよりなりHEMTのバッファ層に対応する層32と、
厚さが14nmの非ドープInGaAsよりなり前記H
EMTのチャネル層に対応する層33と、厚さが30n
mのp型AlGaAsよりなり前記HEMTのホール供
給層に対応する層34と、厚さが10nmの非ドープG
aAsよりなり前記HEMTのゲート構造上においてホ
ール供給層とゲート電極との間に介在し、素子耐圧を向
上させる層に対応する層35とをMOCVD法により順
次堆積し、図示の半導体積層構造体を形成する。典型的
な例では、基板31は3インチ径の大きさを有し、(1
00)面に対して2゜傾斜した面を主面とする。また、
層32〜35はかかる基板31上に、先に説明した減圧
MOCVD法により形成される。III 族原料としては、
TMG(テトラメチルガリウム),TEG(テトラエチ
ルガリウム),TMI(テトラメチルインジウム),T
MA(テトラメチルアルミニウム)が使われ、またV族
原料としてアルシン(AsH3 )が使われる。また、p
型AlGaAs層34を成長させる場合には、p型ドー
パントとしてTMAs(トリメチル砒素)あるいはCB
rを、気相原料の形で供給する。かかるCを含有する気
相材料をドーパントガスとして供給することにより、ド
ーパントガスから放出されたCが層34中のAsサイト
においてホールを放出し、層34がp型にドープされ
る。
【0023】積層構造体をこのようにして形成した後、
図6(B)の工程において層35上にSiONマスク3
6を形成し、層34および35のうちマスクで保護され
た領域34A,35A以外をSiCl4 を使ったドライ
エッチングにより除去し、InGaAs層33の上主面
を露出させる。さらに、露出したInGaAs層33の
主面上に再びp型AlGaAs層34B,34Cを30
nmの厚さに再成長させて、図7(C)に示す構造を得
る。
【0024】本発明では、前記p型AlGaAs層34
A,34Bを再成長させる際に、図6(B)の工程と図
7(C)の工程の間において、前記III 族原料およびV
族原料の供給を開始するに先立って、前記InGaAs
層34の上主面が露出した状態で、TMAs、あるいは
TMSb(トリメチルアンチモン)のみをフラッシュ
し、前記上主面を清浄化する。典型的には、かかる清浄
化はTMAsを使う場合100sccmの流量で実行さ
れる。TMSbを使う場合には、流量は50sccmに
設定するのが好ましい。
【0025】さらに、前記SiONマスク37を除去
し、p型層34B,34Cの上主面上にオーミック電極
38Bおよび38Cをそれぞれソース電極およびドレイ
ン電極として形成し、さらに層35Aの露出された上主
面上にショットキー電極38Aをゲート電極として形成
することにより、図7(D)に示す構造のホールをキャ
リアとするHEMTが形成される。
【0026】本実施例においては、図7(C)の工程に
おいてp型AlGaAs層34B,34Cをチャネル層
33上に再成長させる際に、結晶面34B-1,34C-1
が発達し、層34B,34Cは図7(C)に示す様に、
基部よりも頂部の大きさが小さい台形形状を示す。その
結果、層34B,34Cはその基部において領域34A
に接するが、頂部においては領域34Aとの間に隙間が
形成される。すなわち、層34B,34Cの頂部に形成
されたソース電極38Bあるいはドレイン電極38C
は、ゲート電極38Aに対して最小限の間隔で、しかも
電極38Aから離間して形成される。換言すると、図7
のHEMTは2次元ホールガスをキャリアとするHEM
Tではあっても、ソース領域34Bをゲート領域34A
の最近傍に形成することができるため、またソース領域
34Bとチャネル層33との間の境界面、あるいはドレ
イン領域34Cとチャネル層33との間の境界面におけ
る抵抗を最小化することができ、その結果、2次元電子
ガスをキャリアとする通常のHEMTに匹敵する動作速
度を達成できる。
【0027】本実施例の図6(B)の工程において露出
された層33の上主面をフラッシュするのに使われる気
相材料は、先に記載したTMAsやTMSbに限定され
るものではなく、DMAs(ジメチル砒素)やTiPS
b(トリイソプロピルアンチモン)等の有機気相材料で
あってもよい。
【0028】次に、本発明の第2実施例による相補型H
EMTについて、図8を参照しながら説明する。図示の
相補型HEMTは図10に示した装置と同様な構成を有
しており、共通する部分には同一の参照符号を付して説
明を省略する。
【0029】図8を参照するに、領域9A,9Bを、図
11の場合と同様にチャネル層8上への再成長により形
成し、その結果、領域9A,9Bは結晶面9B-1,9B
-2、あるいは結晶面9C-1,9C-2により画成された台
形形状を有する。また、層8の上主面のうち、領域9A
〜9Cのいずれもが形成されていない部分はSiNある
いはSiON層12により覆われる。
【0030】本実施例では、さらに、領域9A,9Bを
再成長させるに先立って、チャネル層8の露出された上
主面をTMAs,DMAs,TMSb,TiPSb等の
有機気相材料でフラッシュし、不純物を除去する。その
際、TMSbやTiPSbを使うと、先に図5で説明し
たように、下地層とその上の再成長層、今の場合は層8
と領域9A、および層8と領域9Bの境界面に、Sb含
有層8aおよび8bがそれぞれ形成される。かかる構成
の半導体装置では、ゲート領域9Aとソース領域9B、
あるいはゲート領域9Aとドレイン領域9Cは、最小の
間隔で形成される。しかも、OやSi、あるいはCHx
等の不純物が除去されているため、領域9Aあるいは領
域9Bとチャネル層8との間の境界面において電気抵抗
の増加が生じることなく、さらにSbは層8あるいは領
域9A,9Bを構成するGaを含むIII−V族化合物半
導体中でp型の導電型を示すGaSbを形成するため、
かかる境界面でホール濃度、すなわちキャリア濃度は枯
渇するのではなく逆に増大し、境界面における抵抗を実
質的に減少させることが可能である。
【0031】従って、図8の構成において、領域Bに形
成される2次元ホールガスをキャリアとするHEMT
は、領域Aに形成される2次元電子ガスをキャリアとす
るHEMTに匹敵する動作速度を有し、したがってこれ
ら二種類のHEMTを結合することにより、非常に高速
で動作する、低消費電力の相補型半導体装置を形成する
ことが可能になる。
【0032】本発明による半導体層の再成長工程を含む
半導体装置の製造方法は、先の実施例で説明したHEM
T等の電界効果トランジスタのみならず、他のトランジ
スタ、例えばヘテロ接合バイポーラトランジスタ(HB
T)においても有効である。
【0033】図9は本発明の第3実施例による、かかる
HBTの構成を示す図である。
【0034】図9を参照するに、HBTは半絶縁性Ga
As基板41上に形成され、基板41上に形成された約
600nmの厚さの半絶縁性GaAsバッファ層42上
に、約200nmの厚さのn+ 型GaAsコレクタコン
タクト層43を含む。コレクタコンタクト層43上に
は、コレクタ層として作用する非ドープGaAs層44
が約200nmの厚さに形成され、コレクタ層44上に
は非常に薄い、約70nm程度のp型ベース層45が形
成され、ベース層45の上主面の第1の領域にはn+
AlGaAsよりなるエミッタ層46が形成される。エ
ミッタ層46は、前記ベース層46にn+ 型AlGaA
s層をエピタキシャル成長し、さらにこれをパターニン
グして形成される。
【0035】前記ベース層45上主面中の前記前記エミ
ッタ層46に隣接する領域には、前記エミッタ層46を
パターニングした後、結晶面47-1で画成されたp型G
aAsよりなるエミッタコンタクト層47が再成長させ
られる。その際、前記エミッタコンタクト層47の再成
長に先立ち、本発明では、露出したベース層45の主面
を、TMAs,DMAs,TMSb,TiPSb等の有
機気相原料でフラッシュし、パターニングに伴い堆積し
た不純物を除去する。特に、TMSbあるいはTiPS
b等の、Sbを含む有機気相原料を使うと、図5に示し
たように、下地層とその上の再成長層との間の境界面に
Sbを含むドーピング層45aが形成される。このよう
に、不純物を半導体層の再成長に先立って除去すること
により、ベース層45とベースコンタクト層47との間
の抵抗を減少させることができる。
【0036】さらにエミッタ層46上にエミッタ電極4
8を、ベースコンタクト層47上にベース電極49を、
さらにコレクタコンタクト層43の露出面上にコレクタ
電極50を形成することにより、本発明の第3実施例に
よりHBTが完成する。
【0037】以上、本発明を好ましい実施例について説
明したが、本発明はかかる実施例に限定されるものでは
なく、その要旨内において様々な変形・変更が可能であ
る。
【0038】
【発明の効果】請求項1記載の本発明の特徴によれば、
第1の化合物半導体層上に形成された第2の化合物半導
体層をエッチングにより選択的に除去し、さらに第3の
化合物半導体層をエッチングの結果露出された第1の化
合物半導体層の表面に選択再成長する際に、再成長に先
立って、実質的な半導体層の成長を生じることなく有機
金属気相材料をフラッシュすることにより、前記露出さ
れた半導体層表面に付着しているOやCHx 等の不純物
が除去され、その結果第3の化合物半導体層と第1の化
合物半導体層との境界面においてかかる不純物により誘
起されるキャリアの空乏化が抑止される。その際、有機
金属気相材料はn型ドーパントは含まないため、p型の
第3の化合物半導体層を前記第1の化合物半導体層上に
再成長させる場合に、境界面が逆のn型にドープされる
おそれがない。かかる方法で製造された半導体装置は、
電流路の抵抗が減少し、動作速度が向上する。例えば、
本発明の方法で製造された2次元ホールガスをキャリア
とするHEMTを、従来の2次元電子ガスをキャリアと
するHEMTと組み合せることにより、効果的な相補型
半導体装置を形成することができる。また、本発明の方
法により、薄いベース層上に、エミッタ層に隣接してベ
ースコンタクト層を形成することにより、高速のnpn
ヘテロバイポーラトランジスタを形成することができ
る。
【0039】請求項2記載の本発明の特徴によれば、II
I −V族化合物半導体結晶中でp型ドーパントとなり得
る金属元素を含む有機金属気相材料を供給することによ
り、前記第1の半導体層とその上に再成長する第3の半
導体層との間の境界面におけるキャリアの空乏化を抑止
できるのみならず、逆にホール濃度を増大させることが
できる。
【0040】請求項3記載の本発明の特徴によれば、前
記有機金属気相材料としてV族元素を含む原料を使うこ
とにより、露出された表面での不純物を除去する清浄化
効果が向上する。
【0041】請求項4および5記載の本発明の特徴によ
れば、前記露出された表面に付着しているOを効果的に
除去できる。
【0042】請求項6および7記載の本発明の特徴によ
れば、前記露出された表面に付着している不純物を除去
することにより、前記第1の半導体層と前記第3の半導
体層との間の境界面における空乏層の形成を抑止できる
のみならず、かかる境界面に、III−V族化合物半導体
結晶中でp型ドーパントとして作用し得るSbによりp
型のプレーナドープを行なうことにより、キャリア濃度
を増加させることができる。
【0043】請求項8記載の本発明の特徴によれば、電
流路の抵抗が減少し動作速度が向上した化合物半導体装
置を形成することができる。また、本発明の方法で製造
された2次元ホールガスをキャリアとするHEMTを、
従来の2次元電子ガスをキャリアとするHEMTと組み
合せることにより、効果的な相補型半導体装置を形成す
ることができる。
【0044】請求項9記載の本発明の特徴によれば、薄
いベース層上にエミッタ層に隣接して形成されたベース
コンタクト層を有する、高速のnpnヘテロバイポーラ
トランジスタを形成することができる。かかるヘテロバ
イポーラトランジスタでは、ベースコンタクト層は、再
成長に伴い発達した結晶面によりエミッタ層に対して画
成・分離され、その際ベース層とベースコンタクト層と
の間の境界面における抵抗が、かかる境界面における清
浄化およびプレーナドープにより減少する。
【図面の簡単な説明】
【図1】本発明の基礎となる実験で使用した試料の構成
を示す図である。
【図2】図1の試料における、ホール濃度の分布を示す
図である。
【図3】図1の試料において、半導体層の再成長に先立
って特別な処理を施さなかった場合の各種元素の分布を
示す図である。
【図4】図1の試料において、半導体層の再成長に先立
って、TMAsによる処理を施した場合の各種元素の分
布を示す図である。
【図5】図1の試料において、半導体層の再成長に先立
って、TMSbによる処理を施した場合の各種元素の分
布を示す図である。
【図6】(A),(B)は本発明の第1実施例によるH
EMTの製造方法を説明する図(その一)である。
【図7】(C),(D)は本発明の第2実施例によるH
EMTの製造方法を説明する図(その二)である。
【図8】本発明の第2実施例による相補型HEMTの構
成を示す図である。
【図9】本発明の第3実施例によるHBTの構成を示す
図である。
【図10】従来の相補型HEMTの構成を示す図であ
る。
【図11】図10の相補型HEMTを改良した構成の一
部を、その問題点と共に示す図である。
【符号の説明】
1,31,41 基板 2,7,32,42 バッファ層 3 電子チャネル層 3a 2次元電子ガス 4 電子供給層 5 n型コンタクト層 6 エッチングストッパ 8,33 ホールチャネル層 8a,33a 2次元ホールガス 8b Sbドープ層 9,9B,9C,34,34B,34C ホール供給層 9A,34A ゲート領域 9B-1,9B-2,9C-1,9C-2,34B-1,34
-1,47-1 結晶面 10A,11A,38A ゲート電極 10B,11B,38B ソース電極 10C,11C,38C ドレイン電極 20 試料 21 GaAs基板 22 GaAsバッファ層 23 AlGaAs層 24 p型GaAs層 25 i型InGaAs層 26 p型GaAs層 26’再成長p型GaAs層 35,35A i型GaAs層 37 SiONマスク 43 コレクタコンタクト層 44 コレクタ層 45 ベース層 46 エミッタ層 47 ベースコンタクト層 48 エミッタ電極 49 ベース電極 50 コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/331 29/73 29/778 21/338 29/812 H01L 29/72 9171−4M 29/80 H

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第1の化合物半導体層上に、p型の第2
    の化合物半導体層を形成する工程と;前記第2の化合物
    半導体層を、前記第2の化合物半導体層中に画成された
    所定の領域において、前記第1の化合物半導体層に対し
    て選択的に除去し、前記第1の化合物半導体層の上主面
    を露出する工程と;前記露出した第1の化合物半導体層
    の上主面から、前記上主面上に付着している不純物を、
    前記上主面上に実質的な半導体層の成長を行なうことな
    く有機金属気相材料を供給することにより除去する清浄
    化工程と;前記第1の化合物半導体層の前記露出した上
    主面上に、前記清浄化工程の後、p型の第3の化合物半
    導体層を成長する工程とを含むことを特徴とする、化合
    物半導体装置の製造方法。
  2. 【請求項2】 前記有機金属気相材料は、III −V族化
    合物半導体結晶中においてp型ドーパントとして作用し
    得る金属元素を含み、前記清浄化工程は、前記第1の化
    合物半導体層の前記露出した上主面を、かかるp型ドー
    パントを含む有機金属気相材料によりp型にドープする
    プレーナドープ工程を含むことを特徴とする請求項1記
    載の方法。
  3. 【請求項3】 前記有機金属気相材料は、V族元素を含
    むことを特徴とする請求項1または2記載の方法。
  4. 【請求項4】 前記有機金属気相材料は、トリメチル砒
    素であることを特徴とする請求項1ないし3のいずれか
    一項記載の方法。
  5. 【請求項5】 前記有機金属気相材料は、ジメチル砒素
    であることを特徴とする請求項1ないし3のいずれか一
    項記載の方法。
  6. 【請求項6】 前記有機金属気相材料は、トリメチルア
    ンチモンであることを特徴とする請求項1ないし3のい
    ずれか一項記載の方法。
  7. 【請求項7】 前記有機金属気相材料は、トリイソプロ
    ピルアンチモンであることを特徴とする請求項1ないし
    3のいずれか一項記載の方法。
  8. 【請求項8】 第1のバンドギャップを有する第1の非
    ドープ化合物半導体材料よりなるチャネル層と;前記チ
    ャネル層の主面上に画成された第1の領域上に形成さ
    れ、相互に対向する第1および第2の側壁面により画成
    され、前記第1のバンドギャップよりも実質的に大きい
    第2のバンドギャップを有するp型にドープされた第2
    の化合物半導体材料よりなるゲート領域と;前記チャネ
    ル層の前記主面上に、前記第1の領域の一方の側に画成
    された第2の領域に対応して形成され、第3の側壁面で
    画成され、前記第1のバンドギャップよりも実質的に大
    きい第3のバンドギャップを有するp型にドープされた
    第3の化合物半導体材料よりなるソース領域と;前記チ
    ャネル層の前記主面上に、前記第1の領域の他方の側に
    画成された第3の領域に対応して形成され、第4の側壁
    面で画成され、前記第1のバンドギャップよりも実質的
    に大きい第4のバンドギャップを有するp型にドープさ
    れた第4の化合物半導体材料よりなるドレイン領域と;
    前記ゲート領域上に形成され、これにショットキー接触
    するゲート電極と;前記ソース領域上に形成され、これ
    にオーミック接触するソース電極と;前記ドレイン領域
    上に形成され、これにオーミック接触するドレイン電極
    と;前記チャネル層中に、前記主面に沿って形成された
    2次元ホールガスとよりなり;前記ソース領域は、前記
    2次元ホールガス中にホールを、前記第1の領域におい
    て、前記主面を横切って注入し;前記ドレイン領域は、
    ホールを、前記第2の領域において、前記2次元ホール
    ガスから前記主面を横切って回収する構成の化合物半導
    体電界効果トランジスタにおいて、 前記第3の側壁面は、前記ソース領域の、前記チャネル
    層主面との境界面において前記第1の側壁面に接し、前
    記境界面から離れるにつれ前記第1の側壁面から離間す
    る結晶面よりなり;前記第4の側壁面は、前記ドレイン
    領域の、前記チャネル層主面との境界面において前記第
    2の側壁面に接し、前記境界面から離れるにつれ前記第
    2の側壁面から離間する結晶面よりなり;前記チャネル
    層主面上に、前記第1および第2の領域に対応して、p
    型ドーパントを含む層が、前記ソース領域および前記ド
    レイン領域のいずれよりも高い濃度で形成されているこ
    とを特徴とする化合物半導体電界効果トランジスタ。
  9. 【請求項9】 前記p型ドーパントはアンチモンである
    ことを特徴とする請求項8記載の化合物半導体電界効果
    トランジスタ。
  10. 【請求項10】 n型化合物半導体よりなるコレクタコ
    ンタクト層と;前記コレクタコンタクト層主面上の第1
    の領域に形成されたコレクタ電極と;前記コレクタコン
    タクト層の前記主面上の第2の、別の領域に形成され
    た、化合物半導体よりなるコレクタ層と;前記コレクタ
    層上に形成された、p型化合物半導体よりなるベース層
    と;前記ベース層主面上の第3の領域に形成され、第1
    の側壁面で画成された、p型化合物半導体よりなるベー
    スコンタクト層と;前記ベースコンタクト層上に形成さ
    れたベース電極と;前記ベース層の前記主面上に、前記
    第3の領域に隣接して画成された第4の領域上に形成さ
    れ、前記第1の側壁面に面する第2の側壁面で画成され
    た、n型化合物半導体よりなるエミッタ層と;前記エミ
    ッタ層上に形成されたエミッタ電極とよりなり、 前記エミッタ層を形成する化合物半導体は、前記ベース
    を形成する化合物半導体よりも大きなバンドギャップを
    有するヘテロ接合バイポーラトランジスタにおいて:前
    記第1の側壁面は、前記ベース層主面上において、前記
    第2の側壁面に接し、前記ベース層主面から離れるにつ
    れて前記第2の側壁面から離間する結晶面により形成さ
    れ;前記ベース層の前記主面上には、前記第3の領域に
    対応して、p型ドーパントよりなる層が、前記ベース層
    および前記ベースコンタクト層のいずれよりも高い濃度
    で形成されていることを特徴とするヘテロ接合バイポー
    ラトランジスタ。
JP6222237A 1994-08-29 1994-09-16 化合物半導体装置の製造方法、化合物半導体電界効果トランジスタ、およびヘテロ接合バイポーラトランジスタ Withdrawn JPH0888327A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6222237A JPH0888327A (ja) 1994-09-16 1994-09-16 化合物半導体装置の製造方法、化合物半導体電界効果トランジスタ、およびヘテロ接合バイポーラトランジスタ
US08/517,041 US5818078A (en) 1994-08-29 1995-08-21 Semiconductor device having a regrowth crystal region
US09/071,888 US6121153A (en) 1994-08-29 1998-05-05 Semiconductor device having a regrowth crystal region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6222237A JPH0888327A (ja) 1994-09-16 1994-09-16 化合物半導体装置の製造方法、化合物半導体電界効果トランジスタ、およびヘテロ接合バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JPH0888327A true JPH0888327A (ja) 1996-04-02

Family

ID=16779263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6222237A Withdrawn JPH0888327A (ja) 1994-08-29 1994-09-16 化合物半導体装置の製造方法、化合物半導体電界効果トランジスタ、およびヘテロ接合バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JPH0888327A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348902B1 (ko) * 1999-11-30 2002-08-14 한국전자통신연구원 에이치이엠티의 감마게이트 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348902B1 (ko) * 1999-11-30 2002-08-14 한국전자통신연구원 에이치이엠티의 감마게이트 제조방법

Similar Documents

Publication Publication Date Title
US6534801B2 (en) GaN-based high electron mobility transistor
US5818078A (en) Semiconductor device having a regrowth crystal region
JP2817995B2 (ja) ▲iii▼―▲v▼族化合物半導体ヘテロ構造基板および▲iii▼―▲v▼族化合物ヘテロ構造半導体装置
US20010015437A1 (en) GaN field-effect transistor, inverter device, and production processes therefor
US7786509B2 (en) Field-effect transistor and method of making same
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
US5682040A (en) Compound semiconductor device having a reduced resistance
US5952672A (en) Semiconductor device and method for fabricating the same
JP3449116B2 (ja) 半導体装置
JPH06333937A (ja) バイポーラトランジスタ
US5170230A (en) Semiconductor device and production method thereof
US5272095A (en) Method of manufacturing heterojunction transistors with self-aligned metal contacts
US5381027A (en) Semiconductor device having a heterojunction and a two dimensional gas as an active layer
US6797996B1 (en) Compound semiconductor device and method for fabricating the same
US6429103B1 (en) MOCVD-grown emode HIGFET buffer
JP3547320B2 (ja) GaN系化合物半導体装置
US5258631A (en) Semiconductor device having a two-dimensional electron gas as an active layer
JP2002359249A (ja) 化合物半導体装置及びその製造方法
JPH0888327A (ja) 化合物半導体装置の製造方法、化合物半導体電界効果トランジスタ、およびヘテロ接合バイポーラトランジスタ
JPH05335346A (ja) 半導体装置及びその製造方法
JP2759526B2 (ja) 半導体装置及びその製造方法
JP2000022135A (ja) 電界効果トランジスタ
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
JP3255973B2 (ja) 半導体装置
JPH09172165A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120