JPH0888307A - リードフレーム材およびリードフレーム - Google Patents

リードフレーム材およびリードフレーム

Info

Publication number
JPH0888307A
JPH0888307A JP22333194A JP22333194A JPH0888307A JP H0888307 A JPH0888307 A JP H0888307A JP 22333194 A JP22333194 A JP 22333194A JP 22333194 A JP22333194 A JP 22333194A JP H0888307 A JPH0888307 A JP H0888307A
Authority
JP
Japan
Prior art keywords
lead frame
protective layer
intermediate layer
layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22333194A
Other languages
English (en)
Inventor
Tetsuya Sugimoto
哲也 杉本
Rensei Futatsuka
錬成 二塚
Yuichi Kanda
勇一 神田
Toshio Sakauchi
俊男 坂内
Tokuyoshi Oshima
徳喜 大島
Nakazo Azuma
仲三 吾妻
Michiyo Odajima
美智代 小田嶋
Tetsuo Sato
哲男 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Shindoh Co Ltd
Original Assignee
Mitsubishi Shindoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Shindoh Co Ltd filed Critical Mitsubishi Shindoh Co Ltd
Priority to JP22333194A priority Critical patent/JPH0888307A/ja
Publication of JPH0888307A publication Critical patent/JPH0888307A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physical Vapour Deposition (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 保護層と基材との密着性を向上することがで
きるリードフレーム材およびリードフレームを提供す
る。 【構成】 インナーリード12およびアウターリード1
3を有し、銅または銅合金で形成されたリードフレーム
本体10と、リードフレーム本体10の少なくともイン
ナーリード12のワイヤーボンディング面に形成され、
W,B,Cr,Mn,Ta,Co,Zr,Au,Ti,
In,Ag,Al,Nb,Sn,Znおよびこれらの合
金から選択された1種または2種以上の金属からなる、
厚さ10〜500オングストロームの中間層2と、中間
層2上に形成され、Au,Au合金,Ag,Ag合金,
PdおよびPd合金から選択された1種または2種以上
の金属からなる、厚さ10〜500オングストロームの
保護層3とを有する。中間層2と保護層3は互いに異な
る材質で形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子製造に使用
されるリードフレーム材およびリードフレームに関し、
特に、ボンディングワイヤーの接合強度を向上するため
の保護層と基材との密着性を向上するための改良に関す
る。
【0002】
【従来の技術】一般にトランジスターやIC、LSI等
の半導体素子は、外部端子となる板状のリードフレーム
上に半導体チップを固定し、このチップの表面に形成さ
れた接続用電極(パッド)と、リードフレームの各イン
ナーリードとをワイヤーボンディング等により接続した
後、全体をパッケージで被覆することにより製造されて
いる。
【0003】前記ワイヤーボンディングは、AuやAl
からなる細いワイヤーを用いて、半導体チップのパッド
とリードフレームのインナーリードとの間を接続する方
法であるが、リードフレームの表面に酸化膜が成長した
場合には、ワイヤーの接続強度が不十分になり、不良品
を生じるおそれがある。
【0004】このようなワイヤボンディング不良を防止
するため、リードフレームの表面にAg,Ni,Pd等
を湿式めっきし、厚さ数μm程度の保護皮膜を形成する
ことにより、リードフレーム表面の酸化を防止する手段
が一部で採られている。この構成では、リードフレーム
の全面に保護皮膜を形成すると材料コストがかかるた
め、湿式めっきする箇所は、ワイヤーが接合される部分
のみに限るのが通常である。なお、湿式めっき法では上
記範囲よりも薄い保護皮膜を均一に形成することは困難
であるから、従来は上記厚さ範囲よりも薄い保護膜を形
成することは試みられていない。また、上記厚さより薄
い保護膜では、リードフレーム表面の酸化を完全には阻
止できないことが知られている。
【0005】しかし、上記のように数μm程度の厚さの
AuやAgの湿式めっき皮膜を形成したリードフレーム
では、部分的なめっきであるとはいえ、高価なめっき材
を比較的多量に消費し、湿式めっき工程に手間と時間が
かかるうえ、めっき不良により歩留まりが悪化すること
が避けられないため、製造コストが高いという欠点があ
った。
【0006】このような問題を解決するため、本発明者
らは、上記リードフレーム材上に種々の材料を蒸着して
保護層を形成することを試み、Au,Ag,Pdまたは
これら金属のいずれかの合金の少なくとも1種を用い、
10〜500オングストロームの厚さの保護層をリード
フレーム上に形成すると、ワイヤーボンディング強度を
大幅に向上できるとともに、リードフレーム表面の酸化
膜を除去する特別の処理を行わずとも良好な半田濡れ性
を確保できることを見いだした。
【0007】
【発明が解決しようとする課題】ところが、本発明者ら
のその後の研究によると、上記のような保護層をリード
フレーム基材の表面に直接蒸着した構成では、基材と保
護層との密着性が不十分であり、リードフレームへ半導
体チップを固定する際に熱影響を受けると、ワイヤボン
ディング時に保護層が局部的に剥離し易いという欠点が
見いだされた。特に、保護層としてPd層を形成した場
合には、上記問題が顕著となることも判った。
【0008】そこで本発明者らは、保護層の密着性を改
良するため、基材と保護層との間に各種金属を様々な厚
さに蒸着して中間層を形成することを試みた。その結
果、W,B,Cr,Mn,Ta,Co,Zr,Au,T
i,In,Ag,Al,Nb,Sn,Znおよびこれら
の合金から選択された1種または2種以上の金属からな
る蒸着膜を10〜500オングストロームの厚さで形成
すると、基材と保護層との密着強度が大幅に向上するこ
とを発見した。
【0009】本発明は上記知見に基づいてなされたもの
で、保護層と基材との密着性を向上することができるリ
ードフレーム材およびリードフレームを提供することを
課題としている。
【0010】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るリードフレーム材は、銅または銅合金
からなる板状の基材と、前記基材の表面の少なくとも一
部に形成されW,B,Cr,Mn,Ta,Co,Zr,
Au,Ti,In,Ag,Al,Nb,Sn,Znおよ
びこれらの合金から選択された1種または2種以上の金
属からなる厚さ10〜500オングストロームの中間層
と、前記中間層上に形成されAu,Au合金,Ag,A
g合金,PdおよびPd合金から選択された1種または
2種以上の金属からなる厚さ10〜500オングストロ
ームの保護層とを有し、前記中間層と前記保護層は互い
に異なる材質で形成されていることを特徴とする。
【0011】一方、本発明に係るリードフレームは、イ
ンナーリードおよびアウターリードを有し、銅または銅
合金で形成されたリードフレーム本体と、前記リードフ
レーム本体の少なくとも前記インナーリードのワイヤー
ボンディング面に形成されW,B,Cr,Mn,Ta,
Co,Zr,Au,Ti,In,Ag,Al,Nb,S
n,Znおよびこれらの合金から選択された1種または
2種以上の金属からなる厚さ10〜500オングストロ
ームの中間層と、前記中間層上に形成されAu,Au合
金,Ag,Ag合金,PdおよびPd合金から選択され
た1種または2種以上の金属からなる厚さ10〜500
オングストロームの保護層とを有し、前記中間層と前記
保護層は互いに異なる材質で形成されていることを特徴
としている。
【0012】いずれの場合も、保護層の厚さが10オン
グストローム未満であると、ワイヤーボンディング強度
を向上する効果が得られなくなるとともに、リードフレ
ーム表面の半田濡れ性が低下する。半田濡れ性は、I
C、LSI等の半導体素子を成形工程でリードフレーム
にチップを固定するダイボンディングの接合性や、半導
体素子を回路基板に組み込む実装工程でのアウターリー
ドの接合性に大きく影響を与える因子である。一方、保
護層が500オングストロームより厚いと保護層の形成
にコストがかかるだけで、効果はそれ以上向上しない。
製造コストおよび効果のバランスの観点からすると、よ
り好ましい保護層の厚さは50〜300オングストロー
ムである。
【0013】保護層の材料は、Au,Au合金,Ag,
Ag合金,PdおよびPd合金の単層膜または2種以上
の積層膜が好適である。これら以外の金属では十分な接
合強度向上効果を得ることができない。好適なAu合金
としてはCu,Ag,Zn等を合計60wt%以下添加
したAu合金、Ag合金としてはPd,Cu,In,Z
n等を合計30wt%以下添加したAg合金、Pd合金
としては、Au,Ni,Ag,Si等を合計70wt%
以下添加したPd合金がそれぞれ例示できる。ワイヤボ
ンディング強度を向上する効果においては、Pdまたは
前記Pd合金が特に好適であることが認められている。
この場合、100〜300オングストロームの厚さがよ
り好ましい。
【0014】一方、中間層の厚さが10オングストロー
ム未満であると、いずれの場合にも保護層の剥離防止効
果が得られなくなる。また、中間層の厚さが500オン
グストロームを越えると、それ以上の効果は得られない
うえ、製造コストが徒にかかる。中間層の材質として特
に好ましいのはCrである。Cr中間層は、後述する実
施例から明らかなように、厚さが僅か10オングストロ
ームの場合にも十分な剥離防止効果が得られ、他の金属
に比して中間層の形成コストおよび形成効率を格段に低
下することができる。Cr中間層の場合、特に好ましい
厚さは10〜50オングストロームである。
【0015】基材の材料としては、いずれも標準組成
(重量%)で、0.1%Fe−0.03%P−残部Cu
(TAMAC4:三菱伸銅株式会社製商品名)、2.0
%Sn−1.5%Ni−0.2%Si−0.3%Zn−
残部Cu(TAMAC15:三菱伸銅株式会社製商品
名)、0.3%Cr−0.1%Zr−0.02%Si−
残部Cu(OMCL1:三菱伸銅株式会社製商品名)、
2.35%Fe−0.03%P−0.12%Zn−残部
Cu(CDA合金C19400)、3.2%Ni−0.
8%Si−0.5%Zn−残部Cu、3.5%Ni−
0.7%Si−0.3%Zn−0.2%Sn−残部Cu
などの材料が例示できる。しかし、本発明はこれらに限
定されることなく、一般に使用されているリードフレー
ム用合金であれば全て使用可能である。
【0016】保護層をAu以外の材質で形成した場合、
特にPdまたはPd合金で形成した場合には、保護層上
に、さらに10〜100オングストロームのAu層を形
成してもよい。この場合には、軟質なAu層によりワイ
ヤボンディング性を向上するとともに、PdまたはPd
保護層表面の酸化を抑制し、半田濡れ性を向上すること
ができる。
【0017】図1は、本発明に係るリードフレーム材の
具体例を示す平面図であり、図中符号1は、前述したよ
うな材質からなる一定幅で長尺の板状の基材である。こ
の基材1の表面には、幅方向の中心線に沿って帯状に、
前述した材質からなる中間層2および保護層3が積層形
成されている。
【0018】図2は、本発明に係るリードフレームの一
例を示す平面図である。このリードフレームは、図1に
示すリードフレーム材を打ち抜き加工して製造される
か、あるいは中間層2および保護層3を形成していない
基材1に打ち抜き加工またはエッチング等を行ってリー
ドフレーム本体10を形成した後、このリードフレーム
本体10に中間層2および保護層3を形成してもよい。
後者の製造方法によれば、リードフレーム本体10の周
縁端面にも中間層2および保護層3が形成されるから、
周辺端面の半田濡れ性も向上できる。なお、図2に示す
形状はあくまで一例であって、本発明はIC、LSI、
ハイブリッド素子、トランジスタを始め従来使用されて
いる如何なる形状の半導体素子用リードフレームにも適
用可能である。
【0019】図2において、符号11は半導体チップを
固定するためのチップ固定部であり、このチップ固定部
11の周囲には、ワイヤー(図示略)が接続されるイン
ナーリード12が放射状に形成され、さらに各インナー
リード12のそれぞれに対応してアウターリード13が
形成されている。各アウターリード13は、互いに離散
しないように架橋部14で連結されている。これら架橋
部14は、各アウターリード13を分離するために後工
程で除去される。
【0020】中間層2および保護層3は、図2中斜線で
示すように、チップ固定部11およびインナーリード1
2のチップ側端部を含む領域に形成されている。本発明
では中間層2および保護層3が極めて薄いため、上記以
外の領域に中間層2および保護層3が形成されていて
も、材料コスト的には殆ど差はない。例えば、図3に示
すように、アウターリード13も含めて、リードフレー
ム本体10の全面に中間層2および保護層3を形成して
もよい。
【0021】中間層2および保護層3を基材1に形成す
る場合、または加工後のリードフレーム本体10に形成
する場合のいずれも、中間層2および保護層3の形成方
法としては、真空蒸着法、イオンプレーティング法また
はスパッタリング法等が採用できる。具体的にはまず、
真空蒸着装置、イオンプレーティング装置あるいは各種
スパッタリング装置等の内部に基材1またはリードフレ
ーム本体10を配置し、必要であれば適当なマスク部材
を使用して蒸着部分以外を遮蔽したうえで、中間層2お
よび保護層3を順次蒸着する。
【0022】この時、基材1またはリードフレーム本体
10を裏返して再度蒸着を行い、両面に中間層2および
保護層3を蒸着してもよい。図1の例では基材1の中心
線に沿って帯状に中間層2および保護層3を形成した
が、基材1の表面全面に亙って中間層2および保護層3
を形成してもよいし、あるいはワイヤーボンディング箇
所のみに局部的に形成してもよい。また、図1の基材1
からリードフレーム本体を形成した後、このリードフレ
ーム本体の裏面に再度、中間層2および保護層3を蒸着
形成することも可能である。
【0023】リードフレーム本体10に蒸着する場合、
一般的な蒸着条件では、金属蒸気の直進方向に対し平行
な面には蒸着膜が形成されにくいが、蒸着時の真空度を
低下させると、金属蒸気の回り込みが生じ、リードフレ
ーム本体10の周縁端面への蒸着膜形成を容易化するこ
とができる。真空度を低下させる代わりに、蒸着中にリ
ードフレーム本体10を運動させ、その表面と金属蒸気
流との相対角度を変更することにより、周縁側面への蒸
着を促すことも可能である。
【0024】
【作用】本発明に係るリードフレーム材およびリードフ
レームによれば、基材と保護層との間に、前記材質から
なる厚さ10〜500オングストロームの中間層を形成
したものであるから、半導体素子製造工程においてリー
ドフレームが加熱された場合にも、基材と保護層との密
着性低下を防止して保護層の剥離を防ぐことができる。
【0025】
【実施例】
(実施例)2.0%Sn−1.5%Ni−0.2%Si
−0.3%Zn−残板Cu(重量%)の銅合金(三菱伸
銅株式会社製TAMAC15)からなる厚さ0.25m
mの板を基材として使用し、この基材上に表1記載の中
間層物質を表1記載の厚さでそれぞれ蒸着して中間層を
形成した。次いで、各中間層上に、同一真空度において
Pd保護層を100オングストロームの厚さに蒸着形成
した。さらに、基材の製造時圧延方向が試料長手方向と
なるように、巾20mm×長さ100mmの短冊片を切
り出してそれぞれ試料とした。
【0026】(比較例)他方、中間層を形成せず、前記
基材上に直接100オングストロームまたは500オン
グストロームのPd蒸着膜を形成した点以外は前記実験
例と同じである比較例を作成した。
【0027】(密着性評価試験)実施例および比較例の
それぞれを、400℃に加熱したホットプレート上に1
分間密着させ、その後試料が常温に冷えてから、セロテ
ープ剥離テストによって評価した。試験方法は、まず試
料の表面にセロテープを十分圧着させた後、基板に貼付
されたセロテープに対して45゜をなす方向に向けてセ
ロテープの一端を急速に引っ張って剥がし、Pd保護層
が剥離するか否かを評価した。テストに使用したセロテ
ープは、ニチバン株式会社製商品名「ニチバンセロテー
プ」である。その結果を表1に示す。
【0028】
【表1】
【0029】表1から明らかなように、W,B,Cr,
Mn,Ta,Co,Zr,Au,Ti,In,Ag,A
l,Nb,Sn,Znからなる中間層を形成した本発明
品では、Pd保護膜の剥離を防止する顕著な効果が得ら
れた。なお、Ni中間層を有するリードフレームについ
ては、本出願人は既に特願平5−279912号におい
て特許出願している。
【0030】
【発明の効果】以上説明したように、本発明に係るリー
ドフレーム材およびリードフレームによれば、基材と保
護層との間に、W,B,Cr,Mn,Ta,Co,Z
r,Au,Ti,In,Ag,Al,Nb,Sn,Zn
およびこれらの合金から選択された1種または2種以上
の金属からなる厚さ10〜500オングストロームの中
間層を形成したものであるから、半導体素子製造工程に
おいて加熱処理が施された場合にも、基材と保護層との
密着性低下を防いで、保護層の剥離を防止することがで
きる。これにより、保護層によるワイヤボンディング性
向上効果の信頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明に係るリードフレーム材の一実施例を示
す平面図である。
【図2】本発明に係るリードフレームの一実施例を示す
平面図である。
【図3】本発明に係るリードフレームの他の実施例を示
す平面図である。
【符号の説明】
1 リードフレーム基材 2 中間層 3 保護層 10 リードフレーム本体 12 インナーリード 13 アウターリード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂内 俊男 福島県会津若松市扇町128の7 三菱伸銅 株式会社若松製作所内 (72)発明者 大島 徳喜 福島県会津若松市扇町128の7 三菱伸銅 株式会社若松製作所内 (72)発明者 吾妻 仲三 福島県会津若松市扇町128の7 三菱伸銅 株式会社若松製作所内 (72)発明者 小田嶋 美智代 福島県会津若松市扇町128の7 三菱伸銅 株式会社若松製作所内 (72)発明者 佐藤 哲男 福島県会津若松市扇町128の7 三菱伸銅 株式会社若松製作所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】銅または銅合金からなる板状の基材と、 前記基材の表面の少なくとも一部に形成され、W,B,
    Cr,Mn,Ta,Co,Zr,Au,Ti,In,A
    g,Al,Nb,Sn,Znおよびこれらの合金から選
    択された1種または2種以上の金属からなる、厚さ10
    〜500オングストロームの中間層と、 前記中間層上に形成され、Au,Au合金,Ag,Ag
    合金,PdおよびPd合金から選択された1種または2
    種以上の金属からなる、厚さ10〜500オングストロ
    ームの保護層とを有し、 前記中間層と前記保護層は互いに異なる材質で形成され
    ていることを特徴とするリードフレーム材。
  2. 【請求項2】前記中間層は厚さ10〜200オングスト
    ロームのCr層であり、前記保護層は100〜500オ
    ングストロームのPdまたはPd合金層であることを特
    徴とする請求項1記載のリードフレーム材。
  3. 【請求項3】前記保護層上には、さらに10〜100オ
    ングストロームのAu層が形成されていることを特徴と
    する請求項1または2記載のリードフレーム材。
  4. 【請求項4】インナーリードおよびアウターリードを有
    し、銅または銅合金で形成されたリードフレーム本体
    と、 前記リードフレーム本体の少なくとも前記インナーリー
    ドのワイヤーボンディング面に形成され、W,B,C
    r,Mn,Ta,Co,Zr,Au,Ti,In,A
    g,Al,Nb,Sn,Znおよびこれらの合金から選
    択された1種または2種以上の金属からなる、厚さ10
    〜500オングストロームの中間層と、 前記中間層上に形成され、Au,Au合金,Ag,Ag
    合金,PdおよびPd合金から選択された1種または2
    種以上の金属からなる、厚さ10〜500オングストロ
    ームの保護層とを有し、 前記中間層と前記保護層は互いに異なる材質で形成され
    ていることを特徴とするリードフレーム。
  5. 【請求項5】前記中間層は厚さ10〜200オングスト
    ロームのCr層であり、前記保護層は100〜500オ
    ングストロームのPdまたはPd合金層であることを特
    徴とする請求項4記載のリードフレーム。
  6. 【請求項6】前記アウターリードの半田付け面および周
    縁端面にも、前記中間層および前記保護層が形成されて
    いることを特徴とする請求項4または5記載のリードフ
    レーム。
  7. 【請求項7】前記保護層上には、さらに10〜100オ
    ングストロームのAu層が形成されていることを特徴と
    する請求項4,5または6記載のリードフレーム材。
JP22333194A 1994-09-19 1994-09-19 リードフレーム材およびリードフレーム Pending JPH0888307A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22333194A JPH0888307A (ja) 1994-09-19 1994-09-19 リードフレーム材およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22333194A JPH0888307A (ja) 1994-09-19 1994-09-19 リードフレーム材およびリードフレーム

Publications (1)

Publication Number Publication Date
JPH0888307A true JPH0888307A (ja) 1996-04-02

Family

ID=16796484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22333194A Pending JPH0888307A (ja) 1994-09-19 1994-09-19 リードフレーム材およびリードフレーム

Country Status (1)

Country Link
JP (1) JPH0888307A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080083973A1 (en) * 2006-10-05 2008-04-10 Tomoyuki Yamada Lead frame for an optical semiconductor device, optical semiconductor device using the same, and manufacturing method for these
JP2010040679A (ja) * 2008-08-01 2010-02-18 Kyushu Hitachi Maxell Ltd 半導体装置とその製造方法
US7956460B2 (en) 2004-12-28 2011-06-07 Rohm Co., Ltd. Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956460B2 (en) 2004-12-28 2011-06-07 Rohm Co., Ltd. Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
US8269347B2 (en) 2004-12-28 2012-09-18 Rohm Co., Ltd. Semiconductor chip, electrode structure therefor and method for forming same
US20080083973A1 (en) * 2006-10-05 2008-04-10 Tomoyuki Yamada Lead frame for an optical semiconductor device, optical semiconductor device using the same, and manufacturing method for these
JP2010040679A (ja) * 2008-08-01 2010-02-18 Kyushu Hitachi Maxell Ltd 半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
EP0621981B1 (en) Electronic package having lead frame with improved adhesion
US5510197A (en) Lead frame material and lead frame for semiconductor device
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
JPS6297360A (ja) 半導体装置のボンデイングワイヤ用表面被覆高純度銅極細線
JPH08111484A (ja) リードフレーム
WO1991019320A1 (en) Lead frame and semiconductor package using it
JPH0674479B2 (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
JPH0888307A (ja) リードフレーム材およびリードフレーム
KR100380214B1 (ko) 리드프레임 및 리드프레임용 구리합금
JPS584955A (ja) 金めつきされた電子部品パツケ−ジ
US4745036A (en) Jumper chip for semiconductor devices
JPS5936426B2 (ja) Ic用リ−ドフレ−ム
US6060771A (en) Connecting lead for semiconductor devices and method for fabricating the lead
US4625228A (en) Multi-layer electrical support substrate
JPS6149450A (ja) 半導体用リ−ドフレ−ム
US4837928A (en) Method of producing a jumper chip for semiconductor devices
JPH0717982B2 (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
JPH05345941A (ja) 樹脂封止型半導体装置のCu合金製リードフレーム材
US20230096480A1 (en) Anti-whisker counter measure using a method for multiple layer plating of a lead frame
JPH0682713B2 (ja) 半導体リ−ド用テ−プ
JPH1126672A (ja) 半導体パッケージ及びその製法
JPH04137552A (ja) リードフレーム
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPH061800B2 (ja) リ−ドフレ−ム
JPH0870075A (ja) リードフレーム及びリードフレーム用素材

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030408