JPH088788A - 判定帰還型等化器 - Google Patents
判定帰還型等化器Info
- Publication number
- JPH088788A JPH088788A JP6141407A JP14140794A JPH088788A JP H088788 A JPH088788 A JP H088788A JP 6141407 A JP6141407 A JP 6141407A JP 14140794 A JP14140794 A JP 14140794A JP H088788 A JPH088788 A JP H088788A
- Authority
- JP
- Japan
- Prior art keywords
- decision
- feedback
- signal
- feedback signal
- data holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 本発明では、低コストで高速な判定帰還型等
化器を提供することを目的とする。 【構成】 本発明による判定帰還型等化器は、判定結果
がとりうる値の数と同数のデータ保持手段を有し、これ
らのデータ保持手段には次の判定結果の全てに対応する
帰還信号を候補として用意しておき、判定結果が得られ
てからそれらの帰還信号候補から適切なものを選択し帰
還することで帰還ループの動作の高速化を図る。 【効果】 本発明によれば、低コストで高速な判定帰還
型等化器と、これを用いた高速なディジタルデータ通信
装置及び高速なディジタルデータ記録装置を提供するこ
とが出来る。
化器を提供することを目的とする。 【構成】 本発明による判定帰還型等化器は、判定結果
がとりうる値の数と同数のデータ保持手段を有し、これ
らのデータ保持手段には次の判定結果の全てに対応する
帰還信号を候補として用意しておき、判定結果が得られ
てからそれらの帰還信号候補から適切なものを選択し帰
還することで帰還ループの動作の高速化を図る。 【効果】 本発明によれば、低コストで高速な判定帰還
型等化器と、これを用いた高速なディジタルデータ通信
装置及び高速なディジタルデータ記録装置を提供するこ
とが出来る。
Description
【０００１】
【産業上の利用分野】本発明は、データ伝送路における
波形等化方式に関し、特に、磁気ディスク装置における
信号処理方式に用いて好適である。
波形等化方式に関し、特に、磁気ディスク装置における
信号処理方式に用いて好適である。
【０００２】
【従来の技術】従来の判定帰還型等化器の構成を図９を
用いて説明する。
用いて説明する。
【０００３】ディジタル信号伝送系において、伝送路を
通過して受信された信号は、一般に、送信信号に、符号
間干渉と、雑音とによる歪みが加えられた信号である。
ある時点の受信信号に加えられている符号間干渉には、
その時点の受信信号に対応する送信信号より前に送信さ
れた信号から受けている干渉（以後、後方干渉とよぶ）
と、その時点の受信信号に対応する送信信号より後に送
信された信号から受けている干渉（以後、前方干渉とよ
ぶ）とがある。雑音とは、信号に無関係な外乱の総称で
ある。このような受信信号から符号間干渉を取り除く目
的で等化器が用いられる。判定帰還型等化器は、前方干
渉を取り除くために用いられる線形等化器２と、後方干
渉を取り除くために用いられる干渉量推定手段８０と、
減算手段４と、判定手段６とから成る。
通過して受信された信号は、一般に、送信信号に、符号
間干渉と、雑音とによる歪みが加えられた信号である。
ある時点の受信信号に加えられている符号間干渉には、
その時点の受信信号に対応する送信信号より前に送信さ
れた信号から受けている干渉（以後、後方干渉とよぶ）
と、その時点の受信信号に対応する送信信号より後に送
信された信号から受けている干渉（以後、前方干渉とよ
ぶ）とがある。雑音とは、信号に無関係な外乱の総称で
ある。このような受信信号から符号間干渉を取り除く目
的で等化器が用いられる。判定帰還型等化器は、前方干
渉を取り除くために用いられる線形等化器２と、後方干
渉を取り除くために用いられる干渉量推定手段８０と、
減算手段４と、判定手段６とから成る。
【０００４】次に、判定帰還型等化器の動作原理を図１
１を用いて説明する。ここでは説明を簡単にするため、
判定帰還型等化器に入力される受信信号１は、”０”
と”１”からなるディジタルデータが符号間干渉と外乱
とによって歪んだ信号であり、また、回路の遅延時間は
十分小さく、無視できるものとする。送信信号３３は、
時刻ｋにおいて１、それ以外の時刻では０となる孤立イ
ンパルス状の信号であるとする。受信信号１は最初に、
線形等化器２によって前方干渉を取り除かれる。次に減
算手段４で帰還信号９を減算される。帰還信号９は、後
述するように、現在受信している信号に加えられている
後方干渉を推定した値である。この減算を行うことによ
って後方干渉が取り除かれる。減算が行われた信号は判
定手段６によって”０”または”１”に判定される。判
定された信号７は出力信号となる一方で、干渉量推定手
段８０に入力される。干渉量推定手段８０の出力９は、
次に受信する信号に含まれている後方干渉を、過去に受
信したデータ系列から推定した値である。干渉量推定手
段８０により生成された帰還信号９は減算手段４のマイ
ナス入力に入力され、つぎに受信した信号に加えられて
いる後方干渉を取り除く。以後、これらの動作が繰り返
される。判定帰還型等化器を解説する文献としては、例
えば、Ｊａｎ Ｗ．Ｍ．Ｂｅｒｇｍａｎｓ，”Ｄｅｃｉ
ｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔｉｏ
ｎ ｆｏｒ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ
Ｓｙｓｔｅｍｓ”，ＩＥＥＥ Ｔｒａｎｓ．Ｍａｇｎ．
ｐｐ．６８３，ＶＯＬ．２４，ＮＯ．１，Ｊａｎｕａｒ
ｙ １９８８がある。
１を用いて説明する。ここでは説明を簡単にするため、
判定帰還型等化器に入力される受信信号１は、”０”
と”１”からなるディジタルデータが符号間干渉と外乱
とによって歪んだ信号であり、また、回路の遅延時間は
十分小さく、無視できるものとする。送信信号３３は、
時刻ｋにおいて１、それ以外の時刻では０となる孤立イ
ンパルス状の信号であるとする。受信信号１は最初に、
線形等化器２によって前方干渉を取り除かれる。次に減
算手段４で帰還信号９を減算される。帰還信号９は、後
述するように、現在受信している信号に加えられている
後方干渉を推定した値である。この減算を行うことによ
って後方干渉が取り除かれる。減算が行われた信号は判
定手段６によって”０”または”１”に判定される。判
定された信号７は出力信号となる一方で、干渉量推定手
段８０に入力される。干渉量推定手段８０の出力９は、
次に受信する信号に含まれている後方干渉を、過去に受
信したデータ系列から推定した値である。干渉量推定手
段８０により生成された帰還信号９は減算手段４のマイ
ナス入力に入力され、つぎに受信した信号に加えられて
いる後方干渉を取り除く。以後、これらの動作が繰り返
される。判定帰還型等化器を解説する文献としては、例
えば、Ｊａｎ Ｗ．Ｍ．Ｂｅｒｇｍａｎｓ，”Ｄｅｃｉ
ｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔｉｏ
ｎ ｆｏｒ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ
Ｓｙｓｔｅｍｓ”，ＩＥＥＥ Ｔｒａｎｓ．Ｍａｇｎ．
ｐｐ．６８３，ＶＯＬ．２４，ＮＯ．１，Ｊａｎｕａｒ
ｙ １９８８がある。
【０００５】従来の判定帰還型等化器の動作のタイミン
グを図１０に示す。動作クロック周期２４は受信信号が
判定帰還型等化器に入力される周期である。動作クロッ
ク周期２４は、減算手段４の遅延時間１７と判定手段６
の遅延時間１８と干渉量推定手段８０の遅延時間１９と
の総和の時間２５より短くすることはできない。
グを図１０に示す。動作クロック周期２４は受信信号が
判定帰還型等化器に入力される周期である。動作クロッ
ク周期２４は、減算手段４の遅延時間１７と判定手段６
の遅延時間１８と干渉量推定手段８０の遅延時間１９と
の総和の時間２５より短くすることはできない。
【０００６】
【発明が解決しようとする課題】ディジタルデータ伝送
の分野では、常にデータ転送速度の高速化の要求がなさ
れているが、判定帰還型等化器を等化手段として用いた
場合、判定を行なった結果を用いて干渉量を推定し、判
定器の入力に負帰還する帰還回路が存在するため、デー
タを転送する周期を帰還回路の遅延時間より短くするこ
とはできない。従って、データ転送速度を高めるために
帰還回路の遅延時間を短縮するためには、帰還回路を構
成する素子に高速なものを用いる必要がある。
の分野では、常にデータ転送速度の高速化の要求がなさ
れているが、判定帰還型等化器を等化手段として用いた
場合、判定を行なった結果を用いて干渉量を推定し、判
定器の入力に負帰還する帰還回路が存在するため、デー
タを転送する周期を帰還回路の遅延時間より短くするこ
とはできない。従って、データ転送速度を高めるために
帰還回路の遅延時間を短縮するためには、帰還回路を構
成する素子に高速なものを用いる必要がある。
【０００７】本発明の目的は、帰還回路を構成する素子
の全てを高速化することなしに、帰還回路を高速化する
ことによって、低コストで高速な判定帰還型等化器を提
供することである。
の全てを高速化することなしに、帰還回路を高速化する
ことによって、低コストで高速な判定帰還型等化器を提
供することである。
【０００８】
【課題を解決するための手段】本発明では、第１に、判
定手段の出力がとりうる値がＭ通りあるとすると（Ｍは
２以上の整数）、帰還信号候補発生手段の出力を保持す
るデータ保持手段をＭ個と、Ｍ個のデータ保持手段に保
持されているデータから１つを選択するための選択手段
とを有する。
定手段の出力がとりうる値がＭ通りあるとすると（Ｍは
２以上の整数）、帰還信号候補発生手段の出力を保持す
るデータ保持手段をＭ個と、Ｍ個のデータ保持手段に保
持されているデータから１つを選択するための選択手段
とを有する。
【０００９】本発明では、第２に、判定手段の出力がと
りうる値がＭ通りあるとすると（Ｍは２以上の整数）、
帰還信号候補発生手段の出力を受信信号から減算する減
算器をＭ個と、これらのＭ個の減算器の出力を保持する
データ保持手段をＭ個と、Ｍ個のデータ保持手段に保持
されているデータから１つを選択するための選択手段と
を有してもよい。
りうる値がＭ通りあるとすると（Ｍは２以上の整数）、
帰還信号候補発生手段の出力を受信信号から減算する減
算器をＭ個と、これらのＭ個の減算器の出力を保持する
データ保持手段をＭ個と、Ｍ個のデータ保持手段に保持
されているデータから１つを選択するための選択手段と
を有してもよい。
【００１０】上記帰還信号候補発生手段は、１個の干渉
量推定手段から構成されてもよい。
量推定手段から構成されてもよい。
【００１１】上記帰還信号候補発生手段は、Ｍ個の干渉
量推定手段から構成されてもよい。
量推定手段から構成されてもよい。
【００１２】
【作用】本発明によれば、第１に、判定手段の出力が取
り得る値がＭ通りあるとすると、ある時刻（ｔ）に判定
が行われたとき、判定出力が得られてから次の時刻（ｔ
＋１）の受信信号への帰還信号を決定し、受信信号へ帰
還するのではなく、その前の時刻（ｔ−１）の判定結果
が得られたときに、時刻（ｔ）における判定結果はまだ
得られていないが、得られる可能性がある値はＭ通りし
かないため、Ｍ通りの判定結果が得られたそれぞれの場
合におけるＭ通りの帰還信号の候補をあらかじめ用意し
ておき、時刻（ｔ）における判定結果が得られたときに
その判定結果に対応する１個の帰還信号をＭ個の帰還信
号の候補から選択し帰還することによって、従来の判定
帰還型等化器と比べて判定を行ってから帰還信号が帰還
されるまでの時間を短縮できる。
り得る値がＭ通りあるとすると、ある時刻（ｔ）に判定
が行われたとき、判定出力が得られてから次の時刻（ｔ
＋１）の受信信号への帰還信号を決定し、受信信号へ帰
還するのではなく、その前の時刻（ｔ−１）の判定結果
が得られたときに、時刻（ｔ）における判定結果はまだ
得られていないが、得られる可能性がある値はＭ通りし
かないため、Ｍ通りの判定結果が得られたそれぞれの場
合におけるＭ通りの帰還信号の候補をあらかじめ用意し
ておき、時刻（ｔ）における判定結果が得られたときに
その判定結果に対応する１個の帰還信号をＭ個の帰還信
号の候補から選択し帰還することによって、従来の判定
帰還型等化器と比べて判定を行ってから帰還信号が帰還
されるまでの時間を短縮できる。
【００１３】判定帰還型等化器では、信号を入出力する
周期を帰還回路の遅延時間より短くすることはできな
い。従来の判定帰還型等化器では、帰還回路の遅延時間
とは減算手段の遅延時間と判定手段の遅延時間と干渉量
推定手段の遅延時間との総和である。
周期を帰還回路の遅延時間より短くすることはできな
い。従来の判定帰還型等化器では、帰還回路の遅延時間
とは減算手段の遅延時間と判定手段の遅延時間と干渉量
推定手段の遅延時間との総和である。
【００１４】本発明による判定帰還型等化器では、信号
を入出力する周期は、減算手段の遅延時間と判定手段の
遅延時間とデータ保持手段の遅延時間と選択手段の遅延
時間との総和か、Ｍ通りの帰還信号候補を決定するのに
要する時間か、どちらか大きい方より大きければよい。
を入出力する周期は、減算手段の遅延時間と判定手段の
遅延時間とデータ保持手段の遅延時間と選択手段の遅延
時間との総和か、Ｍ通りの帰還信号候補を決定するのに
要する時間か、どちらか大きい方より大きければよい。
【００１５】従って、従来の判定帰還型等化器に比べて
本発明による判定帰還型等化器は、Ｍ通りの帰還信号候
補を決定するのに要する時間からデータ保持手段の遅延
時間と選択手段の遅延時間を引いた時間か、減算手段の
遅延時間と判定手段の遅延時間との総和の時間か、どち
らか短い方の時間分だけ信号を入出力する周期を短くす
ることができる。
本発明による判定帰還型等化器は、Ｍ通りの帰還信号候
補を決定するのに要する時間からデータ保持手段の遅延
時間と選択手段の遅延時間を引いた時間か、減算手段の
遅延時間と判定手段の遅延時間との総和の時間か、どち
らか短い方の時間分だけ信号を入出力する周期を短くす
ることができる。
【００１６】本発明によれば、第２に、判定手段の出力
が取り得る値がＭ通りあるとすると、時刻（ｔ−１）の
判定結果が得られたときに、時刻（ｔ）で得られる可能
性のあるＭ通りの判定結果が得られたそれぞれの場合に
おけるＭ通りの帰還信号の候補を求め、Ｍ個の減算手段
を用いて、Ｍ個の帰還信号候補を負帰還した結果をあら
かじめ用意しておき、これらのうちから時刻（ｔ）にお
ける判定結果が得られたときにその判定結果に対応する
１個を選択して判定手段に入力することによって従来の
判定帰還型等化器と比べて判定を行ってから次の判定を
行なうまでの時間を、干渉量推定手段の遅延時間と減算
手段の遅延時間との和からデータ保持手段の遅延時間と
選択手段の遅延時間との和を引いた時間か、判定手段の
遅延時間と干渉量推定手段の遅延時間と減算手段の遅延
時間との和から判定手段の遅延時間と干渉量推定手段の
遅延時間と減算手段の遅延時間とデータ保持手段の遅延
時間と選択手段の遅延時間との和の半分を引いた時間
か、どちらか短いほうの時間だけ短縮できる。
が取り得る値がＭ通りあるとすると、時刻（ｔ−１）の
判定結果が得られたときに、時刻（ｔ）で得られる可能
性のあるＭ通りの判定結果が得られたそれぞれの場合に
おけるＭ通りの帰還信号の候補を求め、Ｍ個の減算手段
を用いて、Ｍ個の帰還信号候補を負帰還した結果をあら
かじめ用意しておき、これらのうちから時刻（ｔ）にお
ける判定結果が得られたときにその判定結果に対応する
１個を選択して判定手段に入力することによって従来の
判定帰還型等化器と比べて判定を行ってから次の判定を
行なうまでの時間を、干渉量推定手段の遅延時間と減算
手段の遅延時間との和からデータ保持手段の遅延時間と
選択手段の遅延時間との和を引いた時間か、判定手段の
遅延時間と干渉量推定手段の遅延時間と減算手段の遅延
時間との和から判定手段の遅延時間と干渉量推定手段の
遅延時間と減算手段の遅延時間とデータ保持手段の遅延
時間と選択手段の遅延時間との和の半分を引いた時間
か、どちらか短いほうの時間だけ短縮できる。
【００１７】以上より、本発明によれば、帰還信号候補
発生手段を構成する干渉量推定手段を高速な素子で構成
する代わりにデータ保持手段と選択手段を高速な素子で
構成することで動作を高速化できるため、低コストでの
高速化が可能になる。
発生手段を構成する干渉量推定手段を高速な素子で構成
する代わりにデータ保持手段と選択手段を高速な素子で
構成することで動作を高速化できるため、低コストでの
高速化が可能になる。
【００１８】
【実施例】本発明の第１の実施例を図１から図８を用い
て説明する。本実施例は、図１に示すように、線形等化
器２と減算手段４と判定手段６と帰還信号候補発生手段
８とデータ保持手段１５ａ、１５ｂと選択手段１４とか
ら構成される。本実施例においては、説明を簡単にする
ため、受信信号１は、”０”と”１”とからなる２値信
号が符号間干渉とその他の外乱とによって歪んだ信号で
あるとする。
て説明する。本実施例は、図１に示すように、線形等化
器２と減算手段４と判定手段６と帰還信号候補発生手段
８とデータ保持手段１５ａ、１５ｂと選択手段１４とか
ら構成される。本実施例においては、説明を簡単にする
ため、受信信号１は、”０”と”１”とからなる２値信
号が符号間干渉とその他の外乱とによって歪んだ信号で
あるとする。
【００１９】本実施例の判定帰還型等化器の動作を図１
を用いて説明する。受信信号１は線形等化器２に入力さ
れる。線形等化器２では、前方干渉が取り除かれる。線
形等化器２の出力３は減算手段４のプラス側の入力に入
力される。減算手段４では線形等化器２の出力３から帰
還信号９が減算される。減算手段４の出力５は判定手段
６に入力される。判定手段６では”０”または”１”へ
の判定が行われる。判定手段６の出力７は判定帰還型等
化器の最終的な出力となると同時に、帰還信号候補発生
手段８と選択手段１４とに入力される。選択手段１４の
３つの入力のうち、２つは被選択信号が入力され、残り
の１つは選択制御信号が入力される。選択制御信号が”
０”か”１”かによって被選択信号のうちどちらが選択
されて出力されるかが決まる。選択制御信号として判定
手段６の出力７が入力され、被選択信号の入力にはそれ
ぞれデータ保持手段１５ａとデータ保持手段１５ｂが接
続されており、判定結果が得られると、それぞれ、判定
結果が”０”であったときの帰還信号１３ａと、判定結
果が”１”であったときの帰還信号１３ｂとが帰還信号
候補として保持され、これらのうち実際に得られた判定
結果に合致する帰還信号候補が選択され、帰還信号９と
して出力される。一方、帰還信号候補発生手段８では、
判定結果が得られると、その次の判定結果が”０”であ
ったときの帰還信号１３ａと、次の判定結果が”１”で
あったときの帰還信号１３ｂとを発生する。以上のよう
な動作が繰り返される。
を用いて説明する。受信信号１は線形等化器２に入力さ
れる。線形等化器２では、前方干渉が取り除かれる。線
形等化器２の出力３は減算手段４のプラス側の入力に入
力される。減算手段４では線形等化器２の出力３から帰
還信号９が減算される。減算手段４の出力５は判定手段
６に入力される。判定手段６では”０”または”１”へ
の判定が行われる。判定手段６の出力７は判定帰還型等
化器の最終的な出力となると同時に、帰還信号候補発生
手段８と選択手段１４とに入力される。選択手段１４の
３つの入力のうち、２つは被選択信号が入力され、残り
の１つは選択制御信号が入力される。選択制御信号が”
０”か”１”かによって被選択信号のうちどちらが選択
されて出力されるかが決まる。選択制御信号として判定
手段６の出力７が入力され、被選択信号の入力にはそれ
ぞれデータ保持手段１５ａとデータ保持手段１５ｂが接
続されており、判定結果が得られると、それぞれ、判定
結果が”０”であったときの帰還信号１３ａと、判定結
果が”１”であったときの帰還信号１３ｂとが帰還信号
候補として保持され、これらのうち実際に得られた判定
結果に合致する帰還信号候補が選択され、帰還信号９と
して出力される。一方、帰還信号候補発生手段８では、
判定結果が得られると、その次の判定結果が”０”であ
ったときの帰還信号１３ａと、次の判定結果が”１”で
あったときの帰還信号１３ｂとを発生する。以上のよう
な動作が繰り返される。
【００２０】本実施例における帰還信号候補発生手段８
は、図２に示すように、１個の干渉量推定手段８０で構
成されてもよい。この場合、判定結果が得られると、ま
ず、その次の判定結果として”０”が得られたときの干
渉量を干渉量推定手段８０を用いて発生し、第２のデー
タ保持手段３４に保持し、続いて、次の判定結果とし
て”０”が得られたときの干渉量を干渉量推定手段８０
を用いて発生する。このように１個の干渉量推定手段を
用いる構成では、回路の素子数をあまり増やすことなく
高速化が可能になる。
は、図２に示すように、１個の干渉量推定手段８０で構
成されてもよい。この場合、判定結果が得られると、ま
ず、その次の判定結果として”０”が得られたときの干
渉量を干渉量推定手段８０を用いて発生し、第２のデー
タ保持手段３４に保持し、続いて、次の判定結果とし
て”０”が得られたときの干渉量を干渉量推定手段８０
を用いて発生する。このように１個の干渉量推定手段を
用いる構成では、回路の素子数をあまり増やすことなく
高速化が可能になる。
【００２１】また、上記のような、帰還信号候補発生手
段８が１個の干渉量推定手段から構成される実施例にお
いて、干渉量推定手段８０は、図４に示すように、判定
結果の履歴を保持するシフトレジスタ１０と、このシフ
トレジスタの各ビットをアドレスとするデータ記憶装置
１２で構成されてもよい。このような記憶装置を用いる
構成では、記録パターンに依存した干渉を取り除くこと
が出来る。
段８が１個の干渉量推定手段から構成される実施例にお
いて、干渉量推定手段８０は、図４に示すように、判定
結果の履歴を保持するシフトレジスタ１０と、このシフ
トレジスタの各ビットをアドレスとするデータ記憶装置
１２で構成されてもよい。このような記憶装置を用いる
構成では、記録パターンに依存した干渉を取り除くこと
が出来る。
【００２２】上記のような、帰還信号候補発生手段８が
１個の干渉量推定手段から構成される実施例における動
作のタイミングを図８に示す。
１個の干渉量推定手段から構成される実施例における動
作のタイミングを図８に示す。
【００２３】本実施例における帰還信号候補発生手段８
は、図３に示すように、２個の干渉量推定手段で構成さ
れてもよい。この場合、判定結果が得られると、その次
に得られうる全ての判定結果（本実施例では、”０”
か”１”）が得られたときの干渉量を２個の干渉量推定
手段を用いて同時に発生する。このように２個の干渉量
推定手段を用いる構成では、１個の干渉量推定手段を用
いる構成よりもさらに高速化が可能になる。
は、図３に示すように、２個の干渉量推定手段で構成さ
れてもよい。この場合、判定結果が得られると、その次
に得られうる全ての判定結果（本実施例では、”０”
か”１”）が得られたときの干渉量を２個の干渉量推定
手段を用いて同時に発生する。このように２個の干渉量
推定手段を用いる構成では、１個の干渉量推定手段を用
いる構成よりもさらに高速化が可能になる。
【００２４】また、上記のような、帰還信号候補発生手
段８が２個の干渉量推定手段から構成される実施例にお
いて、干渉量推定手段８０ａと８０ｂは、図５に示すよ
うに、判定結果の履歴を保持するシフトレジスタ１０
ａ、１０ｂと、このシフトレジスタの各ビットをアドレ
スとするデータ記憶装置１２ａ、１２ｂで構成されても
よい。このような記憶装置を用いる構成では、記録パタ
ーンに依存した干渉を取り除くことが出来る。
段８が２個の干渉量推定手段から構成される実施例にお
いて、干渉量推定手段８０ａと８０ｂは、図５に示すよ
うに、判定結果の履歴を保持するシフトレジスタ１０
ａ、１０ｂと、このシフトレジスタの各ビットをアドレ
スとするデータ記憶装置１２ａ、１２ｂで構成されても
よい。このような記憶装置を用いる構成では、記録パタ
ーンに依存した干渉を取り除くことが出来る。
【００２５】上記のような、帰還信号候補発生手段８が
２個の干渉量推定手段から構成される実施例における動
作のタイミングを図７に示す。本実施例においては、干
渉量推定手段８０ａ、８０ｂの遅延時間１９からデータ
保持手段の遅延時間３２と選択手段の遅延時間２１を引
いた時間２２だけ従来の判定帰還型等化器より動作クロ
ック周期を短くできる。
２個の干渉量推定手段から構成される実施例における動
作のタイミングを図７に示す。本実施例においては、干
渉量推定手段８０ａ、８０ｂの遅延時間１９からデータ
保持手段の遅延時間３２と選択手段の遅延時間２１を引
いた時間２２だけ従来の判定帰還型等化器より動作クロ
ック周期を短くできる。
【００２６】本実施例における帰還信号候補発生手段８
は、図６に示すように、判定結果の履歴を保持するシフ
トレジスタ１０と、このシフトレジスタの各ビットに保
持されている値に乗ずる係数を保持する係数保持手段１
０’と、シフトレジスタに保持されている値と係数保持
手段に保持されている係数との乗算を行なう乗算器２６
と、各乗算器の出力の総和を計算する第一の加算器２８
と、次の判定結果が”１”だった場合の帰還信号候補を
得るために係数を加算するための第２の加算器２８’で
構成されてもよい。この場合の動作のタイミングを図７
に示す。本実施例においては、干渉量推定手段８１の遅
延時間１９からデータ保持手段の遅延時間３２と選択手
段の遅延時間２１を引いた時間２２だけ従来の判定帰還
型等化器より動作クロック周期を短くできる。
は、図６に示すように、判定結果の履歴を保持するシフ
トレジスタ１０と、このシフトレジスタの各ビットに保
持されている値に乗ずる係数を保持する係数保持手段１
０’と、シフトレジスタに保持されている値と係数保持
手段に保持されている係数との乗算を行なう乗算器２６
と、各乗算器の出力の総和を計算する第一の加算器２８
と、次の判定結果が”１”だった場合の帰還信号候補を
得るために係数を加算するための第２の加算器２８’で
構成されてもよい。この場合の動作のタイミングを図７
に示す。本実施例においては、干渉量推定手段８１の遅
延時間１９からデータ保持手段の遅延時間３２と選択手
段の遅延時間２１を引いた時間２２だけ従来の判定帰還
型等化器より動作クロック周期を短くできる。
【００２７】本発明の第２の実施例を図２から図６と図
１２から図１４を用いて説明する。本実施例は、線形等
化器２と、減算手段４ａ、４ｂと、判定手段６と、帰還
信号候補発生手段８と、データ保持手段１５ａ、１５ｂ
と、選択手段１４とから構成される。本実施例の受信信
号は第１の実施例と同様であるとする。
１２から図１４を用いて説明する。本実施例は、線形等
化器２と、減算手段４ａ、４ｂと、判定手段６と、帰還
信号候補発生手段８と、データ保持手段１５ａ、１５ｂ
と、選択手段１４とから構成される。本実施例の受信信
号は第１の実施例と同様であるとする。
【００２８】本実施例の判定帰還型等化器の動作を図１
２を用いて説明する。受信信号１は線形等化器２に入力
される。線形等化器２では、前方干渉が取り除かれる。
線形等化器２の出力３は減算手段４ａと４ｂのプラス側
の入力に入力される。減算手段４ａ、４ｂでは線形等化
器２の出力３から帰還信号候補１３ａ、１３ｂがそれぞ
れ減算される。帰還信号候補１３ａ、１３ｂは、前の判
定結果がそれぞれ”０”、”１”のときの帰還信号であ
る。減算手段４ａ、４ｂの出力はそれぞれデータ保持手
段１５ａ、１５ｂに入力される。データ保持手段１５
ａ、１５ｂの出力は選択手段１４に入力される。選択手
段１４は、判定結果７が”０”のときはデータ保持手段
１５ａの出力を、”１”のときはデータ保持手段１５ｂ
の出力を選択して出力する。選択手段１４の出力は判定
手段６に入力される。判定手段６では”０”または”
１”への判定が行われる。判定手段６の出力７は判定帰
還型等化器の最終的な出力となると同時に、帰還信号候
補発生手段８と選択手段１４とに入力される。帰還信号
候補発生手段８では、判定結果が得られると、その次の
判定結果が”０”であったときの帰還信号１３ａと、次
の判定結果が”１”であったときの帰還信号１３ｂとを
発生し、これら帰還信号１３ａと帰還信号１３ｂはそれ
ぞれ減算手段４ａ、４ｂの減算入力に入力される。以上
のような動作が繰り返される。
２を用いて説明する。受信信号１は線形等化器２に入力
される。線形等化器２では、前方干渉が取り除かれる。
線形等化器２の出力３は減算手段４ａと４ｂのプラス側
の入力に入力される。減算手段４ａ、４ｂでは線形等化
器２の出力３から帰還信号候補１３ａ、１３ｂがそれぞ
れ減算される。帰還信号候補１３ａ、１３ｂは、前の判
定結果がそれぞれ”０”、”１”のときの帰還信号であ
る。減算手段４ａ、４ｂの出力はそれぞれデータ保持手
段１５ａ、１５ｂに入力される。データ保持手段１５
ａ、１５ｂの出力は選択手段１４に入力される。選択手
段１４は、判定結果７が”０”のときはデータ保持手段
１５ａの出力を、”１”のときはデータ保持手段１５ｂ
の出力を選択して出力する。選択手段１４の出力は判定
手段６に入力される。判定手段６では”０”または”
１”への判定が行われる。判定手段６の出力７は判定帰
還型等化器の最終的な出力となると同時に、帰還信号候
補発生手段８と選択手段１４とに入力される。帰還信号
候補発生手段８では、判定結果が得られると、その次の
判定結果が”０”であったときの帰還信号１３ａと、次
の判定結果が”１”であったときの帰還信号１３ｂとを
発生し、これら帰還信号１３ａと帰還信号１３ｂはそれ
ぞれ減算手段４ａ、４ｂの減算入力に入力される。以上
のような動作が繰り返される。
【００２９】本実施例に示す構成を用いれば、減算手段
４ａ、４ｂの出力を比較して、どちらかが、予想される
値から大きくかけ離れていた場合には判定結果にかかわ
りなくそれを選択せずにもう一方を選択することによっ
て判定の信頼度を向上させることが出来る。
４ａ、４ｂの出力を比較して、どちらかが、予想される
値から大きくかけ離れていた場合には判定結果にかかわ
りなくそれを選択せずにもう一方を選択することによっ
て判定の信頼度を向上させることが出来る。
【００３０】本実施例における帰還信号候補発生手段８
は、図２に示すように、１個の干渉量推定手段８０で構
成されてもよい。この場合、判定結果が得られると、ま
ず、その次の判定結果として”０”が得られたときの干
渉量を干渉量推定手段８０を用いて発生し、第２のデー
タ保持手段３４に保持し、続いて、次の判定結果とし
て”０”が得られたときの干渉量を干渉量推定手段８０
を用いて発生する。このように１個の干渉量推定手段を
用いる構成では、回路の素子数をあまり増やすことなく
高速化が可能になる。
は、図２に示すように、１個の干渉量推定手段８０で構
成されてもよい。この場合、判定結果が得られると、ま
ず、その次の判定結果として”０”が得られたときの干
渉量を干渉量推定手段８０を用いて発生し、第２のデー
タ保持手段３４に保持し、続いて、次の判定結果とし
て”０”が得られたときの干渉量を干渉量推定手段８０
を用いて発生する。このように１個の干渉量推定手段を
用いる構成では、回路の素子数をあまり増やすことなく
高速化が可能になる。
【００３１】また、上記のような、帰還信号候補発生手
段８が１個の干渉量推定手段から構成される実施例にお
いて、干渉量推定手段８０は、図４に示すように、判定
結果の履歴を保持するシフトレジスタ１０と、このシフ
トレジスタの各ビットをアドレスとするデータ記憶装置
１２で構成されてもよい。このような記憶装置を用いる
構成では、記録パターンに依存した干渉を取り除くこと
が出来る。
段８が１個の干渉量推定手段から構成される実施例にお
いて、干渉量推定手段８０は、図４に示すように、判定
結果の履歴を保持するシフトレジスタ１０と、このシフ
トレジスタの各ビットをアドレスとするデータ記憶装置
１２で構成されてもよい。このような記憶装置を用いる
構成では、記録パターンに依存した干渉を取り除くこと
が出来る。
【００３２】上記のような、帰還信号候補発生手段８が
１個の干渉量推定手段から構成される実施例における動
作のタイミングを図１３に示す。
１個の干渉量推定手段から構成される実施例における動
作のタイミングを図１３に示す。
【００３３】本実施例における帰還信号候補発生手段８
は、図３に示すように、２個の干渉量推定手段で構成さ
れてもよい。この場合、判定結果が得られると、その次
に得られうる全ての判定結果（本実施例では、”０”
か”１”）が得られたときの干渉量を２個の干渉量推定
手段を用いて同時に発生する。このように２個の干渉量
推定手段を用いる構成では、１個の干渉量推定手段を用
いる構成よりもさらに高速化が可能になる。
は、図３に示すように、２個の干渉量推定手段で構成さ
れてもよい。この場合、判定結果が得られると、その次
に得られうる全ての判定結果（本実施例では、”０”
か”１”）が得られたときの干渉量を２個の干渉量推定
手段を用いて同時に発生する。このように２個の干渉量
推定手段を用いる構成では、１個の干渉量推定手段を用
いる構成よりもさらに高速化が可能になる。
【００３４】また、上記のような、帰還信号候補発生手
段８が２個の干渉量推定手段から構成される実施例にお
いて、干渉量推定手段８０ａと８０ｂは、図５に示すよ
うに、判定結果の履歴を保持するシフトレジスタ１０
ａ、１０ｂと、このシフトレジスタの各ビットをアドレ
スとするデータ記憶装置１２ａ、１２ｂで構成されても
よい。このような記憶装置を用いる構成では、記録パタ
ーンに依存した干渉を取り除くことが出来る。
段８が２個の干渉量推定手段から構成される実施例にお
いて、干渉量推定手段８０ａと８０ｂは、図５に示すよ
うに、判定結果の履歴を保持するシフトレジスタ１０
ａ、１０ｂと、このシフトレジスタの各ビットをアドレ
スとするデータ記憶装置１２ａ、１２ｂで構成されても
よい。このような記憶装置を用いる構成では、記録パタ
ーンに依存した干渉を取り除くことが出来る。
【００３５】上記のような、帰還信号候補発生手段８が
２個の干渉量推定手段から構成される実施例における動
作のタイミングを図１４に示す。本実施例においては、
干渉量推定手段８０ａ、８０ｂの遅延時間１９からデー
タ保持手段の遅延時間３２と選択手段の遅延時間２１を
引いた時間２２だけ従来の判定帰還型等化器より動作ク
ロック周期を短くできる。
２個の干渉量推定手段から構成される実施例における動
作のタイミングを図１４に示す。本実施例においては、
干渉量推定手段８０ａ、８０ｂの遅延時間１９からデー
タ保持手段の遅延時間３２と選択手段の遅延時間２１を
引いた時間２２だけ従来の判定帰還型等化器より動作ク
ロック周期を短くできる。
【００３６】本実施例における帰還信号候補発生手段８
は、図６に示すように、判定結果の履歴を保持するシフ
トレジスタ１０と、このシフトレジスタの各ビットに保
持されている値に乗ずる係数を保持する係数保持手段１
０’と、シフトレジスタに保持されている値と係数保持
手段に保持されている係数との乗算を行なう乗算器２６
と、各乗算器の出力の総和を計算する第一の加算器２８
と、次の判定結果が”１”だった場合の帰還信号候補を
得るために係数を加算するための第２の加算器２８’で
構成されてもよい。この場合の動作のタイミングを図１
４に示す。本実施例においては、干渉量推定手段８０ｃ
の遅延時間１９からデータ保持手段の遅延時間３２と選
択手段の遅延時間２１を引いた時間２２だけ従来の判定
帰還型等化器より動作クロック周期を短くできる。
は、図６に示すように、判定結果の履歴を保持するシフ
トレジスタ１０と、このシフトレジスタの各ビットに保
持されている値に乗ずる係数を保持する係数保持手段１
０’と、シフトレジスタに保持されている値と係数保持
手段に保持されている係数との乗算を行なう乗算器２６
と、各乗算器の出力の総和を計算する第一の加算器２８
と、次の判定結果が”１”だった場合の帰還信号候補を
得るために係数を加算するための第２の加算器２８’で
構成されてもよい。この場合の動作のタイミングを図１
４に示す。本実施例においては、干渉量推定手段８０ｃ
の遅延時間１９からデータ保持手段の遅延時間３２と選
択手段の遅延時間２１を引いた時間２２だけ従来の判定
帰還型等化器より動作クロック周期を短くできる。
【００３７】本発明第１の実施例及び第２の実施例にお
いて、判定手段は、複数ビットの情報を用いて判定を行
うものであってもよい。複数ビットの情報を用いて判定
を行う判定手段の動作原理を図１５〜図１８を用いて説
明する。説明を簡単にするため、複数ビットの情報を用
いて判定を行う判定手段として、判定の対象となるビッ
トと、その次の時刻のビットの情報を用いて判定を行う
判定手段（以後２ビット判定手段と呼ぶ）を本発明第１
の実施例に用いた場合を説明する。このような２ビット
判定器を用いた判定帰還型等化器を解説する文献として
は例えば，Ｊ．Ｍｏｏｎ ａｎｄ Ｌ．Ｒ．Ｃａｒｌｅ
ｙ，”Ｐｅｒｆｏｒｍａｎｃｅ ｃｏｍｐａｒｉｓｏｎ
ｏｆ ｄｅｔｅｃｔｉｏｎ ｍｅｔｈｏｄｓ ｉｎ
ｍａｇｎｅｔｉｃ ｒｅｃｏｒｄｉｎｇ”，ＩＥＥＥ
Ｔｒａｎｓ．Ｍａｇｎ．ＶＯＬ．２６，ＮＯ．６，ｐｐ
３１５５−３１７２，ＮＯＶ．１９９０がある。
いて、判定手段は、複数ビットの情報を用いて判定を行
うものであってもよい。複数ビットの情報を用いて判定
を行う判定手段の動作原理を図１５〜図１８を用いて説
明する。説明を簡単にするため、複数ビットの情報を用
いて判定を行う判定手段として、判定の対象となるビッ
トと、その次の時刻のビットの情報を用いて判定を行う
判定手段（以後２ビット判定手段と呼ぶ）を本発明第１
の実施例に用いた場合を説明する。このような２ビット
判定器を用いた判定帰還型等化器を解説する文献として
は例えば，Ｊ．Ｍｏｏｎ ａｎｄ Ｌ．Ｒ．Ｃａｒｌｅ
ｙ，”Ｐｅｒｆｏｒｍａｎｃｅ ｃｏｍｐａｒｉｓｏｎ
ｏｆ ｄｅｔｅｃｔｉｏｎ ｍｅｔｈｏｄｓ ｉｎ
ｍａｇｎｅｔｉｃ ｒｅｃｏｒｄｉｎｇ”，ＩＥＥＥ
Ｔｒａｎｓ．Ｍａｇｎ．ＶＯＬ．２６，ＮＯ．６，ｐｐ
３１５５−３１７２，ＮＯＶ．１９９０がある。
【００３８】図１５に，本発明第１の実施例に２ビット
判定手段６’を用いた場合のブロック図を示す。
判定手段６’を用いた場合のブロック図を示す。
【００３９】図１６は、本発明第１の実施例に２ビット
判定手段６’を用いた場合の動作を説明するものであ
る。ここでは説明を簡単にするため，図１５に示す回路
を構成する各素子の遅延時間は十分に小さく，無視でき
るものとする。送信信号３３は、時刻ｋにおいて”
１”、それ以外の時刻においては”０”をとる、孤立イ
ンパルス状の信号であり、チャネルを通過して受信され
た受信信号１は送信信号３３の”１”に対応するピーク
の前後２ビットずつに広がりを持ち、これが符号間干渉
となる。線形等化器２ではこれらの符号間干渉のうち前
方干渉が取り除かれる。線形等化器２の出力３は、減算
手段４で帰還信号９’を減算される。２ビット判定手段
６’では、時刻ｋに於ける信号の判定を行うときに、時
刻ｋの信号からの干渉を含んでいるその次の時刻ｋ＋１
の信号を利用する。この２ビットを用い、時刻ｋの信号
を”１”と判定し、次の時刻ｋ＋１の信号から、時刻ｋ
の信号”１”から加わっている符号間干渉を取り除く。
これにより、判定手段の出力７を得る。
判定手段６’を用いた場合の動作を説明するものであ
る。ここでは説明を簡単にするため，図１５に示す回路
を構成する各素子の遅延時間は十分に小さく，無視でき
るものとする。送信信号３３は、時刻ｋにおいて”
１”、それ以外の時刻においては”０”をとる、孤立イ
ンパルス状の信号であり、チャネルを通過して受信され
た受信信号１は送信信号３３の”１”に対応するピーク
の前後２ビットずつに広がりを持ち、これが符号間干渉
となる。線形等化器２ではこれらの符号間干渉のうち前
方干渉が取り除かれる。線形等化器２の出力３は、減算
手段４で帰還信号９’を減算される。２ビット判定手段
６’では、時刻ｋに於ける信号の判定を行うときに、時
刻ｋの信号からの干渉を含んでいるその次の時刻ｋ＋１
の信号を利用する。この２ビットを用い、時刻ｋの信号
を”１”と判定し、次の時刻ｋ＋１の信号から、時刻ｋ
の信号”１”から加わっている符号間干渉を取り除く。
これにより、判定手段の出力７を得る。
【００４０】次に、２ビット判定手段６’による判定の
原理を図１５〜１７を用いて説明する。減算手段の出力
５’が２ビット判定手段６’に入力される。このときの
信号をｆｒ（ｋ）、ｆｒ（ｋ＋１）とする。このとき、
時刻ｋ及びｋ＋１に対応する送信信号ｆｉ（ｋ）、ｆｉ
（ｋ＋１）の組み合わせは（０、０）、（０、１）、
（１、０）、（１、１）の４通りしかありえない。そこ
で、これらの４通りの送信信号の組み合わせに対して雑
音がない理想的な場合の受信信号ｆ０、０、ｆ０、１、
ｆ１、０、ｆ１、１を用意し、これらとｆｒの２乗誤差
Ｅ Ｅ＝｛ｆｍ、ｎ（ｋ）−ｆｒ（ｋ）｝２＋｛ｆｍ、ｎ
（ｋ＋１）−ｆｒ（ｋ＋１）｝２ ただし、ｍ＝０、１ ｎ＝０、１ を計算する。この例の場合、ｆ１、０が最も誤差が小さ
いため、ｆｒ（ｋ）を”１”と判定し、さらにｆｒ（ｋ
＋１）からはｆ１、０（ｋ＋１）を減算する。このよう
に２ビット判定手段による判定を行うことにより、１ビ
ットによる判定を行う場合より誤りにくくなる。同様に
して判定に用いるビット数を増やすほど誤りにくくな
る。この例を図１８に示す。図１８は、判定に利用する
ビット数を１ビットから３ビットまで変えたときのビッ
ト誤り率を比較したものである。ビット誤り率は、平均
何ビットに１回の割合で誤りが発生するかを表し、これ
を縦軸に示す。横軸は受信信号の信号対雑音比（ＳＮ
比）である。図１８より、判定に利用するビット数が増
えるほどビット誤り率が減少していることがわかる。
原理を図１５〜１７を用いて説明する。減算手段の出力
５’が２ビット判定手段６’に入力される。このときの
信号をｆｒ（ｋ）、ｆｒ（ｋ＋１）とする。このとき、
時刻ｋ及びｋ＋１に対応する送信信号ｆｉ（ｋ）、ｆｉ
（ｋ＋１）の組み合わせは（０、０）、（０、１）、
（１、０）、（１、１）の４通りしかありえない。そこ
で、これらの４通りの送信信号の組み合わせに対して雑
音がない理想的な場合の受信信号ｆ０、０、ｆ０、１、
ｆ１、０、ｆ１、１を用意し、これらとｆｒの２乗誤差
Ｅ Ｅ＝｛ｆｍ、ｎ（ｋ）−ｆｒ（ｋ）｝２＋｛ｆｍ、ｎ
（ｋ＋１）−ｆｒ（ｋ＋１）｝２ ただし、ｍ＝０、１ ｎ＝０、１ を計算する。この例の場合、ｆ１、０が最も誤差が小さ
いため、ｆｒ（ｋ）を”１”と判定し、さらにｆｒ（ｋ
＋１）からはｆ１、０（ｋ＋１）を減算する。このよう
に２ビット判定手段による判定を行うことにより、１ビ
ットによる判定を行う場合より誤りにくくなる。同様に
して判定に用いるビット数を増やすほど誤りにくくな
る。この例を図１８に示す。図１８は、判定に利用する
ビット数を１ビットから３ビットまで変えたときのビッ
ト誤り率を比較したものである。ビット誤り率は、平均
何ビットに１回の割合で誤りが発生するかを表し、これ
を縦軸に示す。横軸は受信信号の信号対雑音比（ＳＮ
比）である。図１８より、判定に利用するビット数が増
えるほどビット誤り率が減少していることがわかる。
【００４１】以上のような複数ビットの情報を用いて判
定を行う判定手段を本発明の第２の実施例に用いた場合
もビット誤り率低減効果は図１８に示す通りである。
定を行う判定手段を本発明の第２の実施例に用いた場合
もビット誤り率低減効果は図１８に示す通りである。
【００４２】以上のような複数ビットの情報を用いて判
定を行う判定手段を本発明の第１の実施例及び第２の実
施例に用いた場合の動作のタイミングは１ビットによる
判定手段を用いた場合と同様である。
定を行う判定手段を本発明の第１の実施例及び第２の実
施例に用いた場合の動作のタイミングは１ビットによる
判定手段を用いた場合と同様である。
【００４３】
【発明の効果】本発明によれば、判定帰還型等化器の動
作を低コストで高速化できる。
作を低コストで高速化できる。
【図１】本発明の第１の実施例を説明する図。
【図２】本発明の第１および第２の実施例の帰還信号候
補発生手段の第１の例を説明する図。
補発生手段の第１の例を説明する図。
【図３】本発明の第１および第２の実施例の帰還信号候
補発生手段の第２の例を説明する図。
補発生手段の第２の例を説明する図。
【図４】本発明の第１および第２の実施例の帰還信号候
補発生手段の第３の例を説明する図。
補発生手段の第３の例を説明する図。
【図５】本発明の第１および第２の実施例の帰還信号候
補発生手段の第４の例を説明する図。
補発生手段の第４の例を説明する図。
【図６】本発明の第１および第２の実施例の帰還信号候
補発生手段の第５の例を説明する図。
補発生手段の第５の例を説明する図。
【図７】本発明の第１の実施例において、帰還信号候補
発生手段に図３、図５、図６に示すものを用いた場合の
動作のタイミングを示す図。
発生手段に図３、図５、図６に示すものを用いた場合の
動作のタイミングを示す図。
【図８】本発明の第１の実施例において、帰還信号候補
発生手段に図２、図４に示すものを用いた場合の動作タ
イミングを示す図。
発生手段に図２、図４に示すものを用いた場合の動作タ
イミングを示す図。
【図９】従来の判定帰還型等化器を説明する図。
【図１０】従来の判定帰還型等化器の動作タイミングを
示す図。
示す図。
【図１１】判定帰還型等化器による波形等化の過程を説
明する図。
明する図。
【図１２】本発明の第２の実施例を説明する図。
【図１３】本発明の第２の実施例において、帰還信号候
補発生手段に図３、図５、図６に示すものを用いた場合
の動作のタイミングを示す図。
補発生手段に図３、図５、図６に示すものを用いた場合
の動作のタイミングを示す図。
【図１４】本発明の第２の実施例において、帰還信号候
補発生手段に図２、図４に示すものを用いた場合の動作
タイミングを示す図。
補発生手段に図２、図４に示すものを用いた場合の動作
タイミングを示す図。
【図１５】本発明第１の実施例に２ビット判定手段を用
いた場合のブロック図。
いた場合のブロック図。
【図１６】本発明第１の実施例に２ビット判定手段を用
いた場合の動作を説明する図。
いた場合の動作を説明する図。
【図１７】雑音のない受信信号を示す図。
【図１８】本発明第１の実施例に複数ビット判定手段を
用いた場合のビット誤り率低減効果を示す図。
用いた場合のビット誤り率低減効果を示す図。
【符号の説明】 １…受信信号、２…線形等化器、３…線形等化器出力、
４、４ａ、４ｂ…減算手段、５…減算手段出力、５’…
２ビット判定手段を用いたときの減算手段出力、６…判
定手段、６’…２ビット判定手段、７…判定手段出力、
８…帰還信号候補発生手段、９…帰還信号、９’…２ビ
ット判定手段を用いたときの帰還信号、１０、１０ａ、
１０ｂ…シフトレジスタ、１０’…係数保持手段、１
２、１２ａ、１２ｂ…記憶装置、１３ａ、１３ｂ…帰還
信号候補、１４…選択手段、１５ａ、１５ｂ…データ保
持手段、１６ａ、１６ｂ…帰還信号候補、１７…減算手
段の遅延時間、１８…判定手段の遅延時間、１９…干渉
量推定手段の遅延時間、２１…選択手段の遅延時間、２
２…帰還信号候補発生手段の遅延時間と、データ保持手
段と選択器の遅延時間との差、２３…本発明の判定帰還
型等化器の動作クロック周期、２４…従来の判定帰還型
等化器の動作クロック周期、２５…減算手段の遅延時間
と判定手段の遅延時間と帰還信号候補発生手段の遅延時
間の和、２６…乗算手段、２７…乗算手段出力、２８…
第１の加算手段、２８’…第２の加算手段、３０…干渉
量推定手段出力、３２…データ保持手段の遅延時間、３
２ａ…第２のデータ保持手段の遅延時間、３３…送信信
号、３４…第２のデータ保持手段、８０、８０ａ、８０
ｂ、８１…干渉量推定手段。
４、４ａ、４ｂ…減算手段、５…減算手段出力、５’…
２ビット判定手段を用いたときの減算手段出力、６…判
定手段、６’…２ビット判定手段、７…判定手段出力、
８…帰還信号候補発生手段、９…帰還信号、９’…２ビ
ット判定手段を用いたときの帰還信号、１０、１０ａ、
１０ｂ…シフトレジスタ、１０’…係数保持手段、１
２、１２ａ、１２ｂ…記憶装置、１３ａ、１３ｂ…帰還
信号候補、１４…選択手段、１５ａ、１５ｂ…データ保
持手段、１６ａ、１６ｂ…帰還信号候補、１７…減算手
段の遅延時間、１８…判定手段の遅延時間、１９…干渉
量推定手段の遅延時間、２１…選択手段の遅延時間、２
２…帰還信号候補発生手段の遅延時間と、データ保持手
段と選択器の遅延時間との差、２３…本発明の判定帰還
型等化器の動作クロック周期、２４…従来の判定帰還型
等化器の動作クロック周期、２５…減算手段の遅延時間
と判定手段の遅延時間と帰還信号候補発生手段の遅延時
間の和、２６…乗算手段、２７…乗算手段出力、２８…
第１の加算手段、２８’…第２の加算手段、３０…干渉
量推定手段出力、３２…データ保持手段の遅延時間、３
２ａ…第２のデータ保持手段の遅延時間、３３…送信信
号、３４…第２のデータ保持手段、８０、８０ａ、８０
ｂ、８１…干渉量推定手段。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅本 益雄 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (10)
- 【請求項１】伝送路を通過して受信された受信信号を等
化する等化器であって、受信信号から帰還信号を減算す
る減算手段と、該減算手段の出力を判定する判定手段
と、該判定手段が判定した結果の履歴から受信信号に加
わっている符号間干渉量を推定し出力する干渉量推定手
段から構成される帰還信号候補発生手段と、判定結果が
取りうる値の数と同数の、データ保持手段と、判定結果
を制御信号として、これら複数のデータ保持手段に保持
されたデータから１つを選択し出力する選択手段とを有
することを特徴とする判定帰還型等化器。 - 【請求項２】請求項１に記載の判定帰還型等化器におい
て、判定手段による判定が行なわれてから、帰還信号を
発生し、この帰還信号を受信信号から減算手段によって
減算し、次の判定を行なうまでの動作を、データ保持手
段と、選択手段とを用いて、２段階の動作に分割し、判
定結果が得られてからこれらの２つの動作を同時に開始
し、次の判定結果が得られるまでにこれらの２つの動作
を終了させる機能を持つことを特徴とする判定帰還型等
化器。 - 【請求項３】請求項１から２に記載の判定帰還型等化器
において、判定手段による判定が行なわれてから、帰還
信号を発生し、この帰還信号を受信信号から減算手段に
よって減算し、次の判定を行なうまでの動作を、判定が
行なわれてから複数の帰還信号候補を発生するまでと、
それらの複数の帰還信号候補をそれぞれ複数のデータ保
持手段に保持し、これら複数のデータ保持手段に保持さ
れているデータから適切なものを選択してこれを受信信
号から減算するまでとの２段階の動作に分割し、判定結
果が得られてからこれらの２つの動作を同時に開始し、
次の判定結果が得られるまでにこれらの２つの動作を終
了させる機能を持つことを特徴とする判定帰還型等化
器。 - 【請求項４】請求項１から２に記載の判定帰還型等化器
において、判定手段による判定が行なわれてから、帰還
信号を発生し、この帰還信号を受信信号から減算手段に
よって減算し、次の判定を行なうまでの動作を、判定が
行なわれてから複数の帰還信号候補を発生し、それぞれ
を帰還信号候補の数と同数の減算手段を用いて受信信号
から減算するまでと、それらの複数の減算結果をそれぞ
れ複数のデータ保持手段に保持し、これら複数のデータ
保持手段に保持されているデータから適切なものを選択
してこれを判定手段に入力するまでとの２段階の動作に
分割し、判定結果が得られてからこれらの２つの動作を
同時に開始し、次の判定結果が得られるまでにこれらの
２つの動作を終了させる機能を持つことを特徴とする判
定帰還型等化器。 - 【請求項５】請求項１から４に記載の判定帰還型等化器
において、帰還信号発生手段は干渉量推定手段を１つの
み有し、判定結果が得られたときに、そのつぎに得られ
る可能性のある全ての判定結果が得られた場合の帰還信
号を１つの干渉量推定手段を用いて順次発生し、それぞ
れ第２のデータ保持手段に格納する動作を、つぎの判定
結果が得られるまでに終了する機能を持つことを特徴と
する判定帰還型等化器。 - 【請求項６】請求項１から４に記載の判定帰還型等化器
において、帰還信号発生手段は、その次に得られる可能
性のある判定結果の数と同数の、即ち、データ保持手段
の数と同数の干渉量推定手段を有し、判定結果が得られ
たときに、そのつぎに得られる可能性のある全ての判定
結果が得られた場合の帰還信号を、得られる可能性のあ
る判定結果の数と同数の干渉量推定手段を用いて同時に
発生する動作を、次の判定結果が得られるまでに終了す
る機能を持つことを特徴とする判定帰還型等化器。 - 【請求項７】請求項１から６に記載の判定帰還型等化器
において、干渉量推定手段を、判定結果の履歴を記憶す
るシフトレジスタと、該シフトレジスタに保持されてい
るデータをアドレスとする記憶装置によって構成するこ
とを特徴とする判定帰還型等化器。 - 【請求項８】請求項１から４に記載の判定帰還型等化器
において、帰還信号発生手段を、判定結果の履歴を記憶
するシフトレジスタを１個と、該シフトレジスタの各ビ
ットに格納されている値に係数を乗ずる乗算器をシフト
レジスタのビット数と同数個と、これらの乗算器の出力
の総和を求めるための加算器と、その次に得られる可能
性のある判定結果の数と同数の、これら得られる可能性
のある判定結果に係数を乗じた値を保持する第３のデー
タ保持手段とによって構成することを特徴とする判定帰
還型等化器。 - 【請求項９】請求項１から８に記載の判定帰還型等化器
を用いたディジタル通信装置。 - 【請求項１０】請求項１から８に記載の判定帰還型等化
器を用いたディジタルデータ記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14140794A JP3400545B2 (ja) | 1994-06-23 | 1994-06-23 | 判定帰還型等化器 |
| US08/492,616 US5594756A (en) | 1994-06-23 | 1995-06-20 | Decision feedback equalization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14140794A JP3400545B2 (ja) | 1994-06-23 | 1994-06-23 | 判定帰還型等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088788A true JPH088788A (ja) | 1996-01-12 |
| JP3400545B2 JP3400545B2 (ja) | 2003-04-28 |
Family
ID=15291295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14140794A Expired - Fee Related JP3400545B2 (ja) | 1994-06-23 | 1994-06-23 | 判定帰還型等化器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5594756A (ja) |
| JP (1) | JP3400545B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035006A (en) * | 1996-06-28 | 2000-03-07 | Nec Corporation | Estimator having a feedback loop |
| JP2015211270A (ja) * | 2014-04-24 | 2015-11-24 | 株式会社東芝 | 受信回路及び通信システム |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI98578C (fi) * | 1995-04-24 | 1997-07-10 | Nokia Technology Gmbh | Menetelmä ja piirijärjestely tiedonsiirtosignaalin viivästyneiden komponenttien kompensoimiseksi |
| JPH0918528A (ja) * | 1995-06-27 | 1997-01-17 | Sony Corp | 制御信号検出方法及び無線受信装置 |
| DE19647653A1 (de) * | 1996-11-18 | 1998-05-20 | Philips Patentverwaltung | Digitales Übertragungssystem mit trellisbasiertem, zustandsreduziertem Schätzverfahren |
| US6381271B1 (en) | 1998-08-17 | 2002-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Low complexity decision feedback sequence estimation |
| US7027537B1 (en) * | 1999-03-05 | 2006-04-11 | The Board Of Trustees Of The Leland Stanford Junior University | Iterative multi-user detection |
| US6356390B1 (en) | 2000-06-22 | 2002-03-12 | Thomson Licensing, S.A. | Light valve light source |
| US7242712B1 (en) | 2004-03-08 | 2007-07-10 | Pmc-Sierra, Inc. | Decision feedback equalizer (DFE) for jitter reduction |
| US7440497B2 (en) * | 2004-11-01 | 2008-10-21 | Lsi Corporation | Serial data link using decision feedback equalization |
| US7599431B1 (en) * | 2004-11-24 | 2009-10-06 | Xilinx, Inc. | Combined decision feedback equalization and linear equalization |
| US7869498B2 (en) | 2006-09-14 | 2011-01-11 | Lsi Corporation | Low power decision feedback equalization (DFE) through applying DFE data to input data in a data latch |
| US8428113B1 (en) | 2009-01-23 | 2013-04-23 | Pmc-Sierra, Inc. | Equalizer for heavily clipped or compressed communications signals |
| US8644369B1 (en) | 2009-12-01 | 2014-02-04 | Pmc-Sierra, Inc. | Equalizer adaptation for heavily compressed or clipped communications signals |
| US8724688B1 (en) | 2012-01-10 | 2014-05-13 | Pmc-Sierra Us, Inc. | Compensation factor reduction in an unrolled decision feedback equalizer |
| US8837569B2 (en) * | 2012-08-03 | 2014-09-16 | Advanced Micro Devices, Inc. | Decision feedback equalization with selectable tap |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2551231B2 (ja) * | 1990-11-16 | 1996-11-06 | 日本電気株式会社 | 判定帰還形等化器 |
| US5398259A (en) * | 1992-07-01 | 1995-03-14 | Nec Corporation | Decision-feedback equalizer for cancelling CW interference |
| JP2720721B2 (ja) * | 1992-08-21 | 1998-03-04 | 日本電気株式会社 | 変復調装置 |
-
1994
- 1994-06-23 JP JP14140794A patent/JP3400545B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-20 US US08/492,616 patent/US5594756A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035006A (en) * | 1996-06-28 | 2000-03-07 | Nec Corporation | Estimator having a feedback loop |
| JP2015211270A (ja) * | 2014-04-24 | 2015-11-24 | 株式会社東芝 | 受信回路及び通信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3400545B2 (ja) | 2003-04-28 |
| US5594756A (en) | 1997-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400545B2 (ja) | 判定帰還型等化器 | |
| JP2960436B2 (ja) | 非線形データ伝送システム用受信器 | |
| US8121186B2 (en) | Systems and methods for speculative signal equalization | |
| KR100244767B1 (ko) | 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치 | |
| US5530725A (en) | Diversity receiver for dispersive channels, combining reliability-weighed signals | |
| KR100283379B1 (ko) | 병렬 다단 간섭 제거 장치 | |
| US4730343A (en) | Decision feedback equalizer with a pattern detector | |
| EP0585095A2 (en) | Signal processing system having intersymbol-interference cancelling means and method of same | |
| JPH10190622A (ja) | 適応型直並列混合雑音除去方法 | |
| US5272726A (en) | Blind type sequence estimator for use in communications system | |
| JPH10126375A (ja) | Ｏｆｄｍ信号のベクトル等化用の装置及び方法 | |
| US6035006A (en) | Estimator having a feedback loop | |
| US5461644A (en) | Adaptive viterbi detector | |
| US20130162309A1 (en) | Receiving circuit | |
| JP3188558B2 (ja) | 適応ビテルビ検出器 | |
| JP2002519945A (ja) | ソフト・アウトプット・アルゴリズム及びフィードバックを用いた記号推定 | |
| US6195402B1 (en) | Pattern matching apparatus | |
| US5898731A (en) | Auto-coefficient renewal digital channel equalizer | |
| US20060088088A1 (en) | Look-ahead equalizer and method for determining output of look-ahead equalizer | |
| JP3070569B2 (ja) | 自動等化器及びこれに用いるサンプリングクロック生成方法並びに記録媒体 | |
| JP3075219B2 (ja) | 自動等化器 | |
| US6292510B1 (en) | Automatic equalization method and automatic equalizer | |
| JPH057128A (ja) | 等化器 | |
| KR100253735B1 (ko) | 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기 | |
| JP2586789B2 (ja) | ディジタル信号記録再生装置用自動等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |