JPH088763A - ビタビ復号器及びビタビ復号方法 - Google Patents
ビタビ復号器及びビタビ復号方法Info
- Publication number
- JPH088763A JPH088763A JP6134689A JP13468994A JPH088763A JP H088763 A JPH088763 A JP H088763A JP 6134689 A JP6134689 A JP 6134689A JP 13468994 A JP13468994 A JP 13468994A JP H088763 A JPH088763 A JP H088763A
- Authority
- JP
- Japan
- Prior art keywords
- path metric
- metric data
- data
- minimum
- data group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 低速なクロック信号で従来と同様の処理が行
え、クロック生成回路の構成を複雑にすることなく、処
理に必要なクロック数を低減する。 【構成】 入力演算部、ＡＣＳ部及び最尤判定部を有す
るビタビ復号器において、補正最小パスメトリックデー
タを記憶する記憶手段と、第（Ｎ−１）番目の最小パス
メトリックデータから記憶手段に記憶された第（Ｎ−
２）番目の補正最小パスメトリックデータを減算し第
（Ｎ−１）番目の補正最小パスメトリックデータを出力
する減算手段と、ＡＣＳ部により出力された少なくとも
第（Ｎ−１）番目のパスメトリックデータ群を記憶する
パスメトリック記憶手段と、第（Ｎ−１）番目のパスメ
トリックデータ群を構成するパスメトリックデータから
第（Ｎ−２）番目の補正最小パスメトリックデータを減
算し第Ｎ番目の正規化パスメトリックデータ群として出
力する正規化手段と、を備える。
え、クロック生成回路の構成を複雑にすることなく、処
理に必要なクロック数を低減する。 【構成】 入力演算部、ＡＣＳ部及び最尤判定部を有す
るビタビ復号器において、補正最小パスメトリックデー
タを記憶する記憶手段と、第（Ｎ−１）番目の最小パス
メトリックデータから記憶手段に記憶された第（Ｎ−
２）番目の補正最小パスメトリックデータを減算し第
（Ｎ−１）番目の補正最小パスメトリックデータを出力
する減算手段と、ＡＣＳ部により出力された少なくとも
第（Ｎ−１）番目のパスメトリックデータ群を記憶する
パスメトリック記憶手段と、第（Ｎ−１）番目のパスメ
トリックデータ群を構成するパスメトリックデータから
第（Ｎ−２）番目の補正最小パスメトリックデータを減
算し第Ｎ番目の正規化パスメトリックデータ群として出
力する正規化手段と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は、データ伝送系又はデー
タ記録系における誤り訂正復号を行うビタビ復号器及び
ビタビ復号方法に関する。
タ記録系における誤り訂正復号を行うビタビ復号器及び
ビタビ復号方法に関する。
【０００２】
【従来の技術】図４に従来のビタビ復号器の概要構成ブ
ロック図を示す。以下の説明においては、拘束長Ｋ＝
７、符号化レート１／３、３ビットソフトディシジョン
の場合を例として説明する。
ロック図を示す。以下の説明においては、拘束長Ｋ＝
７、符号化レート１／３、３ビットソフトディシジョン
の場合を例として説明する。
【０００３】ビタビ復号器５０は、畳み込み符号である
入力データのサンプルデータ（軟判定出力データ）ＤI
に基づいて８個のブランチメトリックデータＢＭm （ｍ
＝１〜８）を算出し、出力する入力演算部５１と、入力
演算部５１から入力されたブランチメトリックデータＢ
Ｍm 及び後述のパスメトリックメモリから入力された前
回のパスメトリックデータＰＭn ’を正規化処理して得
られる正規化パスメトリックデータＮＰＭn ’に基づい
て加算・比較・選択（Add Compare Select）処理を行
い、パス選択データＰＳ及びパスメトリックデータＰＭ
n （ｎ＝１〜６４）を出力する加算・比較・選択回路
（以下、ＡＣＳ回路という。）５２と、パス選択データ
ＰＳを記憶するパスメモリ５３と、パスメトリックデー
タＰＭn のうちから最小値を有する最小パスメトリック
データＰＭmin を判別し出力する最尤判定回路５４と、
パスメトリックデータＰＭn のそれぞれから前回の最小
パスメトリックデータＰＭmin ’を差し引くことにより
正規化を行い正規化パスメトリックデータＮＰＭn を出
力する減算器５５と、正規化パスメトリックデータＮＰ
Ｍn を記憶するパスメトリックメモリ５６と、を備えて
構成されている。
入力データのサンプルデータ（軟判定出力データ）ＤI
に基づいて８個のブランチメトリックデータＢＭm （ｍ
＝１〜８）を算出し、出力する入力演算部５１と、入力
演算部５１から入力されたブランチメトリックデータＢ
Ｍm 及び後述のパスメトリックメモリから入力された前
回のパスメトリックデータＰＭn ’を正規化処理して得
られる正規化パスメトリックデータＮＰＭn ’に基づい
て加算・比較・選択（Add Compare Select）処理を行
い、パス選択データＰＳ及びパスメトリックデータＰＭ
n （ｎ＝１〜６４）を出力する加算・比較・選択回路
（以下、ＡＣＳ回路という。）５２と、パス選択データ
ＰＳを記憶するパスメモリ５３と、パスメトリックデー
タＰＭn のうちから最小値を有する最小パスメトリック
データＰＭmin を判別し出力する最尤判定回路５４と、
パスメトリックデータＰＭn のそれぞれから前回の最小
パスメトリックデータＰＭmin ’を差し引くことにより
正規化を行い正規化パスメトリックデータＮＰＭn を出
力する減算器５５と、正規化パスメトリックデータＮＰ
Ｍn を記憶するパスメトリックメモリ５６と、を備えて
構成されている。
【０００４】次に図５及び図６を参照して動作を説明す
る。この場合において、説明の簡略化のため、ブランチ
メトリックデータＢＭ及びパスメトリックデータＰＭは
それぞれ１個であるものとする。
る。この場合において、説明の簡略化のため、ブランチ
メトリックデータＢＭ及びパスメトリックデータＰＭは
それぞれ１個であるものとする。
【０００５】入力演算部５１が畳み込み符号である入力
データのサンプルデータ（軟判定出力データ）ＤI に基
づいてブランチメトリックデータＢＭ＝ａを算出し、Ａ
ＣＳ回路５２に出力すると、ＡＣＳ回路５２は、入力演
算部５１から入力されたブランチメトリックデータＢＭ
及びパスメトリックメモリ５６から入力された前回のパ
スメトリックデータＰＭ’（初期値は０）を正規化処理
して得られる正規化パスメトリックデータＮＰＭn ’
（初期値は０）に基づいて加算・比較・選択処理を行
い、時刻にパス選択データＰＳ及びパスメトリックデ
ータＰＭを最尤判定回路５４及び減算器５５に出力す
る。より詳細には、パスメトリックデータＰＭは、 ＰＭ＝ＢＭ＋ＮＰＭ’ ＝ＢＭ＋ＰＭ’−ＰＭmin ’ と表される。
データのサンプルデータ（軟判定出力データ）ＤI に基
づいてブランチメトリックデータＢＭ＝ａを算出し、Ａ
ＣＳ回路５２に出力すると、ＡＣＳ回路５２は、入力演
算部５１から入力されたブランチメトリックデータＢＭ
及びパスメトリックメモリ５６から入力された前回のパ
スメトリックデータＰＭ’（初期値は０）を正規化処理
して得られる正規化パスメトリックデータＮＰＭn ’
（初期値は０）に基づいて加算・比較・選択処理を行
い、時刻にパス選択データＰＳ及びパスメトリックデ
ータＰＭを最尤判定回路５４及び減算器５５に出力す
る。より詳細には、パスメトリックデータＰＭは、 ＰＭ＝ＢＭ＋ＮＰＭ’ ＝ＢＭ＋ＰＭ’−ＰＭmin ’ と表される。
【０００６】より具体的には、時刻におけるパスメト
リックデータＰＭは、 ＰＭ＝ａ＋０−０ ＝ａ となる。
リックデータＰＭは、 ＰＭ＝ａ＋０−０ ＝ａ となる。
【０００７】最尤判定回路５４は、入力されたパスメト
リックデータＰＭの最小値を最小パスメトリックデータ
（初期値は０）ＰＭmin として時刻に減算器５５に出
力する。
リックデータＰＭの最小値を最小パスメトリックデータ
（初期値は０）ＰＭmin として時刻に減算器５５に出
力する。
【０００８】より具体的には、時刻における最小パス
メトリックデータＰＭmin は、パスメトリックデータＰ
Ｍが一つであるので、 ＰＭmin ＝ａ となる。
メトリックデータＰＭmin は、パスメトリックデータＰ
Ｍが一つであるので、 ＰＭmin ＝ａ となる。
【０００９】これにより減算器５５は、前回の最小パス
メトリックデータＰＭmin ’を今回のパスメトリックデ
ータＰＭから差し引くことにより、今回の正規化パスメ
トリックデータＮＰＭを出力し、パスメトリックメモリ
５６に記憶させる。
メトリックデータＰＭmin ’を今回のパスメトリックデ
ータＰＭから差し引くことにより、今回の正規化パスメ
トリックデータＮＰＭを出力し、パスメトリックメモリ
５６に記憶させる。
【００１０】同様に時刻におけるパスメトリックデー
タＰＭは、 ＰＭ＝ｂ＋ａ−ａ ＝ｂ となり、時刻における最小パスメトリックデータＰＭ
min は、パスメトリックデータＰＭが一つであるので、 ＰＭmin ＝ｂ となる。
タＰＭは、 ＰＭ＝ｂ＋ａ−ａ ＝ｂ となり、時刻における最小パスメトリックデータＰＭ
min は、パスメトリックデータＰＭが一つであるので、 ＰＭmin ＝ｂ となる。
【００１１】また、時刻におけるパスメトリックデー
タＰＭは、 ＰＭ＝ｃ＋ｂ−ｂ ＝ｃ となり、時刻における最小パスメトリックデータＰＭ
min は、パスメトリックデータＰＭが一つであるので、 ＰＭmin ＝ｃ となる。
タＰＭは、 ＰＭ＝ｃ＋ｂ−ｂ ＝ｃ となり、時刻における最小パスメトリックデータＰＭ
min は、パスメトリックデータＰＭが一つであるので、 ＰＭmin ＝ｃ となる。
【００１２】さらに、時刻におけるパスメトリックデ
ータＰＭは、 ＰＭ＝ｄ＋ｃ−ｃ ＝ｄ となり、時刻における最小パスメトリックデータＰＭ
min は、パスメトリックデータＰＭが一つであるので、 ＰＭmin ＝ｄ となり、以下、同様に処理が繰り返される。
ータＰＭは、 ＰＭ＝ｄ＋ｃ−ｃ ＝ｄ となり、時刻における最小パスメトリックデータＰＭ
min は、パスメトリックデータＰＭが一つであるので、 ＰＭmin ＝ｄ となり、以下、同様に処理が繰り返される。
【００１３】この場合において、ＡＣＳ回路５２におけ
るパスメトリックデータＰＭの算出は最尤判定回路５４
における最小パスメトリックデータＰmin の算出後でな
ければならず、最尤判定回路５４における最小パスメト
リックデータＰmin の算出はＡＣＳ回路５２におけるパ
スメトリックデータＰＭの算出後でなければならないの
で、これらの処理はシーケンシャルに行われていた。
るパスメトリックデータＰＭの算出は最尤判定回路５４
における最小パスメトリックデータＰmin の算出後でな
ければならず、最尤判定回路５４における最小パスメト
リックデータＰmin の算出はＡＣＳ回路５２におけるパ
スメトリックデータＰＭの算出後でなければならないの
で、これらの処理はシーケンシャルに行われていた。
【００１４】
【発明が解決しようとする課題】従って、上記従来のビ
タビ復号器においては、一のデータが入力演算部に入力
されてから次のデータが入力演算部に入力されるまでの
間に入力演算部の処理、ＡＣＳ回路における加算・比較
・選択処理、最尤判定回路における最尤判定処理及び正
規化処理部としての減算器における正規化処理（減算処
理）を行わなければならず、動作クロック信号として高
速なクロック信号が必要であるという問題点があった。
タビ復号器においては、一のデータが入力演算部に入力
されてから次のデータが入力演算部に入力されるまでの
間に入力演算部の処理、ＡＣＳ回路における加算・比較
・選択処理、最尤判定回路における最尤判定処理及び正
規化処理部としての減算器における正規化処理（減算処
理）を行わなければならず、動作クロック信号として高
速なクロック信号が必要であるという問題点があった。
【００１５】また、動作クロック信号として用いるクロ
ック信号の周期は、ＡＣＳ回路における加算・比較・選
択処理及び最尤判定回路における最尤判定処理に規制さ
れるため、必ずしも基準クロック信号周期の２のべき乗
倍とはならずクロック生成回路の構成が複雑になるとい
う問題点があった。すなわち、各処理が２のべき乗倍の
クロックで処理が終了するとしても、それらを合わせた
クロックが２のべき乗倍とはならずクロック生成が複雑
になるのである。
ック信号の周期は、ＡＣＳ回路における加算・比較・選
択処理及び最尤判定回路における最尤判定処理に規制さ
れるため、必ずしも基準クロック信号周期の２のべき乗
倍とはならずクロック生成回路の構成が複雑になるとい
う問題点があった。すなわち、各処理が２のべき乗倍の
クロックで処理が終了するとしても、それらを合わせた
クロックが２のべき乗倍とはならずクロック生成が複雑
になるのである。
【００１６】より具体的には、加算・比較・選択処理に
基本クロックにして例えば８クロック、最尤判定処理に
４クロック必要であるとすると、各々は２のべき乗倍の
クロックであるが、合せて１２クロック必要となり２の
べき乗倍とはならないのである。
基本クロックにして例えば８クロック、最尤判定処理に
４クロック必要であるとすると、各々は２のべき乗倍の
クロックであるが、合せて１２クロック必要となり２の
べき乗倍とはならないのである。
【００１７】さらにＡＣＳ回路における加算・比較・選
択処理及び最尤判定回路における最尤判定処理に必要と
されるクロック数が各処理におけるクロック数の総和と
なるため、処理に必要なクロック数が増大するという問
題点があった。
択処理及び最尤判定回路における最尤判定処理に必要と
されるクロック数が各処理におけるクロック数の総和と
なるため、処理に必要なクロック数が増大するという問
題点があった。
【００１８】そこで、本発明の目的は、低速なクロック
信号で従来と同様の処理が行え、クロック生成回路の構
成を複雑にすることなく、処理に必要なクロック数を低
減することができるビタビ復号器及びビタビ復号方法を
提供することにある。
信号で従来と同様の処理が行え、クロック生成回路の構
成を複雑にすることなく、処理に必要なクロック数を低
減することができるビタビ復号器及びビタビ復号方法を
提供することにある。
【００１９】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、入力データに基づいてブラ
ンチメトリックデータ群を出力する入力演算部と、ブラ
ンチメトリックデータ群及び正規化パスメトリックデー
タ群に基づいてパスメトリックデータ群を生成し出力す
るＡＣＳ部と、前記パスメトリックデータ群を構成する
パスメトリックデータの最小値を判定し最小パスメトリ
ックデータを出力する最尤判定部と、を備えたビタビ復
号器において、補正最小パスメトリックデータを記憶す
る記憶手段と、第（Ｎ−１）番目の前記最小パスメトリ
ックデータから前記記憶手段に記憶された第（Ｎ−２）
番目の前記補正最小パスメトリックデータを減算し第
（Ｎ−１）番目の前記補正最小パスメトリックデータを
出力する減算手段と、前記ＡＣＳ部により出力された少
なくとも第（Ｎ−１）番目の前記パスメトリックデータ
群を記憶するパスメトリック記憶手段と、前記第（Ｎ−
１）番目のパスメトリックデータ群を構成する前記パス
メトリックデータから前記第（Ｎ−２）番目の補正最小
パスメトリックデータを減算し第（Ｎ−１）番目の前記
正規化パスメトリックデータ群として出力する正規化手
段と、を備えて構成する。
め、請求項１記載の発明は、入力データに基づいてブラ
ンチメトリックデータ群を出力する入力演算部と、ブラ
ンチメトリックデータ群及び正規化パスメトリックデー
タ群に基づいてパスメトリックデータ群を生成し出力す
るＡＣＳ部と、前記パスメトリックデータ群を構成する
パスメトリックデータの最小値を判定し最小パスメトリ
ックデータを出力する最尤判定部と、を備えたビタビ復
号器において、補正最小パスメトリックデータを記憶す
る記憶手段と、第（Ｎ−１）番目の前記最小パスメトリ
ックデータから前記記憶手段に記憶された第（Ｎ−２）
番目の前記補正最小パスメトリックデータを減算し第
（Ｎ−１）番目の前記補正最小パスメトリックデータを
出力する減算手段と、前記ＡＣＳ部により出力された少
なくとも第（Ｎ−１）番目の前記パスメトリックデータ
群を記憶するパスメトリック記憶手段と、前記第（Ｎ−
１）番目のパスメトリックデータ群を構成する前記パス
メトリックデータから前記第（Ｎ−２）番目の補正最小
パスメトリックデータを減算し第（Ｎ−１）番目の前記
正規化パスメトリックデータ群として出力する正規化手
段と、を備えて構成する。
【００２０】また、請求項２記載の発明は、入力データ
に基づいてブランチメトリックデータ群を出力する入力
演算工程と、ブランチメトリックデータ群及び正規化パ
スメトリックデータ群に基づいてパスメトリックデータ
群を生成し出力するＡＣＳ工程と、前記パスメトリック
データ群を構成するパスメトリックデータの最小値を判
定し最小パスメトリックデータを出力する最尤判定工程
と、を備えたビタビ復号方法において、補正最小パスメ
トリックデータを記憶する記憶工程と、第（Ｎ−１）番
目の前記最小パスメトリックデータから前記記憶工程に
記憶された第（Ｎ−２）番目の補正最小パスメトリック
データを減算し第（Ｎ−１）番目の補正最小パスメトリ
ックデータを出力する減算工程と、前記ＡＣＳ部により
出力された少なくとも第（Ｎ−１）番目のパスメトリッ
クデータ群を記憶するパスメトリック記憶工程と、前記
第（Ｎ−１）番目のパスメトリックデータ群を構成する
パスメトリックデータから前記第（Ｎ−２）番目の補正
最小パスメトリックデータを減算し第（Ｎ−１）番目の
前記正規化パスメトリックデータ群として出力する正規
化工程と、を備えて構成する。
に基づいてブランチメトリックデータ群を出力する入力
演算工程と、ブランチメトリックデータ群及び正規化パ
スメトリックデータ群に基づいてパスメトリックデータ
群を生成し出力するＡＣＳ工程と、前記パスメトリック
データ群を構成するパスメトリックデータの最小値を判
定し最小パスメトリックデータを出力する最尤判定工程
と、を備えたビタビ復号方法において、補正最小パスメ
トリックデータを記憶する記憶工程と、第（Ｎ−１）番
目の前記最小パスメトリックデータから前記記憶工程に
記憶された第（Ｎ−２）番目の補正最小パスメトリック
データを減算し第（Ｎ−１）番目の補正最小パスメトリ
ックデータを出力する減算工程と、前記ＡＣＳ部により
出力された少なくとも第（Ｎ−１）番目のパスメトリッ
クデータ群を記憶するパスメトリック記憶工程と、前記
第（Ｎ−１）番目のパスメトリックデータ群を構成する
パスメトリックデータから前記第（Ｎ−２）番目の補正
最小パスメトリックデータを減算し第（Ｎ−１）番目の
前記正規化パスメトリックデータ群として出力する正規
化工程と、を備えて構成する。
【００２１】
【作用】請求項１記載の発明によれば、入力演算部は、
入力データに基づいてブランチメトリックデータ群をＡ
ＣＳ部に出力する。
入力データに基づいてブランチメトリックデータ群をＡ
ＣＳ部に出力する。
【００２２】一方、正規化手段は、パスメトリック記憶
手段に記憶した第（Ｎ−１）番目のパスメトリックデー
タ群を構成するパスメトリックデータから記憶手段に記
憶した第（Ｎ−２）番目の補正最小パスメトリックデー
タを減算し第（Ｎ−１）番目の正規化パスメトリックデ
ータ群としてＡＣＳ部に出力する。
手段に記憶した第（Ｎ−１）番目のパスメトリックデー
タ群を構成するパスメトリックデータから記憶手段に記
憶した第（Ｎ−２）番目の補正最小パスメトリックデー
タを減算し第（Ｎ−１）番目の正規化パスメトリックデ
ータ群としてＡＣＳ部に出力する。
【００２３】これによりＡＣＳ部は、ブランチメトリッ
クデータ群及び正規化パスメトリックデータ群に基づい
てパスメトリックデータ群を生成し最尤判定部へ出力
し、最尤判定部は、ＡＣＳ部より第（Ｎ−１）番目に入
力されたパスメトリックデータ群を構成するパスメトリ
ックデータの最小値を判定し第（Ｎ−１）番目の最小パ
スメトリックデータを減算手段に出力する。
クデータ群及び正規化パスメトリックデータ群に基づい
てパスメトリックデータ群を生成し最尤判定部へ出力
し、最尤判定部は、ＡＣＳ部より第（Ｎ−１）番目に入
力されたパスメトリックデータ群を構成するパスメトリ
ックデータの最小値を判定し第（Ｎ−１）番目の最小パ
スメトリックデータを減算手段に出力する。
【００２４】また、減算手段は、第（Ｎ−１）番目の最
小パスメトリックデータから記憶手段に記憶した第（Ｎ
−２）番目の補正最小パスメトリックデータを減算し第
（Ｎ−１）番目の補正最小パスメトリックデータを記憶
手段に出力し更新する。
小パスメトリックデータから記憶手段に記憶した第（Ｎ
−２）番目の補正最小パスメトリックデータを減算し第
（Ｎ−１）番目の補正最小パスメトリックデータを記憶
手段に出力し更新する。
【００２５】従って、ＡＣＳ部において第Ｎ番目のパス
メトリックデータ群を生成するに際し、第（Ｎ−１）番
目の最小パスメトリックデータを必要としないので、Ａ
ＣＳ部における第Ｎ番目のパスメトリックデータ群の生
成と、最尤判別手段における第（Ｎ−１）番目の最小パ
スメトリックデータの判定とを並列に行うことができ
る。
メトリックデータ群を生成するに際し、第（Ｎ−１）番
目の最小パスメトリックデータを必要としないので、Ａ
ＣＳ部における第Ｎ番目のパスメトリックデータ群の生
成と、最尤判別手段における第（Ｎ−１）番目の最小パ
スメトリックデータの判定とを並列に行うことができ
る。
【００２６】請求項２記載の発明によれば、入力演算工
程は、入力データに基づいてブランチメトリックデータ
群をＡＣＳ工程に出力する。一方、正規化工程は、パス
メトリック記憶工程で記憶した第（Ｎ−１）番目のパス
メトリックデータ群を構成するパスメトリックデータか
ら記憶工程に記憶した第（Ｎ−２）番目の補正最小パス
メトリックデータを減算し第（Ｎ−１）番目の正規化パ
スメトリックデータ群としてＡＣＳ工程に出力する。
程は、入力データに基づいてブランチメトリックデータ
群をＡＣＳ工程に出力する。一方、正規化工程は、パス
メトリック記憶工程で記憶した第（Ｎ−１）番目のパス
メトリックデータ群を構成するパスメトリックデータか
ら記憶工程に記憶した第（Ｎ−２）番目の補正最小パス
メトリックデータを減算し第（Ｎ−１）番目の正規化パ
スメトリックデータ群としてＡＣＳ工程に出力する。
【００２７】これによりＡＣＳ工程は、ブランチメトリ
ックデータ群及び正規化パスメトリックデータ群に基づ
いてパスメトリックデータ群を生成し最尤判定工程へ出
力し、最尤判定工程は、ＡＣＳ工程より第（Ｎ−１）番
目に入力されたパスメトリックデータ群を構成するパス
メトリックデータの最小値を判定し第（Ｎ−１）番目の
最小パスメトリックデータを減算工程に出力する。
ックデータ群及び正規化パスメトリックデータ群に基づ
いてパスメトリックデータ群を生成し最尤判定工程へ出
力し、最尤判定工程は、ＡＣＳ工程より第（Ｎ−１）番
目に入力されたパスメトリックデータ群を構成するパス
メトリックデータの最小値を判定し第（Ｎ−１）番目の
最小パスメトリックデータを減算工程に出力する。
【００２８】また、減算工程は、第（Ｎ−１）番目の最
小パスメトリックデータから記憶工程で記憶した第（Ｎ
−２）番目の補正最小パスメトリックデータを減算し第
（Ｎ−１）番目の補正最小パスメトリックデータを記憶
工程に出力し更新する。
小パスメトリックデータから記憶工程で記憶した第（Ｎ
−２）番目の補正最小パスメトリックデータを減算し第
（Ｎ−１）番目の補正最小パスメトリックデータを記憶
工程に出力し更新する。
【００２９】従って、ＡＣＳ工程において第Ｎ番目のパ
スメトリックデータ群を生成するに際し、第（Ｎ−１）
番目の最小パスメトリックデータを必要としないので、
ＡＣＳ工程における第Ｎ番目のパスメトリックデータ群
の生成と、最尤判別工程における第（Ｎ−１）番目の最
小パスメトリックデータの判定とを並列に行うことがで
きる。
スメトリックデータ群を生成するに際し、第（Ｎ−１）
番目の最小パスメトリックデータを必要としないので、
ＡＣＳ工程における第Ｎ番目のパスメトリックデータ群
の生成と、最尤判別工程における第（Ｎ−１）番目の最
小パスメトリックデータの判定とを並列に行うことがで
きる。
【００３０】
【実施例】次に図面を参照して本発明の好適な実施例を
説明する。図１に実施例のビタビ復号器の概要構成ブロ
ック図を示す。以下の説明においては、拘束長Ｋ＝７、
符号化レート１／３、３ビットソフトディシジョンの場
合を例として説明する。
説明する。図１に実施例のビタビ復号器の概要構成ブロ
ック図を示す。以下の説明においては、拘束長Ｋ＝７、
符号化レート１／３、３ビットソフトディシジョンの場
合を例として説明する。
【００３１】ビタビ復号器１０は、畳み込み符号である
入力データのサンプルデータ（軟判定出力データ）ＤI
に基づいて第Ｎ番目のブランチメトリックデータ群を構
成する８個のブランチメトリックデータＢＭN を算出
し、出力する入力演算部１１と、入力演算部１１から入
力された第Ｎ番目のブランチメトリックデータＢＭN 及
び後述のパスメトリックメモリから入力された第（Ｎ−
１）番目のパスメトリックデータ群ＧＰN-1 を構成する
ｎ個（ｎ＝１〜６４）のパスメトリックデータＰＭN-1
を正規化処理して得られる第（Ｎ−１）番目の正規化パ
スメトリックデータ群ＧＮＰN-1 を構成する正規化パス
メトリックデータＮＰＭN-1 に基づいて加算・比較・選
択（Add Compare Select）処理を行い、パス選択データ
ＰＳ及び第Ｎ番目のパスメトリックデータ群ＧＰN を構
成するパスメトリックデータＰＭNを出力する加算・比
較・選択回路（以下、ＡＣＳ回路という。）１２と、パ
ス選択データＰＳを記憶するパスメモリ１３と、第（Ｎ
−１）番目のパスメトリックデータ群ＧＰN-1 を構成す
るパスメトリックデータＰＭN-1 のうちから最小値を有
する最小パスメトリックデータＰＭmin(N-1)を判別し出
力する最尤判定回路１４と、第（Ｎ−１）番目の最小パ
スメトリックデータＰＭmin(N-1)から第（Ｎ−２）番目
の補正最小パスメトリックデータＣＰＭmin(N-2)を差し
引くことにより第（Ｎ−１）番目の補正最小パスメトリ
ックデータＣＰＭmin(N-1)を生成し出力する第１減算器
１５と、第（Ｎ−２）番目の補正最小パスメトリックデ
ータＣＰＭmin(N-2)を記憶するラッチ回路１６と、少な
くともパス選択データＰＳ及び第（Ｎ−１）番目のパス
メトリックデータ群ＧＰN-1 を構成するパスメトリック
データＰＭn-1 を記憶するパスメトリックメモリ１７
と、第（Ｎ−１）番目のパスメトリックデータ群ＧＰ
N-1 を構成するパスメトリックデータＰＭN-1 のそれぞ
れから第（Ｎ−２）番目の補正最小パスメトリックデー
タＣＰＭmin(N-2)を差し引くことにより第（Ｎ−１）番
目の正規化パスメトリックデータ群ＧＮＰN-1 を出力す
る第２減算器１８と、を備えて構成されている。
入力データのサンプルデータ（軟判定出力データ）ＤI
に基づいて第Ｎ番目のブランチメトリックデータ群を構
成する８個のブランチメトリックデータＢＭN を算出
し、出力する入力演算部１１と、入力演算部１１から入
力された第Ｎ番目のブランチメトリックデータＢＭN 及
び後述のパスメトリックメモリから入力された第（Ｎ−
１）番目のパスメトリックデータ群ＧＰN-1 を構成する
ｎ個（ｎ＝１〜６４）のパスメトリックデータＰＭN-1
を正規化処理して得られる第（Ｎ−１）番目の正規化パ
スメトリックデータ群ＧＮＰN-1 を構成する正規化パス
メトリックデータＮＰＭN-1 に基づいて加算・比較・選
択（Add Compare Select）処理を行い、パス選択データ
ＰＳ及び第Ｎ番目のパスメトリックデータ群ＧＰN を構
成するパスメトリックデータＰＭNを出力する加算・比
較・選択回路（以下、ＡＣＳ回路という。）１２と、パ
ス選択データＰＳを記憶するパスメモリ１３と、第（Ｎ
−１）番目のパスメトリックデータ群ＧＰN-1 を構成す
るパスメトリックデータＰＭN-1 のうちから最小値を有
する最小パスメトリックデータＰＭmin(N-1)を判別し出
力する最尤判定回路１４と、第（Ｎ−１）番目の最小パ
スメトリックデータＰＭmin(N-1)から第（Ｎ−２）番目
の補正最小パスメトリックデータＣＰＭmin(N-2)を差し
引くことにより第（Ｎ−１）番目の補正最小パスメトリ
ックデータＣＰＭmin(N-1)を生成し出力する第１減算器
１５と、第（Ｎ−２）番目の補正最小パスメトリックデ
ータＣＰＭmin(N-2)を記憶するラッチ回路１６と、少な
くともパス選択データＰＳ及び第（Ｎ−１）番目のパス
メトリックデータ群ＧＰN-1 を構成するパスメトリック
データＰＭn-1 を記憶するパスメトリックメモリ１７
と、第（Ｎ−１）番目のパスメトリックデータ群ＧＰ
N-1 を構成するパスメトリックデータＰＭN-1 のそれぞ
れから第（Ｎ−２）番目の補正最小パスメトリックデー
タＣＰＭmin(N-2)を差し引くことにより第（Ｎ−１）番
目の正規化パスメトリックデータ群ＧＮＰN-1 を出力す
る第２減算器１８と、を備えて構成されている。
【００３２】次に図２及び図３を参照して動作を説明す
る。この場合において、説明の簡略化のため、ブランチ
メトリックデータＢＭ及びパスメトリックデータＰＭは
それぞれ１個であるものとする。
る。この場合において、説明の簡略化のため、ブランチ
メトリックデータＢＭ及びパスメトリックデータＰＭは
それぞれ１個であるものとする。
【００３３】入力演算部１１が畳み込み符号である入力
データのサンプルデータ（軟判定出力データ）ＤI に基
づいて第Ｎ番目のブランチメトリックデータＢＭN ＝ａ
を算出し、ＡＣＳ回路１２に出力すると、ＡＣＳ回路１
２は、入力演算部１１から入力されたブランチメトリッ
クデータＢＭN 及び第２減算器１８から入力された第
（Ｎ−１）番目（前回）の正規化パスメトリックデータ
ＮＰN-1 （時刻０における初期値は０）に基づいて加算
・比較・選択処理（処理Ａ1 ）を行い、時刻にパス選
択データＰＳ及びパスメトリックデータＰＭN を最尤判
定回路１４及びパスメトリックメモリ１７に出力する。
より詳細には、パスメトリックデータＰＭ N は、 ＰＭN ＝ＢＭN ＋ＮＰＭN-1 ＝ＢＭN ＋ＰＭN-1 −ＣＰＭmin(N-2) と表される。
データのサンプルデータ（軟判定出力データ）ＤI に基
づいて第Ｎ番目のブランチメトリックデータＢＭN ＝ａ
を算出し、ＡＣＳ回路１２に出力すると、ＡＣＳ回路１
２は、入力演算部１１から入力されたブランチメトリッ
クデータＢＭN 及び第２減算器１８から入力された第
（Ｎ−１）番目（前回）の正規化パスメトリックデータ
ＮＰN-1 （時刻０における初期値は０）に基づいて加算
・比較・選択処理（処理Ａ1 ）を行い、時刻にパス選
択データＰＳ及びパスメトリックデータＰＭN を最尤判
定回路１４及びパスメトリックメモリ１７に出力する。
より詳細には、パスメトリックデータＰＭ N は、 ＰＭN ＝ＢＭN ＋ＮＰＭN-1 ＝ＢＭN ＋ＰＭN-1 −ＣＰＭmin(N-2) と表される。
【００３４】より具体的には、時刻におけるパスメト
リックデータＰＭN は、 ＰＭN ＝ａ＋０−０ ＝ａ となる。
リックデータＰＭN は、 ＰＭN ＝ａ＋０−０ ＝ａ となる。
【００３５】また最尤判定回路１４は、パスメトリック
データＰＭN の最小値を最小パスメトリックデータＰＭ
min(N)（初期値は０）として時刻に第１減算器１５に
出力する。
データＰＭN の最小値を最小パスメトリックデータＰＭ
min(N)（初期値は０）として時刻に第１減算器１５に
出力する。
【００３６】これにより第１減算器１５は、第Ｎ番目の
最小パスメトリックデータＰＭminNから第（Ｎ−１）番
目（前回）の補正最小パスメトリックデータＣＰＭ
min(N-2)（時刻０における初期値は０）を差し引くこと
により第（Ｎ）番目の補正最小パスメトリックデータＣ
ＰＭmin(N)を生成しラッチ回路１６に出力し、補正最小
パスメトリックデータを更新する。
最小パスメトリックデータＰＭminNから第（Ｎ−１）番
目（前回）の補正最小パスメトリックデータＣＰＭ
min(N-2)（時刻０における初期値は０）を差し引くこと
により第（Ｎ）番目の補正最小パスメトリックデータＣ
ＰＭmin(N)を生成しラッチ回路１６に出力し、補正最小
パスメトリックデータを更新する。
【００３７】より具体的には、時刻における第Ｎ番目
の最小パスメトリックデータＰＭmi nNは、パスメトリッ
クデータＰＭN が一つであるので、 ＰＭminN＝ａ となり、第（Ｎ）番目の補正最小パスメトリックデータ
ＣＰＭmin(N)は、 ＣＰＭmin(N)＝ＰＭminN−ＣＰＭmin(N-1) ＝ａ−０ ＝ａ となる。
の最小パスメトリックデータＰＭmi nNは、パスメトリッ
クデータＰＭN が一つであるので、 ＰＭminN＝ａ となり、第（Ｎ）番目の補正最小パスメトリックデータ
ＣＰＭmin(N)は、 ＣＰＭmin(N)＝ＰＭminN−ＣＰＭmin(N-1) ＝ａ−０ ＝ａ となる。
【００３８】これと並行して、時刻に入力演算部１１
が畳み込み符号である入力データのサンプルデータ（軟
判定出力データ）ＤI に基づいて第（Ｎ＋１）番目のブ
ランチメトリックデータＢＭN+1 ＝ｂを算出し、ＡＣＳ
回路１２に出力すると、ＡＣＳ回路１２は、入力演算部
１１から入力されたブランチメトリックデータＢＭN+ 1
及び第２減算器１８から入力された第Ｎ番目の正規化パ
スメトリックデータＮＰN に基づいて加算・比較・選択
処理（処理Ａ2 ）を行い、時刻にパス選択データＰＳ
及びパスメトリックデータＰＭN+1 を最尤判定回路１４
及びパスメトリックメモリ１７に出力する。より詳細に
は、パスメトリックデータＰＭN+1 は、 ＰＭN+1 ＝ＢＭN+1 ＋ＮＰＭN ＝ＢＭN+1 ＋ＰＭN −ＣＰＭmin(N-1) と表される。
が畳み込み符号である入力データのサンプルデータ（軟
判定出力データ）ＤI に基づいて第（Ｎ＋１）番目のブ
ランチメトリックデータＢＭN+1 ＝ｂを算出し、ＡＣＳ
回路１２に出力すると、ＡＣＳ回路１２は、入力演算部
１１から入力されたブランチメトリックデータＢＭN+ 1
及び第２減算器１８から入力された第Ｎ番目の正規化パ
スメトリックデータＮＰN に基づいて加算・比較・選択
処理（処理Ａ2 ）を行い、時刻にパス選択データＰＳ
及びパスメトリックデータＰＭN+1 を最尤判定回路１４
及びパスメトリックメモリ１７に出力する。より詳細に
は、パスメトリックデータＰＭN+1 は、 ＰＭN+1 ＝ＢＭN+1 ＋ＮＰＭN ＝ＢＭN+1 ＋ＰＭN −ＣＰＭmin(N-1) と表される。
【００３９】より具体的には、時刻におけるパスメト
リックデータＰＭN+1 は、 ＰＭN+1 ＝ｂ＋ａ−０ ＝ｂ＋ａ となる。
リックデータＰＭN+1 は、 ＰＭN+1 ＝ｂ＋ａ−０ ＝ｂ＋ａ となる。
【００４０】これにより最尤判定回路１４は、入力され
たパスメトリックデータＰＭN+1 の最小値を最小パスメ
トリックデータＰＭmin(N+1)（初期値は０）として時刻
に第１減算器１５に出力する。
たパスメトリックデータＰＭN+1 の最小値を最小パスメ
トリックデータＰＭmin(N+1)（初期値は０）として時刻
に第１減算器１５に出力する。
【００４１】これにより第１減算器１５は、第（Ｎ＋
１）番目の最小パスメトリックデータＰＭmin(N+1)から
第（Ｎ）番目の補正最小パスメトリックデータＣＰＭ
min(N)を差し引くことにより第Ｎ番目の補正最小パスメ
トリックデータＣＰＭmin(N+1)を生成しラッチ回路１６
に出力し、補正最小パスメトリックデータを更新する。
１）番目の最小パスメトリックデータＰＭmin(N+1)から
第（Ｎ）番目の補正最小パスメトリックデータＣＰＭ
min(N)を差し引くことにより第Ｎ番目の補正最小パスメ
トリックデータＣＰＭmin(N+1)を生成しラッチ回路１６
に出力し、補正最小パスメトリックデータを更新する。
【００４２】より具体的には、時刻における第（Ｎ＋
１）番目の最小パスメトリックデータＰＭmin(N+1)は、
パスメトリックデータＰＭN+1 が一つであるので、 ＰＭmin(N+1)＝ｂ＋ａ となり、第（Ｎ＋１）番目の補正最小パスメトリックデ
ータＣＰＭmin(N+1)は、 ＣＰＭmin(N+1)＝ＰＭmin(N+1)−ＣＰＭmin(N) ＝ｂ＋ａ−ａ ＝ｂ となる。
１）番目の最小パスメトリックデータＰＭmin(N+1)は、
パスメトリックデータＰＭN+1 が一つであるので、 ＰＭmin(N+1)＝ｂ＋ａ となり、第（Ｎ＋１）番目の補正最小パスメトリックデ
ータＣＰＭmin(N+1)は、 ＣＰＭmin(N+1)＝ＰＭmin(N+1)−ＣＰＭmin(N) ＝ｂ＋ａ−ａ ＝ｂ となる。
【００４３】また、時刻におけるパスメトリックデー
タＰＭ(N+2) は、 ＰＭ(N+2) ＝ｃ＋ｂ となり、時刻における最小パスメトリックデータＰＭ
min(N+2)は、パスメトリックデータＰＭが一つであるの
で、 ＰＭmin(N+2)＝ｃ＋ｂ となり、第（Ｎ＋２）番目の補正最小パスメトリックデ
ータＣＰＭmin(N+2)は、 ＣＰＭmin(N+2)＝ＰＭmin(N+2)−ＣＰＭmin(N+1) ＝ｃ＋ｂ−ｂ ＝ｃ となる。
タＰＭ(N+2) は、 ＰＭ(N+2) ＝ｃ＋ｂ となり、時刻における最小パスメトリックデータＰＭ
min(N+2)は、パスメトリックデータＰＭが一つであるの
で、 ＰＭmin(N+2)＝ｃ＋ｂ となり、第（Ｎ＋２）番目の補正最小パスメトリックデ
ータＣＰＭmin(N+2)は、 ＣＰＭmin(N+2)＝ＰＭmin(N+2)−ＣＰＭmin(N+1) ＝ｃ＋ｂ−ｂ ＝ｃ となる。
【００４４】さらに、時刻におけるパスメトリックデ
ータＰＭ（N+3)は、 ＰＭ（N+3)＝ｄ＋ｃ となり、以下、同様に処理が繰り返される。
ータＰＭ（N+3)は、 ＰＭ（N+3)＝ｄ＋ｃ となり、以下、同様に処理が繰り返される。
【００４５】以上の説明のように、本実施例によれば、
ＡＣＳ回路１２におけるパスメトリックデータＰＭの算
出は最尤判定回路１４における最小パスメトリックデー
タＰＭmin の算出と並列に行うことができるので、処理
速度を高速にすることができる。換言すれば、あるデー
タレートで入力データを処理するに際し、必要なクロッ
ク数を低減することができる。
ＡＣＳ回路１２におけるパスメトリックデータＰＭの算
出は最尤判定回路１４における最小パスメトリックデー
タＰＭmin の算出と並列に行うことができるので、処理
速度を高速にすることができる。換言すれば、あるデー
タレートで入力データを処理するに際し、必要なクロッ
ク数を低減することができる。
【００４６】さらに動作クロック信号として用いるクロ
ック信号の周期は、ＡＣＳ回路における加算・比較・選
択処理により規制されるだけであり、基準クロック信号
周期の２のべき乗倍とすることができクロック生成回路
の構成を簡略化することができる。
ック信号の周期は、ＡＣＳ回路における加算・比較・選
択処理により規制されるだけであり、基準クロック信号
周期の２のべき乗倍とすることができクロック生成回路
の構成を簡略化することができる。
【００４７】
【発明の効果】請求項１記載の発明によれば、ＡＣＳ部
において第Ｎ番目のパスメトリックデータ群を生成する
に際し、第（Ｎ−１）番目の最小パスメトリックデータ
を必要としないので、ＡＣＳ部における第Ｎ番目のパス
メトリックデータ群の生成と、最尤判別手段における第
（Ｎ−１）番目の最小パスメトリックデータの判定とを
並列に行うことができ、処理速度を高速にすることがで
きる。換言すれば、あるデータレートで入力データを処
理するに際し、必要なクロック数を低減することができ
る。さらに動作クロック信号として用いるクロック信号
の周期は、ＡＣＳ部における処理により規制されるだけ
であり、基準クロック信号周期の２のべき乗倍とするこ
とができクロック生成回路の構成を簡略化することがで
きる。
において第Ｎ番目のパスメトリックデータ群を生成する
に際し、第（Ｎ−１）番目の最小パスメトリックデータ
を必要としないので、ＡＣＳ部における第Ｎ番目のパス
メトリックデータ群の生成と、最尤判別手段における第
（Ｎ−１）番目の最小パスメトリックデータの判定とを
並列に行うことができ、処理速度を高速にすることがで
きる。換言すれば、あるデータレートで入力データを処
理するに際し、必要なクロック数を低減することができ
る。さらに動作クロック信号として用いるクロック信号
の周期は、ＡＣＳ部における処理により規制されるだけ
であり、基準クロック信号周期の２のべき乗倍とするこ
とができクロック生成回路の構成を簡略化することがで
きる。
【００４８】請求項２記載の発明によれば、ＡＣＳ工程
において第Ｎ番目のパスメトリックデータ群を生成する
に際し、第（Ｎ−１）番目の最小パスメトリックデータ
を必要としないので、ＡＣＳ工程における第Ｎ番目のパ
スメトリックデータ群の生成と、最尤判別工程における
第（Ｎ−１）番目の最小パスメトリックデータの判定と
を並列に行うことができ、処理速度を高速にすることが
できる。換言すれば、あるデータレートで入力データを
処理するに際し、必要なクロック数を低減することがで
きる。さらに動作クロック信号として用いるクロック信
号の周期は、ＡＣＳ工程における処理により規制される
だけであり、基準クロック信号周期の２のべき乗倍とす
ることができクロック生成を容易にできる。
において第Ｎ番目のパスメトリックデータ群を生成する
に際し、第（Ｎ−１）番目の最小パスメトリックデータ
を必要としないので、ＡＣＳ工程における第Ｎ番目のパ
スメトリックデータ群の生成と、最尤判別工程における
第（Ｎ−１）番目の最小パスメトリックデータの判定と
を並列に行うことができ、処理速度を高速にすることが
できる。換言すれば、あるデータレートで入力データを
処理するに際し、必要なクロック数を低減することがで
きる。さらに動作クロック信号として用いるクロック信
号の周期は、ＡＣＳ工程における処理により規制される
だけであり、基準クロック信号周期の２のべき乗倍とす
ることができクロック生成を容易にできる。
【図１】実施例の概要構成を示すブロック図である。
【図２】図１の実施例のタイミングチャートである。
【図３】図１の実施例の動作を説明する図である。
【図４】従来例の概要構成を示すブロック図である。
【図５】図４の従来例のタイミングチャートである。
【図６】図４の従来例の動作を説明する図である。
１０…ビタビ復号器 １１…入力演算部 １２…加算・比較・選択回路（ＡＣＳ回路） １３…パスメモリ １４…最尤判定回路 １５…第１減算器 １６…ラッチ回路 １７…パスメトリックメモリ １８…第２減算器 ＤI …入力データ ＰＭmin …最小パスメトリックデータ ＢＭm …ブランチメトリックデータ ＧＰN …パスメトリックデータ群 ＰＭn …パスメトリックデータ ＧＮＰ…正規化パスメトリックデータ群 ＮＰＭn …正規化パスメトリックデータ ＰＳ…パス選択データ ＣＰＭmin …補正最小パスメトリックデータ
Claims (2)
- 【請求項１】 入力データに基づいてブランチメトリッ
クデータ群を出力する入力演算部と、ブランチメトリッ
クデータ群及び正規化パスメトリックデータ群に基づい
てパスメトリックデータ群を生成し出力するＡＣＳ部
と、前記パスメトリックデータ群を構成するパスメトリ
ックデータの最小値を判定し最小パスメトリックデータ
を出力する最尤判定部と、を備えたビタビ復号器におい
て、 補正最小パスメトリックデータを記憶する記憶手段と、 第（Ｎ−１）番目の前記最小パスメトリックデータから
前記記憶手段に記憶された第（Ｎ−２）番目の前記補正
最小パスメトリックデータを減算し第（Ｎ−１）番目の
前記補正最小パスメトリックデータを出力する減算手段
と、 前記ＡＣＳ部により出力された少なくとも第（Ｎ−１）
番目の前記パスメトリックデータ群を記憶するパスメト
リック記憶手段と、 前記第（Ｎ−１）番目のパスメトリックデータ群を構成
する前記パスメトリックデータから前記第（Ｎ−２）番
目の補正最小パスメトリックデータを減算し第（Ｎ−
１）番目の前記正規化パスメトリックデータ群として出
力する正規化手段と、 を備えたことを特徴とするビタ
ビ復号器。 - 【請求項２】 入力データに基づいてブランチメトリッ
クデータ群を出力する入力演算工程と、ブランチメトリ
ックデータ群及び正規化パスメトリックデータ群に基づ
いてパスメトリックデータ群を生成し出力するＡＣＳ工
程と、前記パスメトリックデータ群を構成するパスメト
リックデータの最小値を判定し最小パスメトリックデー
タを出力する最尤判定工程と、を備えたビタビ復号方法
において、 補正最小パスメトリックデータを記憶する記憶工程と、 第（Ｎ−１）番目の前記最小パスメトリックデータから
前記記憶工程で記憶した第（Ｎ−２）番目の前記補正最
小パスメトリックデータを減算し第（Ｎ−１）番目の前
記補正最小パスメトリックデータを出力する減算工程
と、 前記ＡＣＳ部により出力された少なくとも第（Ｎ−１）
番目の前記パスメトリックデータ群を記憶するパスメト
リック記憶工程と、 前記第（Ｎ−１）番目のパスメトリックデータ群を構成
する前記パスメトリックデータから前記第（Ｎ−２）番
目の補正最小パスメトリックデータを減算し第（Ｎ−
１）番目の前記正規化パスメトリックデータ群として出
力する正規化工程と、 を備えたことを特徴とするビタビ復号方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6134689A JPH088763A (ja) | 1994-06-16 | 1994-06-16 | ビタビ復号器及びビタビ復号方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6134689A JPH088763A (ja) | 1994-06-16 | 1994-06-16 | ビタビ復号器及びビタビ復号方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088763A true JPH088763A (ja) | 1996-01-12 |
Family
ID=15134286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6134689A Pending JPH088763A (ja) | 1994-06-16 | 1994-06-16 | ビタビ復号器及びビタビ復号方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088763A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6098193A (en) * | 1997-03-05 | 2000-08-01 | Nec Corporoation | Data-reproducing device that detects equalization in the presence of pre-equalization data variation |
| US6912257B1 (en) | 1999-04-28 | 2005-06-28 | Samsung Electronics Co., Ltd. | Apparatus and method for normalizing metric values in a component decoder in a mobile communication system |
-
1994
- 1994-06-16 JP JP6134689A patent/JPH088763A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6098193A (en) * | 1997-03-05 | 2000-08-01 | Nec Corporoation | Data-reproducing device that detects equalization in the presence of pre-equalization data variation |
| US6912257B1 (en) | 1999-04-28 | 2005-06-28 | Samsung Electronics Co., Ltd. | Apparatus and method for normalizing metric values in a component decoder in a mobile communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418795A (en) | Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation | |
| US7581160B2 (en) | ACS circuit and Viterbi decoder with the circuit | |
| EP0647036A1 (en) | Method and means for detecting partial response waveforms using a modified dynamic programming Heuristic | |
| US6257756B1 (en) | Apparatus and method for implementing viterbi butterflies | |
| US6070263A (en) | Circuit for use in a Viterbi decoder | |
| JP2000068861A (ja) | ビタビデコ―ダおよびビタビデコ―ディング方法 | |
| US4130818A (en) | Analog threshold decoding | |
| US5608737A (en) | Maximum likelihood decoder and decoding method | |
| US7400688B2 (en) | Path metric normalization | |
| US6792570B2 (en) | Viterbi decoder with high speed processing function | |
| JPH088763A (ja) | ビタビ復号器及びビタビ復号方法 | |
| US7437657B2 (en) | High speed add-compare-select processing | |
| JP3497399B2 (ja) | ビタビ復号器 | |
| CN110710113B (zh) | 序列检测器中的路径度量单元及路径度量的方法 | |
| JP3753822B2 (ja) | ビタビ復号方法および装置 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| US5648921A (en) | Digital operational circuit with pathmetrics calculating steps simplified | |
| JP2917577B2 (ja) | 演算装置 | |
| JP3281439B2 (ja) | 復号器及び復号方法 | |
| JP2838326B2 (ja) | ディジタル乗算器 | |
| JPH0964756A (ja) | ビタビ復号回路 | |
| JP2000114973A (ja) | 符号化装置および方法、復号装置および方法、並びに提供媒体 | |
| JP3351414B2 (ja) | ビタビ復号装置 | |
| JPH07147546A (ja) | ビタビ復号器 | |
| JP3269845B2 (ja) | ヴィタビ復号器 |