JPH0886840A - システム・レベル集積回路試験装置及び試験方法 - Google Patents
システム・レベル集積回路試験装置及び試験方法Info
- Publication number
- JPH0886840A JPH0886840A JP7187396A JP18739695A JPH0886840A JP H0886840 A JPH0886840 A JP H0886840A JP 7187396 A JP7187396 A JP 7187396A JP 18739695 A JP18739695 A JP 18739695A JP H0886840 A JPH0886840 A JP H0886840A
- Authority
- JP
- Japan
- Prior art keywords
- die
- test
- integrated circuit
- probe
- prober
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】確認された故障パターンを試験時に更に確実に
再現して、更に正確な故障原因の断定を行うべく試験対
象である故障集積回路をシステム・レベルで収容する集
積回路テスタ及び試験方法を提供すること。 【解決手段】１つの実施の形態において、パッケージさ
れた集積回路内のダイが露出されており、同ダイを備え
たモジュール30はテスト・プラットフォーム12上に配置
されている。テスト・プラットフォーム12及びセンサ・
プローブ15はプローブ15が試験時にダイを直接監視し得
るように互いに相対的に配置されている。位置決めはプ
ラットフォーム12及びプローブ15のうちの少なくとも一
方を移動させることによって実現し得る。システムはダ
イを作動させるべく作動される。プローブ15はダイが作
動している際に同ダイを直接監視する。
再現して、更に正確な故障原因の断定を行うべく試験対
象である故障集積回路をシステム・レベルで収容する集
積回路テスタ及び試験方法を提供すること。 【解決手段】１つの実施の形態において、パッケージさ
れた集積回路内のダイが露出されており、同ダイを備え
たモジュール30はテスト・プラットフォーム12上に配置
されている。テスト・プラットフォーム12及びセンサ・
プローブ15はプローブ15が試験時にダイを直接監視し得
るように互いに相対的に配置されている。位置決めはプ
ラットフォーム12及びプローブ15のうちの少なくとも一
方を移動させることによって実現し得る。システムはダ
イを作動させるべく作動される。プローブ15はダイが作
動している際に同ダイを直接監視する。
Description
【０００１】
【発明の属する技術分野】本発明は一般的にシステム・
レベルの環境（System level environment）下において
特定の集積回路の性能を試験する集積回路テスタ（Inte
grated circuit testers）及び試験方法に関する。本発
明は更に詳細には、ボード・レベル・システム（Board
level system）に対して接続され、かつ同システム内に
おいて使用される一方で、集積回路のプロービング（Pr
obing ）及び他のダイ・レベルでの試験を行い得るテス
タに関する。
レベルの環境（System level environment）下において
特定の集積回路の性能を試験する集積回路テスタ（Inte
grated circuit testers）及び試験方法に関する。本発
明は更に詳細には、ボード・レベル・システム（Board
level system）に対して接続され、かつ同システム内に
おいて使用される一方で、集積回路のプロービング（Pr
obing ）及び他のダイ・レベルでの試験を行い得るテス
タに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】一般的
に、試験技術者はコンピュータ・システムのデバッグを
行う際、最初に故障装置の断定を試みる。故障装置が識
別された後、同装置は正確な故障原因を断定すべく試験
される。集積回路の故障時における一般的な試験方法の
うちの１つとしては、システムから故障部品を取出し、
次いで同故障部品を多数の販売会社から市販されている
タイプの自動テスタを用いて侵襲的に試験することが挙
げられる。そして、この試験に用いられるソフトウェア
は、システム・レベルにおいて発見された故障パターン
を刺激する方法で故障装置を作動させるべく作成されて
いる。試験用ソフトウェアの作成は長い時間を要する場
合が多い。また多くの場合、システム・レベルで確認さ
れた故障をシステムから独立して試験された集積回路内
において再現することは困難である。
に、試験技術者はコンピュータ・システムのデバッグを
行う際、最初に故障装置の断定を試みる。故障装置が識
別された後、同装置は正確な故障原因を断定すべく試験
される。集積回路の故障時における一般的な試験方法の
うちの１つとしては、システムから故障部品を取出し、
次いで同故障部品を多数の販売会社から市販されている
タイプの自動テスタを用いて侵襲的に試験することが挙
げられる。そして、この試験に用いられるソフトウェア
は、システム・レベルにおいて発見された故障パターン
を刺激する方法で故障装置を作動させるべく作成されて
いる。試験用ソフトウェアの作成は長い時間を要する場
合が多い。また多くの場合、システム・レベルで確認さ
れた故障をシステムから独立して試験された集積回路内
において再現することは困難である。
【０００３】本発明は前述した事情に鑑みてなされたも
のであって、その課題は確認された故障パターンを試験
時に更に確実に再現して、更に正確な故障原因の断定を
行うべく試験対象である故障集積回路をシステム・レベ
ルで収容する集積回路テスタ及び試験方法を提供するこ
とにある。
のであって、その課題は確認された故障パターンを試験
時に更に確実に再現して、更に正確な故障原因の断定を
行うべく試験対象である故障集積回路をシステム・レベ
ルで収容する集積回路テスタ及び試験方法を提供するこ
とにある。
【０００４】
【課題を解決するための手段】前記のものを含む課題を
実現すべく、試験対象集積回路を試験時にシステムまた
はモジュールに対して接続することによりシステム・レ
ベルの環境下において集積回路を試験する方法及び装置
を開示する。本発明の方法に関する１つの実施の形態に
おいて、パッケージ内に内包された試験対象集積回路の
ダイの露出が行われる。露出されたダイを含むモジュー
ルはテスト・プラットフォーム上に配置される。テスト
・プラットフォーム及びセンサ・プローブは、試験時に
同センサ・プローブが露出されたダイを直接監視できる
ように相対的に配置されている。位置決めはテスト・プ
ラットフォーム及びセンサ・プローブのうちの少なくと
も一方を移動させることにより実現できる。次いで、シ
ステムは露出されたダイを作動させるべく作動される。
そして、センサ・プローブは露出されたダイが作動して
いる間に、ダイを直接監視する。ダイは各種の方法で露
出させることができ、例えばパッケージ・カバーの除去
またはプラスチック製パッケージ材料の一部のエッチン
グにより露出させ得る。
実現すべく、試験対象集積回路を試験時にシステムまた
はモジュールに対して接続することによりシステム・レ
ベルの環境下において集積回路を試験する方法及び装置
を開示する。本発明の方法に関する１つの実施の形態に
おいて、パッケージ内に内包された試験対象集積回路の
ダイの露出が行われる。露出されたダイを含むモジュー
ルはテスト・プラットフォーム上に配置される。テスト
・プラットフォーム及びセンサ・プローブは、試験時に
同センサ・プローブが露出されたダイを直接監視できる
ように相対的に配置されている。位置決めはテスト・プ
ラットフォーム及びセンサ・プローブのうちの少なくと
も一方を移動させることにより実現できる。次いで、シ
ステムは露出されたダイを作動させるべく作動される。
そして、センサ・プローブは露出されたダイが作動して
いる間に、ダイを直接監視する。ダイは各種の方法で露
出させることができ、例えばパッケージ・カバーの除去
またはプラスチック製パッケージ材料の一部のエッチン
グにより露出させ得る。
【０００５】前記の方法は各種の集積回路の監視に使用
でき、テスト・プラットフォーム上に取付けられるモジ
ュールは主基板（Main board）、周辺基板（Peripheral
board）またはその他のモジュールであり得る。テスト
・プラットフォーム上への取付けに不適切な更に大きな
システムのためのプラグイン・ボード（Plug-in board
）をモジュールとして使用する幾つかの実施の形態に
おいて、同モジュールをテスト・プラットフォームで支
持し、接続配線を用いて同モジュールをシステムに対し
て接続できる。本発明はダイ・プローバ（Die probers
）、放射型顕微鏡、電子ビーム・プローブ（Electron
beam probes）及び赤外線カメラ等の各種の分析機器と
ともに使用できる。
でき、テスト・プラットフォーム上に取付けられるモジ
ュールは主基板（Main board）、周辺基板（Peripheral
board）またはその他のモジュールであり得る。テスト
・プラットフォーム上への取付けに不適切な更に大きな
システムのためのプラグイン・ボード（Plug-in board
）をモジュールとして使用する幾つかの実施の形態に
おいて、同モジュールをテスト・プラットフォームで支
持し、接続配線を用いて同モジュールをシステムに対し
て接続できる。本発明はダイ・プローバ（Die probers
）、放射型顕微鏡、電子ビーム・プローブ（Electron
beam probes）及び赤外線カメラ等の各種の分析機器と
ともに使用できる。
【０００６】本発明の装置の実施の形態は、集積回路テ
スタを含む。１つの実施の形態において、集積回路テス
タはテスト・プラットフォームを備え、同テスト・プラ
ットフォームは電気装置の少なくとも一部を形成する電
気的に接続された複数の部品を備えたモジュールを支持
すべく形成されている。更に、集積回路内の露出された
指定ダイに対する呼掛けを直接行うセンサ・プローブが
提供されており、前記露出されたダイは印刷回路基板に
対して取付けられ、かつ同印刷回路基板に対して接続さ
れており、さらにはシステム内の部品を構成している。
別の実施の形態において、試験を促進するために指定さ
れたダイを作動させるべくシステムの作動を制御するこ
とに適したドライバが提供されている。
スタを含む。１つの実施の形態において、集積回路テス
タはテスト・プラットフォームを備え、同テスト・プラ
ットフォームは電気装置の少なくとも一部を形成する電
気的に接続された複数の部品を備えたモジュールを支持
すべく形成されている。更に、集積回路内の露出された
指定ダイに対する呼掛けを直接行うセンサ・プローブが
提供されており、前記露出されたダイは印刷回路基板に
対して取付けられ、かつ同印刷回路基板に対して接続さ
れており、さらにはシステム内の部品を構成している。
別の実施の形態において、試験を促進するために指定さ
れたダイを作動させるべくシステムの作動を制御するこ
とに適したドライバが提供されている。
【０００７】本発明の別の実施の形態には、試験対象集
積回路がキャビティ・ダウン式集積回路（Cavity down
integrated circuit）である場合の使用に適した試験用
基板が含まれる。試験用基板は複数の部品の支持に適し
た印刷回路基板の形態をなす。そして、印刷回路基板は
各種の部品を電気的に接続する複数のトレース（Trace
）及びプローバ試験開口（Prober testing opening）
を含む。複数の部品が印刷回路基板上に取付けられてい
る。前記の部品には、シリコン・ダイ上に形成された集
積回路が含まれる。シリコン・ダイは同ダイが露出され
た際にセンサ・プローブがプローバ試験開口を介してダ
イに対してアクセスできるようにプローバ試験開口上に
取付けられている。
積回路がキャビティ・ダウン式集積回路（Cavity down
integrated circuit）である場合の使用に適した試験用
基板が含まれる。試験用基板は複数の部品の支持に適し
た印刷回路基板の形態をなす。そして、印刷回路基板は
各種の部品を電気的に接続する複数のトレース（Trace
）及びプローバ試験開口（Prober testing opening）
を含む。複数の部品が印刷回路基板上に取付けられてい
る。前記の部品には、シリコン・ダイ上に形成された集
積回路が含まれる。シリコン・ダイは同ダイが露出され
た際にセンサ・プローブがプローバ試験開口を介してダ
イに対してアクセスできるようにプローバ試験開口上に
取付けられている。
【０００８】１つの実施の形態において、試験用基板は
集積回路を支持するためのソケットを更に備えている。
ソケットは中央開口を備え、同中央開口はダイが露出さ
れた際に、センサ・プローブが同中央開口を介してダイ
に対してアクセスし得るようにプローバ試験開口上に配
置されている。別の実施の形態において、トレースはプ
ローバ試験開口の周辺に配線されている。
集積回路を支持するためのソケットを更に備えている。
ソケットは中央開口を備え、同中央開口はダイが露出さ
れた際に、センサ・プローブが同中央開口を介してダイ
に対してアクセスし得るようにプローバ試験開口上に配
置されている。別の実施の形態において、トレースはプ
ローバ試験開口の周辺に配線されている。
【０００９】
【発明の実施の形態】本発明は試験対象集積回路がシス
テム・レベル・モジュール（System level module ）内
に組込まれている状態において、ダイ・レベルでの診断
（Die leveldiagnostics ）を実行すべく形成された集
積回路テスタ及び試験方法に関する。図１は本発明に基
づく集積回路の試験に適した集積回路試験装置１０を示
す。テスト・プラットフォーム１２は試験対象装置（集
積回路）４０を備えたモジュール３０を支持すべく形成
されている。メカニカル・ダイ・プローバ（Mechanical
die prober ）１４のサブミクロン・プローブ（Sub-mic
ron probe）等に代表されるセンサ・プローブ１５は、
テスト・プラットフォーム１２上への取付けが可能であ
る。一般的に、自動ＣＡＤ駆動式マイクロポジショナー
（Automated CADdriven micro-positioner ）１７はプ
ローブを試験対象装置に対して正確に位置決めすべく提
供されている。本実施の形態において、テスト・プラッ
トフォーム１２はモジュール３０を支持し、かつ同モジ
ュール３０をプロービングに適した位置へ移動すべく使
用されている。その一方、プローブ１５はダイ上の特定
位置への正確な位置決めを実行すべく３次元での移動が
可能である。別の実施の形態において、マイクロポジシ
ョニングはテスト・プラットフォーム１２の微動によっ
て実現するか、または同テスト・プラットフォーム１２
及びプローブ１５の両方の移動によって実現できる。１
つの実施の形態において、テスト・プローブ１５及びテ
スト・プラットフォーム１２は集積回路デバッグ・シス
テム（Integrated circuit debugging system ）の一部
を形成している。別の実施の形態において、テスト・プ
ローブ１５及びテスト・プラットフォーム１２はそれぞ
れ独立した部品である。他の各種の部品を集積回路デバ
ッグ・システムの一部として使用できる。例えば、ダイ
を直接作動させるべくパルス発生器２１の提供が可能で
ある。オシロスコープ２３はシステム・ダイ・テスティ
ング（System die testing）の際に、使用者によるダイ
の監視を可能にすべく提供されている。勿論、他の部品
の使用も可能であり、各種の部品を１つのユニット内に
組込むか、またはそれぞれ独立した部品として使用でき
る。
テム・レベル・モジュール（System level module ）内
に組込まれている状態において、ダイ・レベルでの診断
（Die leveldiagnostics ）を実行すべく形成された集
積回路テスタ及び試験方法に関する。図１は本発明に基
づく集積回路の試験に適した集積回路試験装置１０を示
す。テスト・プラットフォーム１２は試験対象装置（集
積回路）４０を備えたモジュール３０を支持すべく形成
されている。メカニカル・ダイ・プローバ（Mechanical
die prober ）１４のサブミクロン・プローブ（Sub-mic
ron probe）等に代表されるセンサ・プローブ１５は、
テスト・プラットフォーム１２上への取付けが可能であ
る。一般的に、自動ＣＡＤ駆動式マイクロポジショナー
（Automated CADdriven micro-positioner ）１７はプ
ローブを試験対象装置に対して正確に位置決めすべく提
供されている。本実施の形態において、テスト・プラッ
トフォーム１２はモジュール３０を支持し、かつ同モジ
ュール３０をプロービングに適した位置へ移動すべく使
用されている。その一方、プローブ１５はダイ上の特定
位置への正確な位置決めを実行すべく３次元での移動が
可能である。別の実施の形態において、マイクロポジシ
ョニングはテスト・プラットフォーム１２の微動によっ
て実現するか、または同テスト・プラットフォーム１２
及びプローブ１５の両方の移動によって実現できる。１
つの実施の形態において、テスト・プローブ１５及びテ
スト・プラットフォーム１２は集積回路デバッグ・シス
テム（Integrated circuit debugging system ）の一部
を形成している。別の実施の形態において、テスト・プ
ローブ１５及びテスト・プラットフォーム１２はそれぞ
れ独立した部品である。他の各種の部品を集積回路デバ
ッグ・システムの一部として使用できる。例えば、ダイ
を直接作動させるべくパルス発生器２１の提供が可能で
ある。オシロスコープ２３はシステム・ダイ・テスティ
ング（System die testing）の際に、使用者によるダイ
の監視を可能にすべく提供されている。勿論、他の部品
の使用も可能であり、各種の部品を１つのユニット内に
組込むか、またはそれぞれ独立した部品として使用でき
る。
【００１０】本実施の形態において、モジュール３０は
主回路基板から独立した１つの印刷回路基板上に取付け
られたコンピュータ・システム３２の部品を形成してい
る。このため、モジュール３０はリボン・ケーブル・コ
ネクタ３４を介してコンピュータ・システム３２に対し
て接続されている。図２に示すように、試験対象ダイが
システムの主回路基板上に存在する場合、同主回路基板
自体をテスト・プラットフォーム１２によって保持でき
る。実際のシステム性能の最適なシュミレーションを実
施すべく、可能な限り正確に実際のシステムを複製する
ことが一般的に好ましい。従って、試験を促進する形態
にてシステムをテスト・プラットフォーム１２上に直接
取付け可能な場合、このアプローチの使用は望ましい。
このようなアプローチが実用的でない場合、長いケーブ
ル・コネクタより短いケーブル・コネクタを使用するこ
とが一般的に好ましい。ケーブル配線によって生じる変
化は小さいが（実際のシステム性能との比較におい
て）、試験の結果に対して影響を及ぼす幾つかの変化が
生じ得る。
主回路基板から独立した１つの印刷回路基板上に取付け
られたコンピュータ・システム３２の部品を形成してい
る。このため、モジュール３０はリボン・ケーブル・コ
ネクタ３４を介してコンピュータ・システム３２に対し
て接続されている。図２に示すように、試験対象ダイが
システムの主回路基板上に存在する場合、同主回路基板
自体をテスト・プラットフォーム１２によって保持でき
る。実際のシステム性能の最適なシュミレーションを実
施すべく、可能な限り正確に実際のシステムを複製する
ことが一般的に好ましい。従って、試験を促進する形態
にてシステムをテスト・プラットフォーム１２上に直接
取付け可能な場合、このアプローチの使用は望ましい。
このようなアプローチが実用的でない場合、長いケーブ
ル・コネクタより短いケーブル・コネクタを使用するこ
とが一般的に好ましい。ケーブル配線によって生じる変
化は小さいが（実際のシステム性能との比較におい
て）、試験の結果に対して影響を及ぼす幾つかの変化が
生じ得る。
【００１１】図１に示すように、幾つかのケースにおい
て、試験の開始及び監視のうちの少なくとも一方を実施
すべく試験対象システムに対して接続されたテスト・モ
ニタ４６を含むことが好ましい場合がある。別の状況下
において、試験対象モジュールを使用した試験の開始が
可能である。この場合、図２に示すようにテスト・モニ
タ４６を削除可能である。
て、試験の開始及び監視のうちの少なくとも一方を実施
すべく試験対象システムに対して接続されたテスト・モ
ニタ４６を含むことが好ましい場合がある。別の状況下
において、試験対象モジュールを使用した試験の開始が
可能である。この場合、図２に示すようにテスト・モニ
タ４６を削除可能である。
【００１２】次いで図３に基づいて、テスト・プラット
フォーム１２に関する実施の形態について更に詳述す
る。テスト・プラットフォーム１２は一連のアクチュエ
ータ（図示略）によってベース５１上に支持されてい
る。位置決め調節は試験対象装置を整合させるべくテス
ト・プラットフォーム１２内に位置するＵ字形レールを
システム・ダイ・プローバ内に移動させ、次いでマイク
ロプローブ１５をダイ内の特定位置へ正確に移動させる
ことによって実現される。Ｕ字形取付けブラケット５３
はテスト・プラットフォーム１２に対して確実に固定さ
れている。取付けブラケット５３は横方向への調節が可
能な一対の支持アーム５８によってＵ字形レール５５を
確実に支持している。勿論、別の実施の形態において、
収縮式レール（Collapsible rail）５５は異なる幅の印
刷回路基板を備えたモジュールを支持するために自身の
ベース・レッグ（Base leg）５６に沿って収縮させ得
る。レール５５のベース・レッグ５６の幅は支持アーム
５８の伸縮を調節することによって制御し得る。レール
５５は試験対象モジュール３０の印刷回路基板の端縁を
収容する実質的にＵ字形をなす横断面を備えている。
フォーム１２に関する実施の形態について更に詳述す
る。テスト・プラットフォーム１２は一連のアクチュエ
ータ（図示略）によってベース５１上に支持されてい
る。位置決め調節は試験対象装置を整合させるべくテス
ト・プラットフォーム１２内に位置するＵ字形レールを
システム・ダイ・プローバ内に移動させ、次いでマイク
ロプローブ１５をダイ内の特定位置へ正確に移動させる
ことによって実現される。Ｕ字形取付けブラケット５３
はテスト・プラットフォーム１２に対して確実に固定さ
れている。取付けブラケット５３は横方向への調節が可
能な一対の支持アーム５８によってＵ字形レール５５を
確実に支持している。勿論、別の実施の形態において、
収縮式レール（Collapsible rail）５５は異なる幅の印
刷回路基板を備えたモジュールを支持するために自身の
ベース・レッグ（Base leg）５６に沿って収縮させ得
る。レール５５のベース・レッグ５６の幅は支持アーム
５８の伸縮を調節することによって制御し得る。レール
５５は試験対象モジュール３０の印刷回路基板の端縁を
収容する実質的にＵ字形をなす横断面を備えている。
【００１３】プローブ・ユニットを用いて試験対象装置
に対してシステム・レベルで直接アクセスできるアプリ
ケーションの場合、適切なマウントを使用することによ
りシステムをマイクロ・ポジショナー・テーブル上に直
接取付け得る。マウントの特性は試験対象システムに基
づいて広範に変化し得る。
に対してシステム・レベルで直接アクセスできるアプリ
ケーションの場合、適切なマウントを使用することによ
りシステムをマイクロ・ポジショナー・テーブル上に直
接取付け得る。マウントの特性は試験対象システムに基
づいて広範に変化し得る。
【００１４】試験対象集積回路がキャビティ・アップ式
であって、かつリード・ダウン式のパッケージ（Cavity
up, lead down type packages）を有する場合、チップ
の頂面を開放することによってダイの頂面へ容易にアク
セスできる。その一方、キャビティ・ダウン式であっ
て、かつリード・ダウン式のパッケージ（Cavity down,
lead down type packages）を有する集積回路の場合、
アクセスする同集積回路表面が印刷回路基板に向って配
向されているため、同パッケージ内のダイへのアクセス
は更に困難である。セラミック・パッケージ等の中空シ
ェルタイプ・パッケージを有する集積回路の場合、パッ
ケージ・シェルに対してハンダ付けされたパッケージ・
カバーが提供されていることが多い。このような装置の
場合、ハンダを単に加熱して、パッケージ・カバーを取
り除くことによりダイに対して容易にアクセスできる。
プラスチック密閉型集積回路（Plastic encapsulated i
ntegrated circuits）等の場合、パッケージ・カバーに
開口を形成することが必要な場合がある。
であって、かつリード・ダウン式のパッケージ（Cavity
up, lead down type packages）を有する場合、チップ
の頂面を開放することによってダイの頂面へ容易にアク
セスできる。その一方、キャビティ・ダウン式であっ
て、かつリード・ダウン式のパッケージ（Cavity down,
lead down type packages）を有する集積回路の場合、
アクセスする同集積回路表面が印刷回路基板に向って配
向されているため、同パッケージ内のダイへのアクセス
は更に困難である。セラミック・パッケージ等の中空シ
ェルタイプ・パッケージを有する集積回路の場合、パッ
ケージ・シェルに対してハンダ付けされたパッケージ・
カバーが提供されていることが多い。このような装置の
場合、ハンダを単に加熱して、パッケージ・カバーを取
り除くことによりダイに対して容易にアクセスできる。
プラスチック密閉型集積回路（Plastic encapsulated i
ntegrated circuits）等の場合、パッケージ・カバーに
開口を形成することが必要な場合がある。
【００１５】次いで図４に基づいて、下方に向けて配向
されたダイに対するアクセスに特に適した印刷回路基板
構造に関して詳述する。プロトタイプ印刷回路基板１３
０は、試験対象の変圧装置１４０及び他の各種の集積回
路１３２を含む複数の集積回路を備えている。複数の表
面取付け部品１３４は、印刷回路基板１３０の頂面１３
５及び底面１３６に対して取付けられている。集積回路
及び表面取付け部品１３４は印刷回路基板上に形成され
たシステムの要求を満たすために必要なあらゆる種類の
ものであり得る。例えば、表面取付け部品は抵抗、コン
デンサ、インダクタ、ダイオード及びオシレータの形態
をなし得る。図５に示す実施例において、コンピュータ
主基板（Main computer board ）に対して取付けられる
プラグ・イン・カードが印刷回路基板として用いられて
いる。このため、コンピュータ主基板上に位置するコネ
クタに対して接続するコネクタ１４３が含まれる。勿
論、コネクタ、表面取付け部品、集積回路及び他の装置
の数量は基板の必要性及び目的に応じて広範に変化し得
る。
されたダイに対するアクセスに特に適した印刷回路基板
構造に関して詳述する。プロトタイプ印刷回路基板１３
０は、試験対象の変圧装置１４０及び他の各種の集積回
路１３２を含む複数の集積回路を備えている。複数の表
面取付け部品１３４は、印刷回路基板１３０の頂面１３
５及び底面１３６に対して取付けられている。集積回路
及び表面取付け部品１３４は印刷回路基板上に形成され
たシステムの要求を満たすために必要なあらゆる種類の
ものであり得る。例えば、表面取付け部品は抵抗、コン
デンサ、インダクタ、ダイオード及びオシレータの形態
をなし得る。図５に示す実施例において、コンピュータ
主基板（Main computer board ）に対して取付けられる
プラグ・イン・カードが印刷回路基板として用いられて
いる。このため、コンピュータ主基板上に位置するコネ
クタに対して接続するコネクタ１４３が含まれる。勿
論、コネクタ、表面取付け部品、集積回路及び他の装置
の数量は基板の必要性及び目的に応じて広範に変化し得
る。
【００１６】拡大された開口１４５は下方に向けて配向
されたダイを備えた試験対象の各変圧装置１４０の真下
において印刷回路基板上に形成されている。勿論、開口
の数量はシステム開発者が特定の装置をデバッグする際
に対象とする集積回路の数量に基づいて変化し得る。開
口１４５はセンサ・プローブが同開口１４５を介して露
出されたダイに対してアクセスすることを許容する十分
な大きさを有する必要がある。本実施の形態において、
開口は正方形である。しかし、開口の形状は本発明の範
囲内において大きく変化し得る。
されたダイを備えた試験対象の各変圧装置１４０の真下
において印刷回路基板上に形成されている。勿論、開口
の数量はシステム開発者が特定の装置をデバッグする際
に対象とする集積回路の数量に基づいて変化し得る。開
口１４５はセンサ・プローブが同開口１４５を介して露
出されたダイに対してアクセスすることを許容する十分
な大きさを有する必要がある。本実施の形態において、
開口は正方形である。しかし、開口の形状は本発明の範
囲内において大きく変化し得る。
【００１７】予備設計段階において、開口１４５の形成
時に切断される領域の外側に全てのトレースを配置する
よう印刷回路基板１３０を設計できる。このアプローチ
を使用する際、試験対象装置は、単純にダイを露出し、
印刷回路基板コネクタ１４３と、同コネクタ１４３に対
応するコンピュータ主基板上のコネクタとの間をリボン
・ケーブルで接続することにより容易に試験の準備を行
い得る。次いで、露出されたダイを必要に応じて試験
し、かつデバッグできる。デバッグが完了した際、開口
１４５を印刷回路基板の生産用モデルから削除すること
が望ましい。この場合、開口１４５の存在位置に対応す
る生産用印刷回路基板上の領域の使用が可能となる。幾
つかの実施の形態において、前記した印刷回路基板上の
領域をブランクとし、同領域内を通過するトレースを形
成しないことが望ましい。その一方、多くの場合（多
分、殆どの場合）において、基板上のスペースは比較的
不足傾向にある。このような場合、回復した基板スペー
スを利用すべく、生産用基板上のトレースの配線のうち
の幾つかを変更し、かつ表面取付け部品のうちの幾つか
の配置位置を変更することが望ましい。例えば、僅かな
数量の簡単な表面取付け部品１４９（例えば図６に示す
コンデンサ）を試験用基板内に形成された開口１４５に
対応するスペース内に配置するよう生産用基板２３０を
設計することが望ましい。次いで図５及び図６の比較か
ら明らかなように、これら僅かな数量の部品をプロトタ
イプ試験用基板１３０の周縁等に代表される別の都合の
良い位置へ移動させ得る。本実施の形態において、生産
用基板上の開口１４５に対応するスペース内に配置され
る表面取付け部品（本実施例では、コンデンサ）はプロ
トタイプ基板１３０の周縁付近に取付けられている。多
くの生産用基板において、円滑な取扱いを目的として基
板の端縁の周囲にマージンを残すことが望ましいことか
ら、これは部品の配置位置の移動が及ぼす影響を最低限
に抑え得る。
時に切断される領域の外側に全てのトレースを配置する
よう印刷回路基板１３０を設計できる。このアプローチ
を使用する際、試験対象装置は、単純にダイを露出し、
印刷回路基板コネクタ１４３と、同コネクタ１４３に対
応するコンピュータ主基板上のコネクタとの間をリボン
・ケーブルで接続することにより容易に試験の準備を行
い得る。次いで、露出されたダイを必要に応じて試験
し、かつデバッグできる。デバッグが完了した際、開口
１４５を印刷回路基板の生産用モデルから削除すること
が望ましい。この場合、開口１４５の存在位置に対応す
る生産用印刷回路基板上の領域の使用が可能となる。幾
つかの実施の形態において、前記した印刷回路基板上の
領域をブランクとし、同領域内を通過するトレースを形
成しないことが望ましい。その一方、多くの場合（多
分、殆どの場合）において、基板上のスペースは比較的
不足傾向にある。このような場合、回復した基板スペー
スを利用すべく、生産用基板上のトレースの配線のうち
の幾つかを変更し、かつ表面取付け部品のうちの幾つか
の配置位置を変更することが望ましい。例えば、僅かな
数量の簡単な表面取付け部品１４９（例えば図６に示す
コンデンサ）を試験用基板内に形成された開口１４５に
対応するスペース内に配置するよう生産用基板２３０を
設計することが望ましい。次いで図５及び図６の比較か
ら明らかなように、これら僅かな数量の部品をプロトタ
イプ試験用基板１３０の周縁等に代表される別の都合の
良い位置へ移動させ得る。本実施の形態において、生産
用基板上の開口１４５に対応するスペース内に配置され
る表面取付け部品（本実施例では、コンデンサ）はプロ
トタイプ基板１３０の周縁付近に取付けられている。多
くの生産用基板において、円滑な取扱いを目的として基
板の端縁の周囲にマージンを残すことが望ましいことか
ら、これは部品の配置位置の移動が及ぼす影響を最低限
に抑え得る。
【００１８】別の実施の形態において、プロトタイプ基
板１３０に対する特別な設計は施されていない。従っ
て、開口１４５を切断する際に幾つかのトレースも切断
され得る。この場合、開口の切断によって切断される配
線を複製すべくジャンパ（Jumpers ）が提供されてい
る。
板１３０に対する特別な設計は施されていない。従っ
て、開口１４５を切断する際に幾つかのトレースも切断
され得る。この場合、開口の切断によって切断される配
線を複製すべくジャンパ（Jumpers ）が提供されてい
る。
【００１９】本発明の１つの実施の形態のみを開示した
が、本発明の精神及び範囲から逸脱することなく本発明
を数多くの別の特定の形態で実施し得る。特に、本発明
は実質的に全ての種類の電子モジュール（Electronic m
odule ）に対して適用できる。前記のコンピュータ・シ
ステム・マザー・ボード及びプラグ・イン・ボードに加
えて、コントローラーを含めた実質的に全ての電気装置
のモジュールを同様に試験できる。更に、試験対象集積
回路及び他の部品を支持する基板としての印刷回路基板
の使用に関連して本発明を詳述したが、本発明は他の基
板に関連した使用が可能である。
が、本発明の精神及び範囲から逸脱することなく本発明
を数多くの別の特定の形態で実施し得る。特に、本発明
は実質的に全ての種類の電子モジュール（Electronic m
odule ）に対して適用できる。前記のコンピュータ・シ
ステム・マザー・ボード及びプラグ・イン・ボードに加
えて、コントローラーを含めた実質的に全ての電気装置
のモジュールを同様に試験できる。更に、試験対象集積
回路及び他の部品を支持する基板としての印刷回路基板
の使用に関連して本発明を詳述したが、本発明は他の基
板に関連した使用が可能である。
【００２０】本明細書中において先に指摘したように、
本発明の使用の恩恵を受ける最も一般的なタイプの試験
の１つとしては、メカニカル・プロービングが挙げられ
る。しかし、本発明は放射型顕微鏡、熱感知、電子ビー
ム・プロービング、及び走査型電子顕微鏡を使用した電
圧対比試験（Voltage contrast testing）等を含む各種
の他の試験に対しても同様に使用できる。
本発明の使用の恩恵を受ける最も一般的なタイプの試験
の１つとしては、メカニカル・プロービングが挙げられ
る。しかし、本発明は放射型顕微鏡、熱感知、電子ビー
ム・プロービング、及び走査型電子顕微鏡を使用した電
圧対比試験（Voltage contrast testing）等を含む各種
の他の試験に対しても同様に使用できる。
【００２１】更に、前記したシステム・レベル・テステ
ィング及びモジュール・レベル・テスティングは２つの
好ましい実施の形態であるが、本発明はこれら２つの実
施の形態に限定されるものではない。しかし、インテグ
レーテッド・メカニカル・ダイ・プローバ・テスタ（In
tegrated mechanical die prober testers）等のテスタ
は本発明に基づく使用に適応可能である。以上、本明細
書中に開示した例は本発明を例示するものであって、本
発明を制限するものではない。更に、本発明はここに開
示した詳細な説明に限定されるものではなく、本発明の
請求項の範囲内における変更が可能である。
ィング及びモジュール・レベル・テスティングは２つの
好ましい実施の形態であるが、本発明はこれら２つの実
施の形態に限定されるものではない。しかし、インテグ
レーテッド・メカニカル・ダイ・プローバ・テスタ（In
tegrated mechanical die prober testers）等のテスタ
は本発明に基づく使用に適応可能である。以上、本明細
書中に開示した例は本発明を例示するものであって、本
発明を制限するものではない。更に、本発明はここに開
示した詳細な説明に限定されるものではなく、本発明の
請求項の範囲内における変更が可能である。
【００２２】以上詳述したように、本発明の集積回路テ
スタ及び試験方法では、試験対象集積回路がシステム・
レベル・モジュール内に組込まれている状態において、
同試験対象集積回路の露出されたダイをプローブを用い
て試験することにより、システム・レベルで確認された
同集積回路の故障パターンをダイ・レベルで再現するこ
とが可能となり、更に正確な故障原因の断定が可能にな
る。
スタ及び試験方法では、試験対象集積回路がシステム・
レベル・モジュール内に組込まれている状態において、
同試験対象集積回路の露出されたダイをプローブを用い
て試験することにより、システム・レベルで確認された
同集積回路の故障パターンをダイ・レベルで再現するこ
とが可能となり、更に正確な故障原因の断定が可能にな
る。
【００２３】
【発明の効果】本発明によれば、試験対象である故障集
積回路をシステム・レベルで収容し、かつ試験すること
により、故障パターンを試験時に更に確実に再現でき、
更に正確な故障原因の断定が可能になるという優れた効
果を発揮する。
積回路をシステム・レベルで収容し、かつ試験すること
により、故障パターンを試験時に更に確実に再現でき、
更に正確な故障原因の断定が可能になるという優れた効
果を発揮する。
【図１】システム・ダイ・プローバ試験装置のブロック
図。
図。
【図２】別のシステム・ダイ・プローバ試験装置のブロ
ック図。
ック図。
【図３】テスト・プラットフォームを上から見た平面
図。
図。
【図４】集積回路を支持する試験用印刷回路基板を上か
ら見た平面図。
ら見た平面図。
【図５】図４の印刷回路基板を下から見た平面図。
【図６】生産用印刷回路基板を下から見た平面図。
１２…テスト・プラットフォーム、１４…メカニカル・
ダイ・プローバ、１５…センサ・プローブ、３０…モジ
ュール、１３０…印刷回路基板、１３２…印刷回路基板
上に取付けられた部品である集積回路、１４０…印刷回
路基板上に取付けられた部品である変圧器、１４５…プ
ローバ試験開口。
ダイ・プローバ、１５…センサ・プローブ、３０…モジ
ュール、１３０…印刷回路基板、１３２…印刷回路基板
上に取付けられた部品である集積回路、１４０…印刷回
路基板上に取付けられた部品である変圧器、１４５…プ
ローバ試験開口。
Claims (21)
- 【請求項１】 試験対象集積回路を試験時にシステムに
対して結線することによりシステム・レベルの環境下に
おいて集積回路を試験する方法であって、 パッケージに内包された試験対象集積回路内のダイを露
出する工程と、 前記露出されたダイを含むモジュール（３０）をテスト
・プラットフォーム（１２）上に配置し、センサ・プロ
ーブ（１５）が試験中にダイを直接監視し得るように同
センサ・プローブ（１５）を露出されたダイに対して位
置決めする工程と、 前記露出されたダイを作動させるべくシステムを作動さ
せる工程と、 前記の作動工程によりダイが作動している間に、同ダイ
を直接監視すべくセンサ・プローブ（１５）を使用する
工程とを含む方法。 - 【請求項２】 前記ダイはセラミック・パッケージを使
用してパッケージ化された後、パッケージ・カバーを取
除くことによって露出されることを特徴とする請求項１
に記載の方法。 - 【請求項３】 前記ダイは同ダイを密封するプラスチッ
ク製パッケージ材料の使用によりパッケージ化され、次
いでダイはプラスチック製パッケージ材料のうちの一部
をエッチングすることによって露出されることを特徴と
する請求項１に記載の方法。 - 【請求項４】 前記センサ・プローブ（１５）はテスト
・プラットフォーム（１２）を移動させることによって
露出されたダイに対して位置決めされることを特徴とす
る請求項１に記載の方法。 - 【請求項５】 前記センサ・プローブ（１５）は同セン
サ・プローブ（１５）を移動させることによって露出さ
れたダイに対して位置決めされることを特徴とする請求
項１に記載の方法。 - 【請求項６】 前記モジュール（３０）がコンピュータ
・システム内の主基板であることを特徴とする請求項１
に記載の方法。 - 【請求項７】 前記モジュールは第１のコネクタを有
し、同第１のコネクタは前記システム内の第２のコネク
タに対して接続すべく形成されていることと、モジュー
ル（３０）をシステムに対して電気的に接続すべく第１
のコネクタを第２のコネクタに対して接続する工程を更
に含むこととを特徴とする請求項１に記載の方法。 - 【請求項８】 前記第２のコネクタはコンピュータ・シ
ステムの主基板上に位置していることを特徴とする請求
項７に記載の方法。 - 【請求項９】 前記センサ・プローブ（１５）がメカニ
カル・ダイ・プローバ（１４）のサブミクロン・プロー
ブであって、同サブミクロン・プローブはダイ・プロー
ビング・テスティング中にダイに含まれる実際の導体部
分を監視することを特徴とする請求項１に記載の方法。 - 【請求項１０】 前記メカニカル・ダイ・プローバ（１
４）がサブミクロン・プローブを介してダイの導体部分
に対して信号を送信すべく形成されていることを特徴と
する請求項９に記載の方法。 - 【請求項１１】 前記センサ・プローブ（１５）が放射
型電子顕微鏡であり、前記試験が放射試験であることを
特徴とする請求項１に記載の方法。 - 【請求項１２】 前記センサ・プローブ（１５）が赤外
線カメラであって、前記試験が熱感知であることを特徴
とする請求項１に記載の方法。 - 【請求項１３】 前記センサ・プローブ（１５）が電子
ビーム・プローバであることを特徴とする請求項１に記
載の方法。 - 【請求項１４】 電気システムの少なくとも一部を形成
する複数の電気的に接続された部品を備えたボード・レ
ベル・モジュール（３０）を支持すべく形成されたテス
ト・プラットフォーム（１２）と、 集積回路内の指定された露出ダイに対する呼掛けを直接
行うプローブ（１５）と、前記露出ダイがモジュール
（３０）に対して取付けられ、かつ同モジュール（３
０）に対して電気的に接続されるとともに、さらにはシ
ステム内の部品を構成していることと、 試験を促進するために前記指定されたダイを作動させる
べくシステムの作動を制御することに適したドライバと
を有する集積回路テスタ。 - 【請求項１５】 前記プローブ（１５）がメカニカル・
ダイ・プローバ（１４）であることを特徴とする請求項
１４に記載の集積回路テスタ。 - 【請求項１６】 前記プローブ（１５）が放射型電子顕
微鏡であることを特徴とする請求項１４に記載の集積回
路テスタ。 - 【請求項１７】 前記プローブ（１５）が赤外線カメラ
であることを特徴とする請求項１４に記載の集積回路テ
スタ。 - 【請求項１８】 複数の部品の支持に適した印刷回路基
板（１３０）と、前記印刷回路基板（１３０）は各種の
部品を電気的に接続する複数のトレースを備え、さらに
同印刷回路基板（１３０）は自身の中に形成されたプロ
ーバ試験開口（１４５）を備えていることと、 前記印刷回路基板（１３０）上に取付けられた複数の部
品（１４０，１３２）と、前記複数の部品（１４０，１
３２）はシリコン・ダイ上に形成された集積回路を含
み、前記シリコン・ダイは同ダイが露出された際にセン
サ・プローブ（１５）がプローバ試験開口（１４５）を
介してダイに対してアクセスできるようにプローバ試験
開口（１４５）上に取付けられていることとを備えた試
験に適するモジュール。 - 【請求項１９】 前記集積回路を支持するソケットを更
に含み、前記ソケットは中央開口を備え、同中央開口は
ダイが露出された際に、センサ・プローブ（１５）が同
中央開口を介してダイに対してアクセスし得るようにプ
ローバ試験開口（１４５）上に配置されていることを特
徴とする請求項１８に記載のボード・レベルの装置。 - 【請求項２０】 前記集積回路がキャビティ・ダウン式
であって、かつリード・ダウン式の集積回路であること
を特徴とする請求項１９に記載のボード・レベルの装
置。 - 【請求項２１】 前記トレースがプローバ試験開口（１
４５）の周囲に配線されていることを特徴とする請求項
１８に記載のボード・レベルの装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/282913 | 1994-07-29 | ||
| US08/282,913 US6163866A (en) | 1994-07-29 | 1994-07-29 | System level IC testing arrangement and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0886840A true JPH0886840A (ja) | 1996-04-02 |
Family
ID=23083661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7187396A Pending JPH0886840A (ja) | 1994-07-29 | 1995-07-24 | システム・レベル集積回路試験装置及び試験方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6163866A (ja) |
| EP (1) | EP0694787A3 (ja) |
| JP (1) | JPH0886840A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6324572B1 (en) * | 1999-05-14 | 2001-11-27 | Motorola, Inc. | Communication network method and apparatus |
| DE10111752A1 (de) * | 2001-03-12 | 2002-10-02 | Infineon Technologies Ag | Anordnung mit einem Halbleiter-Bauelement und einer Testvorrichtung sowie Verfahren zur Kontaktierung eines Halbleiter-Bauelementes zu Testzwecken |
| US6707148B1 (en) | 2002-05-21 | 2004-03-16 | National Semiconductor Corporation | Bumped integrated circuits for optical applications |
| US7154257B2 (en) * | 2002-09-30 | 2006-12-26 | Intel Corporation | Universal automated circuit board tester |
| US6999888B2 (en) * | 2002-09-30 | 2006-02-14 | Intel Corporation | Automated circuit board test actuator system |
| US7087439B2 (en) * | 2003-09-04 | 2006-08-08 | Hewlett-Packard Development Company, L.P. | Method and apparatus for thermally assisted testing of integrated circuits |
| US20070152696A1 (en) * | 2006-01-03 | 2007-07-05 | Ross Larry K | Water bond-out |
| CN102565518A (zh) * | 2010-12-16 | 2012-07-11 | 鸿富锦精密工业（深圳）有限公司 | 电流平衡测试系统 |
| CN106790811B (zh) * | 2016-12-26 | 2019-11-26 | 武汉华星光电技术有限公司 | 显示屏驱动系统及移动终端 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103557A (en) * | 1988-05-16 | 1992-04-14 | Leedy Glenn J | Making and testing an integrated circuit using high density probe points |
| US4862075A (en) * | 1988-09-01 | 1989-08-29 | Photon Dynamics, Inc. | High frequency test head using electro-optics |
| US4980019A (en) * | 1988-09-13 | 1990-12-25 | Intel Corporation | Etch-back process for failure analysis of integrated circuits |
| US5177437A (en) * | 1990-08-08 | 1993-01-05 | Photon Dynamics, Inc. | High-density optically-addressable circuit board probe panel and method for use |
| US5162728A (en) * | 1990-09-11 | 1992-11-10 | Cray Computer Corporation | Functional at speed test system for integrated circuits on undiced wafers |
| US5179279A (en) * | 1991-01-25 | 1993-01-12 | Rensselaer Polytechnic Institute | Non-contact electrical pathway |
| US5475316A (en) * | 1993-12-27 | 1995-12-12 | Hypervision, Inc. | Transportable image emission microscope |
-
1994
- 1994-07-29 US US08/282,913 patent/US6163866A/en not_active Expired - Fee Related
-
1995
- 1995-07-14 EP EP95304943A patent/EP0694787A3/en not_active Withdrawn
- 1995-07-24 JP JP7187396A patent/JPH0886840A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6163866A (en) | 2000-12-19 |
| EP0694787A3 (en) | 1997-03-19 |
| EP0694787A2 (en) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523695A (en) | Universal test socket for exposing the active surface of an integrated circuit in a die-down package | |
| US6752645B2 (en) | Semiconductor device-socket having rotationally movable heat sinks | |
| KR20080058343A (ko) | 싱귤레이션된 다이를 테스트하는 장치 및 방법 | |
| JPH0886840A (ja) | システム・レベル集積回路試験装置及び試験方法 | |
| EP0135384B1 (en) | Probe head assembly | |
| US5781021A (en) | Universal fixtureless test equipment | |
| CN212749137U (zh) | 具有可配置探头固定装置的测试设备 | |
| KR20030096418A (ko) | 반도체 제품 다이 테스트용 테스트 다이를 포함하는테스트 장치 및 반도체 제품 다이 테스트 방법 | |
| US10962565B2 (en) | Substrate inspection apparatus | |
| US5659483A (en) | System and method for analyzing conductor formation processes | |
| JP3141812B2 (ja) | 回路素子用検査装置 | |
| US6864697B1 (en) | Flip-over alignment station for probe needle adjustment | |
| JPH0669296A (ja) | 試験装置 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JP2796351B2 (ja) | 導通チェック装置 | |
| JP2005121652A (ja) | 電子回路アセンブリ試験装置 | |
| JPH0878497A (ja) | 移載装置 | |
| JPS6014216Y2 (ja) | 印刷配線板の検査装置 | |
| KR200255716Y1 (ko) | 인쇄회로기판 검사기구 | |
| JP2004296556A (ja) | 静電破壊耐量試験装置および試験方法 | |
| JPH10197590A (ja) | マルチテスト用治具とマルチテスター | |
| Wilkins | Physical design of circuit boards for testability and maintainability | |
| JPH07154053A (ja) | 配線基板の試験方法、その装置および配線基板 | |
| JPH02136759A (ja) | プリント基板布線検査装置 | |
| JP2570033B2 (ja) | プリント配線板用導通検査機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |