JPH088575B2 - Ａｔｍセル挿入方式 - Google Patents
Ａｔｍセル挿入方式Info
- Publication number
- JPH088575B2 JPH088575B2 JP1208237A JP20823789A JPH088575B2 JP H088575 B2 JPH088575 B2 JP H088575B2 JP 1208237 A JP1208237 A JP 1208237A JP 20823789 A JP20823789 A JP 20823789A JP H088575 B2 JPH088575 B2 JP H088575B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- cell
- highway
- atm
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非同期転送モード（ATM）による交換機にお
けるATMセル挿入方式に関する。
けるATMセル挿入方式に関する。
従来、ディジタル交換機においては、回線交換方式ま
たはパケット交換方式による交換機能を有していた。
たはパケット交換方式による交換機能を有していた。
回線交換方式の場合は、タイムスロットが時分割多重
されたハイウェイを有し、一定のフレーム（通常125μ
秒周期）毎に所定の時間位置のタイムスロットを１つの
呼が占有していた。この場合、このようなハイウェイに
例えば信号を挿入するには、ハードウェア回路を設けて
予め信号タイムスロットを決めておき、そのタイムスロ
ットは挿入場所まで空きとなるように設計していた。
されたハイウェイを有し、一定のフレーム（通常125μ
秒周期）毎に所定の時間位置のタイムスロットを１つの
呼が占有していた。この場合、このようなハイウェイに
例えば信号を挿入するには、ハードウェア回路を設けて
予め信号タイムスロットを決めておき、そのタイムスロ
ットは挿入場所まで空きとなるように設計していた。
一方、パケット交換方式の場合は、処理装置が交換と
共に信号等の挿入も行っており、挿入のための交通整理
が容易に行われていた。
共に信号等の挿入も行っており、挿入のための交通整理
が容易に行われていた。
近年、CCITT（国際電信電話諮問委員会）等でATMが回
線交換方式とパケット交換方式とは別の方式として注目
されている。ATMにおいては、回線交換方式と同様に交
換はハードウェアで実現される。ATMにおけるハイウェ
イは回線交換方式のハイウェイとは異なる。ATMでは、
情報はセルと呼ばれる固定長（40バイトから120バイト
程度）の一種のパケットに入れて転送される。ATMのハ
イウェイ上ではセル位置が決められており、送るべき情
報が発生する時のみセルに入れる。情報が無いときは空
きセルとなる。
線交換方式とパケット交換方式とは別の方式として注目
されている。ATMにおいては、回線交換方式と同様に交
換はハードウェアで実現される。ATMにおけるハイウェ
イは回線交換方式のハイウェイとは異なる。ATMでは、
情報はセルと呼ばれる固定長（40バイトから120バイト
程度）の一種のパケットに入れて転送される。ATMのハ
イウェイ上ではセル位置が決められており、送るべき情
報が発生する時のみセルに入れる。情報が無いときは空
きセルとなる。
従来このようなATMハイウェイに信号を挿入する方式
は存在しなかった。
は存在しなかった。
まず、このATMハイウェイに信号セルを挿入すること
を考えると、挿入しようとする時にちょうどハイウェイ
に空きセルがあればよいが、使用率が高く空きセルが無
いと挿入がいつまでも待たされる。またハイウェイ上の
セルを待たせて強制的に信号セルを挿入する方法も考え
られるが、挿入セルが多い時はハイウェイ上のセルの遅
延が増大する。
を考えると、挿入しようとする時にちょうどハイウェイ
に空きセルがあればよいが、使用率が高く空きセルが無
いと挿入がいつまでも待たされる。またハイウェイ上の
セルを待たせて強制的に信号セルを挿入する方法も考え
られるが、挿入セルが多い時はハイウェイ上のセルの遅
延が増大する。
従って、通常の方法で特性の良いセル挿入方式を実現
できない問題がある。
できない問題がある。
本発明の目的はこの問題を解決し、従来存在しなかっ
たATMセル挿入方式を提供することにある。
たATMセル挿入方式を提供することにある。
本発明のATMセル挿入方式は、ATMセルを転送する入力
ハイウェイと前記入力ハイウェイに挿入するATMセルを
発生する回路からの挿入セル信号線とを入力とし、ATM
セルを転送する出力ハイウェイを出力とするATMセル挿
入回路において、前記入力ハイウェイ上のATMセルを一
時蓄積する第一のバッファと、前記挿入セル信号線上の
挿入セルを一時蓄積する第二のバッファと、時間計測回
路と、出力制御回路とを備え、前記出力制御回路は前記
第二のバッファにATMセルが有ることを認知した時点か
ら所定の時間経過後までの間に最初に前記第一のバッフ
ァが空きであることを検知した時前記第二のバッファか
ら挿入すべきATMセルを前記出力ハイウェイに送出し、
前記所定の時間経過時まで第一のバッファが空きになら
ない場合は前記所定の時間経過時に前記第二のバッファ
から挿入すべきATMセルを前記出力ハイウェイに送出
し、その他の場合は前記第一のバッファからATMセルを
出力ハイウェイに送出することによりATMセルを挿入す
ることを特徴とする。
ハイウェイと前記入力ハイウェイに挿入するATMセルを
発生する回路からの挿入セル信号線とを入力とし、ATM
セルを転送する出力ハイウェイを出力とするATMセル挿
入回路において、前記入力ハイウェイ上のATMセルを一
時蓄積する第一のバッファと、前記挿入セル信号線上の
挿入セルを一時蓄積する第二のバッファと、時間計測回
路と、出力制御回路とを備え、前記出力制御回路は前記
第二のバッファにATMセルが有ることを認知した時点か
ら所定の時間経過後までの間に最初に前記第一のバッフ
ァが空きであることを検知した時前記第二のバッファか
ら挿入すべきATMセルを前記出力ハイウェイに送出し、
前記所定の時間経過時まで第一のバッファが空きになら
ない場合は前記所定の時間経過時に前記第二のバッファ
から挿入すべきATMセルを前記出力ハイウェイに送出
し、その他の場合は前記第一のバッファからATMセルを
出力ハイウェイに送出することによりATMセルを挿入す
ることを特徴とする。
〔実施例〕 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のATMセル挿入回路の構成
図である。
図である。
ATM入力ハイウェイ１は挿入されるハイウェイであ
り、第一のバッファ２に接続される。
り、第一のバッファ２に接続される。
第一のバッファ２はATM内部ハイウェイ６と第一のバ
ッファ空塞表示線10を出力し、第一のバッファ制御線11
を入力し、TAM入力ハイウェイ１上のセルを蓄積し、第
一のバッファ制御線11が論理「１」の場合は蓄積された
セルを順次ATM内部ハイウェイ６に出力し、蓄積された
セルがない場合はATM内部ハイウェイ６に空きセルを出
力する。第一のバッファ２は第一のバッファ制御線11が
論理「０」の場合はATM内部ハイウェイ６に論理「０」
を出力する。第一のバッファ２は蓄積されたセルがある
場合は第一のバッファ空塞表示線10に論理「０」を出力
し、蓄積されたセルが無い場合は論理「１」を出力す
る。（バッファ空きが論理「１」である。） セル発生回路３は挿入すべきセルを発生する回路、例
えば信号装置であり、挿入セル信号線４を介して第二の
バッファ５に接続される。セル発生回路３は挿入すべき
セルを発生した場合、そのセルを挿入セル信号線４に出
力する。
ッファ空塞表示線10を出力し、第一のバッファ制御線11
を入力し、TAM入力ハイウェイ１上のセルを蓄積し、第
一のバッファ制御線11が論理「１」の場合は蓄積された
セルを順次ATM内部ハイウェイ６に出力し、蓄積された
セルがない場合はATM内部ハイウェイ６に空きセルを出
力する。第一のバッファ２は第一のバッファ制御線11が
論理「０」の場合はATM内部ハイウェイ６に論理「０」
を出力する。第一のバッファ２は蓄積されたセルがある
場合は第一のバッファ空塞表示線10に論理「０」を出力
し、蓄積されたセルが無い場合は論理「１」を出力す
る。（バッファ空きが論理「１」である。） セル発生回路３は挿入すべきセルを発生する回路、例
えば信号装置であり、挿入セル信号線４を介して第二の
バッファ５に接続される。セル発生回路３は挿入すべき
セルを発生した場合、そのセルを挿入セル信号線４に出
力する。
第二のバファ５は挿入セルハイウェイ７と第二のバッ
ファ空塞表示線12を出力し、第二のバッファ制御線13を
入力し、挿入セル信号線４から到着するセルを蓄積し、
第二のバッファ制御線13が論理「１」の場合は蓄積され
たセルを挿入セルハイウェイ７に出力する。第二のバッ
ファ５は第二のバッファ制御線13が論理「０」の場合は
挿入セルハイウェイ７に論理「０」を出力する。第二の
バッファ５は蓄積されたセルがあって且つ第二のバッフ
ァ制御線13が論理「０」の場合は第二のバッファ空塞表
示線12に論理「１」を出力し、それ以外の場合は論理
「０」を出力する。（バッファ塞がりが論理「１」であ
り、第一のバッファ空塞表示線10とは論理を逆としてい
る。） 第一のオア回路８は第一のバッファ２からのATM内部
ハイウェイ６と第二のバッファ５からの挿入セルハイウ
ェイ７とを入力として論理和をとり、ATM出力ハイウェ
イ９に出力する。
ファ空塞表示線12を出力し、第二のバッファ制御線13を
入力し、挿入セル信号線４から到着するセルを蓄積し、
第二のバッファ制御線13が論理「１」の場合は蓄積され
たセルを挿入セルハイウェイ７に出力する。第二のバッ
ファ５は第二のバッファ制御線13が論理「０」の場合は
挿入セルハイウェイ７に論理「０」を出力する。第二の
バッファ５は蓄積されたセルがあって且つ第二のバッフ
ァ制御線13が論理「０」の場合は第二のバッファ空塞表
示線12に論理「１」を出力し、それ以外の場合は論理
「０」を出力する。（バッファ塞がりが論理「１」であ
り、第一のバッファ空塞表示線10とは論理を逆としてい
る。） 第一のオア回路８は第一のバッファ２からのATM内部
ハイウェイ６と第二のバッファ５からの挿入セルハイウ
ェイ７とを入力として論理和をとり、ATM出力ハイウェ
イ９に出力する。
時間計測回路16はカウンタ等で構成され、第二のバッ
ファ５からの第二のバッファ空塞表示線12を計測可端子
（ENABLE）に、図示していないクロック源からのクロッ
ク線21をクロック端子（CLOCK）に、第二のオア回路18
からの第三の挿入指示線19をリセット端子（RST）にそ
れぞれ入力し、オーバフロー端子（OV）から第二のオア
回路18への第二の挿入指示線17を出力する。時間計測回
路16は予め所定値を設定できる。時間計測回路16は計測
可端子が論理「１」のときクロック端子からのクロック
でカウンタを歩進し、論理「０」のときは歩進しない。
時間計測回路16はカウンタ値が所定値に達するとオーバ
フロー端子に論理「１」を、それ以外のときは論理
「０」を出力する。時間計測回路16はリセット端子から
論理「１」を入力すると、次のクロックでカウンタをリ
セットしてカウンタ値を０とし、論理「０」の場合は無
影響である。
ファ５からの第二のバッファ空塞表示線12を計測可端子
（ENABLE）に、図示していないクロック源からのクロッ
ク線21をクロック端子（CLOCK）に、第二のオア回路18
からの第三の挿入指示線19をリセット端子（RST）にそ
れぞれ入力し、オーバフロー端子（OV）から第二のオア
回路18への第二の挿入指示線17を出力する。時間計測回
路16は予め所定値を設定できる。時間計測回路16は計測
可端子が論理「１」のときクロック端子からのクロック
でカウンタを歩進し、論理「０」のときは歩進しない。
時間計測回路16はカウンタ値が所定値に達するとオーバ
フロー端子に論理「１」を、それ以外のときは論理
「０」を出力する。時間計測回路16はリセット端子から
論理「１」を入力すると、次のクロックでカウンタをリ
セットしてカウンタ値を０とし、論理「０」の場合は無
影響である。
出力制御回路22はアンド回路14、第二のオア回路18,
バッファ制御回路20から構成される。アンド回路14は第
一のバッファ２からの第一のバッファ空塞表示線10と第
二のバッファ５からの第二のバッファ空塞表示線12を入
力とし、論理積をとって第二のオア回路18に接続される
第一の挿入指示線15に出力する。第二のオア回路18はア
ンド回路14からの第一の挿入指示線15と時間計測回路16
からの第二の挿入指示線17を入力とし、論理和をとって
時間計測回路16及びバッファ制御回路20に接続される第
三の挿入指示線19に出力する。バッファ制御回路20は第
二のオア回路18からの第三の挿入指示線19を入力とし、
第一のバッファ２への第一のバッファ制御線11と第二の
バッファ５への第二のバッファ制御線13を出力とする。
バッファ制御回路20は第三の挿入指示線19が論理「１」
の場合は第一のバッファ制御線11に論理「０」を、第二
のバッファ制御線13に論理「１」を出力し、第三の挿入
指示線19が論理「０」の場合は第一のバッファ制御線11
に論理「１」を，第二のバッファ制御線13に論理「０」
を出力する。
バッファ制御回路20から構成される。アンド回路14は第
一のバッファ２からの第一のバッファ空塞表示線10と第
二のバッファ５からの第二のバッファ空塞表示線12を入
力とし、論理積をとって第二のオア回路18に接続される
第一の挿入指示線15に出力する。第二のオア回路18はア
ンド回路14からの第一の挿入指示線15と時間計測回路16
からの第二の挿入指示線17を入力とし、論理和をとって
時間計測回路16及びバッファ制御回路20に接続される第
三の挿入指示線19に出力する。バッファ制御回路20は第
二のオア回路18からの第三の挿入指示線19を入力とし、
第一のバッファ２への第一のバッファ制御線11と第二の
バッファ５への第二のバッファ制御線13を出力とする。
バッファ制御回路20は第三の挿入指示線19が論理「１」
の場合は第一のバッファ制御線11に論理「０」を、第二
のバッファ制御線13に論理「１」を出力し、第三の挿入
指示線19が論理「０」の場合は第一のバッファ制御線11
に論理「１」を，第二のバッファ制御線13に論理「０」
を出力する。
次に本実施例の動作について説明する。
最初は、セル発生回路３からの挿入セルが無く、時間
計測回路16は初期状態にあると仮定する。この時第二の
バッファ５にはセルが蓄積されていないので、第二のバ
ッファ空塞表示線12は論理「０」となる。従って計測可
端子が論理「０」となるので、時間計測回路16のカウン
タ値は０のままとなり、第二の挿入指示線17は論理
「０」である。従って、第一のバッファ２からの第一の
バッファ空塞表示線10の論理値に無関係に第一の挿入指
示線15も論理「０」，第二の挿入指示線17も論理「０」
であり、第三の挿入指示線19も論理「０」である。そこ
でバッファ制御回路20の動作により第一のバッファ制御
線11に論理「１」が、第二のバッファ制御線13に論理
「０」が出力される。従って、第一のバッファ２は第一
のバッファ制御線11が論理「１」であるので、蓄積され
たセル（蓄積されたセル無い場合は空きセル）を順次AT
M内部ハイウェイ６に出力する。また第二のバッファ５
は第二のバッファ制御線13が論理「０」であるので、挿
入セルハイウェイ７に論理「０」を出力する。第一のオ
ア回路８では挿入セルハイウェイが論理「０」のため、
ATM内部ハイウェイ６がそのままATM出力ハイウェイ９に
出力される。以上のように、挿入すべきセルが無い場合
はATM入力ハイウェイ１がそのままATM出力ハイウェイ９
に出力される。
計測回路16は初期状態にあると仮定する。この時第二の
バッファ５にはセルが蓄積されていないので、第二のバ
ッファ空塞表示線12は論理「０」となる。従って計測可
端子が論理「０」となるので、時間計測回路16のカウン
タ値は０のままとなり、第二の挿入指示線17は論理
「０」である。従って、第一のバッファ２からの第一の
バッファ空塞表示線10の論理値に無関係に第一の挿入指
示線15も論理「０」，第二の挿入指示線17も論理「０」
であり、第三の挿入指示線19も論理「０」である。そこ
でバッファ制御回路20の動作により第一のバッファ制御
線11に論理「１」が、第二のバッファ制御線13に論理
「０」が出力される。従って、第一のバッファ２は第一
のバッファ制御線11が論理「１」であるので、蓄積され
たセル（蓄積されたセル無い場合は空きセル）を順次AT
M内部ハイウェイ６に出力する。また第二のバッファ５
は第二のバッファ制御線13が論理「０」であるので、挿
入セルハイウェイ７に論理「０」を出力する。第一のオ
ア回路８では挿入セルハイウェイが論理「０」のため、
ATM内部ハイウェイ６がそのままATM出力ハイウェイ９に
出力される。以上のように、挿入すべきセルが無い場合
はATM入力ハイウェイ１がそのままATM出力ハイウェイ９
に出力される。
ここで挿入すべきセルが発生したとする。挿入すべき
セルはセル発生回路３から挿入セル信号線４を介して第
二のバッファ５に蓄積される。これにより、第二のバッ
ファ５からの第二のバッファ空塞表示線12は論理「１」
に変化する。時間計測回路16は計測可端子が論理「１」
になるためカウンタ値のクロック歩進を始める。この場
合でもカウンタ値が所定値になるまでは第二の挿入指示
線17は論理「０」のままである。所定値となるまでの間
は第三の挿入指示線19には第一の挿入指示線15がそのま
ま出力され、第一の挿入指示線15は第一のバッファ空塞
表示線10と論理「１」である第二のバッファ空塞表示線
12との論理積であるので、第一のバッファ２からの第一
のバッファ空塞表示線10が最初に論理「１」（バッファ
空きを意味する）となった時第一の挿入指示線15及び第
三の挿入指示線19が論理「１」となり、時間計測回路16
のリセット端子に論理「１」が入力され次のクロックで
カウンタ値が０となり、また、バッファ制御回路20から
の第一のバッファ制御線11が論理「０」，第二のバッフ
ァ制御線13が論理「１」となり、第一のバッファ２はAT
M内部ハイウェイ６に論理「０」を出力し、第二のバッ
ファ５は蓄積されたセルを挿入セルハイウェイ７に出力
し、第一のオア回路８はATM内部ハイウェイ６が論理
「０」のため挿入セルハイウェイ７上のセルをATM出力
ハイウェイ９に出力する。この時、第二のバッファ５は
同時に第二のバッファ空塞表示線12を論理「０」とする
ため、第三の挿入指示線19は論理「０」となり、第一の
バッファ制御線11と第二のバッファ空塞表示線12の論理
が再度反転し、次のセル位置では第一のオア回路８は再
びATM内部ハイウェイ６をATM出力ハイウェイ９に出力す
る。このように、挿入セル発生から所定時間経過までの
間にATM入力ハイウェイ１に空きセルがある場合は最初
の空きセル位置に挿入セルが挿入されてATM出力ハイウ
ェイ９として出力される。
セルはセル発生回路３から挿入セル信号線４を介して第
二のバッファ５に蓄積される。これにより、第二のバッ
ファ５からの第二のバッファ空塞表示線12は論理「１」
に変化する。時間計測回路16は計測可端子が論理「１」
になるためカウンタ値のクロック歩進を始める。この場
合でもカウンタ値が所定値になるまでは第二の挿入指示
線17は論理「０」のままである。所定値となるまでの間
は第三の挿入指示線19には第一の挿入指示線15がそのま
ま出力され、第一の挿入指示線15は第一のバッファ空塞
表示線10と論理「１」である第二のバッファ空塞表示線
12との論理積であるので、第一のバッファ２からの第一
のバッファ空塞表示線10が最初に論理「１」（バッファ
空きを意味する）となった時第一の挿入指示線15及び第
三の挿入指示線19が論理「１」となり、時間計測回路16
のリセット端子に論理「１」が入力され次のクロックで
カウンタ値が０となり、また、バッファ制御回路20から
の第一のバッファ制御線11が論理「０」，第二のバッフ
ァ制御線13が論理「１」となり、第一のバッファ２はAT
M内部ハイウェイ６に論理「０」を出力し、第二のバッ
ファ５は蓄積されたセルを挿入セルハイウェイ７に出力
し、第一のオア回路８はATM内部ハイウェイ６が論理
「０」のため挿入セルハイウェイ７上のセルをATM出力
ハイウェイ９に出力する。この時、第二のバッファ５は
同時に第二のバッファ空塞表示線12を論理「０」とする
ため、第三の挿入指示線19は論理「０」となり、第一の
バッファ制御線11と第二のバッファ空塞表示線12の論理
が再度反転し、次のセル位置では第一のオア回路８は再
びATM内部ハイウェイ６をATM出力ハイウェイ９に出力す
る。このように、挿入セル発生から所定時間経過までの
間にATM入力ハイウェイ１に空きセルがある場合は最初
の空きセル位置に挿入セルが挿入されてATM出力ハイウ
ェイ９として出力される。
カウンタ値が所定値に達するまで第一のバッファ空塞
表示線10が論理「１」にならなかった場合は時間計測回
路16のオーバフロー端子に論理「１」が出力され、第二
の挿入指示線17が論理「１」となり、第三の挿入指示線
19が論理「１」となって上述した動作を行う。これは、
挿入セル発生から所定時間経過までの間にATM入力ハイ
ウェイ１に空きセルがない場合は所定時間経過時のセル
位置に挿入セルが挿入されてATM出力ハイウェイ９とし
て出力され、ATM入力ハイウェイ１上で挿入されたセル
位置に入っていたセルは第一のバッファ２で１つのセル
時間待たされる。以後のセル位置のセルも１つずつずれ
た位置でATM出力ハイウェイ９に出力される。このずれ
はATM入力ハイウェイ１に空きセルが出現したときに元
へ戻る。
表示線10が論理「１」にならなかった場合は時間計測回
路16のオーバフロー端子に論理「１」が出力され、第二
の挿入指示線17が論理「１」となり、第三の挿入指示線
19が論理「１」となって上述した動作を行う。これは、
挿入セル発生から所定時間経過までの間にATM入力ハイ
ウェイ１に空きセルがない場合は所定時間経過時のセル
位置に挿入セルが挿入されてATM出力ハイウェイ９とし
て出力され、ATM入力ハイウェイ１上で挿入されたセル
位置に入っていたセルは第一のバッファ２で１つのセル
時間待たされる。以後のセル位置のセルも１つずつずれ
た位置でATM出力ハイウェイ９に出力される。このずれ
はATM入力ハイウェイ１に空きセルが出現したときに元
へ戻る。
本実施例では時間計測回路16のカウンタ所定値はあら
かじめ設定しておく場合を示したが、制御装置等から動
的に設定される場合も本発明に含まれる。
かじめ設定しておく場合を示したが、制御装置等から動
的に設定される場合も本発明に含まれる。
以上説明したように本発明は、クロックを１セル周期
とし時間計測回路のカウンタ所定値をｎとした場合、AT
M入力ハイウェイのセル率（空きセルで無い率）とは不
関係にセルを挿入する割合を100/n％は保証することが
できる。挿入を優先させる方法だとこの割合は100％と
なり、ATM入力ハイウェイ上のセルは最大無限大に遅延
する。また、ATM入力ハイウェイを優先する方法だとATM
入力ハイウェイ上のセルの遅延は０とできるが、挿入割
合が保証されず最低０％となってしまう。即ち、本発明
により融通性のあるATMセル挿入方式を実現できる。
とし時間計測回路のカウンタ所定値をｎとした場合、AT
M入力ハイウェイのセル率（空きセルで無い率）とは不
関係にセルを挿入する割合を100/n％は保証することが
できる。挿入を優先させる方法だとこの割合は100％と
なり、ATM入力ハイウェイ上のセルは最大無限大に遅延
する。また、ATM入力ハイウェイを優先する方法だとATM
入力ハイウェイ上のセルの遅延は０とできるが、挿入割
合が保証されず最低０％となってしまう。即ち、本発明
により融通性のあるATMセル挿入方式を実現できる。
従って本発明のATMセル挿入方式によれば、ATM入力ハ
イウェイ上のセルの遅延と挿入セルの挿入率とをｎによ
って最適な値に設定できるので、所望のセル転送特性を
容易に実現できる効果がある。
イウェイ上のセルの遅延と挿入セルの挿入率とをｎによ
って最適な値に設定できるので、所望のセル転送特性を
容易に実現できる効果がある。
【図面の簡単な説明】 第１図は本発明の一実施例のATMセル挿入回路の構成図
である。 １……ATM入力ハイウェイ、２……第一のバッファ、３
……セル発生回路、４……挿入セル信号線、５……第二
のバッファ、６……ATM内部ハイウェイ、７……挿入セ
ルハイウェイ、８……第一のオア回路、９……ATM出力
ハイウェイ、10……第一のバッファ空塞表示線、11……
第一のバッファ制御線、12……第二のバッファ空塞表示
線、13……第二のバファ制御線、14……アンド回路、15
……第一の挿入指示線、16……時間計測回路、17……第
二の挿入指示線、18……第二のオア回路、19……第三の
挿入指示線、20……バッファ制御回路、21……クロック
線、22……出力制御回路。
である。 １……ATM入力ハイウェイ、２……第一のバッファ、３
……セル発生回路、４……挿入セル信号線、５……第二
のバッファ、６……ATM内部ハイウェイ、７……挿入セ
ルハイウェイ、８……第一のオア回路、９……ATM出力
ハイウェイ、10……第一のバッファ空塞表示線、11……
第一のバッファ制御線、12……第二のバッファ空塞表示
線、13……第二のバファ制御線、14……アンド回路、15
……第一の挿入指示線、16……時間計測回路、17……第
二の挿入指示線、18……第二のオア回路、19……第三の
挿入指示線、20……バッファ制御回路、21……クロック
線、22……出力制御回路。
Claims (1)
- 【請求項１】ATMセルを転送する入力ハイウェイと前記
入力ハイウェイに挿入するATMセルを発生する回路から
の挿入セル信号線とを入力とし、ATMセルを転送する出
力ハイウェイを出力とするATMセル挿入回路において、
前記入力ハイウェイ上のATMセルを一時蓄積する第一の
バッファと、前記挿入セル信号線上の挿入セルを一時蓄
積する第二のバッファと、時間計測回路と、出力制御回
路とを備え、前記出力制御回路は前記第二のバッファに
ATMセルが有ることを認知した時点から所定の時間経過
後までの間に最初に前記第一のバッファが空きであるこ
とを検知した時前記第二のバッファから挿入すべきATM
セルを前記出力ハイウェイに送出し、前記所定の時間経
過時まで第一のバッファが空きにならない場合は前記所
定の時間経過時に前記第二のバッファから挿入すべきAT
Mセルを前記出力ハイウェイに送出し、その他の場合は
前記第一のバッファからATMセルを出力ハイウェイに送
出することによりATMセルを挿入することを特徴とするA
TMセル挿入方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208237A JPH088575B2 (ja) | 1989-08-11 | 1989-08-11 | Ａｔｍセル挿入方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208237A JPH088575B2 (ja) | 1989-08-11 | 1989-08-11 | Ａｔｍセル挿入方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371749A JPH0371749A (ja) | 1991-03-27 |
| JPH088575B2 true JPH088575B2 (ja) | 1996-01-29 |
Family
ID=16552927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208237A Expired - Lifetime JPH088575B2 (ja) | 1989-08-11 | 1989-08-11 | Ａｔｍセル挿入方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088575B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2726710B1 (fr) * | 1994-11-08 | 1997-01-03 | Tremel Jean Yves | Procede d'insertion de cellules dans un flux de type atm et dispositif de mise en oeuvre |
| JP3624363B2 (ja) | 1998-11-10 | 2005-03-02 | 富士通株式会社 | Ａｔｍ装置における帯域制御装置 |
-
1989
- 1989-08-11 JP JP1208237A patent/JPH088575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371749A (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598363A (en) | Adaptive delayed polling of sensors | |
| US6493818B2 (en) | Technique for pipelining synchronization to maintain throughput across two asynchronous clock domain boundaries | |
| JP2539173B2 (ja) | デ―タ伝送方法及び装置 | |
| US6349101B1 (en) | Cell buffer circuit for an ATM cells to SDH-based data conversion system | |
| JPH088575B2 (ja) | Ａｔｍセル挿入方式 | |
| US6816504B1 (en) | Method and apparatus for transferring deterministic latency packets in a ringlet | |
| JP2808650B2 (ja) | 電子装置の消費電力低減装置 | |
| JP2746284B2 (ja) | Ｏａｍセル挿入装置 | |
| KR20020020229A (ko) | 입력 데이터 처리 회로 | |
| JP3190800B2 (ja) | 転送速度切り替え機能付き非同期転送回路 | |
| US5684958A (en) | System for preventing cell dropout on the transmitting side using timing signal and read completion signal to control the retransmission of previous cell | |
| US5740212A (en) | Delay circuit of PCM data | |
| US6421351B1 (en) | Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse | |
| JP3641371B2 (ja) | バッファメモリ回路 | |
| JP2521368B2 (ja) | Ａｔｍ用パケットアダプタ装置 | |
| JPH01225261A (ja) | パケット送信装置 | |
| JPH05244186A (ja) | Ａｔｍ／ｓｔｍ変換回路 | |
| JP3106756B2 (ja) | 警報状態制御装置 | |
| JPH04369139A (ja) | Ａｔｍトラヒック制御方式 | |
| JP3193202B2 (ja) | Ｆｉｆｏ型メモリ | |
| JP3590877B2 (ja) | Ａｔｍセルの遅延変動発生回路 | |
| KR100263184B1 (ko) | 비동기 전송 모드 통신시스템에서 에이티엠 적응계층1 프로토콜의 적응 클럭복구 장치 및 방법 | |
| JPH07250082A (ja) | Ａａｌタイプ１処理装置 | |
| JP2891809B2 (ja) | 時刻管理方式 | |
| JPH08213986A (ja) | データ変換回路 |