JPH088453A - 赤外線検出装置 - Google Patents
赤外線検出装置Info
- Publication number
- JPH088453A JPH088453A JP6135893A JP13589394A JPH088453A JP H088453 A JPH088453 A JP H088453A JP 6135893 A JP6135893 A JP 6135893A JP 13589394 A JP13589394 A JP 13589394A JP H088453 A JPH088453 A JP H088453A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- infrared
- infrared detection
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】赤外線検出装置に関し、同一の基板の上で分離
された赤外線検出素子アレイの配線を切断しにくくする
こと。 【構成】主面に形成されたストライプ状の溝１２を有す
る半導体基板１１と、前記溝１２内に埋め込まれた化合
物半導体層１４に形成されたｐｎ接合構造を有する赤外
線検出素子１４，１６とを含む。
された赤外線検出素子アレイの配線を切断しにくくする
こと。 【構成】主面に形成されたストライプ状の溝１２を有す
る半導体基板１１と、前記溝１２内に埋め込まれた化合
物半導体層１４に形成されたｐｎ接合構造を有する赤外
線検出素子１４，１６とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、赤外線検出装置に関
し、より詳しくは、水銀カドミウム・テルルを用いた赤
外線検出装置に関する。
し、より詳しくは、水銀カドミウム・テルルを用いた赤
外線検出装置に関する。
【０００２】
【従来の技術】赤外線撮像装置の解像度の向上のため、
１つの半導体チップ状に多画素を有する構造が求められ
ている。従来、水銀カドミウム・テルル（HgCdTe）結晶
を用いて作製した赤外線検出装置は例えば図７に示すよ
うな構造をしている。図７においては、シリコン（Si）
基板１の上層のＣＣＤ入力領域２と、HgCdTe基板３のｐ
ｎ接合を有する画素領域４とを互いに対向させ、それら
の領域をインジウムのバンプ５によって電気的に接続す
る。
１つの半導体チップ状に多画素を有する構造が求められ
ている。従来、水銀カドミウム・テルル（HgCdTe）結晶
を用いて作製した赤外線検出装置は例えば図７に示すよ
うな構造をしている。図７においては、シリコン（Si）
基板１の上層のＣＣＤ入力領域２と、HgCdTe基板３のｐ
ｎ接合を有する画素領域４とを互いに対向させ、それら
の領域をインジウムのバンプ５によって電気的に接続す
る。
【０００３】このような赤外線検出装置は例えば７７Ｋ
の温度下で使用されるので、多画素化のためにHgCdTe基
板３のサイズを大きくすると、HgCdTe基板３とSi基板１
の熱膨張係数の相違から、HgCdTe基板３がSi基板１から
剥がれたり、いずれかの基板が割れるという問題が生じ
ていた。そこで、Si基板の上にHgCdTeによる赤外線検出
素子のアレイを作製したり、Si信号処理回路の上にHgCd
Teよりなる赤外線検出素子を形成することが提案されて
いる。そして、Si基板上でHgCdTe基板を画素毎に対応さ
せて複数に分割し、熱膨張による割れや剥がれ等を防止
している。
の温度下で使用されるので、多画素化のためにHgCdTe基
板３のサイズを大きくすると、HgCdTe基板３とSi基板１
の熱膨張係数の相違から、HgCdTe基板３がSi基板１から
剥がれたり、いずれかの基板が割れるという問題が生じ
ていた。そこで、Si基板の上にHgCdTeによる赤外線検出
素子のアレイを作製したり、Si信号処理回路の上にHgCd
Teよりなる赤外線検出素子を形成することが提案されて
いる。そして、Si基板上でHgCdTe基板を画素毎に対応さ
せて複数に分割し、熱膨張による割れや剥がれ等を防止
している。
【０００４】
【発明が解決しようとする課題】しかし、HgCdTe基板を
分割すると、HgCdTe基板の厚さ分の段差が生じるため、
各分割したHgCdTe基板に配線を接続する場合に、配線が
その段差によって切断されるといった問題がある。本発
明はこのような問題に鑑みてなされたものであって、同
一の基板の上で分離された赤外線検出素子アレイの配線
を切断しにくくできる赤外線検知装置を提供することを
目的とする。
分割すると、HgCdTe基板の厚さ分の段差が生じるため、
各分割したHgCdTe基板に配線を接続する場合に、配線が
その段差によって切断されるといった問題がある。本発
明はこのような問題に鑑みてなされたものであって、同
一の基板の上で分離された赤外線検出素子アレイの配線
を切断しにくくできる赤外線検知装置を提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記した課題は、図３に
例示するように、主面に形成されたストライプ状の溝１
２を有する半導体基板１１と、前記溝１２内に埋め込ま
れた化合物半導体層１４に形成されたｐｎ接合構造を有
する赤外線検出素子１４，１６とを有することを特徴と
する赤外線検出装置により解決する。
例示するように、主面に形成されたストライプ状の溝１
２を有する半導体基板１１と、前記溝１２内に埋め込ま
れた化合物半導体層１４に形成されたｐｎ接合構造を有
する赤外線検出素子１４，１６とを有することを特徴と
する赤外線検出装置により解決する。
【０００６】前記赤外線検出素子１４，１６は、前記ス
トライプ状の溝１２に沿って前記化合物半導体層１４に
複数個形成されている赤外線検出装置により解決する。
前記化合物半導体層１４には、図６に例示するように、
前記溝１２を横切る素子分離用溝３３が形成されている
ことを特徴とする赤外線検出装置により解決する。
トライプ状の溝１２に沿って前記化合物半導体層１４に
複数個形成されている赤外線検出装置により解決する。
前記化合物半導体層１４には、図６に例示するように、
前記溝１２を横切る素子分離用溝３３が形成されている
ことを特徴とする赤外線検出装置により解決する。
【０００７】前記化合物半導体層１４は水銀カドミウム
テルルであることを特徴とする赤外線検出装置により解
決する。前記半導体基板１１には、信号処理回路素子が
形成されていることを特徴とする赤外線検出装置により
解決する。前記半導体基板１１のうち前記赤外線検出素
子１４，１６の側方領域にはスイッチング素子１８，１
９，２０が形成されていることを特徴とする赤外線検出
装置により解決する。
テルルであることを特徴とする赤外線検出装置により解
決する。前記半導体基板１１には、信号処理回路素子が
形成されていることを特徴とする赤外線検出装置により
解決する。前記半導体基板１１のうち前記赤外線検出素
子１４，１６の側方領域にはスイッチング素子１８，１
９，２０が形成されていることを特徴とする赤外線検出
装置により解決する。
【０００８】前記半導体基板１１の上に配置される配線
１７，２７のうち、前記化合物半導体層１４に対して電
位差の大きい配線１７を前記化合物半導体層１４の上方
に通さないことを特徴とする赤外線検出装置により解決
する。前記スイッチング素子１８，１９，２０はＭＯＳ
トランジスタで、そのドレイン領域２０から引き出され
る配線２７は前記化合物半導体層１４の上方を通ること
を特徴とする赤外線検出装置により解決する。
１７，２７のうち、前記化合物半導体層１４に対して電
位差の大きい配線１７を前記化合物半導体層１４の上方
に通さないことを特徴とする赤外線検出装置により解決
する。前記スイッチング素子１８，１９，２０はＭＯＳ
トランジスタで、そのドレイン領域２０から引き出され
る配線２７は前記化合物半導体層１４の上方を通ること
を特徴とする赤外線検出装置により解決する。
【０００９】前記化合物半導体層１４は図５に例示する
ように絶縁膜２１に覆われ、かつ、該絶縁膜２１の表面
には前記化合物半導体層１４の周辺部に導通する導電膜
３０が形成されていることを特徴とする赤外線検出装置
により解決する。
ように絶縁膜２１に覆われ、かつ、該絶縁膜２１の表面
には前記化合物半導体層１４の周辺部に導通する導電膜
３０が形成されていることを特徴とする赤外線検出装置
により解決する。
【００１０】
【作 用】本発明によれば、赤外線検出素子は半導体基
板主面の溝内に形成されているので、HgCdTeなどの化合
物半導体層との段差は全くないか、生じても僅かであ
る。従って、半導体基板上では、化合物半導体層を覆う
絶縁層だけがわずかに突出している状態であり、赤外線
検出素子から引き出される配線の断線は生じ難くなって
いる。しかも、化合物半導体層は半導体基板の溝内に部
分的に存在するだけなので、熱歪みによる割れが生じる
ことはない。
板主面の溝内に形成されているので、HgCdTeなどの化合
物半導体層との段差は全くないか、生じても僅かであ
る。従って、半導体基板上では、化合物半導体層を覆う
絶縁層だけがわずかに突出している状態であり、赤外線
検出素子から引き出される配線の断線は生じ難くなって
いる。しかも、化合物半導体層は半導体基板の溝内に部
分的に存在するだけなので、熱歪みによる割れが生じる
ことはない。
【００１１】また、本発明によればストライプ状に延び
る溝の内部に化合物半導体を埋め込み、一方向の端面は
Si基板の側方から露出するようにしているので、成長さ
れた化合物半導体層はその四方を半導体基板に囲まれる
ことはなく、結晶性は良くなる。また、化合物半導体層
の上を通る配線は、半導体基板の上を通る配線のうち化
合物半導体層との電位差が最も少ないものを配置してい
るので、化合物半導体層の表面に生じる空乏層や反転層
の発生は抑制される。例えば、化合物半導体層の上を通
す配線を、ＭＯＳトランジスタのドレイン領域から引き
出される配線とする。
る溝の内部に化合物半導体を埋め込み、一方向の端面は
Si基板の側方から露出するようにしているので、成長さ
れた化合物半導体層はその四方を半導体基板に囲まれる
ことはなく、結晶性は良くなる。また、化合物半導体層
の上を通る配線は、半導体基板の上を通る配線のうち化
合物半導体層との電位差が最も少ないものを配置してい
るので、化合物半導体層の表面に生じる空乏層や反転層
の発生は抑制される。例えば、化合物半導体層の上を通
す配線を、ＭＯＳトランジスタのドレイン領域から引き
出される配線とする。
【００１２】化合物半導体層の上方に配置される配線に
よる誤動作を確実に防ぐためには、化合物半導体層を覆
う絶縁膜の上に導電膜を形成し、かつその導電膜を化合
物半導体層と同電位としているので、導電膜の電界遮蔽
効果によって赤外線素子の誤動作は防止される。さら
に、化合物半導体層のうち溝を横切る方向に素子分離用
溝を形成し、その素子分離用溝の上に配線を通すように
すれば、配線からの電界による赤外線素子の誤動作は防
げるし、しかも、素子分離用溝によって熱歪みによる基
板の割れはさらに確実に防止される。
よる誤動作を確実に防ぐためには、化合物半導体層を覆
う絶縁膜の上に導電膜を形成し、かつその導電膜を化合
物半導体層と同電位としているので、導電膜の電界遮蔽
効果によって赤外線素子の誤動作は防止される。さら
に、化合物半導体層のうち溝を横切る方向に素子分離用
溝を形成し、その素子分離用溝の上に配線を通すように
すれば、配線からの電界による赤外線素子の誤動作は防
げるし、しかも、素子分離用溝によって熱歪みによる基
板の割れはさらに確実に防止される。
【００１３】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。図１、２は、本発明の第１実施例を示す
斜視断面図である。まず、図１(a) に示すように、単結
晶のｎ型シリコン基板（半導体基板）１１を用い、その
（１００）面の上に約５０μｍの間隔をおいて幅約５０
μｍのストライプ状の溝１２を並行に複数本形成する。
その溝１２は画素に沿った方向に延び、その断面形状は
略Ｕ字状となっている。その後に、全体を熱酸化してシ
リコン基板１の表面に第一のSiO2膜１３を形成し、続い
て、そのSiO2膜１３をフォトリソグラフィーによりパタ
ーニングして溝１２内から除去する。
いて説明する。図１、２は、本発明の第１実施例を示す
斜視断面図である。まず、図１(a) に示すように、単結
晶のｎ型シリコン基板（半導体基板）１１を用い、その
（１００）面の上に約５０μｍの間隔をおいて幅約５０
μｍのストライプ状の溝１２を並行に複数本形成する。
その溝１２は画素に沿った方向に延び、その断面形状は
略Ｕ字状となっている。その後に、全体を熱酸化してシ
リコン基板１の表面に第一のSiO2膜１３を形成し、続い
て、そのSiO2膜１３をフォトリソグラフィーによりパタ
ーニングして溝１２内から除去する。
【００１４】この後に、図示しない反応室にシリコン基
板１１を入れ、その反応室内に水銀（Hg）、ジメチルカ
ドミウム（ＤＭCd）、ジイソプロピルテルル（ＤＩＰT
e）及び水素等のガス導入する。これにより図１(b) に
示すように、シリコン基板１１の溝１２内に選択的にｎ
型のHgCdTe層１４を成長する。この場合、第一のSiO2膜
１３の上にHgCdTeは成長されない。
板１１を入れ、その反応室内に水銀（Hg）、ジメチルカ
ドミウム（ＤＭCd）、ジイソプロピルテルル（ＤＩＰT
e）及び水素等のガス導入する。これにより図１(b) に
示すように、シリコン基板１１の溝１２内に選択的にｎ
型のHgCdTe層１４を成長する。この場合、第一のSiO2膜
１３の上にHgCdTeは成長されない。
【００１５】次に、マスクを使用してストライプ状のHg
CdTe層１４に一定の間隔をおいて砒素（As）をイオン注
入して、HgCdTe層１４の表層に面積約３０×３０μｍ2
のｐ型不純物導入領域１６を形成し、これを画素とす
る。その後に、溝１２に挟まれた領域にあるSi基板１１
表面の第一のSiO2膜１３の上に、溝１２に沿った方向に
図３に示すゲート配線１７を形成するとともに、そのゲ
ート配線１７に繋がるゲート電極１８を画素（ｐ型不純
物領域１６）の側方の第一のSiO2膜１３の上に形成す
る。続いて、シリコン基板１１のうちゲート電極１８の
両側の表層にホウ素（Ｂ）を導入してｐ型のソース領域
１９とｐ型のドレイン領域２０を形成する。これによ
り、各画素の横にゲート電極１８、ソース領域１９、ド
レイン領域２０よりなるＭＯＳトランジスタが形成され
る。
CdTe層１４に一定の間隔をおいて砒素（As）をイオン注
入して、HgCdTe層１４の表層に面積約３０×３０μｍ2
のｐ型不純物導入領域１６を形成し、これを画素とす
る。その後に、溝１２に挟まれた領域にあるSi基板１１
表面の第一のSiO2膜１３の上に、溝１２に沿った方向に
図３に示すゲート配線１７を形成するとともに、そのゲ
ート配線１７に繋がるゲート電極１８を画素（ｐ型不純
物領域１６）の側方の第一のSiO2膜１３の上に形成す
る。続いて、シリコン基板１１のうちゲート電極１８の
両側の表層にホウ素（Ｂ）を導入してｐ型のソース領域
１９とｐ型のドレイン領域２０を形成する。これによ
り、各画素の横にゲート電極１８、ソース領域１９、ド
レイン領域２０よりなるＭＯＳトランジスタが形成され
る。
【００１６】次に、図２(a) 、図３に示すように、真空
蒸着法によってSi基板１１の上方に亜鉛硫黄（ZnS ）層
２１を１μｍの厚さに形成し、続いてフォトリソグラフ
ィーによりZnS 層２１をパターニングしてHgCdTe層１４
の上にのみ選択的に残存させるとともに、ｐ型不純物領
域１６の上にコンタクトホール２２を形成する。つい
で、リフトオフ法を用いてコンタクトホール２２内にイ
ンジウム（In）２３を埋め込む。
蒸着法によってSi基板１１の上方に亜鉛硫黄（ZnS ）層
２１を１μｍの厚さに形成し、続いてフォトリソグラフ
ィーによりZnS 層２１をパターニングしてHgCdTe層１４
の上にのみ選択的に残存させるとともに、ｐ型不純物領
域１６の上にコンタクトホール２２を形成する。つい
で、リフトオフ法を用いてコンタクトホール２２内にイ
ンジウム（In）２３を埋め込む。
【００１７】その後に、全体にアルミニウムを形成した
後に、これをパターニングしてコンタクトホール２２か
らＭＯＳトランジスタのソース領域１９を接続するソー
ス電極２４を形成する。続いて図２(b) 、図３に示すよ
うに、全体に第二のSiO2層２５をＣＶＤにより形成した
後に、その第二のSiO2層２５をパターニングしてドレイ
ン領域２０の上にコンタクトホール２６を形成する。さ
らに、全体にアルミニウム膜を形成した後に、そのアル
ミニウム膜をパターニングしてコンタクトホール２６を
通してドレイン層２０に繋がる読出し配線２７を形成す
る。その読出し配線２７は、図３に示すように、ゲート
配線１７と直交する方向であってｐ型不純物領域１６が
形成されていないHgCdTe層１４の上を通るような配線形
状にする。その後に、パッシベーション膜として第三の
SiO2膜２８を全体に形成する。
後に、これをパターニングしてコンタクトホール２２か
らＭＯＳトランジスタのソース領域１９を接続するソー
ス電極２４を形成する。続いて図２(b) 、図３に示すよ
うに、全体に第二のSiO2層２５をＣＶＤにより形成した
後に、その第二のSiO2層２５をパターニングしてドレイ
ン領域２０の上にコンタクトホール２６を形成する。さ
らに、全体にアルミニウム膜を形成した後に、そのアル
ミニウム膜をパターニングしてコンタクトホール２６を
通してドレイン層２０に繋がる読出し配線２７を形成す
る。その読出し配線２７は、図３に示すように、ゲート
配線１７と直交する方向であってｐ型不純物領域１６が
形成されていないHgCdTe層１４の上を通るような配線形
状にする。その後に、パッシベーション膜として第三の
SiO2膜２８を全体に形成する。
【００１８】なお、特に図示していないが、シリコン基
板１１には信号処理回路を構成する素子とその配線が形
成されている。以上により形成された赤外線検出装置の
等価回路は図４に示すようになる。上述した赤外線装置
において、HgCdTe層１４とその表層のｐ型不純物導入領
域１６によって赤外線検出素子が構成される。赤外線は
第二及び第三のSiO2膜２５，２８を透過して画素である
ｐ型不純物導入領域１６から入射し、入射した赤外線は
光電効果によって電気信号に変換される。
板１１には信号処理回路を構成する素子とその配線が形
成されている。以上により形成された赤外線検出装置の
等価回路は図４に示すようになる。上述した赤外線装置
において、HgCdTe層１４とその表層のｐ型不純物導入領
域１６によって赤外線検出素子が構成される。赤外線は
第二及び第三のSiO2膜２５，２８を透過して画素である
ｐ型不純物導入領域１６から入射し、入射した赤外線は
光電効果によって電気信号に変換される。
【００１９】また、その赤外線検出素子は、シリコン基
板１１の溝１２内に形成されているので、HgCdTe層１４
との段差は全くないか、生じても僅かである。従って、
シリコン基板１１上では、HgCdTe層１４を覆うZnS 層２
１だけがわずかに突出している状態であり、赤外線検出
素子から引き出される配線（ソース電極２４）の断線は
生じ難くなる。
板１１の溝１２内に形成されているので、HgCdTe層１４
との段差は全くないか、生じても僅かである。従って、
シリコン基板１１上では、HgCdTe層１４を覆うZnS 層２
１だけがわずかに突出している状態であり、赤外線検出
素子から引き出される配線（ソース電極２４）の断線は
生じ難くなる。
【００２０】しかも、HgCdTe層１６は、シリコン基板１
１の溝１２内に部分的に存在するだけなので、熱歪みに
よる割れが生じることはない。ところで、例えば正方形
の穴にHgCdTeの埋め込み成長を行うと、その穴内の隣接
する側面にはそれぞれ９０°向きの異なる面が現れるた
めに、HgCdTeを穴に埋め込み成長するときに９０°結晶
の方位が異なるHgCdTe層がその穴内で成長し、粒界等の
結晶欠陥が生じる。しかしながら本発明によれば、画素
（１６）に沿って一方向に延びる溝１２の内部にHgCdTe
を埋め込み、一方向の端面はSi基板１１の側方から露出
するようにしているので、成長されたHgCdTe層１４はそ
の四方をシリコン基板に囲まれることはなく、結晶性は
良くなる。
１の溝１２内に部分的に存在するだけなので、熱歪みに
よる割れが生じることはない。ところで、例えば正方形
の穴にHgCdTeの埋め込み成長を行うと、その穴内の隣接
する側面にはそれぞれ９０°向きの異なる面が現れるた
めに、HgCdTeを穴に埋め込み成長するときに９０°結晶
の方位が異なるHgCdTe層がその穴内で成長し、粒界等の
結晶欠陥が生じる。しかしながら本発明によれば、画素
（１６）に沿って一方向に延びる溝１２の内部にHgCdTe
を埋め込み、一方向の端面はSi基板１１の側方から露出
するようにしているので、成長されたHgCdTe層１４はそ
の四方をシリコン基板に囲まれることはなく、結晶性は
良くなる。
【００２１】また、上記した構造の赤外線検出素子によ
れば、読出し配線２７又はゲート配線１７のいずれかを
HgCdTe層１４の上を通すことになる。その場合、印加電
圧が約５Ｖと大きいゲート配線１７を通せば、その電圧
によってHgCdTe層１４の表面に空乏層や反転層が発生し
て赤外線検出素子が誤動作するおそれがあので、これを
防止するために印加電圧が約１Ｖの読出し配線２７を通
している。
れば、読出し配線２７又はゲート配線１７のいずれかを
HgCdTe層１４の上を通すことになる。その場合、印加電
圧が約５Ｖと大きいゲート配線１７を通せば、その電圧
によってHgCdTe層１４の表面に空乏層や反転層が発生し
て赤外線検出素子が誤動作するおそれがあので、これを
防止するために印加電圧が約１Ｖの読出し配線２７を通
している。
【００２２】この場合、読出し配線２７からの電界によ
る誤動作を確実に防ぐためには、図５に示すように、読
出配線２７の少なくとも周辺にあるZnS 層２１の表面を
Alよりなる導電膜３０で覆うとともに、コンタクトホー
ル３１を通して導電膜３０をｐ型不純物導入領域１６周
囲のHgCdTe層１４に接続するようにすれば、導電膜３０
の電界遮蔽効果によって赤外線素子の誤動作を防止でき
る。
る誤動作を確実に防ぐためには、図５に示すように、読
出配線２７の少なくとも周辺にあるZnS 層２１の表面を
Alよりなる導電膜３０で覆うとともに、コンタクトホー
ル３１を通して導電膜３０をｐ型不純物導入領域１６周
囲のHgCdTe層１４に接続するようにすれば、導電膜３０
の電界遮蔽効果によって赤外線素子の誤動作を防止でき
る。
【００２３】上記した例では、シリコン基板１１に形成
したストライプ状の溝１２の全てにHgCdTe層１４を埋め
込んでいるが、画素の間の領域にあるHgCdTe層１４を反
応性イオンエッチング（ＲＩＥ）などにより除去して、
HgCdTe層１４に図６に示すような素子分離用溝３３を形
成してもよい。その素子分離用溝３３を形成すれば、そ
の上にゲート配線１７や読出し配線２７を通しても赤外
線検出素子を誤動作させることはないし、また、その素
子分離溝３３によって熱歪みによるシリコン基板にかか
る応力を低減し、シリコン基板１１の割れをより確実に
防止できる。
したストライプ状の溝１２の全てにHgCdTe層１４を埋め
込んでいるが、画素の間の領域にあるHgCdTe層１４を反
応性イオンエッチング（ＲＩＥ）などにより除去して、
HgCdTe層１４に図６に示すような素子分離用溝３３を形
成してもよい。その素子分離用溝３３を形成すれば、そ
の上にゲート配線１７や読出し配線２７を通しても赤外
線検出素子を誤動作させることはないし、また、その素
子分離溝３３によって熱歪みによるシリコン基板にかか
る応力を低減し、シリコン基板１１の割れをより確実に
防止できる。
【００２４】
【発明の効果】以上述べたように本発明によれば、赤外
線検出素子は半導体基板主面の溝内に形成されているの
で、HgCdTeなどの化合物半導体層との段差は全くない
か、生じても僅かであり、赤外線検出素子から引き出さ
れる配線の断線を防止できる。しかも、化合物半導体層
は半導体基板の溝内に部分的に存在するだけなので、熱
歪みによる割れの発生を防止できる。
線検出素子は半導体基板主面の溝内に形成されているの
で、HgCdTeなどの化合物半導体層との段差は全くない
か、生じても僅かであり、赤外線検出素子から引き出さ
れる配線の断線を防止できる。しかも、化合物半導体層
は半導体基板の溝内に部分的に存在するだけなので、熱
歪みによる割れの発生を防止できる。
【００２５】また、本発明によればストライプ状に延び
る溝の内部に化合物半導体を埋め込み、一方向の端面は
Si基板の側方から露出するようにしているので、成長さ
れた化合物半導体層はその四方を半導体基板に囲まれる
ことはなく、結晶性を良くできる。また、化合物半導体
層の上を通る配線は、半導体基板の上を通る配線のうち
化合物半導体層との電位差が最も少ないものを配置して
いるので、化合物半導体層の表面に生じる空乏層や反転
層の発生を抑制できる。
る溝の内部に化合物半導体を埋め込み、一方向の端面は
Si基板の側方から露出するようにしているので、成長さ
れた化合物半導体層はその四方を半導体基板に囲まれる
ことはなく、結晶性を良くできる。また、化合物半導体
層の上を通る配線は、半導体基板の上を通る配線のうち
化合物半導体層との電位差が最も少ないものを配置して
いるので、化合物半導体層の表面に生じる空乏層や反転
層の発生を抑制できる。
【００２６】化合物半導体層の上方に配置される配線に
よる誤動作を確実に防ぐために、化合物半導体層を覆う
絶縁膜の上に導電膜を形成し、かつその導電膜を化合物
半導体層と同電位としているので、導電膜の電界遮蔽効
果によって赤外線素子の誤動作は防止できる。さらに、
化合物半導体層のうち溝を横切る方向に素子分離用溝を
形成し、その素子分離用溝の上に配線を通すようにして
いるので、配線からの電界による赤外線素子の誤動作を
防止でき、しかも、素子分離用溝によって熱歪みによる
基板の割れをさらに確実に防止できる。
よる誤動作を確実に防ぐために、化合物半導体層を覆う
絶縁膜の上に導電膜を形成し、かつその導電膜を化合物
半導体層と同電位としているので、導電膜の電界遮蔽効
果によって赤外線素子の誤動作は防止できる。さらに、
化合物半導体層のうち溝を横切る方向に素子分離用溝を
形成し、その素子分離用溝の上に配線を通すようにして
いるので、配線からの電界による赤外線素子の誤動作を
防止でき、しかも、素子分離用溝によって熱歪みによる
基板の割れをさらに確実に防止できる。
【図１】本発明の第１実施例の赤外線検出装置の形成工
程を示す斜視図である。
程を示す斜視図である。
【図２】本発明の第１実施例の赤外線検出装置の形成工
程を示す断面図である。
程を示す断面図である。
【図３】本発明の第１実施例の赤外線検出装置の配線状
態を示す断面図である。
態を示す断面図である。
【図４】本発明の第１実施例の赤外線検出装置の等価回
路図である。
路図である。
【図５】本発明の第２実施例の赤外線検出装置の部分断
面図である。
面図である。
【図６】本発明の第３実施例の赤外線検出装置の絶縁膜
を外した状態の斜視図である。
を外した状態の斜視図である。
【図７】従来の赤外線検出装置の一例を示す断面図であ
る。
る。
１１ シリコン基板（半導体基板） １２ 溝 １３、２５、２８ SiO2層 １４ HgCdTe層 １６ ｐ型不純物領域（画素） １７ ゲート配線 １８ ゲート電極 １９ ソース領域 ２０ ドレイン領域 ２１ ZnS 層（絶縁膜） ２２、２６ コンタクトホール ２３ インジウム ２４ ソース電極 ２７ 読出し配線 ３０ 導電膜 ３１ コンタクトホール ３３ 素子分離用溝
Claims (9)
- 【請求項１】主面に形成されたストライプ状の溝を有す
る半導体基板と、 前記溝内に埋め込まれた化合物半導体層に形成されたｐ
ｎ接合構造を有する赤外線検出素子とを有することを特
徴とする赤外線検出装置。 - 【請求項２】前記赤外線検出素子は、前記ストライプ状
の溝に沿って前記化合物半導体層に複数個形成されてい
る請求項１記載の赤外線検出装置。 - 【請求項３】前記化合物半導体層には、前記溝を横切る
素子分離用溝が形成されていることを特徴とする請求項
１記載の赤外線検出装置。 - 【請求項４】前記化合物半導体層は水銀カドミウムテル
ルであることを特徴とする請求項１記載の赤外線検出装
置。 - 【請求項５】前記半導体基板には、信号処理回路素子が
形成されていることを特徴とする請求項１記載の赤外線
検出装置。 - 【請求項６】前記半導体基板のうち前記赤外線検出素子
の側方領域にはスイッチング素子が形成されていること
を特徴とする請求項１記載の赤外線検出装置。 - 【請求項７】前記半導体基板の上に配置される配線のう
ち、前記化合物半導体層に対して電位差の大きい配線を
前記化合物半導体層の上方に通さないことを特徴とする
請求項１記載の赤外線検出装置。 - 【請求項８】前記スイッチング素子はＭＯＳトランジス
タで、そのドレイン領域から引き出される配線は前記化
合物半導体層の上方を通ることを特徴とする請求項１記
載の赤外線検出装置。 - 【請求項９】前記化合物半導体層は絶縁膜に覆われ、か
つ、該絶縁膜の表面には前記化合物半導体層の周辺部に
導通する導電膜が形成されていることを特徴とする請求
項１記載の赤外線検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135893A JPH088453A (ja) | 1994-06-17 | 1994-06-17 | 赤外線検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135893A JPH088453A (ja) | 1994-06-17 | 1994-06-17 | 赤外線検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088453A true JPH088453A (ja) | 1996-01-12 |
Family
ID=15162273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135893A Withdrawn JPH088453A (ja) | 1994-06-17 | 1994-06-17 | 赤外線検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521121A (ja) * | 2005-12-21 | 2009-05-28 | ダーハム サイエンティフィック クリスタルズ リミテッド | デバイス形成方法及びデバイス |
-
1994
- 1994-06-17 JP JP6135893A patent/JPH088453A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521121A (ja) * | 2005-12-21 | 2009-05-28 | ダーハム サイエンティフィック クリスタルズ リミテッド | デバイス形成方法及びデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12002836B2 (en) | Pixel with strained silicon layer for improving carrier mobility and blue response in imagers | |
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| US8354693B2 (en) | Solid state imaging device and method for fabricating the same | |
| US7759712B2 (en) | Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same | |
| US11437420B2 (en) | Image sensor with overlap of backside trench isolation structure and vertical transfer gate | |
| KR20060120411A (ko) | 고체촬상소자 및 그 제조방법 | |
| KR100688589B1 (ko) | 필 팩터가 증대된 이미지 센서 및 그의 제조방법 | |
| JPH11121729A (ja) | バンドギャップ設計型アクティブ・ピクセル・セル | |
| JPH088453A (ja) | 赤外線検出装置 | |
| US4364973A (en) | Method for fabricating a solid-state imaging device using photoconductive film | |
| JPS6286756A (ja) | 光電変換装置 | |
| JP2508579B2 (ja) | 配列型赤外線検知器の製造方法 | |
| KR100263979B1 (ko) | Ccd 레지스터를 가진 고체 촬상장치의 제조 방법 | |
| JPS6292364A (ja) | 半導体デバイスおよびその製造方法 | |
| WO2011155182A1 (ja) | 固体撮像素子 | |
| JPH0983010A (ja) | 赤外線受光装置およびその製造方法 | |
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| JPS61251068A (ja) | 固体撮像素子 | |
| JPS59128878A (ja) | 固体撮像装置 | |
| CN115863368A (zh) | 背照式图像传感器的形成方法及背照式图像传感器 | |
| JPS6346765A (ja) | 配列型赤外線検知器 | |
| CN117080227A (zh) | 图像传感器及其制作方法 | |
| KR20210122525A (ko) | 이미지 센서 장치 | |
| JPH05315580A (ja) | 半導体光検知装置およびその製造方法 | |
| JPS63310165A (ja) | 赤外線検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |