JPH0882807A - アクティブマトリックス液晶表示装置の製造方法 - Google Patents
アクティブマトリックス液晶表示装置の製造方法Info
- Publication number
- JPH0882807A JPH0882807A JP21865194A JP21865194A JPH0882807A JP H0882807 A JPH0882807 A JP H0882807A JP 21865194 A JP21865194 A JP 21865194A JP 21865194 A JP21865194 A JP 21865194A JP H0882807 A JPH0882807 A JP H0882807A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- pixel electrode
- scanning signal
- signal wiring
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 高温で長時間の通電を行っても露光時の分割
線沿いの輝度ムラが発生しないアクティブマトリックス
液晶表示装置を提供する。 【構成】 基板の最上層に絶縁膜を被着形成した後、画
素電極３上部の絶縁層を除去し、マトリックスパターン
の露光を分割して行うアクティブマトリックス液晶表示
装置において、絶縁層の除去端と信号配線との距離ｄＡ
と、露光時のパターン分割線を挟む隣接単位セル間のｄ
Ａの差ΔｄＡとの間に０≦ｒＡ（＝ΔｄＡ／ｄＡ）≦
０．１の関係をもたせる。
線沿いの輝度ムラが発生しないアクティブマトリックス
液晶表示装置を提供する。 【構成】 基板の最上層に絶縁膜を被着形成した後、画
素電極３上部の絶縁層を除去し、マトリックスパターン
の露光を分割して行うアクティブマトリックス液晶表示
装置において、絶縁層の除去端と信号配線との距離ｄＡ
と、露光時のパターン分割線を挟む隣接単位セル間のｄ
Ａの差ΔｄＡとの間に０≦ｒＡ（＝ΔｄＡ／ｄＡ）≦
０．１の関係をもたせる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ（以下
ＴＦＴと呼ぶ）等のスイッチング素子により液晶を交番
電界駆動し画像表示を行うアクティブマトリックス表示
装置に関するものである。
ＴＦＴと呼ぶ）等のスイッチング素子により液晶を交番
電界駆動し画像表示を行うアクティブマトリックス表示
装置に関するものである。
【０００２】
【従来の技術】アクティブマトリックス液晶表示装置に
よる表示画質は近年改善されてきているが、視角依存性
・階調表示性能・焼き付き現象・応答速度等は未だＣＲ
Ｔに比べると遜色がないとは言えない。また、ＯＡ機器
や車載等の用途においては長時間動作や高温環境下での
使用が一般的であり、このような条件で加速性を持つ焼
き付き現象や輝度ムラの発生は大きな障害となってい
る。
よる表示画質は近年改善されてきているが、視角依存性
・階調表示性能・焼き付き現象・応答速度等は未だＣＲ
Ｔに比べると遜色がないとは言えない。また、ＯＡ機器
や車載等の用途においては長時間動作や高温環境下での
使用が一般的であり、このような条件で加速性を持つ焼
き付き現象や輝度ムラの発生は大きな障害となってい
る。
【０００３】通常、アクティブマトリックス液晶表示装
置はフォトマスクを用いてパターン形成を行う。表示面
が大きい場合、１回の露光で表示面前面をパターニング
することが困難であるため、表示面を複数に分割し、複
数回の露光を行ってパターンを形成する。このとき、分
割線の上下または左右で、形成したパターンに微妙な寸
法差が生じることは避けられない。これは、露光する光
の強度ムラや位置ズレ等が原因であり、これらの改善は
技術的・コスト的にも難しい。ここで発生した寸法差に
より液晶に印加される電圧が変化し、輝度差として見え
ることがある。また、初期状態で見えない場合でも長時
間の通電により分割線に沿った輝度ムラに成長するもの
であり、性能および信頼性の面で大きな課題であった。
置はフォトマスクを用いてパターン形成を行う。表示面
が大きい場合、１回の露光で表示面前面をパターニング
することが困難であるため、表示面を複数に分割し、複
数回の露光を行ってパターンを形成する。このとき、分
割線の上下または左右で、形成したパターンに微妙な寸
法差が生じることは避けられない。これは、露光する光
の強度ムラや位置ズレ等が原因であり、これらの改善は
技術的・コスト的にも難しい。ここで発生した寸法差に
より液晶に印加される電圧が変化し、輝度差として見え
ることがある。また、初期状態で見えない場合でも長時
間の通電により分割線に沿った輝度ムラに成長するもの
であり、性能および信頼性の面で大きな課題であった。
【０００４】
【発明が解決しようとする課題】本発明は長時間の通電
により露光分割線沿いに発生する輝度ムラの解消を図る
ものである。
により露光分割線沿いに発生する輝度ムラの解消を図る
ものである。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明は、一方の基板の一主面上に複数の画像信号配
線と複数の走査信号配線を形成するとともに、これらに
電気的に接続したスイッチング素子とこのスイッチング
素子に電気的に接続した画素電極をマトリックス状に形
成して画像信号配線と走査信号配線と画素電極により単
位セルを構成し、かつ単位セルからなるマトリックスパ
ターンの露光を基板内で複数に分割して行うとともに、
前記基板の最上層に絶縁膜を被着形成したのち前記画素
電極の上部の絶縁層を選択除去する際に、前記画素電極
上の絶縁膜の除去端と前記画像信号配線との距離ｄＡ、
露光時のパターン分割線を挟む隣接単位セル間のｄＡの
差をΔｄＡ、前記画素電極上の絶縁膜の除去端と前記走
査信号配線との距離をｄＢ、露光時のパターン分割線を
挟む隣接単位セル間のｄＢの差をΔｄＢとし、ｒＡ＝Δ
ｄＡ／ｄＡ、ｒＢ＝ΔｄＢ／ｄＢとするとき、０≦ｒ
Ａ、ｒＢ≦０．１となるようにパターン設計を行うもの
である。
に本発明は、一方の基板の一主面上に複数の画像信号配
線と複数の走査信号配線を形成するとともに、これらに
電気的に接続したスイッチング素子とこのスイッチング
素子に電気的に接続した画素電極をマトリックス状に形
成して画像信号配線と走査信号配線と画素電極により単
位セルを構成し、かつ単位セルからなるマトリックスパ
ターンの露光を基板内で複数に分割して行うとともに、
前記基板の最上層に絶縁膜を被着形成したのち前記画素
電極の上部の絶縁層を選択除去する際に、前記画素電極
上の絶縁膜の除去端と前記画像信号配線との距離ｄＡ、
露光時のパターン分割線を挟む隣接単位セル間のｄＡの
差をΔｄＡ、前記画素電極上の絶縁膜の除去端と前記走
査信号配線との距離をｄＢ、露光時のパターン分割線を
挟む隣接単位セル間のｄＢの差をΔｄＢとし、ｒＡ＝Δ
ｄＡ／ｄＡ、ｒＢ＝ΔｄＢ／ｄＢとするとき、０≦ｒ
Ａ、ｒＢ≦０．１となるようにパターン設計を行うもの
である。
【０００６】
【作用】アクティブマトリックス液晶表示装置におい
て、画素電極と画像信号配線、走査信号配線はスイッチ
ング素子で接続されていると同時に寄生容量により電気
的に結合している。一般に液晶表示装置は交番電界駆動
を行うが、画素電位、画像信号および走査信号は駆動周
波数や信号中心電圧等が異なるため、画素電極と画像信
号配線間、画素電極と走査信号配線間には常に電位差が
存在し、寄生容量への電化蓄積がなされる。ここで、分
割露光しパターン形成を行うアクティブマトリックス液
晶表示装置では、露光装置の性能により分割線の上下ま
たは左右でパターン寸法に差が生じる。この寸法差によ
り分割線を挟んで寄生容量が異なることになり、結果的
に画素電極電位に差が生じる。しかしながら、実際には
通電初期には輝度差が存在するように見えず、数十時間
程度の通電で輝度ムラが発生する。この原因として、画
素電極間の電位差が小さく、かつ画素電極電位の中心電
圧がずれるような変化であったために長時間の通電によ
り発現したと考えられる。この現象は液晶表示装置内部
の不純物イオンおよび画素電極と信号配線間のＤＣ電界
により生じる内部分極と同様のメカニズムであると思わ
れる。
て、画素電極と画像信号配線、走査信号配線はスイッチ
ング素子で接続されていると同時に寄生容量により電気
的に結合している。一般に液晶表示装置は交番電界駆動
を行うが、画素電位、画像信号および走査信号は駆動周
波数や信号中心電圧等が異なるため、画素電極と画像信
号配線間、画素電極と走査信号配線間には常に電位差が
存在し、寄生容量への電化蓄積がなされる。ここで、分
割露光しパターン形成を行うアクティブマトリックス液
晶表示装置では、露光装置の性能により分割線の上下ま
たは左右でパターン寸法に差が生じる。この寸法差によ
り分割線を挟んで寄生容量が異なることになり、結果的
に画素電極電位に差が生じる。しかしながら、実際には
通電初期には輝度差が存在するように見えず、数十時間
程度の通電で輝度ムラが発生する。この原因として、画
素電極間の電位差が小さく、かつ画素電極電位の中心電
圧がずれるような変化であったために長時間の通電によ
り発現したと考えられる。この現象は液晶表示装置内部
の不純物イオンおよび画素電極と信号配線間のＤＣ電界
により生じる内部分極と同様のメカニズムであると思わ
れる。
【０００７】この本発明によりパターン寸法に差が生じ
ても寄生容量の変化の割合が実使用上全く問題がない程
度に小さくなり、長時間の通電によっても輝度ムラが発
生しないこととなる。
ても寄生容量の変化の割合が実使用上全く問題がない程
度に小さくなり、長時間の通電によっても輝度ムラが発
生しないこととなる。
【０００８】
【実施例】図１は本発明を用いた液晶表示装置の画素パ
ターンの模式図であり、画像信号配線１、走査信号配線
２、画素電極３、スイッチング素子としての薄膜トラン
ジスタ４および画素上の絶縁層除去端５を示し、画素電
極３上の絶縁層を除去した状態を示している。これらの
パターンを第一の基板の一主面上に形成し、透明電極を
製膜した第二の基板との間に一定の間隙を持たせ液晶を
挟み込むことによりアクティブマトリックス液晶表示装
置を構成している。表示面は９つに分割して画素パター
ンを露光して形成しており、縦横各２本の露光分割線が
できることになる。図２にこれを示す。６は露光時の分
割線、７は液晶表示装置、８は表示面である。
ターンの模式図であり、画像信号配線１、走査信号配線
２、画素電極３、スイッチング素子としての薄膜トラン
ジスタ４および画素上の絶縁層除去端５を示し、画素電
極３上の絶縁層を除去した状態を示している。これらの
パターンを第一の基板の一主面上に形成し、透明電極を
製膜した第二の基板との間に一定の間隙を持たせ液晶を
挟み込むことによりアクティブマトリックス液晶表示装
置を構成している。表示面は９つに分割して画素パター
ンを露光して形成しており、縦横各２本の露光分割線が
できることになる。図２にこれを示す。６は露光時の分
割線、７は液晶表示装置、８は表示面である。
【０００９】図において、画素のサイズを縦２６１μｍ
×横８７μｍとし、本発明実施前の各寸法設計値を次の
通りとした。
×横８７μｍとし、本発明実施前の各寸法設計値を次の
通りとした。
【００１０】ｄＡ＝ｄＡ′＝６μｍ、Ｅ＝６９μｍ、Ｆ
＝６μｍ、Ｇ＝６μｍ 実際にはｄＡ≠ｄＡ′であり、ΔｄＡ＝｜Ａ−Ａ′｜は
ΔｄＡ＜０．９μｍの範囲で個体差があった。ΔｄＡ＝
０が理想的であるが、ΔｄＡは露光装置の性能等により
決まるため、ΔｄＡを低減するための設計的な改善は困
難である。ここで、ｄＡ、ΔｄＡおよびｒＡ（＝ΔｄＡ
／ｄＡ）と、発生した輝度ムラの程度を数種類のサンプ
ルについて調査した。この結果を（表１）に示す。
＝６μｍ、Ｇ＝６μｍ 実際にはｄＡ≠ｄＡ′であり、ΔｄＡ＝｜Ａ−Ａ′｜は
ΔｄＡ＜０．９μｍの範囲で個体差があった。ΔｄＡ＝
０が理想的であるが、ΔｄＡは露光装置の性能等により
決まるため、ΔｄＡを低減するための設計的な改善は困
難である。ここで、ｄＡ、ΔｄＡおよびｒＡ（＝ΔｄＡ
／ｄＡ）と、発生した輝度ムラの程度を数種類のサンプ
ルについて調査した。この結果を（表１）に示す。
【００１１】
【表１】
【００１２】（表１）よりΔｄＡおよびｒＡと輝度差に
は相関関係があることが分かり、これを示したのが図３
である。ΔｄＡまたはｒＡを小さくすることにより輝度
差を低減できるが、前述の通りΔｄＡの低減は困難であ
るため、ｄＡの拡大によるｒＡ低減を実施した。輝度差
が２％程度ならば実使用上問題がないことが経験上分か
っており、図３よりおおよそｒＡ＜０．１、ｄＡ＞９μ
ｍとすれば良いことが分かる。上記の結果より各寸法設
計値を次のようにすればよい。
は相関関係があることが分かり、これを示したのが図３
である。ΔｄＡまたはｒＡを小さくすることにより輝度
差を低減できるが、前述の通りΔｄＡの低減は困難であ
るため、ｄＡの拡大によるｒＡ低減を実施した。輝度差
が２％程度ならば実使用上問題がないことが経験上分か
っており、図３よりおおよそｒＡ＜０．１、ｄＡ＞９μ
ｍとすれば良いことが分かる。上記の結果より各寸法設
計値を次のようにすればよい。
【００１３】ｄＡ＝９μｍ、Ｅ＝６２μｍ、Ｆ＝９μ
ｍ、Ｇ＝６ｕｍ この設計変更により高温での連続通電試験において約５
０％の確率で発生していた輝度ムラを発生率０％とする
ことができる。
ｍ、Ｇ＝６ｕｍ この設計変更により高温での連続通電試験において約５
０％の確率で発生していた輝度ムラを発生率０％とする
ことができる。
【００１４】すなわち、一方の基板の一主面上に複数の
画像信号配線１と複数の走査信号配線２を形成するとと
もに、これらに電気的に接続したスイッチング素子とこ
のスイッチング素子に電気的に接続した画素電極３をマ
トリックス状に形成して画像信号配線１と走査信号配線
２と画素電極３とにより単位セルを構成し、かつ単位セ
ルからなるマトリックスパターンの露光を基板内で複数
に分割して行うとともに、前記基板の一方の最上層に絶
縁層を被着形成したのち、前記画素電極３の上部の絶縁
層を選択除去する際に、前記画素電極３上の絶縁層の除
去端と前記画像信号配線１との距離をｄＡ、露光時のパ
ターン分割線を挟む隣接単位セル間のｄＡの差をΔｄ
Ａ、前記画素電極３上の絶縁層の除去端と前記走査信号
配線２との距離をｄＢ、露光時のパターン分割線を挟む
隣接単位セル間のｄＢの差をΔｄＢとし、ｒＡ＝ΔｄＡ
／ｄＡ、ｒＢ＝ΔｄＢ／ｄＢとするとき、０≦（ｒＡ、
ｒＢ）≦０．１とすればよいのである。
画像信号配線１と複数の走査信号配線２を形成するとと
もに、これらに電気的に接続したスイッチング素子とこ
のスイッチング素子に電気的に接続した画素電極３をマ
トリックス状に形成して画像信号配線１と走査信号配線
２と画素電極３とにより単位セルを構成し、かつ単位セ
ルからなるマトリックスパターンの露光を基板内で複数
に分割して行うとともに、前記基板の一方の最上層に絶
縁層を被着形成したのち、前記画素電極３の上部の絶縁
層を選択除去する際に、前記画素電極３上の絶縁層の除
去端と前記画像信号配線１との距離をｄＡ、露光時のパ
ターン分割線を挟む隣接単位セル間のｄＡの差をΔｄ
Ａ、前記画素電極３上の絶縁層の除去端と前記走査信号
配線２との距離をｄＢ、露光時のパターン分割線を挟む
隣接単位セル間のｄＢの差をΔｄＢとし、ｒＡ＝ΔｄＡ
／ｄＡ、ｒＢ＝ΔｄＢ／ｄＢとするとき、０≦（ｒＡ、
ｒＢ）≦０．１とすればよいのである。
【００１５】また、本発明においては、一方の基板の一
主面上に複数の画像信号配線１と複数の走査信号配線２
を形成するとともに、これらに電気的に接続したスイッ
チング素子とこのスイッチング素子に電気的に接続した
画素電極３をマトリックス状に形成して画像信号配線１
と走査信号配線２と画素電極３とにより単位セルを構成
し、かつ単位セルからなるマトリックスパターンの露光
を一方の基板内で複数に分割して行う際に、前記画素電
極３と前記画像信号配線１との距離をｄＣ、露光時のパ
ターン分割線を挟む隣接単位セル間のｄＣの差をΔｄ
Ｃ、前記画素電極３と前記走査信号配線２との距離をｄ
Ｄ、露光時のパターン分割線を挟む隣接単位セル間のｄ
Ｄの差をΔｄＤとし、ｒＣ＝ΔｄＣ／ｄＣ、ｒＤ＝Δｄ
Ｄ／ｄＤとするとき、０≦ｒＣ、ｒＤ≦０．１としても
同様な効果が得られる。
主面上に複数の画像信号配線１と複数の走査信号配線２
を形成するとともに、これらに電気的に接続したスイッ
チング素子とこのスイッチング素子に電気的に接続した
画素電極３をマトリックス状に形成して画像信号配線１
と走査信号配線２と画素電極３とにより単位セルを構成
し、かつ単位セルからなるマトリックスパターンの露光
を一方の基板内で複数に分割して行う際に、前記画素電
極３と前記画像信号配線１との距離をｄＣ、露光時のパ
ターン分割線を挟む隣接単位セル間のｄＣの差をΔｄ
Ｃ、前記画素電極３と前記走査信号配線２との距離をｄ
Ｄ、露光時のパターン分割線を挟む隣接単位セル間のｄ
Ｄの差をΔｄＤとし、ｒＣ＝ΔｄＣ／ｄＣ、ｒＤ＝Δｄ
Ｄ／ｄＤとするとき、０≦ｒＣ、ｒＤ≦０．１としても
同様な効果が得られる。
【００１６】
【発明の効果】以上のように本発明により高温で長時間
の通電を行っても露光時の分割線沿いに輝度ムラが発生
しないアクティブマトリックス液晶表示装置を実現する
ことができる。
の通電を行っても露光時の分割線沿いに輝度ムラが発生
しないアクティブマトリックス液晶表示装置を実現する
ことができる。
【図１】本発明に用いた液晶表示装置の画素パターンの
模式図
模式図
【図２】本発明に用いた液晶表示装置の表示面の露光分
割線を示す斜視図
割線を示す斜視図
【図３】ｒＡと輝度差の関係を示す関係図
１ 画像信号配線 ２ 走査信号配線 ３ 画素電極 ４ 薄膜トランジスタ ５ 絶縁層除去端 ６ 露光時の分割線
Claims (2)
- 【請求項１】 一方の基板の一主面上に複数の画像信号
配線と複数の走査信号配線を形成するとともに、これら
に電気的に接続しスイッチング素子とこのスイッチング
素子に電気的に接続した画素電極をマトリックス状に形
成して画像信号画像信号配線と走査信号配線と画素電極
とにより単位セルを構成し、かつ単位セルからなるマト
リックスパターンの露光を基板内で複数に分割して行う
とともに、前記一方の基板の最上層に絶縁層を被着形成
したのち前記画素電極の上部の絶縁層を選択除去する際
に、前記画素電極上の絶縁層除去端と前記画像信号配線
との距離をｄＡ、露光時のパターン分割線を挟む隣接単
位セル間のｄＡの差をΔｄＡ、前記画素電極上の絶縁層
の除去端と前記走査信号配線との距離をｄＢ、露光時の
パターン分割線を挟む隣接単位セル間のｄＢの差をΔｄ
Ｂとし、ｒＡ＝ΔｄＡ／ｄＡ、ｒＢ＝ΔｄＢ／ｄＢとす
るとき、０≦（ｒＡ、ｒＢ）≦０．１とすることを特徴
とするアクティブマトリックス液晶表示装置の製造方
法。 - 【請求項２】 一方の基板の一主面上に複数の画像信号
配線と複数の走査信号配線を形成するとともに、これら
に電気的に接続したスイッチング素子とこのスイッチン
グ素子に電気的に接続した画素電極をマトリックス状に
形成して画像信号配線と走査信号配線と画素電極とによ
り単位セルを構成し、かつ単位セルからなるマトリック
スパターンの露光を一方の基板内で複数に分割して行う
際に、前記画素電極と前記画像信号配線との距離をｄ
Ｃ、露光時のパターン分割線を挟む隣接単位セル間のｄ
Ｃの差をΔｄＣ、前記画素電極と前記走査信号配線との
距離をｄＤ、露光時のパターン分割線を挟む隣接単位セ
ル間のｄＤの差をΔｄＤとし、ｒＣ＝ΔｄＣ／ｄＣ、ｒ
Ｄ＝ΔｄＤ／ｄＤとするとき、０≦ｒＣ、ｒＤ≦０．１
とすることを特徴とするアクティブマトリックス液晶表
示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21865194A JPH0882807A (ja) | 1994-09-13 | 1994-09-13 | アクティブマトリックス液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21865194A JPH0882807A (ja) | 1994-09-13 | 1994-09-13 | アクティブマトリックス液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0882807A true JPH0882807A (ja) | 1996-03-26 |
Family
ID=16723294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21865194A Pending JPH0882807A (ja) | 1994-09-13 | 1994-09-13 | アクティブマトリックス液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0882807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560979B1 (ko) * | 1998-09-24 | 2006-06-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
-
1994
- 1994-09-13 JP JP21865194A patent/JPH0882807A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560979B1 (ko) * | 1998-09-24 | 2006-06-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW446832B (en) | Liquid crystal display device | |
| JP3830593B2 (ja) | 液晶表示装置の製造方法 | |
| US8952877B2 (en) | Display device and driving method thereof | |
| US9417493B2 (en) | Array substrate, method for producing the array substrate, and display apparatus | |
| TW522461B (en) | Manufacturing method of liquid crystal display device, manufacturing method of display device and liquid crystal display device | |
| US20070159571A1 (en) | Liquid crystal display and methods of fabricating and repairing the same | |
| KR20040060705A (ko) | 광 간섭형 패널 및 그 제조방법 | |
| US7968881B2 (en) | Thin film transistor substrate and display device having electrode plates on storage capacitors | |
| JP2011133897A (ja) | 表示装置 | |
| JP2004145270A (ja) | 液晶表示装置用アレー基板及びその製造方法 | |
| CN108254983B (zh) | 显示基板及其制备方法、触控显示装置 | |
| KR20060135179A (ko) | 프린지 필드 스위칭 모드 액정표시장치 제조방법 | |
| KR101167312B1 (ko) | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 | |
| JP2004126197A (ja) | 液晶表示装置 | |
| US20110242464A1 (en) | Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same | |
| JP3777201B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| US6359666B1 (en) | TFT-type LCD and method of making with pixel electrodes and bus lines having two layers | |
| KR20070002758A (ko) | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 | |
| JPH1031230A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP4361707B2 (ja) | 薄膜トランジスタの液晶表示装置 | |
| KR101182570B1 (ko) | 쇼트 불량 리페어 방법 및 그를 이용한 액정 표시 장치의제조 방법 | |
| JPH0882807A (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| CN101424844A (zh) | 液晶显示装置阵列基板的制造方法 | |
| US20080205010A1 (en) | Active matrix backplanes allowing relaxed alignment tolerance | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 |