JPH0879749A - 可変長復号化装置のための同期復元方法及びその装置 - Google Patents
可変長復号化装置のための同期復元方法及びその装置Info
- Publication number
- JPH0879749A JPH0879749A JP17378495A JP17378495A JPH0879749A JP H0879749 A JPH0879749 A JP H0879749A JP 17378495 A JP17378495 A JP 17378495A JP 17378495 A JP17378495 A JP 17378495A JP H0879749 A JPH0879749 A JP H0879749A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- variable length
- block
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 可変長符号化されたディジタルデータに伝送
エラーが生ずる場合も可変長復号器で信号処理の同期を
保たせる同期復元方法と装置を提供する。 【解決手段】 エラー信号が印加されなければ可変長復
号器３００からのデータ要求信号に応じて読出信号を発
生し、エラー信号が印加されれば前記可変長復号器から
のデータ要求信号に問わずＦＩＦＯメモリ１００からエ
ラー信号が検出された第２ブロックのデータの全てを読
み出す時まで読出信号を発生するインタフェース部２０
０と、エラー信号が印加されれば前記可変長復号器が復
号化動作を中断するように前記可変長復号器を制御し、
エラー信号の検出された第２ブロックの次の第２ブロッ
クのデータが前記可変長復号器に印加される時前記可変
長復号器が復号化動作を行うように制御する制御部５０
０を含む可変長復号化装置。
エラーが生ずる場合も可変長復号器で信号処理の同期を
保たせる同期復元方法と装置を提供する。 【解決手段】 エラー信号が印加されなければ可変長復
号器３００からのデータ要求信号に応じて読出信号を発
生し、エラー信号が印加されれば前記可変長復号器から
のデータ要求信号に問わずＦＩＦＯメモリ１００からエ
ラー信号が検出された第２ブロックのデータの全てを読
み出す時まで読出信号を発生するインタフェース部２０
０と、エラー信号が印加されれば前記可変長復号器が復
号化動作を中断するように前記可変長復号器を制御し、
エラー信号の検出された第２ブロックの次の第２ブロッ
クのデータが前記可変長復号器に印加される時前記可変
長復号器が復号化動作を行うように制御する制御部５０
０を含む可変長復号化装置。
Description
【０００１】
【発明の属する技術分野】本発明は可変長復号化に係
り、特に可変長符号化されたディジタルデータに伝送エ
ラーが生ずる場合も可変長復号器で信号処理のための同
期を保たせる同期復元方法及び装置に関する。
り、特に可変長符号化されたディジタルデータに伝送エ
ラーが生ずる場合も可変長復号器で信号処理のための同
期を保たせる同期復元方法及び装置に関する。
【０００２】
【従来の技術】可変長符号化方式は無損失符号化（loss
less coding)方法の代表であり、映像信号符号化と関連
してＤＣＴまたはＤＰＣＭを用いる符号化と結合して幅
広く使われている。かかる可変長符号化は発生頻度の多
いシンボルについて短いコードワードを割り当て、発生
頻度の少ないシンボルについてはさらに長いコードワー
ドを割り当てて全体的なデータ伝送率を少なくする方法
である。このような方法は現在ＩＳＯ／ＣＣＩＴＴで標
準化を推進中であるＭＰＥＧやアメリカで開発されたＨ
ＤＴＶ方式などの映像符号化方法に一般的に使われてい
る。一般の可変長符号化及び復号化方法は次のような論
文に開示されている。 １．Shaw-Min Lei & Ming-Ting Sun,"An Entropy Codin
g System for Digital HDTV Application"IEEE Trans.o
n circuits & systems for Video Technology, Vol.No.
1,March 1991. ２．Ming-Ting Sun,VLSI Architecture & Implementati
on of a Circuits & Systems,Singapore,pp200〜203,Ma
y,1991. 映像信号の可変長復号器は一般にシグザグスキャンによ
り発生されたラン−レベル（run-level)の対に対応する
ＶＬＣ符号語を発生する。ここで、ラン−レベル対はよ
く知られている通り、連続した“０”の個数であるラン
レングスと“０”でないレベルよりなる。可変長符号器
により発生されたＶＬＣ符号語は各種のヘッダ及びその
他の付加情報と多重化され連続のビット列を形成する。
復号化側に受信された連続のビット列は一定した大きさ
（例えば２４ビット）に区分されＦＩＦＯメモリに書き
込まれる。可変長復号器はＦＩＦＯメモリから一定ビッ
ト数のデータを読み取って可変長復号化を行い、可変長
復号化の完了されたビット数に基づき次の一定ビット数
のデータを読み取るかを決定する。
less coding)方法の代表であり、映像信号符号化と関連
してＤＣＴまたはＤＰＣＭを用いる符号化と結合して幅
広く使われている。かかる可変長符号化は発生頻度の多
いシンボルについて短いコードワードを割り当て、発生
頻度の少ないシンボルについてはさらに長いコードワー
ドを割り当てて全体的なデータ伝送率を少なくする方法
である。このような方法は現在ＩＳＯ／ＣＣＩＴＴで標
準化を推進中であるＭＰＥＧやアメリカで開発されたＨ
ＤＴＶ方式などの映像符号化方法に一般的に使われてい
る。一般の可変長符号化及び復号化方法は次のような論
文に開示されている。 １．Shaw-Min Lei & Ming-Ting Sun,"An Entropy Codin
g System for Digital HDTV Application"IEEE Trans.o
n circuits & systems for Video Technology, Vol.No.
1,March 1991. ２．Ming-Ting Sun,VLSI Architecture & Implementati
on of a Circuits & Systems,Singapore,pp200〜203,Ma
y,1991. 映像信号の可変長復号器は一般にシグザグスキャンによ
り発生されたラン−レベル（run-level)の対に対応する
ＶＬＣ符号語を発生する。ここで、ラン−レベル対はよ
く知られている通り、連続した“０”の個数であるラン
レングスと“０”でないレベルよりなる。可変長符号器
により発生されたＶＬＣ符号語は各種のヘッダ及びその
他の付加情報と多重化され連続のビット列を形成する。
復号化側に受信された連続のビット列は一定した大きさ
（例えば２４ビット）に区分されＦＩＦＯメモリに書き
込まれる。可変長復号器はＦＩＦＯメモリから一定ビッ
ト数のデータを読み取って可変長復号化を行い、可変長
復号化の完了されたビット数に基づき次の一定ビット数
のデータを読み取るかを決定する。
【０００３】さらに詳しくは、可変長復号器は読み出さ
れたビットのうちＶＬＣ符号語に対応するラン−レング
ス対を順次に検出し、検出されたランレングス対につい
てランレングスほどの“０”を出力してからレベルを出
力する。そして、可変長復号器は可変長復号化されたビ
ット数が一定ビット数となればＦＩＦＯメモリから一定
ビット数の新たなデータを読み出す。この場合、ビット
列は可変的な長さのＶＬＣ符号語を含めているので、各
瞬間毎に可変長復号化されるビット数もやはり可変的で
ある。言い換えれば、可変長復号化時ＶＬＣ符号後間の
境界がわからないので、以前のＶＬＣ符号語が復号化さ
れる前までは現在復号化しようとするＶＬＣ符号語の長
さを正確にわからなくなる。このため、可変長復号器は
現在のＶＬＣ符号語を正確に復号化する場合だけその次
のＶＬＣ符号語を復号化した現在のＶＬＣ符号語のビッ
ト数に基づき正確に復号化できるようになる。従って、
ビット列に伝送エラーが発生する場合、可変長復号器は
エラーの発生された部分については間違ったＶＬＣ符号
語を用いて復号化動作を行うので、それ以降は間違った
復号化動作を行い続ける。この誤動作はＦＩＦＯメモリ
からのデータ読出動作に異常を起こし、よって可変長復
号器は入力データの復号化のための同期化がなされなく
なる。
れたビットのうちＶＬＣ符号語に対応するラン−レング
ス対を順次に検出し、検出されたランレングス対につい
てランレングスほどの“０”を出力してからレベルを出
力する。そして、可変長復号器は可変長復号化されたビ
ット数が一定ビット数となればＦＩＦＯメモリから一定
ビット数の新たなデータを読み出す。この場合、ビット
列は可変的な長さのＶＬＣ符号語を含めているので、各
瞬間毎に可変長復号化されるビット数もやはり可変的で
ある。言い換えれば、可変長復号化時ＶＬＣ符号後間の
境界がわからないので、以前のＶＬＣ符号語が復号化さ
れる前までは現在復号化しようとするＶＬＣ符号語の長
さを正確にわからなくなる。このため、可変長復号器は
現在のＶＬＣ符号語を正確に復号化する場合だけその次
のＶＬＣ符号語を復号化した現在のＶＬＣ符号語のビッ
ト数に基づき正確に復号化できるようになる。従って、
ビット列に伝送エラーが発生する場合、可変長復号器は
エラーの発生された部分については間違ったＶＬＣ符号
語を用いて復号化動作を行うので、それ以降は間違った
復号化動作を行い続ける。この誤動作はＦＩＦＯメモリ
からのデータ読出動作に異常を起こし、よって可変長復
号器は入力データの復号化のための同期化がなされなく
なる。
【０００４】
【発明が解決しようとする課題】本発明の目的は前述し
た従来の短所を解決するために、伝送エラーを検出し検
出による結果に基づき所定期間後には正常的な可変長復
号化を可能にする同期復元方法を提供することである。
本発明の他の目的は伝送エラーの検出に基づき所定期間
後には正常的な可変長復号化を可能にする同期復元装置
を提供する。
た従来の短所を解決するために、伝送エラーを検出し検
出による結果に基づき所定期間後には正常的な可変長復
号化を可能にする同期復元方法を提供することである。
本発明の他の目的は伝送エラーの検出に基づき所定期間
後には正常的な可変長復号化を可能にする同期復元装置
を提供する。
【０００５】
【課題を解決するための手段】前述した本発明の目的を
達成するために、既に設定された大きさの第１ブロック
の終端を示すブロック終端信号と前記第１ブロックより
大きい第２ブロックを含むデータフォーマットに基づき
可変長符号化されたデータを貯蔵し、読出信号が印加さ
れる毎に先に貯蔵されたビットから一定ビット数のデー
タを順次に出力するＦＩＦＯメモリから供給されるデー
タを復号化する装置のための同期復元方法は、印加され
るデータを可変長復号化し、可変長復号化により得られ
たブロック終端信号を出力し、可変長復号化に使われた
データのビット数が一定ビット数となるごとにデータ要
求信号を発生する段階（ａ）と、前記段階（ａ）から出
力されるブロック終端信号がデータフォーマットに基づ
いた正確な可変長復号化時間に復号化されたかを判断す
る段階（ｂ）と、前記段階（ｂ）の判断結果により得ら
れた正確な可変長復号化時間に復号化されないブロック
終端信号の個数が既に設定された限界値以上の場合エラ
ー信号を発生する段階（ｃ）と、前記段階（ｃ）でエラ
ー信号が発生されなければ、前記段階（ａ）により発生
されたデータ要求信号による読出信号を発生する段階
（ｄ）と、前記段階（ｃ）でエラー信号が発生されれ
ば、前記データ要求信号に問わず前記ＦＩＦＯメモリか
らエラー信号の検出された第２ブロックのデータの全て
を読み出す時まで読出信号を発生する段階（ｅ）と、前
記段階（ｃ）のエラー信号に応ずる第２ブロックのデー
タが前記段階（ａ）により可変長復号化されないように
し、エラー信号の検出された前記第２ブロックの次の第
２ブロックのデータが可変長復号化されるように前記段
階（ａ）を制御する段階（ｆ）とを含む。
達成するために、既に設定された大きさの第１ブロック
の終端を示すブロック終端信号と前記第１ブロックより
大きい第２ブロックを含むデータフォーマットに基づき
可変長符号化されたデータを貯蔵し、読出信号が印加さ
れる毎に先に貯蔵されたビットから一定ビット数のデー
タを順次に出力するＦＩＦＯメモリから供給されるデー
タを復号化する装置のための同期復元方法は、印加され
るデータを可変長復号化し、可変長復号化により得られ
たブロック終端信号を出力し、可変長復号化に使われた
データのビット数が一定ビット数となるごとにデータ要
求信号を発生する段階（ａ）と、前記段階（ａ）から出
力されるブロック終端信号がデータフォーマットに基づ
いた正確な可変長復号化時間に復号化されたかを判断す
る段階（ｂ）と、前記段階（ｂ）の判断結果により得ら
れた正確な可変長復号化時間に復号化されないブロック
終端信号の個数が既に設定された限界値以上の場合エラ
ー信号を発生する段階（ｃ）と、前記段階（ｃ）でエラ
ー信号が発生されなければ、前記段階（ａ）により発生
されたデータ要求信号による読出信号を発生する段階
（ｄ）と、前記段階（ｃ）でエラー信号が発生されれ
ば、前記データ要求信号に問わず前記ＦＩＦＯメモリか
らエラー信号の検出された第２ブロックのデータの全て
を読み出す時まで読出信号を発生する段階（ｅ）と、前
記段階（ｃ）のエラー信号に応ずる第２ブロックのデー
タが前記段階（ａ）により可変長復号化されないように
し、エラー信号の検出された前記第２ブロックの次の第
２ブロックのデータが可変長復号化されるように前記段
階（ａ）を制御する段階（ｆ）とを含む。
【０００６】前述した本発明の他の目的を達成するため
に、既に設定された大きさの第１ブロックの終端を示す
ブロック終端信号と前記第１ブロックより大きい第２ブ
ロックを含むデータフォーマットに基づき可変長符号化
されたデータを受信して可変長復号化する同期復元装置
は、受信された可変長符号化されたデータを貯蔵し、読
出信号が印加される毎に先に貯蔵されたビットから一定
ビット数のデータを順次に出力するＦＩＦＯメモリと、
印加されるデータを可変長復号化し、可変長復号化によ
り得られたブロック終端信号を出力し、可変長復号化に
使われたデータのビット数が一定ビット数となる時ごと
にデータ要求信号を発生する可変長復号器と、前記可変
長復号器から印加されるブロック終端信号がデータフォ
ーマットに基づいた正確な可変長復号化時間に復号化さ
れたかを判断し、判断結果により得られた正確な可変長
復号化時間に復号化されないブロック終端信号の個数が
既に設定された限界値以上の場合エラー信号を発生する
エラー検出器と、読出信号に応じて前記ＦＩＦＯメモリ
から印加されるデータを前記可変長復号器に伝達するよ
うに連結され、前記エラー検出器からエラー信号が印加
されなければ前記可変長復号器からのデータ要求信号に
応じて読出信号を発生し、前記エラー検出器からエラー
信号が印加されれば前記可変長復号器からのデータ要求
信号に問わず前記ＦＩＦＯメモリからエラー信号が検出
された第２ブロックのデータの全てを読み出す時まで読
出信号を発生するインタフェース部と、前記エラー検出
器からエラー信号が印加されれば前記可変長復号器が復
号化動作を中断するように前記可変長復号器を制御し、
前記エラー信号の検出された第２ブロックの次の第２ブ
ロックのデータが前記可変長復号器に印加される時前記
可変長復号器が復号化動作を行うように制御する制御部
とを含む。
に、既に設定された大きさの第１ブロックの終端を示す
ブロック終端信号と前記第１ブロックより大きい第２ブ
ロックを含むデータフォーマットに基づき可変長符号化
されたデータを受信して可変長復号化する同期復元装置
は、受信された可変長符号化されたデータを貯蔵し、読
出信号が印加される毎に先に貯蔵されたビットから一定
ビット数のデータを順次に出力するＦＩＦＯメモリと、
印加されるデータを可変長復号化し、可変長復号化によ
り得られたブロック終端信号を出力し、可変長復号化に
使われたデータのビット数が一定ビット数となる時ごと
にデータ要求信号を発生する可変長復号器と、前記可変
長復号器から印加されるブロック終端信号がデータフォ
ーマットに基づいた正確な可変長復号化時間に復号化さ
れたかを判断し、判断結果により得られた正確な可変長
復号化時間に復号化されないブロック終端信号の個数が
既に設定された限界値以上の場合エラー信号を発生する
エラー検出器と、読出信号に応じて前記ＦＩＦＯメモリ
から印加されるデータを前記可変長復号器に伝達するよ
うに連結され、前記エラー検出器からエラー信号が印加
されなければ前記可変長復号器からのデータ要求信号に
応じて読出信号を発生し、前記エラー検出器からエラー
信号が印加されれば前記可変長復号器からのデータ要求
信号に問わず前記ＦＩＦＯメモリからエラー信号が検出
された第２ブロックのデータの全てを読み出す時まで読
出信号を発生するインタフェース部と、前記エラー検出
器からエラー信号が印加されれば前記可変長復号器が復
号化動作を中断するように前記可変長復号器を制御し、
前記エラー信号の検出された第２ブロックの次の第２ブ
ロックのデータが前記可変長復号器に印加される時前記
可変長復号器が復号化動作を行うように制御する制御部
とを含む。
【０００７】
【発明の実施の形態】以下、本発明の好適な一実施例を
添付した図面に基づき詳細に説明する。一般の映像符号
化技術としては信号源符号化及びエントロピー符号化が
ある。信号源符号化は映像信号に内在する冗長性を用い
て映像信号をディジタル的に圧縮するもので、ＤＣＴ、
サブバンドＤＰＣＭ、量子化などを用いる。エントロピ
ー符号化する信号源符号化により圧縮されたデータを統
計的な発生確率によりさらに圧縮する方法であって、可
変長符号化がこのような無損失符号化の代表的な方法で
あるということは前述した通りである。ディジタルＡＴ
Ｖシステムはこの二種の符号化方法を用いており、デー
タ処理の膨大さにより画面を多数個のウィンドウに分け
て処理する。この一例が図１〜図２に示されている。
添付した図面に基づき詳細に説明する。一般の映像符号
化技術としては信号源符号化及びエントロピー符号化が
ある。信号源符号化は映像信号に内在する冗長性を用い
て映像信号をディジタル的に圧縮するもので、ＤＣＴ、
サブバンドＤＰＣＭ、量子化などを用いる。エントロピ
ー符号化する信号源符号化により圧縮されたデータを統
計的な発生確率によりさらに圧縮する方法であって、可
変長符号化がこのような無損失符号化の代表的な方法で
あるということは前述した通りである。ディジタルＡＴ
Ｖシステムはこの二種の符号化方法を用いており、デー
タ処理の膨大さにより画面を多数個のウィンドウに分け
て処理する。この一例が図１〜図２に示されている。
【０００８】図１は一般のディジタルデータの符号化部
及び復号化部を有するディジタルシステムのブロック図
である。図１において、ディジタル映像入力は符号化部
１の仕切り部１０で区分され各信号源符号器２０Ａ〜２
０Ｄに入力される。各信号源符号器２０Ａ〜２０Ｄの出
力は各可変長符号器３０Ａ〜３０Ｄを経てマルチプレク
サ４０に入力される。マルチプレクサ４０は符号化され
た各ウィンドウのデータを一つのビット列に多重化して
から復号化部２に伝送する。各ウィンドウで発生される
ビット量は相違なので、マルチプレクサ４０は各ウィン
ドウのデータを互いに区分するためのオーバヘッドデー
タをビット列に挿入してから復号化部２に伝送する。こ
のように伝送されたビット列は復号化部２のジマルチプ
レクサ５０で再び四つのウィンドウに分離されてから各
可変長復号器６０Ａ〜６０Ｄに入力される。各可変長復
号器６０Ａ〜６０Ｄにより復号化された信号は信号源復
号器７０Ａ〜７０Ｄで再び復号化された後マルチプレク
サ８０で多重化され復号化された映像として出力する 図２は１画面を四つのウィンドウに分割した場合を示
す。一つのウィンドウは１５個のＭＭＢよりなり、一つ
のＭＭＢは四つのスライス、一つのスライスは複数のマ
クロブロックよりなる。
及び復号化部を有するディジタルシステムのブロック図
である。図１において、ディジタル映像入力は符号化部
１の仕切り部１０で区分され各信号源符号器２０Ａ〜２
０Ｄに入力される。各信号源符号器２０Ａ〜２０Ｄの出
力は各可変長符号器３０Ａ〜３０Ｄを経てマルチプレク
サ４０に入力される。マルチプレクサ４０は符号化され
た各ウィンドウのデータを一つのビット列に多重化して
から復号化部２に伝送する。各ウィンドウで発生される
ビット量は相違なので、マルチプレクサ４０は各ウィン
ドウのデータを互いに区分するためのオーバヘッドデー
タをビット列に挿入してから復号化部２に伝送する。こ
のように伝送されたビット列は復号化部２のジマルチプ
レクサ５０で再び四つのウィンドウに分離されてから各
可変長復号器６０Ａ〜６０Ｄに入力される。各可変長復
号器６０Ａ〜６０Ｄにより復号化された信号は信号源復
号器７０Ａ〜７０Ｄで再び復号化された後マルチプレク
サ８０で多重化され復号化された映像として出力する 図２は１画面を四つのウィンドウに分割した場合を示
す。一つのウィンドウは１５個のＭＭＢよりなり、一つ
のＭＭＢは四つのスライス、一つのスライスは複数のマ
クロブロックよりなる。
【０００９】図１のシステムが図２に示したデータ構造
を使う場合、符号化部１は四つのウィンドウに属したデ
ータをＭＭＢ１、ＭＭＢ２、ＭＭＢ３、ＭＭＢ４、ＭＭ
Ｂ５・・・ＭＭＢ６０の順に多重化して伝送し、復号化
部２はこの順の通りＭＭＢを逆多重化する。そして、一
番目のウィンドウ内のＭＭＢは信号源符号器２０Ａ、可
変長符号化器３０Ａ、可変長復号化器６０Ａ及び信号源
復号器７０Ａにより処理され、二番目のウィンドウ内の
ＭＭＢ、すなわちＭＭＢ２、ＭＭＢ６、・・・ＭＭＢ５
８と信号源符号器２０Ｂ、可変長符号化器３０Ｂ、可変
長復号化器６０Ｂ及び信号源復号器７０Ｂにより処理さ
れる。残りのウィンドウ内のＭＭＢもやはりこのような
方式の通り処理される。
を使う場合、符号化部１は四つのウィンドウに属したデ
ータをＭＭＢ１、ＭＭＢ２、ＭＭＢ３、ＭＭＢ４、ＭＭ
Ｂ５・・・ＭＭＢ６０の順に多重化して伝送し、復号化
部２はこの順の通りＭＭＢを逆多重化する。そして、一
番目のウィンドウ内のＭＭＢは信号源符号器２０Ａ、可
変長符号化器３０Ａ、可変長復号化器６０Ａ及び信号源
復号器７０Ａにより処理され、二番目のウィンドウ内の
ＭＭＢ、すなわちＭＭＢ２、ＭＭＢ６、・・・ＭＭＢ５
８と信号源符号器２０Ｂ、可変長符号化器３０Ｂ、可変
長復号化器６０Ｂ及び信号源復号器７０Ｂにより処理さ
れる。残りのウィンドウ内のＭＭＢもやはりこのような
方式の通り処理される。
【００１０】一方、各ウィンドウ別にデータ発生量が不
一定なので各ＭＭＢのデータ量がＦＩＦＯメモリに一回
に書き込まれるビット数（例えば、２４ビット）の倍数
となるようにそのＭＭＢの終端部分でビットスタッフィ
ング（bit stuffing）がなされる。また、データ発生量
が少なくてアンダフローとなることを防ぐために、一定
したデータを追加するビットスタッフィングもある。
一定なので各ＭＭＢのデータ量がＦＩＦＯメモリに一回
に書き込まれるビット数（例えば、２４ビット）の倍数
となるようにそのＭＭＢの終端部分でビットスタッフィ
ング（bit stuffing）がなされる。また、データ発生量
が少なくてアンダフローとなることを防ぐために、一定
したデータを追加するビットスタッフィングもある。
【００１１】本実施例ではＭＭＢの終端部分に一定個数
のビット値“０”を挿入する場合を採用する。可変長符
号化のためのこのビットスタッフィングは当業者にとっ
て容易に設計できる公知の技術なので、本実施例ではた
だそれを用いるに必要なことのみ説明する。本発明は可
変長符号化されビットスタッフィングされたビット列に
伝送エラーの入っている場合、そのエラーの検出に基づ
き伝送エラーの入っているＭＭＢの次のＭＭＢからは正
常に復号化できるようにする装置を提供するもので、図
３〜図５に基づき本発明の一実施例をさらに詳しく説明
する。
のビット値“０”を挿入する場合を採用する。可変長符
号化のためのこのビットスタッフィングは当業者にとっ
て容易に設計できる公知の技術なので、本実施例ではた
だそれを用いるに必要なことのみ説明する。本発明は可
変長符号化されビットスタッフィングされたビット列に
伝送エラーの入っている場合、そのエラーの検出に基づ
き伝送エラーの入っているＭＭＢの次のＭＭＢからは正
常に復号化できるようにする装置を提供するもので、図
３〜図５に基づき本発明の一実施例をさらに詳しく説明
する。
【００１２】図３の装置は一定のデータフォーマットに
基づき可変長復号化を行う装置であり、図３の装置に印
加されるビット列もやはり前述したデータフォーマット
に基づき可変長符号化及びビットスタッフィングされ
る。一定のデータフォーマットに基づき形成された各映
像フレームのビット列は図４（Ａ）に示したように、フ
レームヘッドデータＦＲＭＨ、ＭＭＢ１のヘッドデータ
ＭＭＢＨ１及び情報データＭＭＢＤ１、そしてＭＭＢ２
のヘッドデータＭＭＢＨ２及び情報データＭＭＢＤ２の
順になされる。フレームヘッドデータＦＲＭＨは３２ビ
ットのフレーム開始符号（ＦＳＣ）を有し、各ＭＭＢの
ヘッドデータＭＭＢＨはＭＭＢ開始符号（ＭＳＣ）を有
する。そして、ビット列内の各ＭＭＢ内の一つのスライ
スは１１０個のＥＯＢ符号語を有する。ＥＯＢ符号語は
符号化されたデータの各ブロックの後端に付けられる。
このビット列はＦＩＦＯメモリ１００に２４ビット単位
に書き込まれ読み出される。従って、各ＭＭＢのデータ
のビット数が２４ビットの倍数にならない場合、ＭＭＢ
の終端部分にはビットスタッフィングされた１ないし２
３個のビット値“０”が入っている。
基づき可変長復号化を行う装置であり、図３の装置に印
加されるビット列もやはり前述したデータフォーマット
に基づき可変長符号化及びビットスタッフィングされ
る。一定のデータフォーマットに基づき形成された各映
像フレームのビット列は図４（Ａ）に示したように、フ
レームヘッドデータＦＲＭＨ、ＭＭＢ１のヘッドデータ
ＭＭＢＨ１及び情報データＭＭＢＤ１、そしてＭＭＢ２
のヘッドデータＭＭＢＨ２及び情報データＭＭＢＤ２の
順になされる。フレームヘッドデータＦＲＭＨは３２ビ
ットのフレーム開始符号（ＦＳＣ）を有し、各ＭＭＢの
ヘッドデータＭＭＢＨはＭＭＢ開始符号（ＭＳＣ）を有
する。そして、ビット列内の各ＭＭＢ内の一つのスライ
スは１１０個のＥＯＢ符号語を有する。ＥＯＢ符号語は
符号化されたデータの各ブロックの後端に付けられる。
このビット列はＦＩＦＯメモリ１００に２４ビット単位
に書き込まれ読み出される。従って、各ＭＭＢのデータ
のビット数が２４ビットの倍数にならない場合、ＭＭＢ
の終端部分にはビットスタッフィングされた１ないし２
３個のビット値“０”が入っている。
【００１３】ＦＩＦＯメモリ１００はＶＬＤインタフェ
ース部２００から読出信号ＲＥＡＤが印加される毎に先
に貯蔵されたビットから２４ビットのデータをＶＬＤイ
ンタフェース部２００に出力する。図３の装置が伝送エ
ラーのないビット列を処理する場合、ＶＬＤインタフェ
ース部２００にラッチングされるデータは図４（Ａ）に
示した。そして、伝送エラーの入っているビット列を処
理する場合のＶＬＣインタフェース部２００にラッチン
グされるデータは図４（Ｆ）に示した。図４（Ａ）及び
図４（Ｆ）のそれぞれにおいて六角形で示された一つの
データ間隔は３回の読出信号毎にＶＬＤインタフェース
部２００に貯蔵されるデータ量を意味する。
ース部２００から読出信号ＲＥＡＤが印加される毎に先
に貯蔵されたビットから２４ビットのデータをＶＬＤイ
ンタフェース部２００に出力する。図３の装置が伝送エ
ラーのないビット列を処理する場合、ＶＬＤインタフェ
ース部２００にラッチングされるデータは図４（Ａ）に
示した。そして、伝送エラーの入っているビット列を処
理する場合のＶＬＣインタフェース部２００にラッチン
グされるデータは図４（Ｆ）に示した。図４（Ａ）及び
図４（Ｆ）のそれぞれにおいて六角形で示された一つの
データ間隔は３回の読出信号毎にＶＬＤインタフェース
部２００に貯蔵されるデータ量を意味する。
【００１４】図３の装置が伝送エラーのないビット列を
処理する場合、制御部５００は前述したデータフォーマ
ットに基づき開示信号ＳＴＡＲＴ及び初期化信号ＩＮＩ
Ｔを発生する。また制御部５００は可変復号器３００が
動作できるようにする制御信号及びその他の制御信号を
発生して可変長復号器３００に供給する。ＶＬＤインタ
フェース部２００は制御部５００からの開始信号ＳＴＡ
ＲＴ及び初期化信号ＩＮＩＴに応じて読出信号ＲＥＡＤ
を発生する。そして、可変長復号器３００の動作により
発生されるデータ要求信号ＲＱＳＴとエラー検出器４０
０からのエラー信号ＥＲＲＯＲが印加されるか否かによ
り読出信号ＲＥＡＤの発生間隔を可変させる。ＶＬＤイ
ンタフェース部２００もやはりＦＩＦＯメモリ１００か
ら供給されるデータを可変長復号器３００に供給する。
このＶＬＤインタフェース部２００の動作を図５に基づ
きさらに詳しく説明する。
処理する場合、制御部５００は前述したデータフォーマ
ットに基づき開示信号ＳＴＡＲＴ及び初期化信号ＩＮＩ
Ｔを発生する。また制御部５００は可変復号器３００が
動作できるようにする制御信号及びその他の制御信号を
発生して可変長復号器３００に供給する。ＶＬＤインタ
フェース部２００は制御部５００からの開始信号ＳＴＡ
ＲＴ及び初期化信号ＩＮＩＴに応じて読出信号ＲＥＡＤ
を発生する。そして、可変長復号器３００の動作により
発生されるデータ要求信号ＲＱＳＴとエラー検出器４０
０からのエラー信号ＥＲＲＯＲが印加されるか否かによ
り読出信号ＲＥＡＤの発生間隔を可変させる。ＶＬＤイ
ンタフェース部２００もやはりＦＩＦＯメモリ１００か
ら供給されるデータを可変長復号器３００に供給する。
このＶＬＤインタフェース部２００の動作を図５に基づ
きさらに詳しく説明する。
【００１５】ＶＬＤインタフェース部２００は図５に示
したように、データラッチ部２２０、ＦＳＣ／ＭＳＣ検
出器２３０、番号出力器２５０、制御信号発生器２６０
とから構成される。制御部５００はまず既に定義された
ビット列の規格に基づき図４（Ｂ）の開始信号ＳＴＡＲ
Ｔを発生する。制御部５００により発生された開始信号
ＳＴＡＲＴはＦＳＣ／ＭＳＣ検出器２３０と制御信号発
生器２６０に印加される。ＦＳＣ／ＭＳＣ検出器２３０
のフリップフロップ２３６，２３７はＮＯＲゲート２３
１を通じてそのリセット端に印加されるローレベルパル
スによりその出力値が“０”となるようにクリアされ
る。
したように、データラッチ部２２０、ＦＳＣ／ＭＳＣ検
出器２３０、番号出力器２５０、制御信号発生器２６０
とから構成される。制御部５００はまず既に定義された
ビット列の規格に基づき図４（Ｂ）の開始信号ＳＴＡＲ
Ｔを発生する。制御部５００により発生された開始信号
ＳＴＡＲＴはＦＳＣ／ＭＳＣ検出器２３０と制御信号発
生器２６０に印加される。ＦＳＣ／ＭＳＣ検出器２３０
のフリップフロップ２３６，２３７はＮＯＲゲート２３
１を通じてそのリセット端に印加されるローレベルパル
スによりその出力値が“０”となるようにクリアされ
る。
【００１６】図４（Ｂ）に示した開始信号ＳＴＡＲＴの
一番目のハイレベルパルスが印加されれば、制御信号発
生器２６０内のＲＳ−フリップフロップ２６１はリセッ
ト信号／ＲＳＴによりクリアされ、Ｓ端に印加される開
始信号ＳＴＡＲＴに応じて二進値“１”を出力端Ｑを通
じて出力する。フリップフロップ２６５はＯＲゲート２
６４を通じてＲＳ−フリップフロップ２６１から印加さ
れる二進値“１”をラッチングする。フリップフロップ
２６５にラッチングされた二進値“１”はＦＩＦＯメモ
リ１００及びフリップフロップ２６６に出力される。フ
リップフロップ２６５で出力される二進値“１”はＦＩ
ＦＯメモリ１００のための読出信号ＲＥＡＤとして使わ
れる。そして、フリップフロップ２６６の出力はマルチ
プレクサ２２１，２２３，２２５，２３４，２３５を制
御するための選択信号ＳＥＬとして使われる。ＦＩＦＯ
メモリ１００はＶＬＤインタフェース部２００からの読
出信号ＲＥＡＤに応じて貯蔵していたデータを２４ビッ
トずつＶＬＤインタフェース部２００に出力する。ＦＩ
ＦＯメモリ１００から２４ビットずつのデータがデータ
ラッチ部２２０に印加されれば、フリップフロップ２２
２，２２４，２２６は供給されるデータを２４ビットず
つ順次にラッチングする。ＦＳＣ／ＭＳＣ検出器２３０
はフリップフロップ２２２の出力データとマルチプレク
サ２２１に印加されるデータからフレーム開始符号また
はＭＭＢ開始符号を検出する。
一番目のハイレベルパルスが印加されれば、制御信号発
生器２６０内のＲＳ−フリップフロップ２６１はリセッ
ト信号／ＲＳＴによりクリアされ、Ｓ端に印加される開
始信号ＳＴＡＲＴに応じて二進値“１”を出力端Ｑを通
じて出力する。フリップフロップ２６５はＯＲゲート２
６４を通じてＲＳ−フリップフロップ２６１から印加さ
れる二進値“１”をラッチングする。フリップフロップ
２６５にラッチングされた二進値“１”はＦＩＦＯメモ
リ１００及びフリップフロップ２６６に出力される。フ
リップフロップ２６５で出力される二進値“１”はＦＩ
ＦＯメモリ１００のための読出信号ＲＥＡＤとして使わ
れる。そして、フリップフロップ２６６の出力はマルチ
プレクサ２２１，２２３，２２５，２３４，２３５を制
御するための選択信号ＳＥＬとして使われる。ＦＩＦＯ
メモリ１００はＶＬＤインタフェース部２００からの読
出信号ＲＥＡＤに応じて貯蔵していたデータを２４ビッ
トずつＶＬＤインタフェース部２００に出力する。ＦＩ
ＦＯメモリ１００から２４ビットずつのデータがデータ
ラッチ部２２０に印加されれば、フリップフロップ２２
２，２２４，２２６は供給されるデータを２４ビットず
つ順次にラッチングする。ＦＳＣ／ＭＳＣ検出器２３０
はフリップフロップ２２２の出力データとマルチプレク
サ２２１に印加されるデータからフレーム開始符号また
はＭＭＢ開始符号を検出する。
【００１７】さらに詳しくは、比較器２３２はフリップ
フロップ２２２の出力データとＭＭＢ開始符号である
“０００００１Ｈ”を比較し、二つのデータが同一なら
二進値“１”、相異なると二進値“０”を出力する。そ
して、比較器２３３はフレーム開始符号“０００００１
００Ｈ”の一部である“００Ｈ”とマルチプレクサ２２
１に印加されるデータを比較する。フレーム開始符号が
検出される場合、比較器２３２，２３３の両方が二進値
“１”を出力する。
フロップ２２２の出力データとＭＭＢ開始符号である
“０００００１Ｈ”を比較し、二つのデータが同一なら
二進値“１”、相異なると二進値“０”を出力する。そ
して、比較器２３３はフレーム開始符号“０００００１
００Ｈ”の一部である“００Ｈ”とマルチプレクサ２２
１に印加されるデータを比較する。フレーム開始符号が
検出される場合、比較器２３２，２３３の両方が二進値
“１”を出力する。
【００１８】一方、ＭＭＢ開始符号が検出される場合、
比較器２３２のみ二進値“１”を出力する。フレーム開
始符号またはＭＭＢ開始符号が検出されれば、ＲＳ−フ
リップフロップ２６１はリセットされ制御信号発生器２
６０はこれ以上の読出信号ＲＥＡＤを発生しない。した
がって、ＶＬＤインタフェース部２００はフレームヘッ
ドデータＦＲＭＨまたはＭＭＢヘッドデータＭＭＢＨ内
に入っているビットスタッフィングされたデータを自動
に取り除ける。
比較器２３２のみ二進値“１”を出力する。フレーム開
始符号またはＭＭＢ開始符号が検出されれば、ＲＳ−フ
リップフロップ２６１はリセットされ制御信号発生器２
６０はこれ以上の読出信号ＲＥＡＤを発生しない。した
がって、ＶＬＤインタフェース部２００はフレームヘッ
ドデータＦＲＭＨまたはＭＭＢヘッドデータＭＭＢＨ内
に入っているビットスタッフィングされたデータを自動
に取り除ける。
【００１９】ＦＳＣ／ＭＳＣ検出器２３０によりフレー
ム開始符号が検出される場合、フレーム開始符号に追従
するフレーム番号は番号出力器２５０内のフリップフロ
ップ２５５にラッチングされる。フレーム開始符号の検
出により比較器２３２から出力される二進値“１”はマ
ルチプレクサ２３４及びフリップフロップ２３６を経て
制御信号発生器２６０内のＯＲゲート２６２に論理合さ
れＲＳ−フリップフロップ２３１のリセット端Ｒに印加
される。ＲＳ−フリップフロップ２６１はそれに応じて
二進値“０”を出力端Ｑを通じて出力する。その結果、
ＲＳ−フリップフロップ２６１は二進値“０”を出力す
るのでＲＳ−フリップフロップ２６１とフリップフロッ
プ２６５による遅延時間が経てば制御信号発生器２６０
はこれ以上の読出信号ＲＥＡＤを発生しない。
ム開始符号が検出される場合、フレーム開始符号に追従
するフレーム番号は番号出力器２５０内のフリップフロ
ップ２５５にラッチングされる。フレーム開始符号の検
出により比較器２３２から出力される二進値“１”はマ
ルチプレクサ２３４及びフリップフロップ２３６を経て
制御信号発生器２６０内のＯＲゲート２６２に論理合さ
れＲＳ−フリップフロップ２３１のリセット端Ｒに印加
される。ＲＳ−フリップフロップ２６１はそれに応じて
二進値“０”を出力端Ｑを通じて出力する。その結果、
ＲＳ−フリップフロップ２６１は二進値“０”を出力す
るのでＲＳ−フリップフロップ２６１とフリップフロッ
プ２６５による遅延時間が経てば制御信号発生器２６０
はこれ以上の読出信号ＲＥＡＤを発生しない。
【００２０】一方、制御部５００は７２ビットのデータ
がデータラッチ部２２０にラッチングされれば、図４
（Ｂ）に示した二番目のハイレベルパルスを図５の装置
に供給する。開始信号ＳＴＡＲＴ信号の二番目のハイレ
ベルパルスによりＲＳ−フリップフロップ２６１は再び
二進値“１”を出力するので、制御信号発生器２６０は
新たな７２ビットのデータがデータラッチ部２２０にラ
ッチングされるまで読出信号ＲＥＡＤを発生する。この
読出信号ＲＥＡＤに応じて図４（Ａ）のＭＭＢ１のヘッ
ドデータＭＭＢＨ１がデータラッチング部２２０にラッ
チングされる。この場合、ＦＳＣ／ＭＳＣ検出器２３０
内の比較器２３２，２３３によりＭＭＢ開始符号が検出
され、フリップフロップ２３６は二進値“１”をラッチ
ングする。制御信号発生器２６０内のＲＳ−フリップフ
ロップ２６１はフリップフロップ２３６にラッチングさ
れた二進値“１”により二進値“０”を出力端Ｑを通じ
て出力する。そして、ＭＭＢ開始符号に追従するＭＭＢ
番号は番号出力器２５０内のフリップフロップ２５６に
ラッチングされる。図４（Ａ）のＭＭＢ１のヘッドデー
タＭＭＢＨ１がデータラッチング部２２０にラッチング
されれば、制御部５００は図４（Ｃ）の初期化信号ＩＮ
ＩＴの一番目のハイレベルパルスをＦＳＣ／ＭＳＣ検出
器２３０のフリップフロップ２３６に供給する。フリッ
プフロップ２３６はクリア端に印加されるこの初期化信
号に応じてクリアされる。これ以降、フリップフロップ
２２２から比較器２３２に印加されるデータはＭＭＢ開
始符号と同一なデータを含めていないので、ＭＭＢ２の
ＭＭＢ開始符号またはフレーム開始符号の一部が検出さ
れるまで二進値“０”がＡＮＤゲート２６３に印加され
る。その結果、制御信号発生器２６０は可変長復号器３
００からのデータ要求信号ＲＱＳＴに応ずる読出信号Ｒ
ＥＡＤを発生できる。
がデータラッチ部２２０にラッチングされれば、図４
（Ｂ）に示した二番目のハイレベルパルスを図５の装置
に供給する。開始信号ＳＴＡＲＴ信号の二番目のハイレ
ベルパルスによりＲＳ−フリップフロップ２６１は再び
二進値“１”を出力するので、制御信号発生器２６０は
新たな７２ビットのデータがデータラッチ部２２０にラ
ッチングされるまで読出信号ＲＥＡＤを発生する。この
読出信号ＲＥＡＤに応じて図４（Ａ）のＭＭＢ１のヘッ
ドデータＭＭＢＨ１がデータラッチング部２２０にラッ
チングされる。この場合、ＦＳＣ／ＭＳＣ検出器２３０
内の比較器２３２，２３３によりＭＭＢ開始符号が検出
され、フリップフロップ２３６は二進値“１”をラッチ
ングする。制御信号発生器２６０内のＲＳ−フリップフ
ロップ２６１はフリップフロップ２３６にラッチングさ
れた二進値“１”により二進値“０”を出力端Ｑを通じ
て出力する。そして、ＭＭＢ開始符号に追従するＭＭＢ
番号は番号出力器２５０内のフリップフロップ２５６に
ラッチングされる。図４（Ａ）のＭＭＢ１のヘッドデー
タＭＭＢＨ１がデータラッチング部２２０にラッチング
されれば、制御部５００は図４（Ｃ）の初期化信号ＩＮ
ＩＴの一番目のハイレベルパルスをＦＳＣ／ＭＳＣ検出
器２３０のフリップフロップ２３６に供給する。フリッ
プフロップ２３６はクリア端に印加されるこの初期化信
号に応じてクリアされる。これ以降、フリップフロップ
２２２から比較器２３２に印加されるデータはＭＭＢ開
始符号と同一なデータを含めていないので、ＭＭＢ２の
ＭＭＢ開始符号またはフレーム開始符号の一部が検出さ
れるまで二進値“０”がＡＮＤゲート２６３に印加され
る。その結果、制御信号発生器２６０は可変長復号器３
００からのデータ要求信号ＲＱＳＴに応ずる読出信号Ｒ
ＥＡＤを発生できる。
【００２１】ＶＬＤインタフェース部２００がラッチン
グしているデータを可変長復号器３００に供給すれば、
可変長復号器３００は供給されたデータを可変長復号化
する。さらに詳しくは、可変長復号器３００は可変長符
号語に対応するランレベル対を検出し、ランレベル対の
ランレングスほど連続に“０”を出力してからそのラン
レベル対が有するレベルを出力する。
グしているデータを可変長復号器３００に供給すれば、
可変長復号器３００は供給されたデータを可変長復号化
する。さらに詳しくは、可変長復号器３００は可変長符
号語に対応するランレベル対を検出し、ランレベル対の
ランレングスほど連続に“０”を出力してからそのラン
レベル対が有するレベルを出力する。
【００２２】可変長復号器３００は可変長復号化された
データのビット数が一定ビット数になる毎にデータ要求
信号ＲＱＳＴを発生してＶＬＤインタフェース部２００
に出力する。かかる動作の繰り返しによりＭＭＢ１の情
報データＭＭＢＤ１は可変長復号器３００により可変長
復号化される。可変長復号器３００は可変長復号化によ
り得られる各ブロック毎のＥＯＢコードをエラー検出器
４００に出力する。エラー検出器４００はＥＯＢコード
の復号化時点に正確にＥＯＢコードが得られたかを判断
する。伝送エラーがビット列に含まれていない場合、可
変長復号器３００から印加されるＥＯＢコードはエラー
検出器４００により復号化時点に正確に復号化されたと
判断される。この場合、ＶＬＤインタフェース部２００
及び制御部５００にエラー信号ＥＲＲＯＲが供給されな
いので、図３の装置はＦＩＦＯメモリ１００から供給さ
れるデータに基づき可変長復号化を正常に行う。ＭＭＢ
１のデータが全部ＶＬＤインタフェース部２００に供給
されてからＭＭＢ２のデータがＶＬＤインタフェース部
２００に供給されれば、ＶＬＤインタフェース部２００
のＦＳＣ／ＭＳＣ検出器２３０はＭＭＢ２のＭＭＢ開始
符号を検出する。そして、制御部５００はＭＭＢ２のＭ
ＭＢヘッドデータＭＭＢＨ２がデータラッチング部２２
０にラッチングされれば図４（Ｃ）の初期化信号ＩＮＩ
Ｔの二番目のハイレベルパルスをＶＬＤインタフェース
部２００に供給する。ＶＬＤインタフェース部２００に
供給されたデータは前述した過程を経ながら可変長復号
器に供給し続けられ、また可変長復号器３００により可
変長復号化される。
データのビット数が一定ビット数になる毎にデータ要求
信号ＲＱＳＴを発生してＶＬＤインタフェース部２００
に出力する。かかる動作の繰り返しによりＭＭＢ１の情
報データＭＭＢＤ１は可変長復号器３００により可変長
復号化される。可変長復号器３００は可変長復号化によ
り得られる各ブロック毎のＥＯＢコードをエラー検出器
４００に出力する。エラー検出器４００はＥＯＢコード
の復号化時点に正確にＥＯＢコードが得られたかを判断
する。伝送エラーがビット列に含まれていない場合、可
変長復号器３００から印加されるＥＯＢコードはエラー
検出器４００により復号化時点に正確に復号化されたと
判断される。この場合、ＶＬＤインタフェース部２００
及び制御部５００にエラー信号ＥＲＲＯＲが供給されな
いので、図３の装置はＦＩＦＯメモリ１００から供給さ
れるデータに基づき可変長復号化を正常に行う。ＭＭＢ
１のデータが全部ＶＬＤインタフェース部２００に供給
されてからＭＭＢ２のデータがＶＬＤインタフェース部
２００に供給されれば、ＶＬＤインタフェース部２００
のＦＳＣ／ＭＳＣ検出器２３０はＭＭＢ２のＭＭＢ開始
符号を検出する。そして、制御部５００はＭＭＢ２のＭ
ＭＢヘッドデータＭＭＢＨ２がデータラッチング部２２
０にラッチングされれば図４（Ｃ）の初期化信号ＩＮＩ
Ｔの二番目のハイレベルパルスをＶＬＤインタフェース
部２００に供給する。ＶＬＤインタフェース部２００に
供給されたデータは前述した過程を経ながら可変長復号
器に供給し続けられ、また可変長復号器３００により可
変長復号化される。
【００２３】ＶＬＤインタフェース部２００から可変長
器３００に供給されるデータに伝送エラーが入っている
場合、その部分のデータは正確に可変長復号化されな
い。この場合生ずるＥＯＢコードはエラー検出器３００
により計数される。伝送エラーが入っているビット列の
区間であるエラー区間の一例は図４（Ｄ）に示した。エ
ラー検出器４００は計数されたＥＯＢコードの個数が既
に設定された限界値以上となればエラー信号ＥＲＲＯＲ
を発生する。ここで、限界値はエラー隠匿部（図示せ
ず）を隠匿させうるデータ量に基づき適宜に選ばれる。
発生されたエラー信号ＥＲＲＯＲはＶＬＤインタフェー
ス部２００、制御部５００及びエラー隠匿部（図示せ
ず）に供給される。エラー検出部４００から図４（Ｅ）
に示したようなエラー信号ＥＲＲＯＲがＶＬＤインタフ
ェース部２００に印加されれば、ＯＲゲート２６７は図
４（Ｅ）のエラー信号ＥＲＲＯＲのハイレベルパルスを
ＲＳ−フリップフロップ２６１のＳ端に供給する。ＲＳ
−フリップフロップ２６１は入力されるハイレベルパル
スに応じて二進値“１”を出力する。ＲＳ−フリップフ
ロップ２６１はこの二進値“１”をＯＲゲート２６２を
通じてフリップフロップ２３６から二進値“１”が印加
されるまで保ち続ける。
器３００に供給されるデータに伝送エラーが入っている
場合、その部分のデータは正確に可変長復号化されな
い。この場合生ずるＥＯＢコードはエラー検出器３００
により計数される。伝送エラーが入っているビット列の
区間であるエラー区間の一例は図４（Ｄ）に示した。エ
ラー検出器４００は計数されたＥＯＢコードの個数が既
に設定された限界値以上となればエラー信号ＥＲＲＯＲ
を発生する。ここで、限界値はエラー隠匿部（図示せ
ず）を隠匿させうるデータ量に基づき適宜に選ばれる。
発生されたエラー信号ＥＲＲＯＲはＶＬＤインタフェー
ス部２００、制御部５００及びエラー隠匿部（図示せ
ず）に供給される。エラー検出部４００から図４（Ｅ）
に示したようなエラー信号ＥＲＲＯＲがＶＬＤインタフ
ェース部２００に印加されれば、ＯＲゲート２６７は図
４（Ｅ）のエラー信号ＥＲＲＯＲのハイレベルパルスを
ＲＳ−フリップフロップ２６１のＳ端に供給する。ＲＳ
−フリップフロップ２６１は入力されるハイレベルパル
スに応じて二進値“１”を出力する。ＲＳ−フリップフ
ロップ２６１はこの二進値“１”をＯＲゲート２６２を
通じてフリップフロップ２３６から二進値“１”が印加
されるまで保ち続ける。
【００２４】一方、図４（Ｅ）に示したようなエラー信
号ＥＲＲＯＲが制御部５００に印加される場合、制御部
５００は可変長復号器３００が復号化動作を中断するよ
うに制御する。したがって、ＦＩＦＯメモリ１００から
のデータがＶＬＤインタフェース部２００を通じて供給
されるにもかかわらず、可変長復号器３００は入力され
るデータを復号化しなくなり、可変長復号器３００はデ
ータ要求信号ＲＱＳＴを発生しなくなる。この場合、制
御信号発生器２６０により発生される読出信号ＲＥＡＤ
はＲＳ−フリップフロップ２６１の出力に基づいたもの
で、可変長復号器３００からのデータ要求信号ＲＱＳＴ
に基づいた読出信号ＲＥＡＤより発生される時間間隔が
少なくなる。これは可変長復号器３００が復号化に使わ
れたビット数に基づきデータ要求信号ＲＱＳＴを発生す
る一方、ＲＳ−フリップフロップ２６１により発生され
る読出信号ＲＥＡＤは図５の装置を動作させるためのク
ロック（図示せず）に基づき発生されるからである。
号ＥＲＲＯＲが制御部５００に印加される場合、制御部
５００は可変長復号器３００が復号化動作を中断するよ
うに制御する。したがって、ＦＩＦＯメモリ１００から
のデータがＶＬＤインタフェース部２００を通じて供給
されるにもかかわらず、可変長復号器３００は入力され
るデータを復号化しなくなり、可変長復号器３００はデ
ータ要求信号ＲＱＳＴを発生しなくなる。この場合、制
御信号発生器２６０により発生される読出信号ＲＥＡＤ
はＲＳ−フリップフロップ２６１の出力に基づいたもの
で、可変長復号器３００からのデータ要求信号ＲＱＳＴ
に基づいた読出信号ＲＥＡＤより発生される時間間隔が
少なくなる。これは可変長復号器３００が復号化に使わ
れたビット数に基づきデータ要求信号ＲＱＳＴを発生す
る一方、ＲＳ−フリップフロップ２６１により発生され
る読出信号ＲＥＡＤは図５の装置を動作させるためのク
ロック（図示せず）に基づき発生されるからである。
【００２５】ＭＭＢ１内に伝送エラーが入っている場
合、ＶＬＤインタフェース部２００から可変長復号器３
００に供給されるデータは図４（Ｆ）に示した。ＶＬＤ
インタフェース部２００はＭＭＢ２のヘッドデータＭＭ
ＢＨ２がＦＩＦＯメモリ１００から供給されるまで読出
信号ＲＥＡＤを発生し続けてＦＩＦＯメモリ１００から
データを読み出す。ＭＭＢ１の直後にあるＭＭＢ２のヘ
ッドデータＭＭＢＨ２がＶＬＤインタフェース部２００
に供給されれば、比較器２３２は二進値“１”を出力す
る。この二進値“１”はフリップフロップ２３６及びＯ
Ｒゲート２６２を通じてＲＳ−フリップフロップ２６１
に印加される。その結果、ＲＳ−フリップフロップ２６
１は二進値“０”を出力するので、フリップフロップ２
６５はこれ以上の読出信号ＲＥＡＤを発生しなくなる。
合、ＶＬＤインタフェース部２００から可変長復号器３
００に供給されるデータは図４（Ｆ）に示した。ＶＬＤ
インタフェース部２００はＭＭＢ２のヘッドデータＭＭ
ＢＨ２がＦＩＦＯメモリ１００から供給されるまで読出
信号ＲＥＡＤを発生し続けてＦＩＦＯメモリ１００から
データを読み出す。ＭＭＢ１の直後にあるＭＭＢ２のヘ
ッドデータＭＭＢＨ２がＶＬＤインタフェース部２００
に供給されれば、比較器２３２は二進値“１”を出力す
る。この二進値“１”はフリップフロップ２３６及びＯ
Ｒゲート２６２を通じてＲＳ−フリップフロップ２６１
に印加される。その結果、ＲＳ−フリップフロップ２６
１は二進値“０”を出力するので、フリップフロップ２
６５はこれ以上の読出信号ＲＥＡＤを発生しなくなる。
【００２６】したがって、ＶＬＤインタフェース部２０
０は制御部５００から図４（Ｃ）に示した初期化信号Ｉ
ＮＩＴの二番目のハイレベルパルスが印加される前まで
ＭＭＢ２の前端のデータをラッチングする。一方、制御
部５００は前述した初期化信号ＩＮＩＴの二番目のハイ
レベルパルスがＶＬＤインタフェース部２００に印加さ
れる時点に可変長復号器３００が復号化動作を再開する
ように制御する。この方式で図３の装置は伝送エラーの
入っているそれぞれのＭＭＢ内のデータを可変長復号化
しない代わり、その次のＭＭＢに対する同期を保てる。
０は制御部５００から図４（Ｃ）に示した初期化信号Ｉ
ＮＩＴの二番目のハイレベルパルスが印加される前まで
ＭＭＢ２の前端のデータをラッチングする。一方、制御
部５００は前述した初期化信号ＩＮＩＴの二番目のハイ
レベルパルスがＶＬＤインタフェース部２００に印加さ
れる時点に可変長復号器３００が復号化動作を再開する
ように制御する。この方式で図３の装置は伝送エラーの
入っているそれぞれのＭＭＢ内のデータを可変長復号化
しない代わり、その次のＭＭＢに対する同期を保てる。
【００２７】
【発明の効果】以上述べたように、本発明による同期復
元装置は伝送エラーにより正常に可変長復号化が行われ
ない場合、伝送エラーが入っているＭＭＢのデータを強
制に読み出しつくす動作をその次のＭＭＢのヘッドデー
タがＦＩＦＯメモリ１００から読み出されるまで行うこ
とによりその次のＭＭＢからは正常に可変長復号化を行
えるのみならず、信号処理のための同期が保てる。
元装置は伝送エラーにより正常に可変長復号化が行われ
ない場合、伝送エラーが入っているＭＭＢのデータを強
制に読み出しつくす動作をその次のＭＭＢのヘッドデー
タがＦＩＦＯメモリ１００から読み出されるまで行うこ
とによりその次のＭＭＢからは正常に可変長復号化を行
えるのみならず、信号処理のための同期が保てる。
【図１】一般のディジタルシステムの符号化及び復号化
装置の概略ブロック図である。
装置の概略ブロック図である。
【図２】一般のディジタルデータのウィンドウ別のデー
タ処理フォーマットを説明するための図である。
タ処理フォーマットを説明するための図である。
【図３】本発明に係る同期復元装置の概略ブロック図で
ある。
ある。
【図４】本発明に係る同期復元装置のディジタルデータ
の伝送時エラーが発生する場合の動作を説明するための
タイミング図である。
の伝送時エラーが発生する場合の動作を説明するための
タイミング図である。
【図５】図３の可変長復号化のＶＬＤインタフェース部
の詳細回路図である。
の詳細回路図である。
１００ ＦＩＦＯメモリ ２００ ＶＬＤインタフェース部 ３００ 可変長復号器 ４００ ＥＯＢエラー検出器 ５００ 制御部
Claims (6)
- 【請求項１】 既に設定された大きさの第１ブロックの
終端を示すブロック終端信号と前記第１ブロックより大
きい第２ブロックを含むデータフォーマットに基づき可
変長符号化されたデータを受信して可変長復号化する装
置において、 受信された可変長符号化されたデータを貯蔵し、読出信
号が印加される毎に先に貯蔵されたビットから一定ビッ
ト数のデータを順次に出力するＦＩＦＯメモリと、 印加されるデータを可変長復号化し、可変長復号化によ
り得られたブロック終端信号を出力し、可変長復号化に
使われたデータのビット数が一定ビット数となる時ごと
にデータ要求信号を発生する可変長復号器と、 前記可変長復号器から印加されるブロック終端信号がデ
ータフォーマットに基づいた正確な可変長復号化時間に
復号化されたかを判断し、判断結果により得られた正確
な可変長復号化時間に復号化されないブロック終端信号
の個数が既に設定された限界値以上の場合エラー信号を
発生するエラー検出器と、 読出信号に応じて前記ＦＩＦＯメモリから印加されるデ
ータを前記可変長復号器に伝達するように連結され、前
記エラー検出器からエラー信号が印加されなければ前記
可変長復号器からのデータ要求信号に応じて読出信号を
発生し、前記エラー検出器からエラー信号が印加されれ
ば前記可変長復号器からのデータ要求信号に問わず前記
ＦＩＦＯメモリからエラー信号が検出された第２ブロッ
クのデータの全てを読み出す時まで読出信号を発生する
インタフェース部と、 前記エラー検出器からエラー信号が印加されれば前記可
変長復号器が復号化動作を中断するように前記可変長復
号器を制御し、前記エラー信号の検出された第２ブロッ
クの次の第２ブロックのデータが前記可変長復号器に印
加される時前記可変長復号器が復号化動作を行うように
制御する制御部とを含む同期復元装置。 - 【請求項２】 前記エラー検出器は第２ブロック毎に得
られるブロック終端信号の個数を既に設定された限界値
と比較することを特徴とする請求項１に記載の同期復元
装置。 - 【請求項３】 前記インタフェース部にエラー信号が印
加される場合、前記データ要求信号に応じて発生される
読出信号より少ない時間間隔を有する読出信号発生する
ことを特徴とする請求項１に記載の同期復元装置。 - 【請求項４】 既に設定された大きさの第１ブロックの
終端を示すブロック終端信号と前記第１ブロックより大
きい第２ブロックを含むデータフォーマットに基づき可
変長符号化されたデータを貯蔵し、読出信号が印加され
る毎に先に貯蔵されたビットから一定ビット数のデータ
を順次に出力するＦＩＦＯメモリから供給されるデータ
を復号化する装置のための同期復元方法において、 印加されるデータを可変長復号化し、可変長復号化によ
り得られたブロック終端信号を出力し、可変長復号化に
使われたデータのビット数が一定ビット数となるごとに
データ要求信号を発生する段階（ａ）と、 前記段階（ａ）から出力されるブロック終端信号がデー
タフォーマットに基づいた正確な可変長復号化時間に復
号化されたかを判断する段階（ｂ）と、 前記段階（ｂ）の判断結果により得られた正確な可変長
復号化時間に復号化されないブロック終端信号の個数が
既に設定された限界値以上の場合エラー信号を発生する
段階（ｃ）と、 前記段階（ｃ）でエラー信号が発生されなければ、前記
段階（ａ）により発生されたデータ要求信号による読出
信号を発生する段階（ｄ）と、 前記段階（ｃ）でエラー信号が発生されれば、前記デー
タ要求信号に問わず前記ＦＩＦＯメモリからエラー信号
の検出された第２ブロックのデータの全てを読み出す時
まで読出信号を発生する段階（ｅ）と、 前記段階（ｃ）のエラー信号に応ずる第２ブロックのデ
ータが前記段階（ａ）により可変長復号化されないよう
にし、エラー信号の検出された前記第２ブロックの次の
第２ブロックのデータが可変長復号化されるように前記
段階（ａ）を制御する段階（ｆ）とを含む同期復元方
法。 - 【請求項５】 前記段階（ｃ）は第２ブロック毎に得ら
れるブロック終端信号の個数を既に設定された限界値と
比較することを特徴とする請求項４に記載の同期復元方
法。 - 【請求項６】 前記段階（ｅ）は前記段階（ｃ）でエラ
ー信号が発生される場合、前記データ要求信号に応じて
発生される読出信号より少ない時間間隔を有する読出信
号を発生することを特徴とする請求項４に記載の同期復
元方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016620A KR0134299B1 (ko) | 1994-07-11 | 1994-07-11 | 가변장디코딩장치의 동기 복원방법 및 장치 |
| KR16620/1994 | 1994-07-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879749A true JPH0879749A (ja) | 1996-03-22 |
| JP3021324B2 JP3021324B2 (ja) | 2000-03-15 |
Family
ID=19387718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17378495A Expired - Fee Related JP3021324B2 (ja) | 1994-07-11 | 1995-07-10 | 可変長復号化装置のための同期復元方法及びその装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5606370A (ja) |
| EP (1) | EP0692912B1 (ja) |
| JP (1) | JP3021324B2 (ja) |
| KR (1) | KR0134299B1 (ja) |
| CN (1) | CN1059995C (ja) |
| DE (1) | DE69535569T2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3170193B2 (ja) * | 1995-03-16 | 2001-05-28 | 松下電器産業株式会社 | 画像信号の符号化装置及び復号装置 |
| FR2735258B1 (fr) * | 1995-06-09 | 1997-09-05 | Sgs Thomson Microelectronics | Dispositif de decodage d'un flux de donnees |
| KR0176537B1 (ko) * | 1995-10-14 | 1999-05-01 | 김광호 | 가변길이복호화기의 메모리 인터페이스방법 및 회로 |
| US5890102A (en) * | 1995-10-24 | 1999-03-30 | Georgia Tech Research Corporation | Jointly optimized subband coding system and method |
| WO1997035393A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Dispositif de separation de donnees |
| US5870039A (en) * | 1996-06-19 | 1999-02-09 | Matsushita Electric Industrial Co., Ltd. | Code converter, variable length code decoder, and associated methods |
| US6258287B1 (en) | 1996-08-28 | 2001-07-10 | Georgia Tech Research Corporation | Method and apparatus for low energy electron enhanced etching of substrates in an AC or DC plasma environment |
| US6119251A (en) * | 1997-04-22 | 2000-09-12 | Micron Technology, Inc. | Self-test of a memory device |
| JP3235555B2 (ja) * | 1997-05-14 | 2001-12-04 | 日本電気株式会社 | 信号復号装置及び信号復号方法並びに信号復号処理をコンピュータに行わせるためのプログラムを記録した記録媒体 |
| JP2000515711A (ja) | 1997-05-27 | 2000-11-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ビデオシーケンス切替方法、その切替装置及び復号化システム |
| US6091742A (en) * | 1998-08-17 | 2000-07-18 | Gilant Satellite Networks Ltd. | Bi-directional communications protocol |
| JP4168304B2 (ja) * | 1999-09-16 | 2008-10-22 | ソニー株式会社 | 情報出力装置、情報報知方法および情報信号供給経路選択方法 |
| JP4329238B2 (ja) * | 2000-07-05 | 2009-09-09 | ソニー株式会社 | データストリーム生成装置とその方法、可変長符号化データストリーム生成装置とその方法、カメラシステム |
| JP3661594B2 (ja) * | 2001-02-07 | 2005-06-15 | ソニー株式会社 | データストリーム生成装置とその方法、可変長符号化データストリーム生成装置とその方法、および、カメラシステム |
| ATE539509T1 (de) * | 2001-02-27 | 2012-01-15 | Toa Corp | Empfänger mit paritätsdekodierung |
| JP3565182B2 (ja) * | 2001-05-11 | 2004-09-15 | 日本電気株式会社 | 可変長符号の入力が中断されることを防止する方式及びその方法 |
| US6987775B1 (en) * | 2001-08-15 | 2006-01-17 | Internet Machines Corp. | Variable size First In First Out (FIFO) memory with head and tail caching |
| US8213322B2 (en) * | 2001-09-24 | 2012-07-03 | Topside Research, Llc | Dynamically distributed weighted fair queuing |
| JP3930280B2 (ja) * | 2001-09-27 | 2007-06-13 | 株式会社東芝 | 符号化画像データ復号装置、方法およびプログラム |
| US7362751B2 (en) * | 2001-10-03 | 2008-04-22 | Topside Research, Llc | Variable length switch fabric |
| US7075951B1 (en) * | 2001-11-29 | 2006-07-11 | Redback Networks Inc. | Method and apparatus for the operation of a storage unit in a network element |
| DE10158777B4 (de) * | 2001-11-30 | 2004-05-06 | 3Dconnexion Gmbh | Anordnung zum Erfassen von Relativbewegungen oder Relativpositionen zweier Objekte |
| DE10158776B4 (de) * | 2001-11-30 | 2004-05-13 | 3Dconnexion Gmbh | Anordnung zum Erfassen von Relativbewegungen oder Relativpositionen zweier Objekte |
| US7203203B2 (en) * | 2001-12-05 | 2007-04-10 | Internet Machines Corp. | Message ring in a switching network |
| US6967951B2 (en) * | 2002-01-11 | 2005-11-22 | Internet Machines Corp. | System for reordering sequenced based packets in a switching network |
| US20030214949A1 (en) * | 2002-05-16 | 2003-11-20 | Nadim Shaikli | System for reordering sequenced based packets in a switching network |
| US20040098509A1 (en) * | 2002-11-14 | 2004-05-20 | Vic Alfano | System for reordering sequenced based packet segments in a switching network |
| US8875199B2 (en) * | 2006-11-13 | 2014-10-28 | Cisco Technology, Inc. | Indicating picture usefulness for playback optimization |
| KR101326546B1 (ko) * | 2012-03-15 | 2013-11-08 | 전자부품연구원 | 힘 센서 |
| US9657236B2 (en) | 2012-03-31 | 2017-05-23 | China Petroleum & Chemical Corporation | Process for hydrotreating heavy raw oils |
| US9232238B2 (en) * | 2014-01-16 | 2016-01-05 | Nvidia Corporation | System and method for pixel data compression |
| US10171810B2 (en) | 2015-06-22 | 2019-01-01 | Cisco Technology, Inc. | Transform coefficient coding using level-mode and run-mode |
| KR101984690B1 (ko) | 2019-02-08 | 2019-05-31 | 이용현 | 차량용 냉방장치의 모터 냉각 시스템 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3939136A1 (de) * | 1989-11-27 | 1991-05-29 | Daimler Benz Ag | Verfahren zur decodierung von codierten bilddaten |
| EP0498081B1 (en) * | 1991-01-21 | 1996-09-04 | Koninklijke Philips Electronics N.V. | Video coder/decoder with shift prevention for correctly decoded signal blocks |
| US5220325A (en) * | 1991-03-28 | 1993-06-15 | At&T Bell Laboratories | Hierarchical variable length decoder for digital video data |
| JPH05115010A (ja) * | 1991-10-22 | 1993-05-07 | Canon Inc | 画像復号化装置 |
| US5280349A (en) * | 1992-02-13 | 1994-01-18 | Industrial Technology Research Institute | HDTV decoder |
| US5233348A (en) * | 1992-03-26 | 1993-08-03 | General Instrument Corporation | Variable length code word decoder for use in digital communication systems |
| US5241382A (en) * | 1992-04-25 | 1993-08-31 | General Instrument Corporation | Digital HDTV data packet format and receiver therefor |
| US5289577A (en) * | 1992-06-04 | 1994-02-22 | International Business Machines Incorporated | Process-pipeline architecture for image/video processing |
| US5386212A (en) * | 1992-11-19 | 1995-01-31 | General Instrument Corporation | Double buffer scheme for variable length decoder |
| JP3158740B2 (ja) * | 1992-11-20 | 2001-04-23 | ソニー株式会社 | ディジタルビデオ信号の送信方法及びダビング方法 |
| JPH06178281A (ja) * | 1992-12-04 | 1994-06-24 | Asahi Chem Ind Co Ltd | ビットエラー検出方法 |
| KR0148153B1 (ko) * | 1994-05-31 | 1998-09-15 | 김광호 | 비트스터핑 제거장치 |
-
1994
- 1994-07-11 KR KR1019940016620A patent/KR0134299B1/ko not_active IP Right Cessation
-
1995
- 1995-07-10 JP JP17378495A patent/JP3021324B2/ja not_active Expired - Fee Related
- 1995-07-11 US US08/499,900 patent/US5606370A/en not_active Expired - Lifetime
- 1995-07-11 EP EP19950304836 patent/EP0692912B1/en not_active Expired - Lifetime
- 1995-07-11 CN CN95115055A patent/CN1059995C/zh not_active Expired - Fee Related
- 1995-07-11 DE DE1995635569 patent/DE69535569T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1124890A (zh) | 1996-06-19 |
| KR960006311A (ko) | 1996-02-23 |
| EP0692912A3 (en) | 1996-10-30 |
| CN1059995C (zh) | 2000-12-27 |
| DE69535569D1 (de) | 2007-10-04 |
| DE69535569T2 (de) | 2008-05-15 |
| JP3021324B2 (ja) | 2000-03-15 |
| US5606370A (en) | 1997-02-25 |
| EP0692912B1 (en) | 2007-08-22 |
| KR0134299B1 (ko) | 1998-04-29 |
| EP0692912A2 (en) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3021324B2 (ja) | 可変長復号化装置のための同期復元方法及びその装置 | |
| US5566192A (en) | Variable-length decoder for bit-stuffed data | |
| US5778191A (en) | Method and device for error control of a macroblock-based video compression technique | |
| US7487423B2 (en) | Decoding method, medium, and apparatus | |
| US7724830B2 (en) | Decoding-processing apparatus and method | |
| US6043765A (en) | Method and apparatus for performing a parallel speculative Huffman decoding using both partial and full decoders | |
| KR100203246B1 (ko) | 고속의 가변장복호화장치 | |
| US6185339B1 (en) | Bit stream analyzing method and apparatus | |
| US7653136B2 (en) | Decoding method and decoding apparatus | |
| JPH1065549A (ja) | 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法 | |
| JPH05115010A (ja) | 画像復号化装置 | |
| JPH0738445A (ja) | 可変長さ符号復号化装置 | |
| EP0987656A2 (en) | Method of graphics data compression | |
| JPH08223055A (ja) | 可変長コードデコーダ | |
| KR0139163B1 (ko) | 가변장복호화과정에 적용하는 동기맞춤장치 | |
| JP2822905B2 (ja) | 符号化復号化装置 | |
| JP4095454B2 (ja) | データ復号装置及びデータ復号方法 | |
| JP2002290742A (ja) | 画像エラーストリーム補正方法及び復号化装置 | |
| KR100223043B1 (ko) | 고정된 길이의 이동량을 갖는 패턴매칭 판별방법 및 그 장치 | |
| JPH1041921A (ja) | 復号化装置および符号化装置 | |
| JPH04129351A (ja) | セル廃棄誤り訂正システムを用いた情報伝送装置 | |
| KR940017259A (ko) | 데이타전송시에 발생한 에러를 처리하는 복호화방법 및 그 장치 | |
| KR19980043656A (ko) | 고속 mpeg 복호화장치 및 그의 런길이 에러 처리방법 | |
| JPH06178126A (ja) | 画像再生方法および画像再生装置 | |
| JP2004328647A (ja) | 復号化方法、および復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |