JPH0879138A - エコーキャンセラの波形歪み補償装置 - Google Patents
エコーキャンセラの波形歪み補償装置Info
- Publication number
- JPH0879138A JPH0879138A JP6211416A JP21141694A JPH0879138A JP H0879138 A JPH0879138 A JP H0879138A JP 6211416 A JP6211416 A JP 6211416A JP 21141694 A JP21141694 A JP 21141694A JP H0879138 A JPH0879138 A JP H0879138A
- Authority
- JP
- Japan
- Prior art keywords
- echo
- waveform distortion
- transmission
- tap coefficient
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Abstract
装置等に適用されるエコーキャンセラの波形歪み補償装
置に関し、送信波形に歪みが生じることを許容すること
で送信部の回路構成を簡素化しつつ波形歪み補償を可能
にすることを目的とする。 【構成】送信パルスの波形変動に基づくエコー応答の波
形歪みを補償するエコーキャンセラの波形歪み補償装置
であって、該歪んだエコー応答に対応したタップ係数の
系列を生成する歪み波形タップ係数生成手段と、エコー
応答の波形歪み補償時に、該歪んだエコー応答の送信符
号に対応するタップ位置の線形エコーキャンセラのタッ
プ係数を該歪み波形タップ係数生成手段のタップ係数と
入れ換えて畳込み・係数更新演算を行う選択手段とを備
えたエコーキャンセラの波形歪み補償装置が提供され
る。
Description
送の線路終端装置等に適用されるエコーキャンセラの波
形歪み補償装置に関する。
ジタル・フェーズ・ロックド・ループ(DPLL:ディ
ジタル位相同期回路)を用いて送受信クロックのタイミ
ング再生等を行う装置において、その再生された送信ク
ロックのジッタによってエコー波形(送信波形)が歪む
場合にその歪み成分の補償に用いられる。
路終端装置にエコーキャンセラを適用した場合を例にし
て従来技術を説明する。
す。図中、送信部31は、送信データを線路符号a1 に
変換し、送信クロックに同期してアナログの送信信号の
形で送出する回路である。ハイブリッド回路(HYB)
32は2線4線変換を行う回路で、送信部31からの送
信信号を回線上に通過させるとともに、回線上からの受
信信号を受信部に通過させることで送受信信号の切り分
けを行う。このハイブリッド回路32は、理想的には、
送信部31からの送信信号が全て回線上に通過するの
で、送信信号が受信部側に影響を与えることはないが、
実際の運用では回線のインピーダンスが一定しないこと
により不整合が生じ、このため送信信号の一部がハイブ
リッド回路32を経由して受信部側に回り込んで回り込
みエコーEとなる。
路32で回り込んだエコーEが重畳されてアナログ・デ
ィジタル変換器(A/D変換器)33に入力され、ここ
でディジタル信号になる。34はエコーキャンセラであ
り、送信部31からの送信符号a1 に基づいて回り込み
エコーEを擬似したエコーレプリカeを作成する。この
エコーキャンセラ34は、図9に示されるエコーの孤立
波応答に対する線形成分をキャンセルする線形エコーキ
ャンセラLECと、図10に示されるエコーのサンプリ
ング位相の変化(後述する)を補償する位相補償回路P
HCとによって構成されている。この線形エコーキャン
セラLECは図9に示されるタップ係数C1 ,C2 ・・
C6 ・・を有しており、正常時(ジッタの無い時)のエ
コー応答をキャンセルするものである。
は、エコーキャンセラ34で作成されたエコーレプリカ
eにより減算器35において打ち消される。エコー成分
を除かれた信号は、線路等化ブロック36により受信デ
ータとして出力される。
37は線路等化ブロック36で抽出された受信信号のタ
イミング情報によりタイミング再生を行う回路であり、
周波数誤差を補正するとともに、最適なサンプリング位
相を保持するように、A/D変換器33のサンプリング
クロック(受信クロック)と送信部31の送信クロック
を制御する。
示される。図中、41は送信データを回線符号(例えば
2B1Q符号などの送信符号)a1 に変換する回線符号
変換部、42は送信符号a1 に基づきそれをD/A変換
するためのDACコード(ディジタル値)を生成するD
ACコード生成部、43はDACコードをD/A変換す
るD/A変換器、44はD/A変換器出力(アナログ
値)を波形整形するスムージングフィルタ、45は波形
整形後の送信信号を送信波として回線上に送出する回線
ドライバである。
37からその再生タイミングに同期した送信クロックが
入力されており、図11の(B)に示すように、この送
信クロックの立上りのタイミングで立上り/立下りする
DACコードを生成し出力する。よって、送信クロック
の立上りタイミングによって送信パルスのパルス幅が決
定されることになる。
ィジタル回路構成であるためその性質として再生クロッ
クに位相ジャンプによるジッタを発生する。このジッタ
は、通常、ある期間のクロック列のうちの1クロックに
単発的に生じるもので、このジッタ発生を繰り返してい
る。
ロック(送信クロック)にジッタが生じると、送信部3
1の送信波形(DACコード)は図2に示されるように
そのパルス幅が変化する。例えば、送信クロックにジッ
タが発生していない通常の状態では、図2中の実線に示
すような波形となるが、送信クロックに進み方向のジッ
タが生じた場合には図2中に点線で示すようにパルス幅
が狭まる方向に変化し、また遅れ方向のジッタが生じた
場合には図2中に一点鎖線で示すようにパルス幅が広が
る方向に変化する。
と、その変化に対応してエコーの孤立波応答の波形が変
化する。この変化は送信クロックに生じるジッタが単発
的なものであるため瞬間的なものであり、このため正常
なエコー応答に対して動作していた線形エコーキャンセ
ラはこの変化に対して係数更新が追随できず、ジッタを
生じた送信波形(送信符号)に対しては適正なエコーレ
プリカを生成できないので、受信部側のエコーの消し残
り(残留エコーε)が大きくなる。
は受信部側のA/D変換器33に対してもサンプリング
位相を変化させるため、図10に示すように、このサン
プリング位相の変化によりエコーキャンセラのタップ係
数が変化する。例えば図10では、正常時のタップ係数
Cn に対して、進み方向のジッタ(ジッタ幅Δ)が生じ
ると、それに対応するタップ係数は、 Cn **=Cn −Pn となり、遅れ方向のジッタ(ジッタ幅Δ)が生じると、
それに対応するタップ係数は、 Cn * =Cn +Pn となる。これにより、エコーキャンセラ34での適正な
エコーレプリカの生成が妨げられるので、通常、エコー
キャンセラ34は位相補償回路PHCを備えていて、エ
コーのサンプリング位相の変化を補償している。
化してエコーの孤立波応答が変化する(すなわちエコー
が歪む)ことを防止するために、従来、例えば以下に説
明するような方法で、PLL制御による送信クロックの
ジッタによっては送信波形が歪まないように(すなわち
送信パルスのパルス幅が変化しないように)、送信部の
回路を工夫している。
例を示す。この例では、送信クロックのジッタ幅の細か
な周期で1送信符号に対してDACコードを2サンプリ
ング周期をかけて変化させ、前半のサンプリング周期に
入りきらない後半部分については、次のサンプリング周
期のDACコードと畳み込んだ結果をDACコードとす
る。送信クロックジッタが起こった場合は、次のサンプ
リング周期のDACコード出力の畳み込みタイミングを
ジッタ方向に応じて前後に1ジッタサイクルずらす。こ
れにより送信クロックジッタの発生に対して、送信波形
の位相はずれるが、送信波形は歪まないようにすること
ができる。
ジッタに対して送信波形が歪まないようにすると、送信
部の回路が複雑になるという問題がある。
のであり、送信波形に歪みが生じることを許容すること
で送信部の回路構成を簡素化しつつその結果生じたエコ
ー応答の波形歪みに対してはエコーキャンセラ側に波形
歪み補償装置を設けて波形歪み補償するという構想に基
づき、簡単な回路構成で、ジッタによる送信波形の歪み
に対してもエコー消去特性が劣化しないようにすること
を目的とする。
送信部の構成を簡単にするため、送信クロックジッタ等
による送信波形の歪みを許し、その代わりにエコーキャ
ンセラに新たな波形歪み補償回路を設けることにより、
エコーの歪み補償を行う。
おいては、一つの形態として、送信パルスの波形変動に
基づくエコー応答の波形歪みを補償するエコーキャンセ
ラの波形歪み補償装置であって、該歪んだエコー応答に
対応したタップ係数の系列を生成する歪み波形タップ係
数生成手段と、エコー応答の波形歪み補償時に、該歪ん
だエコー応答の送信符号に対応するタップ位置の線形エ
コーキャンセラのタップ係数を該歪み波形タップ係数生
成手段のタップ係数と入れ換えて畳込み・係数更新演算
を行う選択手段とを備えたエコーキャンセラの波形歪み
補償装置が提供される。
んだエコー応答に対応したタップ係数の系列を、送信パ
ルス幅が拡大した場合と縮小した場合のそれぞれについ
て記憶する記憶装置から構成することができる。
波形の歪みが、エコーの波形にどのような影響を与える
かの概念が示される。図中の実線は正常時(ジッタが生
じていない時)のエコー、一点鎖線は送信クロックジッ
タにより送信パルス幅が広がった時に対応するエコー、
点線は狭まった時に対応するエコーである。
当するエコーの変化を補償するもので、正常時のエコー
に対するタップ係数C1 〜CN に加えて、タップ係数と
してC1 ’〜Cm ’およびC1 ” 〜Cm ”(但し、m
は波形歪み発生からその波形歪み成分が無視できる程度
まで小さくなるまでのサンプリング周期数)相当の2種
類のタップ係数を持って、波形歪み補償を行う場合に
は、選択手段により、ジッタの方向によってタップ係数
を選択して線形エコーキャンセラのタップ係数C n の代
わりに畳み込むことにより波形歪み補償を行う。
送信パルスの波形変動に基づくエコー応答の波形歪みを
補償するエコーキャンセラの波形歪み補償装置であっ
て、該歪んだエコー応答と正常なエコー応答との差分に
対応するタップ係数の系列を生成する差分タップ係数生
成手段を備え、波形歪み補償時には、該歪んだエコー応
答の送信符号に対して、歪み発生からの時間経過に伴い
該差分タップ係数生成手段の対応するタップ係数を逐次
に選択して畳込み・係数更新演算を行うことで波形歪み
の成分に対する歪み補償用エコーレプリカを求め、この
歪み補償用エコーレプリカを、正常なエコー応答に対す
る線形エコーキャンセラで生成したエコーレプリカに加
えることで波形歪みの補償を行うように構成したエコー
キャンセラの波形歪み補償装置が提供される。
ー応答と正常なエコー応答との差分に対応するタップ係
数の系列Jh (=Ch ’−Ch )およびjh (=Ch ”
−C h )を送信クロックジッタ方向に応じたタップ係数
として持ち(但し、添字のhは1〜mの任意の整数)、
波形歪みを起こした送信符号に対してこのタップ係数J
h またはjh をジッタ方向に応じて選択して用いて畳込
み・係数更新演算を行う。その結果として求めた歪み補
償用エコーレプリカを用いて波形歪み補償を行う。
エコー応答の送信符号を保持する保持手段と、歪み発生
からの時間経過に対応して該差分タップ係数生成手段か
らタップ係数を逐次に選択する選択手段と、該保持手段
で保持した送信符号に対して、該選択手段で選択したタ
ップ係数を用いて畳込み・係数更新演算を逐次に行う演
算手段とを含み構成することができる。
該歪んだエコー応答と正常なエコー応答との差分に対応
するタップ係数の系列を、送信パルス幅が拡大した場合
と縮小した場合のそれぞれについて記憶する記憶装置で
構成することができる。
該歪んだエコー応答と正常なエコー応答との差分に対応
するタップ係数の系列を、送信パルス幅が拡大した場合
と縮小した場合のいずれか一方のタップ係数について記
憶する記憶装置と、該記憶装置に記憶したタップ係数の
符号を反転して他方のタップ係数とする係数演算手段と
で構成することができる。
よって発生時刻が異なっており、それに対応するエコー
(波形歪み成分)も符号が反対であると同時に位相がず
れているが、ジッタ幅が狭い場合には、1次の近似とし
てJh =−jh が言える。よって、ジッタ幅が狭い場合
には、波形歪み補償回路はタップ係数としてJ1 〜J m
のみを持ち、ジッタの方向により±1倍してから畳み込
めばよい。
送信パルスの波形変動に基づくエコー応答の波形歪みを
補償するエコーキャンセラの波形歪み補償装置であっ
て、波形歪み成分が無視できるまで減衰するタップ数と
その各タップに対して畳込み・係数更新演算を行う畳込
み・係数更新演算部とを持つ歪み補償用エコーキャンセ
ラを備え、該歪み補償用エコーキャンセラは、該歪んだ
エコー応答と正常なエコー応答との差分のエコー応答に
対応するタップ係数の系列を持ち、エコー波形歪み補償
時には、該歪んだエコー応答に対応する送信符号だけを
タップ列に入力することで波形歪みの成分に対する歪み
補償用エコーレプリカを求め、この歪み補償用エコーレ
プリカを、正常なエコー応答に対する線形エコーキャン
セラで生成したエコーレプリカに加えることで波形歪み
の補償を行うように構成したエコーキャンセラの波形歪
み補償装置が提供される。
する。図1には本発明の一実施例としてのエコーキャン
セラの波形歪み補償装置が示される。この実施例は、本
発明の波形歪み補償装置を、図8に示されるディジタル
加入者線伝送の回線終端装置に用いられるエコーキャン
セラに適用した場合のものである。この実施例装置は、
送信クロックのジッタにより送信波形に歪みが生じるこ
とを許容することで回線終端装置の送信部の構成を簡単
にし、一方、生じたエコー波形歪みに対してはエコーキ
ャンセラ側に波形歪み補償装置を新たに設けることによ
りエコーの波形歪みの補償を行うように構成したもので
ある。
対する線形エコーキャンセラ(LEC)と波形歪み補償
装置(JTC)とが一体的に組み合わされた構成となっ
ている。図中、a1 は送信部からの送信符号であり、こ
の送信符号a1 はさらに遅延素子12 〜1N に順次にシ
フトして送信符号の系列a2 〜aN を生成する。41〜
4N はタップ係数を保持する係数メモリである。各係数
メモリ41 〜4N は正常なエコー応答に対するタップ係
数C1 〜CN を記憶しているが、このうちの係数メモリ
41 〜4m はタップ係数C1 〜Cm の他に、波形歪みを
起こしたエコー応答に対する2種類のタップ係数C1 ’
〜Cm ’,C1 ”〜Cm ”(すなわちジッタの進み/遅
れに対応するタップ係数)もそれぞれ記憶している。こ
のmは図9の波形歪み成分が無視できるまで減衰するタ
ップ数に相当する値に設定される。なお、この2種類の
タップ係数C1 ’〜Cm ’,C1 ”〜Cm ”については
後に詳しく述べる。
応する係数メモリ4h (但し、hは1〜mのうちの任意
の整数、以下同じ)の3種類の係数Ch ,Ch ’,
Ch ”のうちの一つを選択する。61 〜6N は畳込みの
ための乗算(例えばan ×Cn 、但しnは1〜Nのうち
の任意の整数、以下同じ)を行う乗算器であり、それぞ
れ係数メモリ4n からのタップ係数Cn (C1 〜Cm に
ついては、Ch ,Ch ’,またはCh ”)と対応するタ
ップ1n からの送信符号an とを乗算する。7は各乗算
器61 〜6N の乗算値を総和して畳込み結果とする総和
回路である。
と定数α(ステップゲイン)と対応するタップの送信符
号an とを乗算する乗算器、31 〜3N は加算器であ
り、それぞれ対応する乗算器2n からの出力と畳込み演
算に用いた係数Cn (C1 〜C m については、Ch ,C
h ’,またはCh ”)とを加算して、対応する係数メモ
リ4n のタップ係数更新を行う。
み補償回路がタップ係数Ch ’およびCh ”を持ってお
り、正常なエコー応答に対する線形エコーキャンセラの
みの構成に対して、タップ係数Ch ’およびCh ”の記
憶手段41 〜4m と、タップ係数を選択するセレクタ5
1 〜5m が追加された構成となっている。
ず、原理的なものから説明すると、図2は送信部31に
おけるD/A変換器出力の例であり、前述したように送
信クロックのジッタにより送信波形に歪み(パルス幅変
動)が生じることを許している。すなわち、実線はジッ
タの無い場合の送信パルス波形、点線は進み方向のジッ
タが生じた場合の送信パルス波形、一点鎖線は遅れ方向
のジッタが生じた場合の送信パルス波形である。
波形の歪みが、エコーの波形にどのような影響を与える
かの概念を示す図である。通常は実線で示すエコー(図
9に対応するエコー応答)であるが、図2に示すような
送信クロックのジッタが起こった場合には、幅の広いパ
ルスに対応するエコー(一点鎖線)か、もしくは幅の狭
いパルスに対応するエコー(点線)に変化する。これに
より各サンプリング点での係数は正常時のエコーの係数
系列C1 ,C2 ・・・C6 ・・から、幅の広いパルスに
対するエコーではC1 ’,C2 ’・・・C6 ’・・、幅
の狭いパルスに対するエコーではC1 ”,C2 ”・・・
C6 ”・・となる。
エコーの変化を補償する。補償は波形歪みが線路符号に
対して線形であることを用いて行う。例えば、線路符号
が2B1Qである場合、符号は±1,±3であるが、図
3を+1の符号に対する図であるとすると、+3,−3
の符号に対応するエコー波形は、波形歪みが起こった場
合でも、それぞれ+1の符号の場合の+3倍、−3倍と
なるだけである。よって、波形歪み補償回路は、タップ
係数としてCh ’およびCh ”相当の2種類のタップ係
数を持って、ジッタの方向によってタップ係数を選択
し、また、歪みの成分に対するエコーレプリカは、その
タップ係数とパルス幅が変化した時の送信符号とを畳み
込んで生成すればよい。つまり、波形歪み補償回路のタ
ップ係数としてCh ’およびCh ”そのものを持って、
補償を行う場合には、線形エコーキャンセラのタップ係
数Ch の代わりにこのタップ係数Ch ’またはCh ”を
畳み込みことにより波形歪み補償を行う。
ックジッタが無い場合は、実施例装置の動作は正常時の
エコーに対する線形エコーキャンセラのみの動作に等し
い。すなわち、セレクタ51 〜5m はタップ係数として
正常時のエコーに対応するC h を選択する。そして、エ
コーレプリカeを求める畳込み演算 エコーレプリカe=Σ(ai ×Ci ) 但し、Σはi=1からNまでの総和 を、図中の乗算器61 〜6N 、総和回路7で行う。ま
た、残留エラーεにより係数の更新演算 Ci =Ci +α×ai ×ε 但し、αは定数 を、図中の乗算器21 〜2N 、加算器31 〜3N で行
う。この更新演算したタップ係数は係数メモリ41 〜4
N の従前のタップ係数C1 〜CN と置き換える。
には、波形歪みを起こした時の送信符号に対応するタッ
プ係数のみを、セレクタによってCh からCh ’または
Ch”に切り換える。すなわち、送信クロックジッタは
単発的なものであり、この送信クロックジッタが生じた
時の送信符号はサンプリング周期で遅延素子12 〜1 N
を順次にシフトしていくので、この順次にシフトする波
形歪みを起こした送信符号をak とすると、セレクタ5
k は、選択するタップ係数を正常時のタップ係数Ck か
らジッタの方向に応じてCk ’またはCh ”に切り換え
る。よって、畳込み演算は、送信パルス幅が広がる方向
のジッタに対して、 エコーレプリカe= *Σ(ai ×Ci )+ak ×Ck ’ (但し、 *Σはi=kを除いたi=1からNまでの総
和) あるいは、送信パルス幅が狭まる方向のジッタに対し
て、 エコーレプリカe= *Σ(ai ×Ci )+ak ×Ck ” (但し、 *Σはi=kを除いたi=1からNまでの総
和) となって、波形歪み成分をキャンセルすることができ
る。また、この時の残留エラーεを使ってタップ係数の
更新演算は、 Ci =Ci +α×ai ×ε (i≠k) Ck ’=Ck ’+α×ak ×ε 、または Ck ”=Ck ”+α×ak ×ε となる。
発生した時の送信符号が遅延素子1 2 〜1N を順次にシ
フトしてその歪んだエコー応答に対応したタップ係数を
用いて畳込み・係数更新演算を行うようにしてあるの
で、ジッタが1〜mのサンプリング期間内に単発的に生
じる場合の他に、同期間内に複数生じるような場合に対
しても、波形歪み補償を有効に行うことができる。この
場合、各ジッタに対応した送信符号が遅延素子12 〜1
N 内を順次にシフトするに従い、それに対応したセレク
タがタップ係数をCh からCh ’またはCh ”に切り換
えるよう逐次に動作する。
路のタップ係数としてCh ’およびCh ”そのものを持
って、波形歪み補償時に線形エコーキャンセラのタップ
係数Ch の代わりに畳み込むことにより波形歪み補償を
行うものであるが、本発明はこれに限られるものではな
く、正常なエコー応答とジッタにより歪んだエコー応答
との差分に対応するタップ係数Jh (=Ch ’−Ch )
およびjh (=Ch ”−Ch )を持ち、線形エコーキャ
ンセラの通常通りの畳み込みを行うと共に、歪み成分の
Jh およびjh を別に畳み込む方法も可能である。
コー応答と歪んだエコー応答の差分に対応するタップ係
数Jh およびjh を持って波形歪み補償を行う場合の実
施例である。この実施例では、線形エコーキャンセラと
独立に動作できるため、図中には波形歪み補償装置(J
TC)のみの構成を示しているが、エコーキャンセラ全
体の構成としては、図示しない線形エコーキャンセラを
別に持ち、この線形エコーキャンセラで生成した正常な
エコー応答に対するエコーレプリカと、図4の波形歪み
補償装置で生成した歪んだエコー応答に対する波形歪み
補償用のエコーレプリカとを加え合わせ、この合成した
エコーレプリカを用いて受信信号中に回り込んだエコー
を消去するものである。
る回路であり、フリップフロップで構成される。このラ
ッチ回路8は送信クロックジッタにより波形歪みを起こ
した時の送信符号a1 をmサンプリング周期にわたりラ
ッチするもので、以下、この波形歪みを起こした時の送
信符号をa* で表す。
係数を記憶するメモリであり、正常なエコー応答と歪ん
だエコー応答の差分に対応するタップ係数J1 〜Jm お
よびj1 〜jm (後に詳しく述べる)を保持している。
なお、mは前述同様に波形歪み成分が無視できるまで減
衰するタップ数に相当する値である。セレクタ12はこ
の係数メモリ11のタップ係数Jh またはjh をジッタ
方向に応じて選択するとともに、送信クロックジッタの
発生時点から選択を開始して各サンプリング周期毎にタ
ップ係数のタップ番号をインクリメントしつつ選択して
いく。
信符号a* とセレクタ12で選択したタップ係数Jh ま
たはjh とを乗算して波形歪み補償用のエコーレプリカ
を生成する。また、乗算器9と加算器10は係数更新の
ための回路であり、乗算器9は送信符号a* と残留エラ
ーεと定数(ステップゲイン)αを乗算し、加算器10
はこの乗算値α×a* ×εとセレクタで選択したタップ
係数Jh またはjh とを加算して係数更新する。この係
数更新されたタップ係数Jh またはjh は係数メモリ1
1に保持されている従前のタップ係数Jh またはjh と
置き換えられる。
する。まず、原理的な動作を説明すると、図2に示す送
信クロックジッタにより生じた波形歪み(パルス幅変
動)は、正常時の送信パルス波形に対して送信クロック
ジッタにより生じた波形成分が重畳されたものと考える
ことができる。すなわち図5は正常時とジッタ発生時と
のD/A変換器出力の差分波形を示すもので、図中の点
線はパルス幅が狭くなる場合の差分波形、一点鎖線は広
くなる場合の差分波形であり、両者はジッタの方向によ
って発生時刻が異なっており、符号が反対であり、波形
の幅はジッタ幅に等しい。図2に示す送信波形の歪んだ
場合の送信パルス波形(図中の点線および一点鎖線)
は、正常時の送信パルス波形(実線)に対して図5の波
形が重畳したものと考えることができる。
パルスに対する波形歪みを生じたエコー応答は、正常時
の送信パルス(図2の実線波形)のエコー応答(図9に
示すもの)と、図5の差分波形に対するエコー応答とを
重ね合わせたものと考えることができる。図6にはこの
図5の差分波形に対するエコー応答の例が示される。図
示するように、差分波形(点線と一点鎖線)に対するエ
コー応答は符号が反対であると同時に位相がずれてい
る。すなわち、点線の波形は図5の点線の差分波形に対
するエコー応答であり、各サンプリング点での振幅はj
1 ,j2 ・・・j 6 ・・・となる。また、一点鎖線の波
形は図5の一点鎖線の差分波形に対するエコー応答であ
り、各サンプリング点での振幅はJ1 ,J2 ・・・J6
・・・となる。したがって、これらのJ1 ,J2 ・・・
J6 ・・・またはj1 ,j2 ・・・j6 ・・・をタップ
係数として波形歪み補償用のエコーレプリカを生成し
て、通常の線形エコーキャンセラで生成したエコーレプ
リカに重畳すれば、波形歪みを補償することができる。
する。送信クロックジッタが起こった時点でその時の送
信符号a1 をラッチ回路8に取り込む。この波形歪みを
起こした時の送信符号はa* (=前述のak )としてラ
ッチ回路8から出力される。セレクタ12は送信クロッ
クジッタの発生した時点から動作開始し、ジッタの方向
に応じてJh またはjh を選択するとともに、波形歪み
発生からのサイクル(サンプリング周期)の経過毎に、
選択するタップ係数のタップ番号を1タップ目からmタ
ップ目まで一つずつインクリメントしていく。つまり、
セレクタ12からは、ジッタ方向に応じて、タップ係数
の系列J 1 〜Jm またはj1 〜jm が順次に選択されて
出力される。
は、 エコーレプリカ=a* ×Jk (パルス幅が広がる場
合) エコーレプリカ=a* ×jk (パルス幅が狭くなるる
場合) 但し、kは送信波形歪み発生からのサイクル数(サンプ
リング周期) となって、これがk=1からmまで順次に行われること
により、波形歪み成分のエコーレプリカが生成される。
係数更新演算は、 Jk =Jk +α×a* ×ε (パルス幅が広がる場合) jk =jk +α×a* ×ε (パルス幅が狭くなる場
合) 但し、kは送信波形歪み発生からのサイクル数(サンプ
リング周期) である。そして、この係数更新されたタップ係数は、係
数メモリ11の従前のタップ係数を置き換えられる。
ら、波形歪み成分が無視できる程小さくなるmサンプリ
ング周期が経過するまで行い、以後は停止することによ
り、波形歪み成分のエコーレプリカが生成でき、これを
通常の線形エコーキャンセラのエコーレプリカに加える
ことで、波形歪み補償を行うことができる。
コーレプリカの係数としてJh とj h の2種類を係数メ
モリに保持しておく必要があった。これはD/A変換器
出力の差分波形は、ジッタの方向によって発生時刻が異
なっており、それに対応するエコー(波形歪み成分)も
符号が反対であると同時に位相がずれているのでその大
きさ(絶対値)が異なるためである。しかし、ジッタ幅
が狭い場合には、1次の近似としてJn =−jn が言え
る。よって、ジッタ幅が狭い場合には、波形歪み補償回
路はタップ係数としてJn のみを持ち、ジッタの方向に
より+1倍または−1倍にしてから畳み込めば、係数メ
モリに記憶するタップ係数を1種類にしてメモリ容量を
削減できる。
発明のまた他の実施例を示す図であり、ジッタ幅が狭い
場合(波形歪み成分のサンプリング位置が1ジッタ幅ず
れても無視できる程度の場合)に適用可能である。前述
の実施例との相違点は、係数メモリ17には送信パルス
幅が広がる方向にジッタが生じた時の差分波形エコー応
答のタップ係数J1 〜Jm のみを記憶しておき、セレク
タ18でこれを順次に選択するようにしてある。また乗
算器15、19は、前述の乗算器9、13と同様の機能
のものであるが、畳込み更新時に、ジッタの方向Dに応
じて、送信パルス幅が広がる時にはD=+1を、狭まる
時にはD=−1を乗じるように構成してある点が異な
る。
波形歪み発生からのサイクル数 となる。
係数更新演算は、 Jk =Jk +α×a* ×ε×D 但し、Dはジッタ方向により+1または−1、kは送信
波形歪み発生からのサイクル数 である。
したが、もちろん本発明の実施はこれに限られるもので
はない。例えば、正常時と歪み時との差分波形に対する
タップ係数J1 〜Jm またはj1 〜jm を保持するタイ
プの波形歪み補償装置は、上述の図4、図7の実施例の
他、タップ数が1〜mの通常のトランスバーサル型フィ
ルタにタップ係数J1 〜Jm またはj1 〜jm を持た
せ、波形歪みが発生した時にその波形歪みを起こした送
信符号のみをそのタップ列に入力して順次にシフトさ
せ、0でないタップのみが演算されるよう構成すること
でも、波形歪み補償用のエコーレプリカを生成すること
ができる。
おいて、ラッチ回路8に波形歪み発生時の送信符号a*
をラッチする代わりに、正常のエコーに対するエコーレ
プリカを生成する線形エコーキャンセラのタップ列の出
力から、上記送信符号a* (すなわち前述のak )を選
択するセレクタを設け、このセレクタで上記波形歪み発
生時の送信符号ak を常に選択するようにして、この送
信符号ak とタップ係数J1 〜Jm またはj1 〜jm を
用いて波形歪み補償用のエコーレプリカを生成すること
も可能である。
ー応答に対応するタップ係数C1 ’〜Cm ’または
C1 ”〜Cm ”を係数メモリに保持しておく代わりに、
前記差分波形のエコー応答に対応するタップ係数J1 〜
Jm またはj1 〜jm を記憶しておき、波形歪み補償時
には、これらのタップ係数J1 〜Jm またはj1 〜jm
と正常のエコー応答に対応するタップ係数C1 〜Cm と
を用いてタップ係数C1 ’〜Cm ’またはC1 ”〜
Cm ”を計算して生成するものであってもよい。
ップ係数を専用に記憶する係数メモリに蓄えたが、この
タップ係数は他ブロックの係数とともにRAMに格納す
ることも可能である。また、他ブロックの演算遅延が大
きい場合には波形歪み補償回路の畳込み演算と更新演算
を別のサンプリング周期で行うよう構成する場合もあ
る。
ば、送信クロックジッタ等による送信パルスの波形歪み
の発生を許しつつ波形歪み補償を行えるので、送信回路
が簡単な構成で実現できる。また、波形歪み補償装置の
演算は基本的には線形エコーキャンセラの演算と同等で
あるため、演算回路の共用化などが可能であり、装置実
現にあたっての回路規模の増大は小さい。
波形歪み補償装置を示す図である。
器出力の例である。
タップ係数(エコー応答)の変化を示す図である。
波形を示す図である。
答の例を示す図である。
示す図である。
コーの孤立応答波形とエコーキャンセラのタップ係数の
関係を示す図である。
変化を説明する図である。
ードの出力例を示す図である。
器 31 〜3N ,10 加算器 41 〜4N ,11,17 係数メモリ 51 〜5N ,12,18 セレクタ 7 総和回路 31 送信部 32 ハイブリッド回路 33 A/D変換器 34 エコーキャンセラ 35 減算器 36 線路等化ブロック 37 ディジタルPLL回路 41 回線符号変換部 42 DACコード生成部 43 D/A変換器 44 スムージングフィルタ 45 回線ドライバ a1 〜aN 送信符号 E エコー eエコーレプリカ ε 残留エラー
Claims (6)
- 【請求項1】 送信パルス幅の変動に基づくエコー応答
の波形歪みを補償するエコーキャンセラの波形歪み補償
装置であって、 該歪んだエコー応答に対応したタップ係数の系列を生成
する歪み波形タップ係数生成手段と、 エコー応答の波形歪み補償時に、該歪んだエコー応答の
送信符号に対応するタップ位置の線形エコーキャンセラ
のタップ係数を該歪み波形タップ係数生成手段のタップ
係数と入れ換えて畳込み・係数更新演算を行う選択手段
とを備えたエコーキャンセラの波形歪み補償装置。 - 【請求項2】 該歪み波形タップ係数生成手段は、該歪
んだエコー応答に対応したタップ係数の系列を、送信パ
ルス幅が拡大した場合と縮小した場合のそれぞれについ
て記憶する記憶装置からなる請求項1記載のエコーキャ
ンセラの波形歪み補償装置。 - 【請求項3】 送信パルス幅の変動に基づくエコー応答
の波形歪みを補償するエコーキャンセラの波形歪み補償
装置であって、 該歪んだエコー応答と正常なエコー応答との差分に対応
するタップ係数の系列を生成する差分タップ係数生成手
段を備え、 波形歪み補償時には、該歪んだエコー応答の送信符号に
対して、歪み発生からの時間経過に伴い該差分タップ係
数生成手段の対応するタップ係数を逐次に選択して畳込
み・係数更新演算を行うことで波形歪みの成分に対する
歪み補償用エコーレプリカを求め、この歪み補償用エコ
ーレプリカを、正常なエコー応答に対する線形エコーキ
ャンセラで生成したエコーレプリカに加えることで波形
歪みの補償を行うように構成したエコーキャンセラの波
形歪み補償装置。 - 【請求項4】 該波形歪み補償を行う回路は、 該歪んだエコー応答の送信符号を保持する保持手段と、 歪み発生からの時間経過に対応して該差分タップ係数生
成手段からタップ係数を逐次に選択する選択手段と、 該保持手段で保持した送信符号に対して、該選択手段で
選択したタップ係数を用いて畳込み・係数更新演算を逐
次に行う演算手段とを含み構成された請求項3記載のエ
コーキャンセラの波形歪み補償装置。 - 【請求項5】 該差分タップ係数生成手段は、該歪んだ
エコー応答と正常なエコー応答との差分に対応するタッ
プ係数の系列を、送信パルス幅が拡大した場合と縮小し
た場合のそれぞれについて記憶する記憶装置からなる請
求項3または4記載のエコーキャンセラの波形歪み補償
装置。 - 【請求項6】 該差分タップ係数生成手段は、 該歪んだエコー応答と正常なエコー応答との差分に対応
するタップ係数の系列を、送信パルス幅が拡大した場合
と縮小した場合のいずれか一方のタップ係数について記
憶する記憶装置と、 該記憶装置に記憶したタップ係数の符号を反転して他方
のタップ係数とする係数演算手段とからなる請求項3ま
たは4記載のエコーキャンセラの波形歪み補償装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21141694A JP3336126B2 (ja) | 1994-09-05 | 1994-09-05 | エコーキャンセラの波形歪み補償装置 |
US08/503,620 US5659609A (en) | 1994-09-05 | 1995-07-18 | Echo canceller and waveform-distortion compensation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21141694A JP3336126B2 (ja) | 1994-09-05 | 1994-09-05 | エコーキャンセラの波形歪み補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0879138A true JPH0879138A (ja) | 1996-03-22 |
JP3336126B2 JP3336126B2 (ja) | 2002-10-21 |
Family
ID=16605599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21141694A Expired - Fee Related JP3336126B2 (ja) | 1994-09-05 | 1994-09-05 | エコーキャンセラの波形歪み補償装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5659609A (ja) |
JP (1) | JP3336126B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100377429B1 (ko) * | 2000-12-29 | 2003-03-26 | 엘지전자 주식회사 | 에이디에스엘 시스템의 에코 제거장치 및 그 제어방법 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5937009A (en) * | 1996-06-28 | 1999-08-10 | Wong; Kon Max | Sub-band echo canceller using optimum wavelet packets and cross-band cancellation |
US5955969A (en) * | 1997-04-09 | 1999-09-21 | Texas Instruments Incorporated | Method to prevent rouge transponder responses in automatic vehicle identification systems |
DE19757337C1 (de) * | 1997-12-22 | 1999-06-24 | Siemens Ag | Echokompensatoranordnung |
US6212225B1 (en) | 1998-05-14 | 2001-04-03 | Bradcom Corporation | Startup protocol for high throughput communications systems |
JP3660589B2 (ja) * | 1998-03-09 | 2005-06-15 | ブロードコム コーポレイション | ギガビット・イーサネット送受信機 |
US6236645B1 (en) * | 1998-03-09 | 2001-05-22 | Broadcom Corporation | Apparatus for, and method of, reducing noise in a communications system |
US6201796B1 (en) * | 1998-05-14 | 2001-03-13 | Broadcom Corporation | Startup protocol for high throughput communications systems |
US6304598B1 (en) | 1998-08-28 | 2001-10-16 | Broadcom Corporation | Apparatus for, and method of, reducing power dissipation in a communications system |
US6563802B2 (en) * | 1998-06-22 | 2003-05-13 | Intel Corporation | Echo cancellation with dynamic latency adjustment |
US6289047B1 (en) | 1998-08-28 | 2001-09-11 | Broadcom Corporation | Dynamic regulation of power consumption of a high-speed communication system |
US6928106B1 (en) * | 1998-08-28 | 2005-08-09 | Broadcom Corporation | Phy control module for a multi-pair gigabit transceiver |
US6807228B2 (en) | 1998-11-13 | 2004-10-19 | Broadcom Corporation | Dynamic regulation of power consumption of a high-speed communication system |
US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
US7512149B2 (en) * | 2003-04-23 | 2009-03-31 | At & T Intellectual Property Ii, L.P. | Bit and power allocation scheme for full-duplex transmission with echo cancellation in multicarrier-based modems |
ATE368344T1 (de) * | 1999-04-22 | 2007-08-15 | Broadcom Corp | Gigabit-ethernt mit zeitverschiebungen zwischen verdrillten leitungspaaren |
US6678254B1 (en) | 1999-05-03 | 2004-01-13 | Nortel Networks Limited | Method and communication device for optimizing echo cancellation |
US7280060B1 (en) | 2000-05-23 | 2007-10-09 | Marvell International Ltd. | Communication driver |
US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
US6844837B1 (en) | 2000-05-23 | 2005-01-18 | Marvell International Ltd. | Class B driver |
USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
US7340265B2 (en) * | 2002-02-28 | 2008-03-04 | Atheros Communications, Inc. | Method and apparatus for transient frequency distortion compensation |
US7151803B1 (en) | 2002-04-01 | 2006-12-19 | At&T Corp. | Multiuser allocation method for maximizing transmission capacity |
US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
US7292629B2 (en) * | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
US7298173B1 (en) | 2004-10-26 | 2007-11-20 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
US8804977B2 (en) | 2011-03-18 | 2014-08-12 | Dolby Laboratories Licensing Corporation | Nonlinear reference signal processing for echo suppression |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1186764A (en) * | 1982-06-23 | 1985-05-07 | Akira Kanemasa | Echo canceler |
DE3327467A1 (de) * | 1983-07-29 | 1985-02-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und schaltungsanordnung zur kompensation von echosignalen |
JPH0773240B2 (ja) * | 1985-12-13 | 1995-08-02 | 日本電気株式会社 | 自動再トレ−ニング方式 |
EP0300427B1 (en) * | 1987-07-20 | 1992-09-30 | Nec Corporation | Echo canceller |
JPH0752859B2 (ja) * | 1987-11-06 | 1995-06-05 | 日本電気株式会社 | エコー除去装置 |
JP2810052B2 (ja) * | 1987-11-18 | 1998-10-15 | 株式会社日立製作所 | 伝送装置 |
JPH0748681B2 (ja) * | 1989-02-23 | 1995-05-24 | 日本電気株式会社 | エコー消去器の係数制御方法 |
JPH03171835A (ja) * | 1989-11-29 | 1991-07-25 | Fujitsu Ltd | ディジタル加入者線伝送装置 |
JP3065133B2 (ja) * | 1991-08-21 | 2000-07-12 | 富士通株式会社 | ジッタ補償装置 |
US5353279A (en) * | 1991-08-29 | 1994-10-04 | Nec Corporation | Echo canceler |
-
1994
- 1994-09-05 JP JP21141694A patent/JP3336126B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-18 US US08/503,620 patent/US5659609A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100377429B1 (ko) * | 2000-12-29 | 2003-03-26 | 엘지전자 주식회사 | 에이디에스엘 시스템의 에코 제거장치 및 그 제어방법 |
Also Published As
Publication number | Publication date |
---|---|
US5659609A (en) | 1997-08-19 |
JP3336126B2 (ja) | 2002-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0879138A (ja) | エコーキャンセラの波形歪み補償装置 | |
JP3065133B2 (ja) | ジッタ補償装置 | |
US5157690A (en) | Adaptive convergent decision feedback equalizer | |
US5617450A (en) | Digital subscriber loop interface unit | |
CA2010652C (en) | Echo canceller having fir and iir filters for cancelling long tail echoes | |
US5793801A (en) | Frequency domain signal reconstruction compensating for phase adjustments to a sampling signal | |
US7880543B2 (en) | Data transmitting circuit and transmitting method | |
US5042026A (en) | Circuit for cancelling whole or part of a waveform using nonrecursive and recursive filters | |
US4707824A (en) | Method and apparatus for cancelling echo | |
JPS61112449A (ja) | デ−タ伝送システム | |
JP2934110B2 (ja) | フィルタ構造体 | |
EP0575071A2 (en) | A/D converter | |
CA1211526A (en) | Method of reducing the convergence time of an echo canceller and apparatus for carrying out said method | |
Smith et al. | Nonlinear echo cancellers based on transpose distributed arithmetic | |
US4594479A (en) | Fast start-up of adaptive echo canceler or echo measurement device | |
US4225832A (en) | Self-adapting equalizer | |
JPH0934604A (ja) | ハードウェアによる効果的な補間フィルタ | |
TW566014B (en) | Receiver having the function of eliminating echo and near end cross talk | |
JPH05327409A (ja) | レート変換方法及びその変換回路 | |
US6944218B2 (en) | Adaptive filter having a small circuit scale with a low power consumption and tap-coefficients updating method of adaptive filter | |
JP3178864B2 (ja) | ジッタ補償装置 | |
JP3110091B2 (ja) | ジッタ補償装置のトレーニング方式 | |
Fertner | Frequency-domain echo canceller with phase adjustment | |
KR20060081412A (ko) | 적응 등화기를 갖는 장치 | |
JPH0563607A (ja) | ジツタ補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020205 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |