JPH0877078A - シェアードストレージ装置 - Google Patents

シェアードストレージ装置

Info

Publication number
JPH0877078A
JPH0877078A JP6213567A JP21356794A JPH0877078A JP H0877078 A JPH0877078 A JP H0877078A JP 6213567 A JP6213567 A JP 6213567A JP 21356794 A JP21356794 A JP 21356794A JP H0877078 A JPH0877078 A JP H0877078A
Authority
JP
Japan
Prior art keywords
read
modify
command
write
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6213567A
Other languages
English (en)
Inventor
Ichiro Kasahara
一郎 笠原
Toshiyuki Yoshida
俊幸 吉田
Michisada Sugimoto
道貞 杉本
Yuki Miyao
由紀 宮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6213567A priority Critical patent/JPH0877078A/ja
Publication of JPH0877078A publication Critical patent/JPH0877078A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 本発明は、シェアードストレージ装置に関
し、あるポート装置からのリードに対して1ビットエラ
ーを検出し、リードモディファイライトを行う時、他の
ポート装置からのライトによるデータ化けが起こらない
ようにする。 【構成】 シェアードストレージ装置内に、該シェアー
ドストレージ装置をアクセスする各ポート装置に対し
て、周期的に、互いに排他的なリード,ライトアクセス
許可タイミングを与えるグラント発生装置を設け、該グ
ラント発生装置からのグラント信号により、各ポート装
置に、上記リードモディファイライト,又は、リードを
許可したとき、次のグラントタイミングでは何れのコマ
ンドの発行も許可しないように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、上位装置からのパトロ
ールコマンドに基づいて、シェアードストレージ装置内
の各ポート装置が、診断コマンドを発行し、1ビットエ
ラーを検出したとき、例えば、所定のエラー情報を上位
装置に送信し、該エラー情報を受信した上位装置が、上
記1ビットエラーを検出したポート装置にリードモディ
ファイライトコマンドを発行し、該リードモディファイ
ライトコマンドを受信したポート装置がリードモディフ
ァイライトコマンドを実行するシェアードストレージ装
置に関する。
【0002】
【従来の技術】図11は、従来のシェアードストレージ
装置を備えたデータ処理装置を説明する図であり、図1
1(a) は構成例を示し、図11 (b)は、リードモディフ
ァイライトの動作タイムチャートの例を示している。
【0003】従来のシェアードストレージ装置 1を備え
たデータ処理装置では、上位の複数個のモジュール装
置、例えば、サービスアダプタ(SA) 2, チャネルアダプ
タ(CA)3等からランダムに、該シェアードストレージ装
置 1をアクセスする。
【0004】従って、該シェアードストレージ装置 1に
は、図示されているように、複数個のポート装置(SSP)
10が備えてられており、各上位装置が、所定のポート装
置 10 を介して、該シェアードストレージ装置 1のメモ
リ本体(MS) 12 をアクセスする。
【0005】
【発明が解決しようとする課題】該ポート装置(SSP) 10
には、図示されている如くに、エラー訂正機構(ECC) 11
3 を備えており、上位装置、例えば、上記サービスアダ
プタ(SA) 2等からのパトロールコマンドに基づいて、あ
るポート装置(A) 10で診断コマンドを発行し、該シェア
ードストレージ装置 1内のメモリ部(MS) 12 内の所定の
領域をリードして、上記エラー訂正機構(ECC) 113 で1
ビットのエラーを検出したとき、該エラーを検出したア
ドレスに対して、リードモディファイライトコマンドを
発行する。
【0006】該発行されたリードモディファイライトコ
マンドを実行中に、他のポート装置(B) 10が、該シェア
ードストレージ装置 1の上記1ビットエラーが検出され
たアドレスに対してライト動作を行うと、図11(b) の
動作タイムチャートで示されている如く、該リードモデ
ィファイライトコマンドが実行されているアドレスのメ
モリ内容は、上記ライト動作によりデータ化けを起こし
てしまうという問題があった。
【0007】本発明は上記従来の欠点に鑑み、複数個の
ポート装置を備えたシェアードストレージ装置におい
て、あるポート装置からのリードに対して1ビットエラ
ーを検出し、リードモディファイライトを行う時、他の
ポート装置からのライトによる上記データ化けが起こら
ないようにすることができるシェアードストレージ装置
を提供することを目的とするものである。
【0008】
【課題を解決するための手段】図1は、本発明の原理構
成図である。上記の問題点は下記の如くに構成したシェ
アードストレージ装置によって解決される。
【0009】(1) 上位装置からのパトロールコマンドに
基づいて、シェアードストレージ装置内の各ポート装置
が、所定の診断コマンドを発行し、1ビットエラーを検
出したとき、所定のエラー情報を上位装置に送信し、該
エラー情報を受信した上位装置が、上記1ビットエラー
を検出したポート装置にリードモディファイライトコマ
ンドを発行し、該リードモディファイライトコマンドを
受信したポート装置がリードモディファイライトコマン
ドを実行するシェアードストレージ装置であって、該シ
ェアードストレージ装置に、該シェアードストレージ装
置をアクセスする各ポート装置に対して、周期的に、互
いに排他的なリード,ライトアクセス許可タイミングを
指示するグラント信号を与えるグラント発生装置と、該
グラント発生装置からの上記グラント信号により、各ポ
ート装置に、上記リードモディファイライト,又は、リ
ードを許可したとき、次のグラントタイミングでは何れ
のコマンドの発行も許可しない手段とを備えて、各ポー
ト装置が上位装置と連携してリードモディファイライト
コマンドを実行することを特徴とするシェアードストレ
ージ装置。
【0010】(2) 上位装置からのパトロールコマンドに
基づいて、シェアードストレージ装置内の各ポート装置
が、所定の診断コマンドを発行し、1ビットエラーを検
出したとき、所定のエラー情報を上位装置に送信し、該
エラー情報を受信した上位装置が、上記1ビットエラー
を検出したポート装置にリードモディファイライトコマ
ンドを発行し、該リードモディファイライトコマンドを
受信したポート装置がリードモディファイライトコマン
ドを実行するシェアードストレージ装置であって、シェ
アードストレージ装置内に、該シェアードストレージ装
置をアクセスする各ポート装置に対して、周期的に、互
いに排他的なリード,ライトアクセス許可タイミングを
指示するグラント信号を与えるグラント発生装置と、該
シェアードストレージ装置内の各ポート装置にリードモ
ディファイライトモードビット(MB-A)と、上記グラント
信号を受信した各ポート装置において、該リードモディ
ファイライトモードビット(MB-A)をオンにして、上位装
置からリードモディファイライトコマンドを受信したと
き、該リードモディファイライトコマンドを実行し、他
の上記リードモディファイライトコマンドを受信しなか
ったポート装置では、上記各グラントタイミングにおい
て、リードコマンドのみしか発行できないようにすると
共に、上記リードモディファイライトコマンドを実行し
たポート装置では、次のサイクルでのグラントタイミン
グではコマンドの発行を抑止する手段とを備えて、 各
ポート装置が上位装置と連携してリードモディファイラ
イトコマンドを実行することを特徴とするシェアードス
トレージ装置。
【0011】(3) 上位装置からのパトロールコマンドに
基づいて、シェアードストレージ装置内の各ポート装置
が、所定の診断コマンドを発行し、1ビットエラーを検
出したとき、所定のリードモディファイライトコマンド
を実行するシェアードストレージ装置であって、シェア
ードストレージ装置内に、該シェアードストレージ装置
をアクセスする各ポート装置に対して、周期的に、互い
に排他的なリード,ライトアクセス許可タイミングを指
示するグラント信号を与えるグラント発生装置と、該シ
ェアードストレージ装置内のあるポート装置で1ビット
エラーを検出したとき、自分でリードモディファイライ
トモードビット(MB-B)をオンとし、該リードモディファ
イライト終了後、上記リードモディファイライトを行う
リードモディファイモードビット(MB-B)をオフとする手
段と、上記1ビットエラーを検出しない他のポート装置
は、上記リードモディファイライトを行うリードモディ
ファイモードビット(MB-B)をオフの儘として、リードコ
マンドのみ発行する手段と、上位装置に、該リードモデ
ィファイライトコマンドの実行結果データを送信する手
段とを備えて、各ポート装置が上位装置と連携してリー
ドモディファイライトコマンドを実行することを特徴と
するシェアードストレージ装置。
【0012】(4) 上記(1) 項,又は、(2) 項,又は、
(3) 項に記載のシェアードストレージ装置であって、上
位装置から発行されたパトロールコマンドに応答して、
上記シェアードストレージ装置内の各ポート装置内で、
自律的に 上記診断コマンドを発行して、1ビットのエ
ラーを検出したとき、上記リードモディファイライトコ
マンドを実行し、該リードモディファイライトコマンド
の実行結果のみを上位装置に報告するように構成する。
【0013】
【作用】先ず、請求項1に記載のシェアードストレージ
装置では、あるポート装置 10で、グラント発生装置 11
で与えられたアクセス許可タイミング (以降、グラン
トタイミングということがある) において、リードモデ
ィファイライトコマンドのリード動作を実行すると、他
のポート装置 10 では、与えられたグラントタイミング
において、他のリードモディファイライトコマンド,又
は、通常のリードコマンドのリードを実行することがで
きる。
【0014】そして、次のサイクルでは、該リードモデ
ィファイライトコマンド,又は、リードコマンドのリー
ドを実行した各ポート装置では、リード,ライトの何れ
のコマンドも実行できないように制御されるので、上記
リードモディファイライトコマンドが実行されているア
ドレスに対して、他のポート装置からライト動作が行わ
れる事がなく、該リードモディファイライトコマンドの
実行を正しく完了することができる。
【0015】ただし、この制御方法においては、各ポー
ト装置にいて、リードモディファイライトコマンド,又
は、リードコマンドを発行した次のサイクルタイミング
において、コマンドの発行が抑止されるので、コマンド
の発行効率が低下する問題を含む。
【0016】次に、請求項2に記載のシェアードストレ
ージ装置では、各ポート装置にリードモディファイライ
トモードビット(MB-A)が設けられており、各ポート装置
で上記所定のグラントタイミングにおいて、該リードモ
ディファイライトモードビット(MB-A)をオンとし、ある
ポート装置が、上位装置からのリードモディファイライ
トコマンドを受信して実行中においては、次のサイクル
では、コマンドの発行を行うことができず、該リードモ
ディファイライトコマンドを受信しなかったポート装置
では、通常のリードコマンドしか実行することができな
いように制御されるので、上記リードモディファイライ
トコマンドが実行されているアドレスに対して、他のポ
ート装置からライト動作が行われる事がなく、該リード
モディファイライトコマンドの実行を正しく完了するこ
とができる。
【0017】又、請求項1に記載のシェアードストレー
ジ装置では、リードモディファイラインコマンド,又
は、リードコマンドを発行した次のサイクルで、全ての
ESPがコマンドを発行できないのに対して、この制御方
法では、該リードモディファイライトコマンドを実行し
なかった ESPがリードコマンドを実行することができ、
請求項1に記載のシェアードストレージ装置に比較し
て、リードコマンドの発行効率を向上させることができ
る。
【0018】次に、請求項3に記載のシェアードストレ
ージ装置では、所定の診断コマンドを実行して、1ビッ
トエラーを検出したポート装置が、自ポート装置内のリ
ードモディファイライトモードビット(MB-B)をオンと
し、該リードモディファイライトコマンドの実行を終了
すると、該リードモディファイライトモードビット(MB-
B)をオフとし、該所定の診断コマンドを実行しても1ビ
ットエラーを検出しないポート装置では、該リードモデ
ィファイライトモードビット(MB-B)をオフの儘で、リー
ドコマンドしか実行しないように動作するので、上記リ
ードモディファイライトコマンドが実行されているアド
レスに対して、他のポート装置からライト動作が行われ
る事がなく、該リードモディファイライトコマンドの実
行を正しく完了することができる。
【0019】又、請求項1に記載のシェアードストレー
ジ装置では、リードモディファイラインコマンド,又
は、リードコマンドを発行した次のサイクルで、全ての
ESPがコマンドを発行できないのに対して、この制御方
法では、該リードモディファイライトコマンドを実行し
なかった ESPがリードコマンドを実行することができ、
請求項1に記載のシェアードストレージ装置に比較し
て、リードコマンドの発行効率を向上させることができ
る。
【0020】
【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図1は、本発明の原理構成図であって、図2
〜図5は、本発明の一実施例を示した図であって、図2
は、グラント発生装置の構成例を示し、図3,図4は、
ポート装置の構成例を示し、図5は、本発明の一実施例
の動作タイムチャートを示しており、図6〜図10は、
本発明の他の実施例を示した図であって、図6,図7,
図9は、ポート装置の構成例を示し、図8は、請求項2
に対応する動作タイムチャートを示し、図10は、請求
項3に対応する動作タイムチャートを示している。
【0021】本発明のシェアードストレージ装置 1で
は、複数個の各ポート装置 10 に対して、メモリアクセ
スを許可するグラントタイミングを指示するグラント信
号を生成するグラント発生装置 11 と、各ポート装置 1
0 に設けられているリードモディファイライトモードビ
ット(MB-A) 130,(MB-B) 114 と、該リードモディファイ
ライトモードビット(MB-A) 130,(MB-A) 114 によるリー
ドモディファイライト制御手段 131,132と115 等が、本
発明を実施するのに必要な手段である。尚、全図を通し
て同じ符号は同じ対象物を示している。
【0022】以下、図1を参照しながら、図2〜図10
によって、本発明のシェアードストレージ装置 1の構成
と、リードモディファイライトコマンドの実行動作を説
明する。
【0023】図11による従来技術のところで説明した
ように、該シェアードストレージ装置 1には、複数個の
モジュール装置、例えば、サービスアダプタ(SA) 2, チ
ャネルアダプタ(CA) 3が、バス(D-BUS:BUS 00,01,10,1
1)) を介して接続されており、各サービスアダプタ(SA)
2, チャネルアダプタ(CA) 3から、任意のポート装置10
を介して、上記シェアードストレージ装置 1をランダ
ムにアクセスできるように構成されている。
【0024】本発明のシェアードストレージ装置 1に
は、図1に示されているように、各ポート装置 10 にア
クセス許可タイミングを与えるグラント発生装置{図面
中において、GRANT 発生装置で示していることがある}
11 が備えられており、各ポート装置 10 は、該グラン
ト発生装置 11 が指示するグラントタイミングにおいて
のみしか、メモリ部(MS) 12 にアクセスできないように
構成されている。
【0025】該グラント発生装置 11 の構成例を図2に
示してあるが、クロック発生器 200からのクロック信号
をカウンタ 201でカウントし、カウント結果をデコーダ
202でデコードして、例えば、5カウント毎に、リード
モディファイカウント(RD-MOD-WT-CNT) 信号を出力し、
続く4カウントで、MS-RD GR 00 〜11を出力し、該MS-R
D GR 00 〜11の信号と、リードモディファイライトカウ
ンタ 203,204を起動して生成した信号の否定信号である
リードモディファイライトタイミングとをナンド回路 2
05a 〜205dで論理積をとったものを MS-WTGR 00 〜11と
している。
【0026】従って、通常は、該 MS-RDGR 00 〜11と、
上記 MS-WTGR 00 〜11が同時にオン{即ち、MS-RDGR/MS
-WTGR=(ON,ON) }となり、ときどき{例えば、リードモ
ディファイライトカウンタ 203,204がリードモディファ
イライトタイミングを出力するとき}、該MS-RDGR/MS-W
TGR=(ON,OFF)となるタイミング信号が出力される。
【0027】又、各ポート装置 10 は、例えば、プロセ
ッサ(MPU) を有する拡張ストレージポート装置 (以下、
ESP ということがある) と、エラー訂正機構(ECC) 等を
備えた拡張ストレージアダプタ装置 (以下、ESA という
ことがある) とから構成される。尚、本実施例では、そ
れぞれ4個の ESP 00 〜11と、ESA 00〜11とからなるシ
ェアードストレージ装置 1を例にして説明する。
【0028】先ず、請求項1に対応する実施例を、図
1,図2,図3,図4,図5を用いて説明する。上記シ
ェアードストレージ装置 1内のメモリ部(MS) 12 をパト
ロール診断する為に、サービスアダプタ(SA) 2が、該シ
ェアードストレージ装置 1内の ESP 00に、該メモリ部
(MS) 12 に対する Diag-Block-Read命令を発行する。該
Diag-Block-Read命令は、所定のアドレスから他の所定
のアドレス迄の領域を一つのブロックとして、診断コマ
ンドを発行する為、高速に、メモリ診断を行うことがで
きる。
【0029】図3に示したESP 00のハードウェアは、コ
マンドレジスタ(CMD REG) 100 に一旦格納したDiag-Blo
ck-Read 命令 (コマンドと, メモリアドレスとを持つ)
を、図示のリードライトコマンド・アドレスバッファ
(以降、RD/WT-CMD-ADDR BUFということがある) 101 を
介して、ESA 00からのグラント信号(RD-GR/WT-GR)=(ON,
ON) と同期させて、ESA 00に発行する。
【0030】図4に示したEAS 00のハードウェアは、該
シェアードストレージ装置 1内のメモリ部(MS) 12 から
リードを行う。ここで、該 ESA 00 のハードウェアが、
上記Diag-Block-Read 命令の実行により、特定の語から
1ビットエラーを検出した場合、以下の動作を行う。
【0031】1) ESA00での1ビットエラーの検出動作: ESA 00 では、図4で示されているように、グラント
発生装置 11 からのグラント信号(MS-RDGR/MS-WTGR) を
受信すると、マスク論理回路 116によって、所定期間、
該グラント信号が ESP 00 に送出されるのをマスクす
る。
【0032】ESA00 は、MER レジスタ 110に、1ビット
エラーのエラーコードを格納し、ERA レジスタ 111に、
該1ビットエラーの発生したメモリ部(MS) 12 のアドレ
スを格納し、ESYND レジスタ 112に、シンドロームコー
ドを格納する。 ESA00から ESP00に、1ビットエラーのエラーコード
と、1ビットエラーの発生した語の修正前のリードデー
タとを、図4の RD-Data線に時分割で送信する。 ESP00は、SA 2に対して、上記1ビットエラーのエラ
ーコードと、1ビットエラーの発生した語の修正前のリ
ードデータとを、図3のD−BUSを介して時分割で送
信する。
【0033】2) SA でのエラーアドレスの収集: SA 2 は、エラーアドレスに対するリードコマンド
を、ESP 00に発行する。 図3に示されている ESP 00 のハードウェアは、図
4に示されている ESA 00 に該エラーアドレスに対する
リードコマンドを発行する。 該エラーアドレスは、ESA 00の ERAレジスタ 111か
ら ESP 00 を介して、SA2に送られる。
【0034】3) SA からのリードモディファイライトコ
マンドの発行: SA 2 は、該エラーアドレスを指定し、リードモディ
ファイライトコマンドをESP 00 に発行する。 図3に示した ESP 00 のハードウェアは、ESA 00
に、上記リードモディファイライトコマンドを、ESA 00
から送られてきた規定されたグラントタイミング(RD-GR
/WT-GR) で発行する。このタイミングで、全ての ESP
は、リードモディファイライトコマンド, 又は、リード
コマンドだけを発行することができ、次のタイミングで
は、コマンドを発行することができない。この制御は、
図3のシーケンス制御回路(MPU) 150 で行う。 図4に示した ESA 00 のハードウェアは、上記規定
されたグラントタイミングで転送されてきたコマンド(C
MD,Addr)により、メモリ部(MS) 12 にリードコマンドを
発行する。 ESA 00 は、リードしたデータの1ビットエラーを、
図4の ESAのECC機構113で修正する。 ESA 00 は、次に、アクセスできるタイミング、本実
施例では、図5に示した動作タイムチャートから明らか
な如く、リードタイミング(MS-RDGR/MS-WTGR) の次の O
N,ONのタイミングで、修正したデータのライトを行う。
【0035】このようにして、複数個のモジュールから
アクセスされるメモリ部(MS) 12 に対して、リードモデ
ィファイライトコマンドを正しく実行することができ
る。図5に示した動作タイムチャートに従って、本発明
によるリードモディファイライトの動作を更に、詳細に
説明する。
【0036】図2のグラント発生装置 11 により、図4
の MS-RDGR 00 〜11/MS-WTGR 00 〜11を発生させる。上
記各々の ESAでは、前述のマスク論理回路 116を介し
て、RD-GR/WT-GR を発生させる。グラント発生装置 11
からの MS-RD/WTGR=(ON,OFF)は、リードモディファイラ
イトのタイミングとして、図示されているように、各 E
SAに通知し、各 ESAでは、ESP に対して、上記 WT-GRを
オフにし、該グラント発生装置 11 からの次の MS-RD/W
TGR=(ON,ON) に対して、RD-GR/WT-GR=(OFF,OFF)にする
ことで、ESP からのメモリアクセスを禁止する。この結
果、上記のように、複数個のモジュールからアクセスさ
れるメモリ部(MS) 12 に対して、リードモディファイラ
イトコマンドを正しく実行することができるようにな
る。
【0037】次に、請求項2に記載の発明に対する実施
例を、図1,図2,図6,図7, 図8を用いて説明す
る。前述のように、上記シェアードストレージ装置 1内
のメモリ部(MS) 12 をパトロール診断する為に、サービ
スアダプタ(SA) 2が、該シェアードストレージ装置1内
の ESP 00 に、該メモリ部(MS) 12 に対して前述の Dia
g-Block-Read命令を発行する。
【0038】本実施例においては、図7に示されている
ように、グラント発生装置 11 からのグラントタイミン
グ(MS-RDGR/MS-WTGR)=(ON,OFF)で、RD-GR/WT-GR=(ON,OF
F)を生成して、ESP 00に転送する。
【0039】図6に示したESP 00のハードウェアでは、
ESA 00からの RD-GR/WT-GR=(ON,ON)に基づいて、リード
ライトモード(RD-WT-MODE) 130a をセットするので、後
述のコマンド, メモリアドレス生成論理回路 131と、リ
ード選択論理回路 132により、コマンドレジスタ(CMD R
EG) 100 に一旦格納したDiag-Block-Read 命令 (コマン
ドと, メモリアドレスとを含む) を、RD-CMD-ADDR BUF
101bを介して、ESA 00からのグラント信号(RD-GR/WT-G
R)=(ON,ON) と同期させて、ESA 00に発行する。
【0040】図7に示したESA 00のハードウェアは、該
シェアードストレージ装置 1内のメモリ部(MS) 12 から
リードを行う。ここで、該 ESA 00 のハードウェアが、
上記Diag-Read 命令により、特定の語から1ビットエラ
ーを検出した場合、以下の動作を行う。
【0041】1) ESAでの1ビットエラーの検出: 該ESA 00は、図7に示されているように、MER レジ
スタ 110に1ビットエラーの検出したことを格納し、ER
A レジスタ 111に1ビットエラーの起きたメモリ部(MS)
12 のアドレスを格納し、ESYND レジスタ 112にシンド
ロームコードを格納する。 ESA 00 から ESP 00 に、1ビットエラーのエラーコ
ードと、1ビットエラーの発生した語の修正前のリード
データとを、図4の RD-Data線に時分割で送信する。 ESP 00は、SA 2に対して、上記1ビットエラーのエ
ラーコードと、1ビットエラーの発生した語の修正前の
リードデータとを、図3のD−BUSに時分割で送信す
る。
【0042】2) SA でのエラーアドレスの収集: SA は、エラーアドレスに対するリードコマンドを、
ESP 00に発行する。 図6に示した ESP 00 のハードウェアは、前述の R
D-WT-MODE 130aにより ESA 00 に該エラーアドレスに対
するリードコマンドを発行する。 該エラーアドレスは、ESA 00から ESP 00 を介し
て、SAに送られる。
【0043】3) SA からのリードモディファイライトコ
マンドの発行: SA は、該エラーアドレスを指定し、リードモディフ
ァイライトコマンドを ESP 00 に発行する。 図6に示した ESP 00 のハードウェアは、ESA 00
に、上記リードモディファイライトコマンドを、規定さ
れたグラントタイミングで発行する。このタイミング
で、全ての ESPは、リードモディファイライトコマン
ド, 又は、リードコマンドを発行することができる。
【0044】即ち、図6に示した ESP 00 中に設けられ
ているリードモディファイライトモードビット(MB-A) 1
30が、図7で示した ESA 00 で生成されたリードグラン
ト(RD-GR) に基づいてオンにされ、SA 2からの指示に基
づいて、リードモディファイライトコマンドを発行した
ESP 00 では、ESP 00自身で、RD/WT-GRをマスクする。
即ち、リードモディファイライトモードビット(MB-A) 1
30の出力信号と、リードモディファイライトコマンド(R
D-MOD-WT-CMD) の出力信号とを、ナンド回路 130b で論
理積をとって反転している信号でマスクするので、次の
タイミングでは、通常のリード, ライトコマンドを発行
することができず、リードコマンドを受け取っていた E
SPのみリードコマンドを発行することができる。この制
御は、図6に示したコマンド,メモリアドレス生成論理
回路 131で行われる。
【0045】上記オンにセットされたリードモディファ
イライトモードビット(MB-A) 130は、該リードモディフ
ァイライトの発行条件と、次のサイクルでオンとなるラ
イトグラント(WT-GR) によってリセットされる。 図7に示されている回路から明らかなように、 ESA
00 のハードウェアは、上記規定されたグラントタイミ
ングで ESP 00 から転送されてきたリードモディファイ
ライトコマンドを、メモリ部(MS) 12 に発行する。 ESA 00 は、リードしたデータの1ビットエラーを、
図7の ESAのECC機構113で修正する。 ESA 00 は、次に、アクセスできるタイミング、本実
施例では、図8に示した動作タイムチャートから明らか
な如く、リードタイミング(RD-GR参照) の次のタイミン
グ(WT-GR参照) で、修正したデータのライトを行う。
{図8参照} このようにして、複数個のモジュールからアクセスされ
るメモリ部(MS) 12 に対して、リードモディファイライ
トコマンドを正しく実行することができる。
【0046】図8に示した動作タイムチャートに従っ
て、本発明によるリードモディファイライトの動作を更
に、詳細に説明する。図2のグラント発生装置 11 によ
り、図8の MS-RDGR 00 〜11/MS-WTGR 00 〜11を発生さ
せる。各々の ESA 00 〜において、図7に示した ESAが
RD-GR/WT-GRを生成する。
【0047】上記 MS-RD/WTGR=(ON,OFF)では、リードモ
ディファイライトを許可するタイミング{即ち、RD-GR/
WT-GR=(ON,OFF)を、各ESA に通知し、次の MS-RD/WTGR=
(ON,ON) に対しては、リードモディファイライトコマン
ドを発行した ESPは、上記自己のリードモディファイラ
イトモードビット(MB-A) 130によって、通常のリード,
ライトコマンドの発行を禁止し、リードコマンドを発行
した ESPは、自己のリードライトモードビット 130a に
よって、リードコマンドだけは発行できるように構成
(この論理は、図6に示した ESPにおいて、リード選択
論理回路 132と、上記コマンド,メモリアドレス生成論
理回路 131によって構成される) することにより、リー
ドモディファイライトコマンドを正しく実行することが
できる区間を確保することができる。
【0048】次に、請求項3に記載の発明に対する実施
例を、図1,図2,図9,図10を用いて説明する。前
述のように、上記シェアードストレージ装置 1内のメモ
リ部(MS) 12 をパトロール診断する為に、サービスアダ
プタ(SA) 2が、該シェアードストレージ装置1内の ESP
00 に、該メモリ部(MS) 12 に対する Diag-Block-Read
命令を発行する。 図6に示したESP 00のハードウェア
は、コマンドレジスタ(CMD REG) 100に一旦格納したDia
g-Block-Read 命令 (コマンドと, メモリアドレスとを
含む)を、前述の論理に基づいて、RD-CMD-ADDR BUF 101
bを介して、ESA 00からのグラント信号(RD-GR/WT-GR)
と同期させて、ESA 00に発行する。ESA 00のハードウェ
アは、図8に示されているように、該シェアードストレ
ージ装置 1内のメモリ部(MS) 12 からリードを行う。こ
こで、該 ESA 00 のハードウェアが、上記Diag-Read 命
令により、特定の語から1ビットエラーを検出した場
合、以下の動作を行う。 1) ESAでの1ビットエラーの
検出: 先ず、図9に示されているように、 ESA 00 は、ME
R レジスタ 110に1ビットエラーの検出したことを格納
すると共に、リードモディファイライトモードビット(M
B-B) 114をオンとし、ESA が自分で RD-MOD-WT動作を行
うため、ESP からの指示を受け取ることなく、ERA レジ
スタ 111に、上記1ビットエラーの起きたメモリ部(MS)
12 のアドレスを保持し、ESYND レジスタ 112にシンド
ロームコードを格納する。
【0049】このとき、図8に示されているように、上
記リードモディファイモードビット(MB-B) 114がオンで
ある条件により、グラント発生装置 11 からのグラント
タイミング信号 MS-RDGR/MS-WTGR=(ON,OFF) を、マスク
論理回路 115のJ-K フリップフロップ 115a で受けて、
1サイクル{例えば、図示されている12(=B)タイムスロ
ット間}の間、マスクする。
【0050】2) ESA 00によるリードモディファイライ
トコマンドの実行: 図9に示した ESA 00 のハードウェアは、上記 ERA
レジスタ 111に格納されているアドレスを使用し、メモ
リ部(MS) 12 にリードモディファイライトのリードコマ
ンドを発行する。 ESA 00 は、リードしたデータの1ビットエラーを、
エラー修正機構(ECC)113 で修正し、リードアドレ
スを ERAレジスタ 111から取り出し、RD-Data 線を介し
て、ESP 00に通知する。 ESA 00 は、次にアクセスできるタイミングで、上記
ERAレジスタ 111のアドレスを使用し、上記エラー修正
機構(ECC)113 で修正したデータのライトを行い、
シーケンス制御部 120で、所定のタイミングをとって、
上記リードモディファイライトモードビット(MB-B) 114
をリセットする。 前述のように、上記のグラントタイミングと、次の
サイクルのグラントタイミングでは、RD-GR,WT-GR はマ
スクされているので、上記リードモディファイライト中
の ESAにつながっている ESPは ESAへ、コマンドを発行
することができず、該リードモディファイライトコマン
ドを発行していない ESPのみ、リードコマンドを ESAへ
発行することができる。
【0051】3) SA へのエラーアドレスの報告: ESP 00 は、ESA 00から通知されたリードモディファ
イライトを行ったアドレスと、その実行結果を SA 2 に
報告する。
【0052】上記の動作により、複数個のモジュールか
らアクセスされるメモリ部(MS) 12に対して、リードモ
ディファイライトコマンドを正しく実行することができ
る。図10に示した動作タイムチャートに従って、本発
明によるリードモディファイライトの動作を更に、詳細
に説明する。図2のグラント発生装置 11 により、図1
0の MS-RDGR 00 〜11/MS-WTGR 00〜11を発生させる。
各々の ESA 00 〜において、図8に示したマスク論理回
路 115に基づいて、所定期間マスクされたRD-GR/WT-GR
を生成する。
【0053】上記 MS-RD/WTGR=(ON,OFF)では、リードモ
ディファイライトのタイミングを、各ESA に通知し、自
分でリードモディファイライトモード(MB-B:オン) にな
っている ESAにおいて、上記グラント信号に対するマス
ク論理によって、次のサイクルで、上記RD-GR/WT-GR=(O
FF,OFF) にし、自分でリードモディファイライトモード
になっていない ESAにおいては、次のサイクルで、上記
RD-GR/WT-GR=(ON,OFF)にする。
【0054】上記グラント発生装置 11 からの次の MS-
RD/WTGR=(ON,ON) に対しても、自分でリードモディファ
イライトモードになっている ESAにおいては、上記マス
ク論理によって、次のサイクルで、上記RD-GR/WT-GR=(O
FF,OFF) にし、自分で、該リードモディファイライトモ
ードビット(MB-B) 114をリセットする。又、自分でリー
ドモディファイライトモードになっていない ESAにおい
ては、図6に示した ESPにおいて、前述のリードモディ
ファイライトモードビット(MB-A) 130により、次のサイ
クルで、リード, ライトコマンドが出力されるのを抑止
して、リードモディファイライトコマンドを実行する区
間を確保する。
【0055】次に、請求項4に記載の発明に対する実施
例を、例えば、図1,図2,図4,図6,図9を用いて
説明する。前述のようにして、上記シェアードストレー
ジ装置 1内のメモリ部(MS) 12 をパトロール診断する為
に、サービスアダプタ(SA) 2が、該シェアードストレー
ジ装置 1内の ESP 00 に、該メモリ部(MS) 12 に対する
パトロールコマンドを発行する。
【0056】図6に示した ESP 00 のハードウェアは、
グラント発生装置 11 からのグラントタイミングで、ES
A 00に、RD-CMD-ADDR BUF 101bを介して、該パトロール
コマンドを発行する。図4,図9に示した ESA 00 のハ
ードウェアは、リードモディファイライト制御部(RD-MO
D-WT制御) 121 において、スタートアドレスから、1ア
ドレス毎に、インクリメントしながら、メモリ部(MS) 1
2 からのリードを行う。ESA 00が、上記メモリ部(MS) 1
2 へのパトロール診断によって、1ビットエラーを検出
した場合、本実施例においては、以後のパトロールは打
ち切られる。
【0057】1) ESA 00 での1ビットエラーの検出: 図9に示した ESA 00 は、MER レジスタ 110に1ビ
ットエラーの検出したことを格納し、ERA レジスタ 111
に、上記1ビットエラーの起きたメモリ部(MS) 12 のア
ドレスを保持し、ESYND レジスタ 112にシンドロームコ
ードを格納する。 本実施例の場合、該 ESA 00 は、この時点で上記パ
トロールを中止し、自分でリードモディファイライトを
行うことを指示するリードモディファイライトモードビ
ット(MB-B) 114を設定する。
【0058】2) ESA 00 によるリードモディファイライ
ト: 図9に示した ESA 00 のハードウェアは、上記 ERA
レジスタ 111を使用し、図6に示した ESP 00 で規定さ
れたグラントタイミングで、メモリ部(MS) 12 にリード
コマンドを発行する。 ESA 00 はリードしたときに検出したデータの1ビッ
トエラーを、エラー修正機構(ECC)113 で修正し、
該リードアドレスを ESP 00 に通知する。 ESA 00 は、次にアクセスできるタイミングで、上記
ERAレジスタ 111のアドレスを使用し、上記エラー修正
機構(ECC)113 で修正したデータのライトを行い、
シーケンス制御部 120で、所定のタイミングをとって、
上記リードモディファイライトモードビット(MB-B) 114
をリセットする。 上記のタイミングと、次のタイミングで、リードモデ
ィファイライト中の ESAに対して ESPは、コマンドを発
行することができず、該リードモディファイライトコマ
ンドを発行していない ESPのみが、リードコマンドを E
SAへ発行することができる。
【0059】3) SA へのエラーアドレスの報告: ESP 00 は、ESA 00から通知されたリードモディファ
イライトを行ったアドレスを SA 2 に報告する。
【0060】このように、この実施例では、SA 2からの
パトロールコマンドに基づいて、ESP 00と、ESA 00とが
独立に、リードモディファイライトコマンドを実行し、
実行結果であるエラーの発生したアドレスのみ SA 2 に
報告する動作となるので、図1に示されているバスが、
該 Diag-Block-Readの実行によって専有されることがな
くなり、システムの性能を向上させることができる。
【0061】尚、上記の実施例においては、各 ESP,ESA
での動作は、図示されているごとく、純ハードウェアで
行う例で説明したが、所謂、ファームウェア的な手段,
或いは、ソフトウェア的な手段で実行しても良いことは
いう迄もないことである。
【0062】このように、本発明のシェアードストレー
ジ装置は、あるポート装置からのリードに対して1ビッ
トエラーを検出し、リードモディファイライトを行う
時、他のポート装置からのライトによるデータ化けが起
こらないようにするのに、該シェアードストレージ装置
内に、該シェアードストレージ装置をアクセスする各ポ
ート装置に対して、周期的に、互いに排他的なリード,
ライトアクセス許可タイミングを与えるグラント発生装
置を設け、該グラント発生装置からのグラント信号によ
り、各ポート装置に、上記リードモディファイライト,
又は、リードを許可したとき、次のグラントタイミング
では何れのコマンドの発行も許可しない。又、各ポート
装置にリードモディファイライトモードビット(MB-A)を
設け、上記グラント信号を受信した各ポート装置におい
て、該リードモディファイライトモードビット(MB-A)を
オンにして、上位装置からリードモディファイライトコ
マンドを受信したポート装置で、上記リードモディファ
イライトコマンドを実行したとき、他の上記リードモデ
ィファイライトモードビット(MB-A)がオンで、上記リー
ドモディファイライトコマンドを受信しなかったポート
装置では、上記各グラントタイミングにおいて、リード
コマンドのみしか発行できないようにすると共に、自己
のポート装置では、次のサイクルでのグラントタイミン
グではコマンドの発行を抑止する。又、あるポート装置
で1ビットエラーを検出したとき、自分でリードモディ
ファイライトを行うモードビット(MB-B)をオンとし、他
の該1ビットエラーを検出しなかったポート装置は、上
記リードモディファイライトを行うモードビット(MB-B)
をオフの儘とし、次のサイクルで該リードモディファイ
ライト中のポート装置では、何れのコマンドも発行せ
ず、該リードモディファイライト中でないポート装置で
は、リードコマンドのみの発行を許可するようにしたと
ころに特徴がある。
【0063】
【発明の効果】以上、詳細に説明したように、本発明の
シェアードストレージ装置によれば、 複数モジュールからアクセスされるメモリに対し
て、1ビットエラーを検出したアドレスに対して、リー
ドモディファイライトをデータ化けが発生することなく
実行することができる。 上記リードモディファイライトを行うとき、請求項
1の記載の構成では、メモリ(MS)へアクセスすることが
できないサイクルが生じたが、請求項2に記載の構成で
は、通常のリードコマンドの実行はできる。 請求項3に記載された構成では、1ビットエラーを
検出した ESAが自分自身で、リードモディファイライト
を実行するため、SAが ESA内部の所定のレジスタからア
ドレスを読み出し、リードモディファイライトコマンド
を発行する手間を省略することができる。 請求項4に記載の構成では、SAは、パトロールコマ
ンドだけを ESPに発行するだけで、後は、ESP,ESA が独
立にリードモディファイライトコマンドを実行するの
で、該シェアードストレージ装置に接続されている各モ
ジュールによる、該シェアードストレージ装置に対する
アクセスの効率を向上させることができる。
【図面の簡単な説明】
【図1】本発明の原理構成図
【図2】本発明の一実施例を示した図(その1)
【図3】本発明の一実施例を示した図(その2)
【図4】本発明の一実施例を示した図(その3)
【図5】本発明の一実施例を示した図(その4)
【図6】本発明の他の実施例を示した図(その1)
【図7】本発明の他の実施例を示した図(その2)
【図8】本発明の他の実施例を示した図(その3)
【図9】本発明の他の実施例を示した図(その4)
【図10】本発明の他の実施例を示した図(その5)
【図11】従来のシェアードストレージ装置を備えたデ
ータ処理装置を説明する図
【符号の説明】
1 シェアードストレージ装置 2 サービスア
ダプタ(SA) 3 チャネルアダプタ(CA) 10 ポート装置 11 グラント発生装置 12 メモリ部(M
S) 200 クロック発生器 201 カウンタ 202 デコーダ 203,204 リードモディファイライトカウンタ 205a〜205d ナンド回路 100 コマンドレジスタ(CMD REG) 110 メモリエラーレジスタ(MER) 111 エラーアドレスレジスタ(ERA) 112 シンドロームコードレジスタ(ESYND) 113 エラー訂正機構(ECC) 114 ESA のリードモディファイライトモードビット(R
D-MOD-WT-MODE)(MB-B) 115 マスク論理回路 115a J-K フリ
ップフロップ 116 マスク論理回路 120 ESA のシーケンス制御回路 150 ESP のシーケンス制御回路(MPU) 130 ESP のリードモディファイライトモードビット(R
D-MOD-WT-MODE)(MB-A) 130a ESP のリードライトモードビット(RD-WT-MODE) 131 コマンド, メモリアドレス生成論理回路 132 リード選択論理回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮尾 由紀 神奈川県横浜市港北区新横浜2丁目4番19 号 株式会社富士通プログラム技研内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】上位装置からのパトロールコマンドに基づ
    いて、シェアードストレージ装置内の各ポート装置が、
    所定の診断コマンドを発行し、1ビットエラーを検出し
    たとき、所定のエラー情報を上位装置に送信し、該エラ
    ー情報を受信した上位装置が、上記1ビットエラーを検
    出したポート装置にリードモディファイライトコマンド
    を発行し、該リードモディファイライトコマンドを受信
    したポート装置がリードモディファイライトコマンドを
    実行するシェアードストレージ装置であって、 該シェアードストレージ装置に、 該シェアードストレージ装置をアクセスする各ポート装
    置に対して、周期的に、互いに排他的なリード,ライト
    アクセス許可タイミングを指示するグラント信号を与え
    るグラント発生装置と、 該グラント発生装置からの上記グラント信号により、各
    ポート装置に、上記リードモディファイライト,又は、
    リードを許可したとき、次のグラントタイミングでは何
    れのコマンドの発行も許可しない手段とを備えて、 各ポート装置が上位装置と連携してリードモディファイ
    ライトコマンドを実行することを特徴とするシェアード
    ストレージ装置。
  2. 【請求項2】上位装置からのパトロールコマンドに基づ
    いて、シェアードストレージ装置内の各ポート装置が、
    所定の診断コマンドを発行し、1ビットエラーを検出し
    たとき、所定のエラー情報を上位装置に送信し、該エラ
    ー情報を受信した上位装置が、上記1ビットエラーを検
    出したポート装置にリードモディファイライトコマンド
    を発行し、該リードモディファイライトコマンドを受信
    したポート装置がリードモディファイライトコマンドを
    実行するシェアードストレージ装置であって、 シェアードストレージ装置内に、 該シェアードストレージ装置をアクセスする各ポート装
    置に対して、周期的に、互いに排他的なリード,ライト
    アクセス許可タイミングを指示するグラント信号を与え
    るグラント発生装置と、 該シェアードストレージ装置内の各ポート装置にリード
    モディファイライトモードビットと、 上記グラント信号を受信した各ポート装置において、該
    リードモディファイライトモードビットをオンにして、
    上位装置からリードモディファイライトコマンドを受信
    したとき、該リードモディファイライトコマンドを実行
    し、他の上記リードモディファイライトコマンドを受信
    しなかったポート装置では、上記各グラントタイミング
    において、リードコマンドのみしか発行できないように
    すると共に、上記リードモディファイライトコマンドを
    実行したポート装置では、次のサイクルでのグラントタ
    イミングではコマンドの発行を抑止する手段とを備え
    て、 各ポート装置が上位装置と連携してリードモディファイ
    ライトコマンドを実行することを特徴とするシェアード
    ストレージ装置。
  3. 【請求項3】上位装置からのパトロールコマンドに基づ
    いて、シェアードストレージ装置内の各ポート装置が、
    所定の診断コマンドを発行し、1ビットエラーを検出し
    たとき、所定のリードモディファイライトコマンドを実
    行するシェアードストレージ装置であって、 シェアードストレージ装置内に、 該シェアードストレージ装置をアクセスする各ポート装
    置に対して、周期的に、互いに排他的なリード,ライト
    アクセス許可タイミングを指示するグラント信号を与え
    るグラント発生装置と、 該シェアードストレージ装置内のあるポート装置で1ビ
    ットエラーを検出したとき、上記グラント発生装置から
    のグラントタイミングで、自分でリードモディファイラ
    イトモードビットをオンとし、該リードモディファイラ
    イト終了後、上記リードモディファイライトを行うリー
    ドモディファイモードビットをオフとする手段と、 上記1ビットエラーを検出しない他のポート装置は、上
    記リードモディファイライトを行うリードモディファイ
    モードビットをオフの儘として、リードコマンドのみ発
    行する手段と、 上位装置に、該リードモディファイライトコマンドの実
    行結果データを送信する手段とを備えて、 各ポート装置が上位装置と連携してリードモディファイ
    ライトコマンドを実行することを特徴とするシェアード
    ストレージ装置。
  4. 【請求項4】請求項1,又は、2,又は、3に記載のシ
    ェアードストレージ装置であって、上位装置から発行さ
    れたパトロールコマンドに応答して、上記シェアードス
    トレージ装置内の各ポート装置内で、自律的に 上記診
    断コマンドを発行して、1ビットエラーを検出したと
    き、上記リードモディファイライトコマンドを実行し、
    該リードモディファイライトコマンドの実行結果のみを
    上位装置に報告することを特徴とするシェアードストレ
    ージ装置。
JP6213567A 1994-09-07 1994-09-07 シェアードストレージ装置 Withdrawn JPH0877078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6213567A JPH0877078A (ja) 1994-09-07 1994-09-07 シェアードストレージ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6213567A JPH0877078A (ja) 1994-09-07 1994-09-07 シェアードストレージ装置

Publications (1)

Publication Number Publication Date
JPH0877078A true JPH0877078A (ja) 1996-03-22

Family

ID=16641354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6213567A Withdrawn JPH0877078A (ja) 1994-09-07 1994-09-07 シェアードストレージ装置

Country Status (1)

Country Link
JP (1) JPH0877078A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2634696A2 (en) 2012-02-29 2013-09-04 Fujitsu Limited Information processing apparatus, control method, and control program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2634696A2 (en) 2012-02-29 2013-09-04 Fujitsu Limited Information processing apparatus, control method, and control program
US8856588B2 (en) 2012-02-29 2014-10-07 Fujitsu Limited Information processing apparatus, control method, and computer-readable recording medium

Similar Documents

Publication Publication Date Title
US5751975A (en) Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge
US5495491A (en) System using a memory controller controlling an error correction means to detect and correct memory errors when and over a time interval indicated by registers in the memory controller
JP2658697B2 (ja) ウォッチ・ドック・タイマ回路
JPH0877078A (ja) シェアードストレージ装置
JP3723243B2 (ja) プロセッサ装置及びその制御方法
US5363488A (en) Input/output command issuing control system in data processing system
JP2003309564A (ja) マイクロコンピュータシステムおよびそれに使用されるトランシーバ
JP2679440B2 (ja) 情報処理装置
JP5227601B2 (ja) 制御システム
JPH06149685A (ja) メモリエラー回復装置
JPH05265942A (ja) Dma制御部におけるデータ入出力方法
KR100259585B1 (ko) 디엠에이 콘트롤러
JPH05108493A (ja) メモリ制御方式
JPH0816487A (ja) データ処理装置
JP2771897B2 (ja) データ処理システムにおける入出力命令の発行制御システム
JPH06231084A (ja) 情報伝送装置
GB2347535A (en) An address translation unit for an intelligent bridge
JP2003122701A (ja) インターフェース及び入出力デバイス
JPH01133147A (ja) データ処理装置
JPS5922145A (ja) 割込制御方式
JPH01258054A (ja) 記憶装置のアクセス制御方式
JPH0820934B2 (ja) ディスクキャッシュ制御方式
JPH08166891A (ja) フォールトトレラントコンピュータシステム
JPH11232206A (ja) 入出力制御回路
JPH0432943A (ja) キャッシュ制御方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120