JPH087706B2 - 評価用シングルチツプマイクロコンピュータ - Google Patents
評価用シングルチツプマイクロコンピュータInfo
- Publication number
- JPH087706B2 JPH087706B2 JP61109811A JP10981186A JPH087706B2 JP H087706 B2 JPH087706 B2 JP H087706B2 JP 61109811 A JP61109811 A JP 61109811A JP 10981186 A JP10981186 A JP 10981186A JP H087706 B2 JPH087706 B2 JP H087706B2
- Authority
- JP
- Japan
- Prior art keywords
- evaluation
- mode switching
- chip
- program
- chip microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は評価用シングルチップマイクロコンピュータ
に関する。
に関する。
シングルチップマイクロコンピュータにおいて、ユー
ザーの要望の多様化によりCPU部のアーキテクチャ等基
本的なコンセプトを同一とし、チップ内にあるI/O装置
が異なるような多種多様なマイクロコンピュータを持つ
製品体系が要求されるようになってきた。従って、エミ
ュレータ側にも多種多様なマイクロコンピュータを持つ
製品体系が要求されるようになってきている。
ザーの要望の多様化によりCPU部のアーキテクチャ等基
本的なコンセプトを同一とし、チップ内にあるI/O装置
が異なるような多種多様なマイクロコンピュータを持つ
製品体系が要求されるようになってきた。従って、エミ
ュレータ側にも多種多様なマイクロコンピュータを持つ
製品体系が要求されるようになってきている。
一般に、エミュレータは、評価対象とするプログラム
を評価対象とするシングルチプマイクロコンピュータと
等価を機能を持って実行し、このプログラムのあるポイ
ントにおいて内部情報（例えば内部レジスタの値）を参
照させることができる機能を持つ特殊なシングルチップ
マイクムコンピュータを有している。一般に、このよう
な特殊なシングルチップマイクロコンピュータはエバリ
ュエーションチップ（評価用チップ）と呼ばれている。
この評価用チップは、上記の多種多様なマイクロコンピ
ュータに対応するために、モード切替等の手段で多種多
様なマイクロコンピュータと等価な動作をすることがで
きるような工夫がしてある。このモード切替手段に最も
良く用いられる方法は、評価用チップ上に特別にモード
切替用レジスタを設け、このレジスタに書き込れる値に
より評価用チップの動作モードを切替える方法である。
このような方法によって評価用チップを適切なモードに
切替えることにより、始めてエミュレータは評価対象と
するプログラムに対して評価作業を行なうことができ
る。つまり、最初に設定するモード切替用のレジスタの
値が誤っていたならば、評価用チップは誤動作を起し、
エミュレータは評価作業を正常に行なうことができなく
なるという性質を持っている。
を評価対象とするシングルチプマイクロコンピュータと
等価を機能を持って実行し、このプログラムのあるポイ
ントにおいて内部情報（例えば内部レジスタの値）を参
照させることができる機能を持つ特殊なシングルチップ
マイクムコンピュータを有している。一般に、このよう
な特殊なシングルチップマイクロコンピュータはエバリ
ュエーションチップ（評価用チップ）と呼ばれている。
この評価用チップは、上記の多種多様なマイクロコンピ
ュータに対応するために、モード切替等の手段で多種多
様なマイクロコンピュータと等価な動作をすることがで
きるような工夫がしてある。このモード切替手段に最も
良く用いられる方法は、評価用チップ上に特別にモード
切替用レジスタを設け、このレジスタに書き込れる値に
より評価用チップの動作モードを切替える方法である。
このような方法によって評価用チップを適切なモードに
切替えることにより、始めてエミュレータは評価対象と
するプログラムに対して評価作業を行なうことができ
る。つまり、最初に設定するモード切替用のレジスタの
値が誤っていたならば、評価用チップは誤動作を起し、
エミュレータは評価作業を正常に行なうことができなく
なるという性質を持っている。
対象マイクロコンピュータと同等の機能を持ち、さら
に特殊な機能を持つ評価用チップは、その動作状態によ
り次の２つに区別することができる。一方は、評価用チ
ップが評価対象とするプログラムを評価対象とするシン
グルチップマイクロコンピュータと等価な機能を持って
実行する状態である。他方は、評価作業をするためのプ
ログラムを実行する状態である。このプログラムは、評
価用チップの内部状態を外部に出力したり、前述のモー
ド切替用レジスタを含む内部レジスタに値を設定するな
どの機能を持ち、評価対象とするプログラムとは別の空
間に展開されている。ここで評価用チップが前述の二つ
の状態のどちらを取り得るかはエミュレータ内部に存在
する制御CPUによりコントロールされている。評価用チ
ップが評価対象とするプログラムを実行中、制御CPUか
らの特権割り込み要求を受け付けると、評価対象プログ
ラムのの実行を一時中断し、前述の評価作業をするため
のプログラムを実行する。その後再び評価用チップは中
断していた評価対象とするプログラムの実行を続け、エ
ミュレータはこのようにして評価作業を繰り返し行なっ
ていく。
に特殊な機能を持つ評価用チップは、その動作状態によ
り次の２つに区別することができる。一方は、評価用チ
ップが評価対象とするプログラムを評価対象とするシン
グルチップマイクロコンピュータと等価な機能を持って
実行する状態である。他方は、評価作業をするためのプ
ログラムを実行する状態である。このプログラムは、評
価用チップの内部状態を外部に出力したり、前述のモー
ド切替用レジスタを含む内部レジスタに値を設定するな
どの機能を持ち、評価対象とするプログラムとは別の空
間に展開されている。ここで評価用チップが前述の二つ
の状態のどちらを取り得るかはエミュレータ内部に存在
する制御CPUによりコントロールされている。評価用チ
ップが評価対象とするプログラムを実行中、制御CPUか
らの特権割り込み要求を受け付けると、評価対象プログ
ラムのの実行を一時中断し、前述の評価作業をするため
のプログラムを実行する。その後再び評価用チップは中
断していた評価対象とするプログラムの実行を続け、エ
ミュレータはこのようにして評価作業を繰り返し行なっ
ていく。
従来、評価用チップは前述のようにまず最初に内部に
あるモード切替用レジスタに適切な値を設定した後に評
価対象とするプログラムを実行していた。この、モード
切替用レジスタに適切な値を設定する作業は、制御CPU
により評価用チップに対して特権割り込みを行ない、評
価用チップを評価作業をするためのプログラム実行状態
にし、モード切替用レジスタに適正値を設定する機能を
持ったプログラムを評価用チップが実行することにより
行なっていた。ところが、設定作業を終え評価対象とす
るプログラムを評価用チップが実行する場合、対象対象
とするプログラムの欠陥などにより評価用チップが暴走
し、前述のモード切替用レジスタの値を書き変えてしま
う場合があった。そのため、評価用チップの動作モード
が変ってしまい、エミュレータは評価作業を正常に続行
することができなくなり、評価用チップは新たに正しい
値をモード切替用レジスタに設定し直さなければならな
い不都合があった。
あるモード切替用レジスタに適切な値を設定した後に評
価対象とするプログラムを実行していた。この、モード
切替用レジスタに適切な値を設定する作業は、制御CPU
により評価用チップに対して特権割り込みを行ない、評
価用チップを評価作業をするためのプログラム実行状態
にし、モード切替用レジスタに適正値を設定する機能を
持ったプログラムを評価用チップが実行することにより
行なっていた。ところが、設定作業を終え評価対象とす
るプログラムを評価用チップが実行する場合、対象対象
とするプログラムの欠陥などにより評価用チップが暴走
し、前述のモード切替用レジスタの値を書き変えてしま
う場合があった。そのため、評価用チップの動作モード
が変ってしまい、エミュレータは評価作業を正常に続行
することができなくなり、評価用チップは新たに正しい
値をモード切替用レジスタに設定し直さなければならな
い不都合があった。
第２図は従来のモード切替用レジスタおよびその周辺
回路の構成例を示す図である。Ｄ−タイプフリップフロ
ップ１は、評価用チップのモード切替用設定値の値を保
持しておく、評価用チップ内部上にある特別なレジスタ
である。このＤ−タイプフリップフロップ１は、CK端子
への入力立上がりエッジでＤ端子へのデータバス２上の
入力信号をラッチし、Ｑ端子から出力出力信号３として
出力する。オアゲート６はこのレジスタに割り当てられ
ているアドレスがアドレスパス上に出力された時にアク
ティブ（ロウレベル）になるデコーダ出力４とWR信号
（アクティブレベルはロウ）５の論理和をとり、信号７
を出力する。この回路において評価用チップがこのレジ
スタにアクセスすると、デコーダ出力４がアクティブレ
ベルになり、WR信号５の後端の立ち上がりエッジでデー
タバス２上にセットされているモード切替用レジスタの
設定値の値をラッチし、保持する。
回路の構成例を示す図である。Ｄ−タイプフリップフロ
ップ１は、評価用チップのモード切替用設定値の値を保
持しておく、評価用チップ内部上にある特別なレジスタ
である。このＤ−タイプフリップフロップ１は、CK端子
への入力立上がりエッジでＤ端子へのデータバス２上の
入力信号をラッチし、Ｑ端子から出力出力信号３として
出力する。オアゲート６はこのレジスタに割り当てられ
ているアドレスがアドレスパス上に出力された時にアク
ティブ（ロウレベル）になるデコーダ出力４とWR信号
（アクティブレベルはロウ）５の論理和をとり、信号７
を出力する。この回路において評価用チップがこのレジ
スタにアクセスすると、デコーダ出力４がアクティブレ
ベルになり、WR信号５の後端の立ち上がりエッジでデー
タバス２上にセットされているモード切替用レジスタの
設定値の値をラッチし、保持する。
上述した従来の評価用シングルチップマイクロコンピ
ュータは、このモード切替用レジスタに値を設定する作
業が、評価対象とするプログラムを実行する状態におい
ても可能であったため、評価対象とするプログラムの欠
陥などにより評価用チップが暴走し、誤ってモード切替
用レジスタに対して書き込み動作を行ない、そのレジス
タの内容を変えてしまい評価対象とするチップのモード
から変更されてしまう場合があるという欠点がある。
ュータは、このモード切替用レジスタに値を設定する作
業が、評価対象とするプログラムを実行する状態におい
ても可能であったため、評価対象とするプログラムの欠
陥などにより評価用チップが暴走し、誤ってモード切替
用レジスタに対して書き込み動作を行ない、そのレジス
タの内容を変えてしまい評価対象とするチップのモード
から変更されてしまう場合があるという欠点がある。
本発明の目的は、評価用チップが評価対象とするプロ
グラム実行状態においてはモード切替用レジスタに対し
て書き込み動作を来なったとしてもレジスタ内容が書き
変えられることができない評価用シングルチップマイク
ロコンピュータを提供することである。
グラム実行状態においてはモード切替用レジスタに対し
て書き込み動作を来なったとしてもレジスタ内容が書き
変えられることができない評価用シングルチップマイク
ロコンピュータを提供することである。
本発明の評価用シングルチップマイクロコンピュータ
は、モード切替用レジスタに対するアクセスを、デバッ
グ用に用いる特権割込みサービスルーチン中にだけ許可
し、評価対象とするプログラム実行中には禁止する回路
を含むことを特徴とする。
は、モード切替用レジスタに対するアクセスを、デバッ
グ用に用いる特権割込みサービスルーチン中にだけ許可
し、評価対象とするプログラム実行中には禁止する回路
を含むことを特徴とする。
〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の評価用シングルチップマイクロコン
ピュータの一実施例で、モード切替用レジスタおよび周
辺回路の構成図である。
ピュータの一実施例で、モード切替用レジスタおよび周
辺回路の構成図である。
本実施例は、第２図の従来例の回路において、オアゲ
ート６の出力７と評価用チップ動作状態出力信号８の論
理和をとり、Ｄ−タイプフリップフロップトリガ入力信
号10としてＤ−タイプフリップフロップ１のCK端子に出
力するオアゲート９を備えたものである。評価用チップ
動作状態出力信号８は、評価用チップが一般的に持って
いる信号で、評価用チップが現在、制御CPUからの特権
割り込み要求を受けつけて評価作業を行なうためのプロ
グラム実行状態であるか、それとも評価対象となるプロ
グラム実行状態であるかを、制御CPUなど他の外部シス
テムに呈示するための評価用チップが出力する信号であ
る。本実施例においては、この信号８は、前者の場合が
ロウレベル、後者の場合がハイレベルに対応している。
ート６の出力７と評価用チップ動作状態出力信号８の論
理和をとり、Ｄ−タイプフリップフロップトリガ入力信
号10としてＤ−タイプフリップフロップ１のCK端子に出
力するオアゲート９を備えたものである。評価用チップ
動作状態出力信号８は、評価用チップが一般的に持って
いる信号で、評価用チップが現在、制御CPUからの特権
割り込み要求を受けつけて評価作業を行なうためのプロ
グラム実行状態であるか、それとも評価対象となるプロ
グラム実行状態であるかを、制御CPUなど他の外部シス
テムに呈示するための評価用チップが出力する信号であ
る。本実施例においては、この信号８は、前者の場合が
ロウレベル、後者の場合がハイレベルに対応している。
次に、本実施例の動作を説明する。
評価用チップが評価対象とするプログラム実行中の評
価用チップ動作状態出力信号８が前述のようにハイレベ
ルとなっているため、いかなる場合においてもオアゲー
ト９の出力10はハイレベルとなり、Ｄ−タイプフリップ
フロップ１に対してトリガはかからない。評価用チップ
が制御用CPUからの特権割り込み要求を受けて評価作業
を行なうためのプログラム実行状態にある時は、信号８
はロウレベルであるのでモード切替用レジスタへの書き
込み動作により従来通りレジスタ内容を設定することが
できる。
価用チップ動作状態出力信号８が前述のようにハイレベ
ルとなっているため、いかなる場合においてもオアゲー
ト９の出力10はハイレベルとなり、Ｄ−タイプフリップ
フロップ１に対してトリガはかからない。評価用チップ
が制御用CPUからの特権割り込み要求を受けて評価作業
を行なうためのプログラム実行状態にある時は、信号８
はロウレベルであるのでモード切替用レジスタへの書き
込み動作により従来通りレジスタ内容を設定することが
できる。
以上説明したように本発明は、評価用チップが評価対
象プログラム実行状態にある時は、モード切替用レジス
タに対するアクセスを禁止することにより、評価対象と
するプログラムを実行中にプログラムの欠陥などにより
モード切替用レジスタに対して書き込み動作を行なった
としてもレジスタ内容が書き変らないため、評価対象と
しているチップのモードが変更されなくなるという効果
がある。
象プログラム実行状態にある時は、モード切替用レジス
タに対するアクセスを禁止することにより、評価対象と
するプログラムを実行中にプログラムの欠陥などにより
モード切替用レジスタに対して書き込み動作を行なった
としてもレジスタ内容が書き変らないため、評価対象と
しているチップのモードが変更されなくなるという効果
がある。
第１図は本発明の評価用シングルチップマイクロコンピ
ュータ一実施例で、モード切替用レジスタおよびその周
辺回路の構成図、第２図は従来例の構成図である。 １……Ｄ−タイプフリップフロップ、 ２……データバス、 ３……Ｄ−タイプフリップフロップ１の出力信号、 ４……アドレスバスのデコーダ出力、 ５……WR信号、 6,9……オアゲート、 ７……オアゲート６の出力、 ８……評価用チップ動作状態出力信号、 10……Ｄ−タイプフリップフロップ１のトリガ入力信
号。
ュータ一実施例で、モード切替用レジスタおよびその周
辺回路の構成図、第２図は従来例の構成図である。 １……Ｄ−タイプフリップフロップ、 ２……データバス、 ３……Ｄ−タイプフリップフロップ１の出力信号、 ４……アドレスバスのデコーダ出力、 ５……WR信号、 6,9……オアゲート、 ７……オアゲート６の出力、 ８……評価用チップ動作状態出力信号、 10……Ｄ−タイプフリップフロップ１のトリガ入力信
号。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−195752（ＪＰ，Ａ) ＭＣ68000 16ビットマイクロプロセッ サ ユーザーズ・マニュアルＰ．67−68 昭和56年６月１日 日本モトローラ株式会 社 発行
Claims (1)
- 【請求項１】多品種のシングルチップマイクロコンピュ
ータ用のプログラムを評価する機能を有するシングルチ
ップマイクロコンピュータ用エミュレータに使用され、
命令実行部およびこの命令実行部の命令実行により発生
されるアクセス信号に応答して前記多品種のシングルチ
ップマイクロコンピュータ内の１品種を選択するための
モード情報を取り込み出力するモード切替用レジスタを
持つ評価用シングルチップマイクロコンピュータにおい
て、前記モード切替用レジスタへの前記アクセス信号の
供給経路にゲート回路を設け、このゲート回路の開閉を
特権割り込み要求を受け付けて評価作業を行うためのプ
ログラム実行状態であるか又は評価対象となるプログラ
ム実行状態であるかを示す制御信号で制御するようにな
し、前記制御信号が前記評価対象となるプログラム実行
状態であることを示すときは前記ゲート回路を閉じて前
記アクセス信号の前記モード切替用レジスタへの供給を
禁止し、前記制御信号が前記評価作業を行うためのプロ
グラム実行状態であることを示すときは前記ゲート回路
を開いて前記アクセス信号の前記モード切替用レジスタ
への供給を許可するようにしたことを特徴とする評価用
シングルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109811A JPH087706B2 (ja) | 1986-05-13 | 1986-05-13 | 評価用シングルチツプマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109811A JPH087706B2 (ja) | 1986-05-13 | 1986-05-13 | 評価用シングルチツプマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62264338A JPS62264338A (ja) | 1987-11-17 |
| JPH087706B2 true JPH087706B2 (ja) | 1996-01-29 |
Family
ID=14519803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61109811A Expired - Fee Related JPH087706B2 (ja) | 1986-05-13 | 1986-05-13 | 評価用シングルチツプマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087706B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760401B2 (ja) * | 1987-12-18 | 1995-06-28 | 日本電気株式会社 | 評価用シングルチップマイクロコンピュータ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195752A (ja) * | 1983-04-22 | 1984-11-06 | Nec Corp | 集積回路 |
-
1986
- 1986-05-13 JP JP61109811A patent/JPH087706B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＭＣ６８０００１６ビットマイクロプロセッサユーザーズ・マニュアルＰ．６７−６８昭和５６年６月１日日本モトローラ株式会社発行 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62264338A (ja) | 1987-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621886A (en) | Method and apparatus for providing efficient software debugging | |
| US5325512A (en) | Circuit emulator | |
| US3828327A (en) | Simplified storage protection and address translation under system mode control in a data processing system | |
| US7752427B2 (en) | Stack underflow debug with sticky base | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH087706B2 (ja) | 評価用シングルチツプマイクロコンピュータ | |
| JP3088285B2 (ja) | インサーキットエミュレータ | |
| JPH06139084A (ja) | 情報処理装置 | |
| JPH02186448A (ja) | デバッグ環境を備えた集積回路 | |
| JP3120841B2 (ja) | インサーキットエミュレータ | |
| JP3239042B2 (ja) | マイクロコンピュータ | |
| JP2654105B2 (ja) | マイクロプロセッサ | |
| JPS6382525A (ja) | トレ−ス機能付マイクロプロセツサ | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH08305564A (ja) | マイクロコンピュータ | |
| JPH0477883A (ja) | シングルチップマイクロコンピュータ | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JP2004185356A (ja) | デバッグ装置 | |
| JPH0635760A (ja) | トレース機能付バッファ装置 | |
| JPS6118224B2 (ja) | ||
| JPH05334122A (ja) | イベント検出回路 | |
| JPH01142948A (ja) | マイクロコンピュータのシンボリックデバッガ | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |