JPH0876820A - プロセス入出力制御装置 - Google Patents
プロセス入出力制御装置Info
- Publication number
- JPH0876820A JPH0876820A JP21093294A JP21093294A JPH0876820A JP H0876820 A JPH0876820 A JP H0876820A JP 21093294 A JP21093294 A JP 21093294A JP 21093294 A JP21093294 A JP 21093294A JP H0876820 A JPH0876820 A JP H0876820A
- Authority
- JP
- Japan
- Prior art keywords
- control
- output
- input
- circuit
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【構成】プロセス入出力制御装置内部のアナログ論理変
換制御回路，デジタル論理変換制御回路に、プロセス制
御補助装置に対応した制御パターン選択機能を付加した
構成。 【効果】プロセス入出力制御装置に、個別の入出力制御
要素に対応した、制御論理を組み込んで分散制御が可能
となり、制御プログラムは、上位制御指令による指令値
変更要求時に起動するような構成にでき、制御プログラ
ムの構造等が簡素化される。
換制御回路，デジタル論理変換制御回路に、プロセス制
御補助装置に対応した制御パターン選択機能を付加した
構成。 【効果】プロセス入出力制御装置に、個別の入出力制御
要素に対応した、制御論理を組み込んで分散制御が可能
となり、制御プログラムは、上位制御指令による指令値
変更要求時に起動するような構成にでき、制御プログラ
ムの構造等が簡素化される。
Description
【０００１】
【産業上の利用分野】本発明は、プロセス制御全般に係
り、特に、プラントの制御が制御対象要素毎に構成され
て全体の制御を掌るプラントに於いて、同一ハードウェ
アにて制御対象要素毎に異なる制御論理、又は、入出力
点数に対応して任意に選択できるプロセス入出力制御装
置に関する。
り、特に、プラントの制御が制御対象要素毎に構成され
て全体の制御を掌るプラントに於いて、同一ハードウェ
アにて制御対象要素毎に異なる制御論理、又は、入出力
点数に対応して任意に選択できるプロセス入出力制御装
置に関する。
【０００２】
【従来の技術】従来の技術は、プロセス入力装置より制
御要素情報を複数分取り込み制御プログラムによりプロ
セス出力制御情報を生成し構成していた。従って全体の
制御プログラムで制御対象要素毎に複数要素情報を取り
込み、出力情報変換対象要素に対する情報を、他の制御
要素対象に影響を与えぬ様に、情報生成しプロセス出力
制御を実施していた。
御要素情報を複数分取り込み制御プログラムによりプロ
セス出力制御情報を生成し構成していた。従って全体の
制御プログラムで制御対象要素毎に複数要素情報を取り
込み、出力情報変換対象要素に対する情報を、他の制御
要素対象に影響を与えぬ様に、情報生成しプロセス出力
制御を実施していた。
【０００３】
【発明が解決しようとする課題】前述の代表例は、プラ
ントの制御要素を複数分取り込み、制御プログラムによ
り個別要素毎に対応した制御を実施している一例である
が、本発明は、制御対象毎に割付けた一部の制御論理
を、プロセス入出力制御装置に組み込んで分散処理し、
制御プログラムは、上位制御指令による指令値変更要求
時に制御対象出力処理を実施し、それ以外は、プロセス
入力をモニタすれば良く、制御プログラムの構造等が簡
素化される。
ントの制御要素を複数分取り込み、制御プログラムによ
り個別要素毎に対応した制御を実施している一例である
が、本発明は、制御対象毎に割付けた一部の制御論理
を、プロセス入出力制御装置に組み込んで分散処理し、
制御プログラムは、上位制御指令による指令値変更要求
時に制御対象出力処理を実施し、それ以外は、プロセス
入力をモニタすれば良く、制御プログラムの構造等が簡
素化される。
【０００４】又、ハードウェアの観点からは、同一のハ
ードウェアで、接続される制御対象毎に対応した論理、
及び、入出力点数が選択できるプロセス入出力制御装置
を提供することにあり、制御対象にマッチした論理、及
び、入出力点数が選択できるため、制御対象等の変更に
於いても、制御プログラムの初期設定パラメータ情報等
を修正することにより、汎用性に富んだプロセス入出力
制御装置を供給できる。
ードウェアで、接続される制御対象毎に対応した論理、
及び、入出力点数が選択できるプロセス入出力制御装置
を提供することにあり、制御対象にマッチした論理、及
び、入出力点数が選択できるため、制御対象等の変更に
於いても、制御プログラムの初期設定パラメータ情報等
を修正することにより、汎用性に富んだプロセス入出力
制御装置を供給できる。
【０００５】
【課題を解決するための手段】本発明の一実施によれ
ば、ハードウェア面で、プロセス制御補助装置とプロセ
ス入出力制御装置との取り合いを共通化し、組み込み済
みの制御論理又は、チューニング等により生成された制
御対象の制御論理を選択できる構成とする事により実現
可能である。
ば、ハードウェア面で、プロセス制御補助装置とプロセ
ス入出力制御装置との取り合いを共通化し、組み込み済
みの制御論理又は、チューニング等により生成された制
御対象の制御論理を選択できる構成とする事により実現
可能である。
【０００６】
【作用】第一点は、制御対象の制御論理を選択できる構
成とする事により、同一のハードウェアで、数種類の制
御対象要素に対応できる。
成とする事により、同一のハードウェアで、数種類の制
御対象要素に対応できる。
【０００７】第二点は、同一のハードウェア内に、プラ
ントの入力制御対象要素情報を、直接ハードウェアで出
力制御情報として出力できる機能を付加することにより
制御プログラムの構成が容易になる。
ントの入力制御対象要素情報を、直接ハードウェアで出
力制御情報として出力できる機能を付加することにより
制御プログラムの構成が容易になる。
【０００８】以上、二点の特徴を持つプロセス入出力制
御装置を供給できる。
御装置を供給できる。
【０００９】
【実施例】図１は、本発明の一実施例であり、プロセス
制御装置１に接続されたプロセス制御用ストレージメモ
リ２が、プロセス入出力制御用バス３で、本発明のプロ
セス入出力制御装置４が接続され、プロセス制御補助装
置１１を経由して、プロセス制御入出力群１３を制御す
る。
制御装置１に接続されたプロセス制御用ストレージメモ
リ２が、プロセス入出力制御用バス３で、本発明のプロ
セス入出力制御装置４が接続され、プロセス制御補助装
置１１を経由して、プロセス制御入出力群１３を制御す
る。
【００１０】プロセス制御入出力群１３よりの入力信号
は、プロセス制御補助装置１１を経由して、プロセス入
出力制御装置４の内部のアナログ入力変換回路７，デジ
タル入力変換回路９で、レベル変換され、アナログ論理
変換制御回路５，デジタル論理変換制御回路６に取り込
まれ、アナログ信号，デジタル信号情報の一部は、プロ
セス制御装置１に取り込まれ、一部は、選択された制御
論理により、論理変換制御回路５，６内部で、フィード
バック情報に加工されアナログ出力変換回路８，デジタ
ル出力変換回路１０を経由して、プロセス制御補助装置
１１に伝えられ、プロセス制御入出力群１３を制御す
る。
は、プロセス制御補助装置１１を経由して、プロセス入
出力制御装置４の内部のアナログ入力変換回路７，デジ
タル入力変換回路９で、レベル変換され、アナログ論理
変換制御回路５，デジタル論理変換制御回路６に取り込
まれ、アナログ信号，デジタル信号情報の一部は、プロ
セス制御装置１に取り込まれ、一部は、選択された制御
論理により、論理変換制御回路５，６内部で、フィード
バック情報に加工されアナログ出力変換回路８，デジタ
ル出力変換回路１０を経由して、プロセス制御補助装置
１１に伝えられ、プロセス制御入出力群１３を制御す
る。
【００１１】プロセス制御補助装置１１は、プロセス制
御入出力群１３の要素により、入出力点数及び、制御論
理は、それぞれ異なる。
御入出力群１３の要素により、入出力点数及び、制御論
理は、それぞれ異なる。
【００１２】プロセス制御補助装置入出力回路１４は、
アナログ入出力変換回路７，８，デジタル入出力変換回
路９，１０とワイヤー配線となる。
アナログ入出力変換回路７，８，デジタル入出力変換回
路９，１０とワイヤー配線となる。
【００１３】図２は、本発明の具体例で、アナログ論理
変換制御回路５の内部構成の詳細を示す。
変換制御回路５の内部構成の詳細を示す。
【００１４】プロセス入出力制御用バス３と、アナログ
量のデジタル変換処理を行う、Ａ／Ｄ変換回路１６，デ
ジタル量のアナログ変換処理を行う、Ｄ／Ａ変換回路１
７，アナログ論理切替制御用切替指令回路１５が接続さ
れた構成例である。
量のデジタル変換処理を行う、Ａ／Ｄ変換回路１６，デ
ジタル量のアナログ変換処理を行う、Ｄ／Ａ変換回路１
７，アナログ論理切替制御用切替指令回路１５が接続さ
れた構成例である。
【００１５】アナログ入力変換回路７より取り込まれた
アナログ信号は、アナログ論理制御回路１２の内部で、
直接ＡＤ変換回路１６へ接続され、プロセス制御装置１
にデジタル量として取り込まれる。又、アナログ信号の
一部は、切替指令回路１５の設定で、直接アナログ出力
チャネル側へ入力量をフィードバック出力するために、
アナログ入力ＦＢ出力選択ＳＷ２１，アナログ出力変換
回路８を経由して、プロセス制御補助装置１１に伝達さ
れる。
アナログ信号は、アナログ論理制御回路１２の内部で、
直接ＡＤ変換回路１６へ接続され、プロセス制御装置１
にデジタル量として取り込まれる。又、アナログ信号の
一部は、切替指令回路１５の設定で、直接アナログ出力
チャネル側へ入力量をフィードバック出力するために、
アナログ入力ＦＢ出力選択ＳＷ２１，アナログ出力変換
回路８を経由して、プロセス制御補助装置１１に伝達さ
れる。
【００１６】アナログ出力選択ＳＷ１８は、アナログ入
力ＦＢ出力選択指令値２０と連動して出力されるアナロ
グ出力選択指令値１９に依り、アナログ入力ＦＢ出力チ
ャネルを切り離す。
力ＦＢ出力選択指令値２０と連動して出力されるアナロ
グ出力選択指令値１９に依り、アナログ入力ＦＢ出力チ
ャネルを切り離す。
【００１７】アナログ入力信号を、ゲイン変換処理して
フィードバック出力する場合には、アナログ入力ゲイン
可変選択ＳＷ２２で、切換指令値２３の指示によりゲイ
ン可変回路２４を経由して、アナログ出力変換回路８に
接続され、プロセス制御補助装置１１に伝達される。
フィードバック出力する場合には、アナログ入力ゲイン
可変選択ＳＷ２２で、切換指令値２３の指示によりゲイ
ン可変回路２４を経由して、アナログ出力変換回路８に
接続され、プロセス制御補助装置１１に伝達される。
【００１８】入力アナログ量を積算等の処理をして出力
処理する場合には、プロセス制御プログラム又は、プロ
セス入出力制御装置４に、マイクロプロセッサ等を搭載
し、入出力制御プログラムで処理し、Ｄ／Ａ変換回路１
７を経由して出力する。
処理する場合には、プロセス制御プログラム又は、プロ
セス入出力制御装置４に、マイクロプロセッサ等を搭載
し、入出力制御プログラムで処理し、Ｄ／Ａ変換回路１
７を経由して出力する。
【００１９】図３は、本発明の具体例であり、デジタル
論理変換制御回路６の内部構成の詳細を示す。
論理変換制御回路６の内部構成の詳細を示す。
【００２０】プロセス入出力制御用バス３と，プロセス
出力指令回路２７，プロセス入力取込回路２８，デジタ
ル論理切替制御用切替指令回路２５が接続された構成例
である。
出力指令回路２７，プロセス入力取込回路２８，デジタ
ル論理切替制御用切替指令回路２５が接続された構成例
である。
【００２１】デジタル入力変換回路９より取り込まれた
デジタル情報は、プロセス入力取込回路２８を経由し
て、プロセス制御装置１に取り込まれると共に、プロセ
ス入出力論理格納回路２９にも接続される。
デジタル情報は、プロセス入力取込回路２８を経由し
て、プロセス制御装置１に取り込まれると共に、プロセ
ス入出力論理格納回路２９にも接続される。
【００２２】プロセス入出力論理格納回路２９の内部に
は、プロセス入出力論理３１が、複数パターン内蔵され
ており、切替指令回路２５より出力されるプロセス入出
力論理選択指令３０により、１個のプロセス入出力パタ
ーンが選択され、プロセス出力指令回路２７の出力情報
と組み合わされてデジタル出力変換回路１０を経由して
プロセス制御補助装置１１に伝達される。
は、プロセス入出力論理３１が、複数パターン内蔵され
ており、切替指令回路２５より出力されるプロセス入出
力論理選択指令３０により、１個のプロセス入出力パタ
ーンが選択され、プロセス出力指令回路２７の出力情報
と組み合わされてデジタル出力変換回路１０を経由して
プロセス制御補助装置１１に伝達される。
【００２３】プロセスパターン制御回路２６は、プロセ
ス制御補助装置１１に適応した制御論理パターンを、任
意にチューニングするための回路であり、プロセス入出
力論理格納回路２９に書替え可能な不揮発性素子を使用
した場合に、プロセス制御装置１で、制御装置の起動時
点に、必要な制御論理パターンを書き込み可能とした。
ス制御補助装置１１に適応した制御論理パターンを、任
意にチューニングするための回路であり、プロセス入出
力論理格納回路２９に書替え可能な不揮発性素子を使用
した場合に、プロセス制御装置１で、制御装置の起動時
点に、必要な制御論理パターンを書き込み可能とした。
【００２４】プロセス入出力制御装置４に、マイクロプ
ロセッサ等を搭載した場合には、マイクロプロセッサの
制御プログラムで、必要な制御論理パターンを書き込む
ことも可能である。
ロセッサ等を搭載した場合には、マイクロプロセッサの
制御プログラムで、必要な制御論理パターンを書き込む
ことも可能である。
【００２５】
（１）プラント制御に於いて制御要素が異なるハードウ
ェアに対して、プロセス入出力制御装置内に、複数の制
御パターンを選択可能な構成とすることにより、プロセ
ス制御補助装置の制御要素が異なっても、同一のプロセ
ス入出力制御装置で構成可能である （２）プロセス入出力制御装置内に、入力ＦＢ出力回路
を付加することにより、プロセス制御プログラム処理の
簡素化が図れ、プラント制御をプロセス制御補助装置の
制御要素毎に、個別に分散制御が可能となる。
ェアに対して、プロセス入出力制御装置内に、複数の制
御パターンを選択可能な構成とすることにより、プロセ
ス制御補助装置の制御要素が異なっても、同一のプロセ
ス入出力制御装置で構成可能である （２）プロセス入出力制御装置内に、入力ＦＢ出力回路
を付加することにより、プロセス制御プログラム処理の
簡素化が図れ、プラント制御をプロセス制御補助装置の
制御要素毎に、個別に分散制御が可能となる。
【００２６】（３）プラント入力情報は、全点、プロセ
ス制御装置に取り込める構成とする事により、プロセス
制御プログラム側での制御状況の監視が可能である。
ス制御装置に取り込める構成とする事により、プロセス
制御プログラム側での制御状況の監視が可能である。
【図１】本発明のプロセス入出力制御装置のプラント制
御系での位置付け及び構成，信号の流れ等のブロック
図。
御系での位置付け及び構成，信号の流れ等のブロック
図。
【図２】本発明のプロセス入出力制御装置内のアナログ
論理変換制御回路図。
論理変換制御回路図。
【図３】本発明のプロセス入出力制御装置内のデジタル
論理変換制御回路図。
論理変換制御回路図。
１…プロセス制御装置、２…プロセス制御用ストレージ
メモリ、３…プロセス入出力制御用バス、４…プロセス
入出力制御装置、５…アナログ論理変換制御回路、６…
デジタル論理変換制御回路、７…アナログ入力変換回
路、８…アナログ出力変換回路、９…デジタル入力変換
回路、１０…デジタル出力変換回路、１１…プロセス制
御補助装置、１２…アナログ論理制御回路、１３…プロ
セス制御入出力群、１４…プロセス制御補助装置入出力
回路。
メモリ、３…プロセス入出力制御用バス、４…プロセス
入出力制御装置、５…アナログ論理変換制御回路、６…
デジタル論理変換制御回路、７…アナログ入力変換回
路、８…アナログ出力変換回路、９…デジタル入力変換
回路、１０…デジタル出力変換回路、１１…プロセス制
御補助装置、１２…アナログ論理制御回路、１３…プロ
セス制御入出力群、１４…プロセス制御補助装置入出力
回路。
フロントページの続き (72)発明者 清水 良高 茨城県日立市幸町三丁目２番１号 日立エ ンジニアリング株式会社内 (72)発明者 片岡 利晴 茨城県日立市幸町三丁目２番１号 日立エ ンジニアリング株式会社内 (72)発明者 高倉 満郎 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 栗栖 与文 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内
Claims (4)
- 【請求項１】プロセス制御装置に接続されるプロセス入
出力装置において、プラントの駆動制御を行うにあた
り、プラントの制御対象要素毎に、任意の制御パターン
を組み込み、選択可能とし、プラントの制御対象要素毎
に異なる制御論理、及び、入出力点数を選定する汎用性
を持つことを特徴とするプロセス入出力制御装置。 - 【請求項２】請求項１において、制御対象要素毎に異な
る制御論理を選択出来るプロセス入出力制御装置。 - 【請求項３】請求項１において、プラントの入力制御対
象要素情報を、ハードウェアにて出力制御情報として出
力するプロセス入出力制御装置。 - 【請求項４】請求項１において、同一のプロセス入出力
制御カードにて、制御対象要素毎に異なる入出力点数を
対応づけるプロセス入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21093294A JPH0876820A (ja) | 1994-09-05 | 1994-09-05 | プロセス入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21093294A JPH0876820A (ja) | 1994-09-05 | 1994-09-05 | プロセス入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0876820A true JPH0876820A (ja) | 1996-03-22 |
Family
ID=16597477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21093294A Pending JPH0876820A (ja) | 1994-09-05 | 1994-09-05 | プロセス入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0876820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170220020A1 (en) * | 2014-09-11 | 2017-08-03 | Mitsubishi Electric Corporation | Input/output control device, input/output control method, and program |
-
1994
- 1994-09-05 JP JP21093294A patent/JPH0876820A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170220020A1 (en) * | 2014-09-11 | 2017-08-03 | Mitsubishi Electric Corporation | Input/output control device, input/output control method, and program |
| US9971332B2 (en) * | 2014-09-11 | 2018-05-15 | Mitsubishi Electric Corporation | Input/output control device, input/output control method, and non-transitory computer-readable medium for selective activation of logical circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2358416A1 (en) | Process facility control systems using an efficient prediction form and methods of operating the same | |
| CA2146243A1 (en) | General analysis system | |
| CA2232997A1 (en) | Dynamic target addressing system | |
| JPH0876820A (ja) | プロセス入出力制御装置 | |
| JP3042062B2 (ja) | 画像処理装置 | |
| US5224104A (en) | Real-time address switching circuit | |
| US5036406A (en) | Method and apparatus for obtaining identical output signal from nominally identical time base corrector unit having slightly different characteristics | |
| JP4193238B2 (ja) | 信号調整装置および方法 | |
| JPH1093858A (ja) | 映像効果装置 | |
| JP2992365B2 (ja) | 記憶調光装置 | |
| JP2794991B2 (ja) | 空気調和機のグループ制御装置 | |
| JPS6132105A (ja) | プログラム設定装置 | |
| JPH04316101A (ja) | プロセス制御装置 | |
| JPH06332840A (ja) | 主記憶制御方式 | |
| JPH0638210B2 (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
| JPH07200493A (ja) | 分散制御装置 | |
| JPH06164985A (ja) | デジタル信号処理装置 | |
| JPH11175328A (ja) | プログラムモジュールの実行制御装置 | |
| JPH11149408A (ja) | 高速メモリ装置 | |
| JP2008224504A (ja) | Ｉｃテスタ及びｉｃテスタの制御方法 | |
| JPH05143180A (ja) | 電気的オフセツト調整装置 | |
| JPH01196995A (ja) | 映像切替装置における自己診断装置 | |
| JP2000131400A (ja) | 半導体試験装置 | |
| JPS5835296B2 (ja) | 電源投入時のバス接続方式 | |
| JPH04323724A (ja) | ロードモジュール生成方法 |