JPS5835296B2 - 電源投入時のバス接続方式 - Google Patents

電源投入時のバス接続方式

Info

Publication number
JPS5835296B2
JPS5835296B2 JP55047541A JP4754180A JPS5835296B2 JP S5835296 B2 JPS5835296 B2 JP S5835296B2 JP 55047541 A JP55047541 A JP 55047541A JP 4754180 A JP4754180 A JP 4754180A JP S5835296 B2 JPS5835296 B2 JP S5835296B2
Authority
JP
Japan
Prior art keywords
central processing
power
bus
processing unit
intersection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55047541A
Other languages
English (en)
Other versions
JPS56145443A (en
Inventor
広幸 安孫子
寛 丸岡
康雄 清水
健一 中
昭男 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP55047541A priority Critical patent/JPS5835296B2/ja
Publication of JPS56145443A publication Critical patent/JPS56145443A/ja
Publication of JPS5835296B2 publication Critical patent/JPS5835296B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Multi Processors (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 本発明は、複数の中央処理装置のバスと分岐バスとが交
差するように配置され、そして各交差点にバス・スイッ
チが配置されている多重系計算機システムにおいて、電
源投入時に予め定められているバス・スイッチを閉じ、
中央処理装置が分岐バスに接続されている外部記憶から
初期プログラム・ローディング(ipL)を自動的に行
い得るようにした電源投入時のバス接続方式に関するも
のである。
複数の中央処理装置と、複数の中央処理装置のバスと交
差するように配置された複数の分岐バスと、中央処理装
置のバスと分岐バスの交差点に配置されたバス・スイッ
チを有する多重系計算機システムは既に公知である。
システム電源を投入したあと、各中央処理装置にプログ
ラムをローディングする必要があるが、ローディングす
べきプログラムを格納する外部記憶が中央処理装置のバ
スに接続されている場合には、各中央処理装置は自動i
pLを行い得るが、ローディングすべきプログラムを格
納する外部記憶が分岐バスに接続されている場合には、
オペレータは、全ての電源が投入完了したあと、操作パ
ネルからそれぞれのバス接続指示を行い、接続が完了し
た後に、外部記憶からipLやスタート動作を行わせ°
Cいたため、システムの立上げ時間が大きくなったり、
オペレータによるミスが発生していた。
また、当然無人化システムとしての運用が不可能であっ
た。
本発明は、上記の欠点を除去するものであって、複数の
中央処理装置のバスと複数の分岐バスとが交差するよう
に配置され、各交差点にバス・スイッチが設けられてい
る多重系計算機システムにおいて、電源投入時に予め定
められているバス・スイッチを閉じ得るようにした電源
投入時のバス接続方式を提供することを目的としている
そしてそのため、本発明の電源投入時のバス接続方式は
、複数の中央処理装置のバス複数の分岐バスとが交差す
るように配置され、各交差点にバス・スイッチが設けら
れた多重系計算機システムにおいて、前記分岐バスの少
なくとも1つに初期プログラム・ローディングすべきプ
ログラムを格納した外部記憶装置を設けるとともに、前
記複数のバス・スイッチを制御できる交点接続回路を設
け、交点接続回路に、システム電源投入指示がなされた
とき所定のシーケンスに従ってシステム各部の電源を投
入する制御機能と、電源投入シーケンスの所定の時点で
設定により定まるバス・スイッチをオンする制御機能と
を設け、前記交点接続回路によって、中央処理装置の電
源投入がなされたとき、それ以前において当該中央処理
装置が初期プログラム・ローディングすべきプログラム
を格納する外部記憶装置の電源が投入されており、且つ
当該中央処理装置と当該外部記憶装置とを接続するため
のバス・スイッチが閉じられていることを特徴とするも
のである。
以下、本発明を図面を参照しつつ説明する。
第1図は本発明のシステム構成の1実施例の概要を示す
図、第2図は交点接続回路の1実施例のブロック図であ
る。
図において、1−Aないし1−Dは中央処理装置、2は
交点接続回路、3−Aと3−Bは磁気ディスク装置、4
は磁気テープ装置、5はディスプレイ、6はカード・リ
ーダ、7はラインプリンタ、人ないしDは中央処理装置
のバス、Eないし■は分岐バス、8はバス・スイッチ通
信用バス、9はマイクロプロセッサ、10は電源制御回
路、11は交点設定テーブルをそれぞれ示している。
4台の中央処理装置1−A、1−B、1−C。
1−DのそれぞれはバスA、B、C,Dに接続されてい
る。
中央処理装置のバスA、B、C,Dと分岐バスE、F、
G、H,Iとはマトリックス状に交差するように配置さ
れ、各交差点にはバス・スイッチS1、ないし845が
配置されている。
各中央処理装置にプログラムがローディングされた後の
通常動作時においては、中央処理装置は自己のバス上に
存在するバス・スイッチを制御する。
しかし、電源投入時にはバス・スイッチは交点接続回路
2によって制御される。
例えば、バス・スイッチ811が閉じてバスAとバスE
とが接続されると、中央処理装置1−AはバスE上の入
出力装置3−Aを使用して種々の処理を行う。
磁気ディスク装置3−Aには中央処理装置1−Aのプロ
グラムが格納され、また、磁気ディスク装置3−Hには
中央処理装置1−Bのプログラムが格納されている。
中央処理装置1−C,1−Dにロードされるべきプログ
ラムは、図示しないがそれぞれバスC,Dにつながれて
いる磁気ディスク装置に格納されている。
第2図は交点接続回路2の構成を示すものである。
交点接続回路2は、マイクロプロセッサ9、電源制御回
路10および交点設定テーブル11を有している。
マイクロプロセッサ9は交点接続回路全体の制御を司ど
るものである。
電源制御回路10は、マイクロプロセッサ9の指示に従
い多重計算機システムの電源投入/切断制御を行うもの
である。
交点設定テーブル11には、電源投入時にオンすべきバ
ス・スイッチの機番が書込まれる。
マイクロプロセッサ9は、バス・スイッチをオン/オフ
する場合、バス・スイッチ機番、接続指示およびセレク
ト・アウト信号を出力する。
上記の各種信号を受信すると、該当するバス・スイッチ
Sijはセレクト・イン信号を返す。
次に、先に述べた例と同様に、磁気ディスク装置3−A
には中央処理装置1−Aのプログラムが格納され、また
、磁気ディスク装置3−Bには中央処理装置1−Bのプ
ログラムが格納されているものとして、本発明における
電源投入時の処理を説明する。
(1)オペレータが電源投入指示を出す。
(2)交点接続回路2の電源が入る。
(3)分岐バスEないし■に接続されている装置の電源
が入る。
(4)交点接続回路2によりバス・スイッチS1□およ
びS2□がオンされる。
(5)バスAないしDに接続されている装置の電源が入
る。
このとき中央処理装置1−Aないし1−りの電源も投入
される。
(6)中央処理装置1−Aないし1−B力相動ipL状
態に設定されていると、中央処理装置1−A。
1−Bは、それぞれ磁気ディスク装置3−A。
3−BよりipLを行う。
また、中央処理装置1−C,1−Dも自動ipLに設定
されていると、該当する磁気ディスク装置からipLを
行う。
このようにして、電源投入から中央処理装置が動作可能
となるまでの処理が終了したことになる。
以上の説明から判るように、本発明によれば、中央処理
装置が動作可能となるまでにオペレータが介在しなけれ
ばならない操作は投入指示のみであり、本発明を適用す
れば無人化システムの実現が可能となる。
【図面の簡単な説明】
第1図は本発明のシステム権威の1実施例の概要を示す
図、第2図は交点接続回路の1実施例のブロック図であ
る。 1−Aないし1−D・・・・・・中央処理装置、2・・
・・・・交点接続回路、3−Aと3−B・・・・・・磁
気ディスク装置、4・・・・・・磁気テープ装置、5・
・・・・・ディスプレイ、6・・・・・・カード・リー
グ、T・・・・・・ラインプリンタ、AないしD・・・
・・・中央処理装置のバス、EないしI・・・・・・分
岐バス、8・・・・・・バス・スイッチ通信用バス、9
・・・・・・マイクロプロセッサ、10・・・・・・電
源制御回路、11・・・・・・交点設定テーブル。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の中央処理装置のバスと複数の分岐バスとが交
    差するように配置され、各交差点にバス・スイッチが設
    けられた多重系計算機システムニオいて、前記分岐バス
    の少なくとも1つに初期プログラム・ローディングすべ
    きプログラムを格納した外部記憶装置を設けるとともに
    、前記複数のバス・スイッチを制御できる交点接続回路
    を設け、交点接続回路に、システム電源投入指示がなさ
    れたとき所定のシーケンスに従ってシステム各部の電源
    を投入する制御機能と、電源投入シーケンスの所定の時
    点で設定により定まるバス・スイッチをオンする制御機
    能とを設け、前記交点接続回路によって、中央処理装置
    の電源投入がなされたとき、それ以前において轟該中央
    処理装置が初期プログラム・ローディングすべきプログ
    ラムを格納する外部記憶装置の電源が投入されており、
    且つ当該中央処理装置と当該外部記憶装置とを接続する
    ためのバス・スイッチが閉じられていることを特徴とす
    る電源投入時のバス接続方式。
JP55047541A 1980-04-11 1980-04-11 電源投入時のバス接続方式 Expired JPS5835296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55047541A JPS5835296B2 (ja) 1980-04-11 1980-04-11 電源投入時のバス接続方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55047541A JPS5835296B2 (ja) 1980-04-11 1980-04-11 電源投入時のバス接続方式

Publications (2)

Publication Number Publication Date
JPS56145443A JPS56145443A (en) 1981-11-12
JPS5835296B2 true JPS5835296B2 (ja) 1983-08-02

Family

ID=12777995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55047541A Expired JPS5835296B2 (ja) 1980-04-11 1980-04-11 電源投入時のバス接続方式

Country Status (1)

Country Link
JP (1) JPS5835296B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180467A (ja) * 1984-09-28 1986-04-24 Yokogawa Hokushin Electric Corp 画像演算装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54137941A (en) * 1978-04-18 1979-10-26 Nec Corp Multiprocessor system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54137941A (en) * 1978-04-18 1979-10-26 Nec Corp Multiprocessor system

Also Published As

Publication number Publication date
JPS56145443A (en) 1981-11-12

Similar Documents

Publication Publication Date Title
EP0018404B1 (en) Memory system for programmable controller
JPS5835296B2 (ja) 電源投入時のバス接続方式
JPS6250944A (ja) マルチプロセッサシステム
JPH0697412B2 (ja) 高速入出力モジュール
JPS6229822B2 (ja)
JPH0227689B2 (ja)
JP2704022B2 (ja) 電源システム
JP2555568B2 (ja) 蓄積プログラム制御交換機
US3500165A (en) Computer control device
JPH0510698B2 (ja)
JPS6047664B2 (ja) 情報処理装置
JPS6339942B2 (ja)
JPS63250712A (ja) 数値制御工作機械の制御装置
JPH06110586A (ja) 電源制御方式
JPH0380734A (ja) 通信処理装置
JPH0154719B2 (ja)
JPH03294901A (ja) 計算機構成制御バックアップ装置
JPH05298220A (ja) Lanシステム
JPS6228822A (ja) 電源制御装置
JPS62120504A (ja) 数値制御装置
JPS62196739A (ja) 通信制御装置におけるマイクロプログラム実行軌跡スタツク制御方式
JPH06348501A (ja) プログラムダウンロード方法
JPS59172025A (ja) 自動電源投入方式
JPH02242331A (ja) プログラムコード変更方式
JPS58221405A (ja) プログラマブル・コントロ−ラ