JPH0870395A - リニアリティ補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 最適なリニアリティ補正をかけるようにする
と共に、回路規模を縮小する。 【構成】 エミッタ接地のトランジスタ２２は、映像信
号を増幅する。トランジスタ２２のエミッタに、映像信
号中のシンクチップレベルを検出するトランジスタ２５
が接続される。検出されたシンクチップレベルの電位が
コンデンコ２７で蓄えられる。コンデンサ２７の一端と
トランジスタ２２のエミッタとの間にトランジスタ２８
が接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、８ｍｍＶＴ
Ｒ等のビデオ機器に用いられて好適なリニアリティ補正
回路に関する。

【０００２】

【従来の技術】例えば、ＶＴＲの再生系には、ＦＭ復調
回路の後に、輝度信号のリニアリティ補正回路が設けら
れている。このリニアリティ補正回路によって、復調時
に精度の落ちた輝度信号のリニアリティ特性が補正され
る。なお、リニアリティ補正量は、１フレーム中の輝度
信号レベルの平均値（ＡＰＬ(Average Picture Level))
に基づいて決められる。このＡＰＬとは、１フレームの
有効走査期間内において、ブランキングレベルを基準と
した場合の映像信号の平均信号レベルのことである。

【０００３】図７は、リニアリティ補正回路の一例を示
す回路図である。電源端子１１１は、抵抗１１２、１１
３、１１４、１１５、１１６のそれぞれの一端及びトラ
ンジスタ１１７のコレクタに接続される。また、電源端
子１１１からは、例えば、５Ｖの電源電圧が入力され
る。入力端子１１８には、ＦＭ復調された輝度信号が供
給される。入力端子１１８は、コンデンサ１１９及び抵
抗１２０を介して、抵抗１１２の他端、抵抗１２１の一
端及びトランジスタ１２２のベースに接続される。抵抗
１２１の他端は接地される。トランジスタ１２２のコレ
クタは抵抗１１３の他端、抵抗１２３の一端及びコンデ
ンサ１２４の一端に接続される。また、トランジスタ１
２２のエミッタは抵抗１２５を介して接地される。抵抗
１２３の他端はコンデンサ１２６を介して接地される。

【０００４】コンデンサ１２４の他端は、抵抗１１４の
他端、抵抗１２７の一端及びトランジスタ１２８のベー
スに接続される。抵抗１２７の他端は接地される。トラ
ンジスタ１２８のコレクタは、抵抗１１５の他端及びト
ランジスタ１１７のベースに接続される。トランジスタ
１２８のエミッタは、抵抗１２９の一端、コンデンサ１
３０の一端及びダイオード１３１のカソード側に接続さ
れる。抵抗１２９の他端及びコンデンサ１３０の他端は
接地される。ダイオード１３１のアノード側は、抵抗１
３２を介して抵抗１１６の他端、抵抗１３３の一端及び
コンデンサ１３４の一端に接続される。なお、ダイオー
ド１３１により、輝度信号のリニアリティ補正が行なわ
れる。抵抗１３３の他端及びコンデンサ１３４の他端は
接地される。トランジスタ１１７のエミッタは、出力端
子１３５及び抵抗１３６の一端に接続され、出力端子１
３５からは、輝度信号が出力される。抵抗１３６の他端
は接地される。

【０００５】ここで、所定レベル以上の輝度信号が入力
端子１１８から入力されると、ダイオード１３１がオン
し、これにより、その白レベル部分にはリニアリティ補
正がかけられる。また、入力端子１１８から輝度の低い
信号が入力されると、ダイオード１３１がオフする。従
って、その白レベル部分にはリニアリティ補正がかけら
れない。

【０００６】

【発明が解決しようとする課題】図８には、上述の回路
に入力される輝度信号の波形図が示される。１フレーム
目（Ｆ１）の白レベルとＮフレーム目（ＦＮ）の白レベ
ルは同等ではあるが、図８からも明らかなように、Ｆ１
における輝度信号のシンクチップレベルとＦＮにおける
輝度信号のシンクチップレベルとは異なっている。

【０００７】これは、入力端子１１８から入力される輝
度信号のＡＰＬが変化した場合に発生してしまう。すな
わち、入力端子１１８から入力される映像信号の直流成
分は、コンデンサ１２４によりカットされる。これによ
り、シンクチップレベルが異なった信号となってしま
う。また、入力映像信号のＡＰＬが変化すると、トラン
ジスタ１２８のエミッタから出力される輝度信号は、直
流的に変動してしまう。このため、各フレームのシンク
チップレベルが異なってしまう。

【０００８】さらに、リニアリティ補正を行なうダイオ
ード１３１のＤＣレベルは、抵抗１１６及び１１３の分
割による固定バイアスにより決定される。このため、輝
度信号のＡＰＬが直流的に変動すると、リニアリティ補
正量が変化してしまう。すなわち、図８において、一点
鎖線で示されるような固定のＤＣレベルを設定すると、
上述のように、Ｆ１とＦＮとは同じ白レベルを有するに
もかかわらず、Ｆ１の輝度信号にはリニアリティ補正が
かけられず、一方、ＦＮの輝度信号にはリニアリティ補
正がかけられる。従って、同じ白レベルを有する映像で
も、そのフレームの映像信号に含まれる輝度信号の平均
値によってリニアリティ補正がかけられる場合とかけら
れない場合とが発生してしまう。そこで、本願出願人
は、特開平５−４３２８０号において、リニアリティ補
正回路に関して開示した。特開平５−４３２８０号に開
示される構成のリニアリティ補正回路では、構成が複雑
になってしまう。

【０００９】従って、この発明の目的は、輝度信号のＡ
ＰＬが変化した場合でも、常に一定のリニアリティ補正
をかけることができる共に、簡単な構成で実現できるリ
ニアリティ補正回路を提供することにある。

【００１０】

【課題を解決するための手段】この発明は、映像信号を
増幅するエミッタ接地のトランジスタ２２と、トランジ
スタ２２のエミッタに接続され、映像信号のシンクチッ
プレベルを検出するためのトランジスタ２５と、トラン
ジスタ２５で検出されたシンクチップレベルの電位を蓄
えるコンデンサ２７と、トランジスタ２２のエミッタと
コンデンサ２７の一端との間に接続されたトランジスタ
２８とからなり、シンクチップレベルに応じて、トラン
ジスタ２２のゲインを変化させるようにしたリニアリテ
ィ補正回路である。

【００１１】また、この発明は、映像信号を増幅するベ
ース接地のトランジスタ６６と、映像信号のシンクチッ
プレベルを検出するためのトランジスタ５６と、トラン
ジスタ６６のベースに接続され、トランジスタ５６で検
出されたシンクチップレベルの電位を蓄えるコンデンサ
６１と、一端がトランジスタ６６のエミッタに接続され
る非直線素子５８とからなり、非直線素子５８を介して
トランジスタ６６に映像信号を供給し、映像信号のシン
クチップレベルに応じて、トランジスタ６６のゲインを
変化させるようにしたリニアリティ補正回路である。

【００１２】

【作用】トランジスタ２８により映像信号のリニアリテ
ィ補正が行われる。また、トランジスタ２５によりシン
クチップレベルが検出される。このシンクチップレベル
の電位がコンデンサ２７に蓄えられる。トランジスタ２
８がオン方向となると、トランジスタ２１のゲインが増
加する。これにより、シンクチップレベルが伸ばされ
る。

【００１３】

【実施例】以下、この発明の実施例について図面を参照
して説明する。図１は第１の実施例を示す、この発明に
よるリニアリティ補正回路の原理図である。１は入力端
子であり、輝度信号が入力される。２は電荷結合素子
（ＣＣＤ）であり、輝度信号が供給されると共に、３．
５８ＭＨｚのクロックが供給される。ＣＣＤ２からは、
１Ｈ分の輝度信号が出力される。この輝度信号は、アン
プ３で増幅された後、ローパスフィルタ（ＬＰＦ）４に
供給される。ＬＰＦ４では、供給された信号のうちクロ
ック等の不要な信号成分が落とされると共に所定の周波
数成分以下の信号が抜き出される。ＬＰＦ４からの出力
信号は、バッファ５を介して出力される。

【００１４】アンプ３には、シンクチップ検出部６が接
続される。このシンクチップ検出部６により、輝度信号
中のシンクチップ検出が行われる。また、アンプ３に
は、一端が接地された可変抵抗７と、ダンピング抵抗８
の一端とが接続される。可変抵抗７によりアンプ３のゲ
インが変えられる。ダンピング抵抗８は、その抵抗値が
大きくなるのに対応してリニアリティ補正量を低下させ
るものである。ダンピング抵抗８の他端は、非直線素子
９の一端に接続される。非直線素子９は、リニアリティ
補正を行うものである。非直線素子９の他端は、シンク
チップ検出部６及び時定数回路１０に接続される。時定
数回路１０により、シンクチップの最大値がホールドさ
れる。

【００１５】図２は、リニアリティ補正回路の回路図で
ある。入力端子２１には、ＣＣＤ２から出力される１Ｈ
分の輝度信号が供給される。入力端子２１は、エミッタ
接地されたトランジスタ２２のベースに接続される。ト
ランジスタ２２のコレクタは、抵抗３３を介して電源端
子３２に接続される。トランジスタ２２のエミッタは、
コンデンサ２３及び抵抗２４を介して接地される。コン
デンサ２３は、トランジスタ２２を介して入力された信
号の周波数補正のために用いられる。また、トランジス
タ２２のエミッタは、ＮＰＮ型トランジスタ２５のベー
スに接続される。トランジスタ２５のコレクタは、電源
端子３２に接続される。トランジスタ２５のエミッタ
は、並列接続された抵抗２６及びコンデンサ２７の一端
に接続される。抵抗２６の他端及びコンデンサ２７の他
端はそれぞれ接地される。また、トランジスタ２５のエ
ミッタは、ＮＰＮ型トランジスタ２８のエミッタに接続
される。トランジスタ２８のベースは、そのコレクタに
接続されると共に、ダンピング抵抗２９、可変抵抗３０
及び抵抗３１を介して接地される。なお、トランジスタ
２５とトランジスタ２８とは、共にＮＰＮ型トランジス
タなので、温度変化に対してはお互いにキャンセルしあ
い、温度特性の影響を受けない構成とされている。

【００１６】トランジスタ２２のコレクタと抵抗３３と
の接続点には、ローパスフィルタ（ＬＰＦ）３４の入力
端子が接続される。ＬＰＦ３４の出力端子は、トランジ
スタ３５のベースに接続されると共に、抵抗３６を介し
て電源端子３２に接続される。トランジスタ３５のコレ
クタは、電源端子３２に接続される。トランジスタ３５
のエミッタは、抵抗３７を介して接地されると共に出力
端子３８に導出される。

【００１７】以下、図２に示される回路の動作を説明す
る。入力端子２１から入力された１Ｈ分の輝度信号のシ
ンクチップ電位は、コンデンサ２７によりホールドされ
る。トランジスタ２５のコレクタ−エミッタ間の抵抗は
小さいので、コンデンサ２７はすぐに充電される。ま
た、抵抗２６とコンデンサ２７からなる時定数回路の放
電時定数は長く設定されている。このため、コンデンサ
２７は、シンクチップ電位より０．７Ｖ（トランジスタ
２５のＶ_BE）だけ低い直流電位に設定される。

【００１８】トランジスタ２８のエミッタがコンデンサ
２７に接続されているため、トランジスタ２８のベース
電位がシンクチップ電位に近づく程、トランジスタ２８
はオンしやすくなる。これにより、トランジスタ２２の
ゲインが増加し、シンク電位が伸びる。なお、上述のよ
うに、ダンピング抵抗２９の抵抗値が大きい程、リニア
リティ補正量が低下する。また、トランジスタ２２のコ
レクタはＬＰＦ３４に接続されており、これにより、輝
度信号がＬＰＦ３４に供給される。ＬＰＦ３４からは所
定の周波数以下の信号が出力され、トランジスタ３５を
介して出力端子３８から出力される。

【００１９】ところで、入力端子２１に供給される信号
は、ＣＣＤ２の１Ｈ分の輝度信号であり、ＣＣＤ２の入
力でクランプをかけている。このため、シンクチップ電
位は、信号のＡＰＬの影響がなく一定である。例えば、
トランジスタ２２のベースの前段にコンデンサがある場
合には、シンクチップ電位がＡＰＬにより変化する可能
性がある。しかしながら、トランジスタ２５及び２８の
ベースは、同じ電位（ダンピング抵抗２９と可変抵抗３
０との交点）に接続されているので、コンデンサ２７の
電位は、シンクチップ電位に追従して変化する。従っ
て、トランジスタ２８によるリニアリティ補正量は一定
となる。また、入力端子２１に供給される映像の極性が
反転した時には、トランジスタ２５及び２８にＰＮＰ型
トランジスタを用いればよい。このような構成とするこ
とにより、回路規模を縮小することが可能となる。

【００２０】図３は第２の実施例を示す、この発明によ
るリニアリティ補正回路の原理図である。４１は入力端
子であり、図示せずも前段のＣＣＤから出力される１Ｈ
分の輝度信号が入力される。入力端子４１を介された輝
度信号は、エミッタホロワ４２に供給される。エミッタ
ホロワ４２の出力は、ダンピング抵抗４３を介してダン
ピング抵抗４４及び非直線素子４５に供給される。非直
線素子４５により、リニアリティ補正が行われる。ダン
ピング抵抗４４及び非直線素子４５の出力がアンプ４６
に供給される。また、エミッタホロワ４２の出力は、シ
ンクチップ検出部４７に供給される。このシンクチップ
検出部４７により、輝度信号中のシンクチップ検出が行
われる。シンクチップ検出部４７には、時定数回路４８
が接続される。この時定数回路４８によりシンクチップ
電位の最大値がホールドされ、これから直流成分が形成
される。シンクチップ検出部４７は、ＤＣシフト部４９
に接続される。ＤＣシフト部４９では、輝度信号の基準
電圧シフト量が求められる。ＤＣシフト部４９はアンプ
４６に接続される。アンプ４６では、リニアリティ補正
された輝度信号のＤＣレベルがＤＣシフト部４９で形成
された基準電圧シフト量だけ変位される。アンプ４６の
出力がエミッタホロワ５０を介して出力される。

【００２１】図４は、図３に示されるリニアリティ補正
回路の回路図である。入力端子５１には、１Ｈ分の輝度
信号が供給される。入力端子５１は、エミッタホロワの
トランジスタ５２のベースに接続される。トランジスタ
５２のコレクタは、電源端子５３に接続される。トラン
ジスタ５２のエミッタは、抵抗５４を介して接地され
る。これと共に、トランジスタ５２のエミッタは、抵抗
５５を介してトランジスタ５６のベースと、ダンピング
抵抗５７を介して非直線素子５８（互いに逆方向に接続
された２つのダイオード）の一端及びダンピング抵抗５
９の一端とに、それぞれ接続される。トランジスタ５６
のコレクタは接地され、エミッタは抵抗６０を介して電
源端子５３に接続される。電源端子５３にコンデンサ６
１の一端が、トランジスタ５６のエミッタにコンデンサ
６１の他端が接続される。コンデンサ６１の他端は、抵
抗６２及びコンデンサ６３を介して接地される。

【００２２】抵抗６２とコンデンサ６３との接続点に
は、トランジスタ６４のコレクタ及びベース接地された
トランジスタ６６のベースが接続される。トランジスタ
６４のエミッタはトランジスタ６５のエミッタと電源端
子５３とに接続される。トランジスタ６４のベースは、
トランジスタ６５のベース及びコレクタに接続される。
トランジスタ６５のコレクタは、抵抗６７を介して接地
される。トランジスタ６６のコレクタは、抵抗６８を介
して電源端子５３に接続されると共に、エミッタホロワ
のトランジスタ７０のベースに接続される。トランジス
タ６６のエミッタは、抵抗６９を介して接地されると共
に、非直線素子５８及びダンピング抵抗５９の他端に接
続される。トランジスタ７０のコレクタは電源端子５３
に接続され、そのエミッタは出力端子７１に導出される
と共に、抵抗７２を介して接地される。

【００２３】以下、図４に示される回路の動作を説明す
る。入力端子５１から入力された１Ｈ分の輝度信号のシ
ンクチップ電位の最大値は、コンデンサ６１によりホー
ルドされる。これにより直流成分が形成される。この直
流成分に基づいて、トランジスタ６４及び６５で基準電
圧シフト量が求められる。この基準電圧シフト量は、ト
ランジスタ６６のベースに印加される。トランジスタ６
６では、非直線素子５８によりリニアリティ補正された
輝度信号のＤＣレベルが上述の基準電圧シフト量だけ変
位され、トランジスタ７０のエミッタから出力される。

【００２４】ところで、図４に示されるリニアリティ補
正回路において、小振幅の輝度信号の場合、非直線素子
５８が非導通状態となる。従って、トランジスタ６６の
ゲインＧは、抵抗６８を（抵抗５７＋抵抗５９）で割っ
た値になる。一方、大振幅の輝度信号の場合には、非直
線素子５８が導通状態となる。従って、トランジスタ６
６のゲインＧは、抵抗６８を抵抗５７で割った値にな
る。これにより、小振幅と大振幅とで適切なリニアリテ
ィ補正をかけることができる。

【００２５】図５は、図４に示されるリニアリティ補正
回路の変形例を示す図である。入力端子８１には、１Ｈ
分の輝度信号が供給される。入力端子８１は、エミッタ
ホロワのトランジスタ８２のベースに接続される。トラ
ンジスタ８２のコレクタは、電源端子８３に接続され
る。トランジスタ８２のエミッタは、抵抗８４を介して
接地される。これと共に、トランジスタ８２のエミッタ
は、抵抗８５を介して抵抗８６の一端及びトランジスタ
８７のベースに接続される。抵抗８６の他端は、電源端
子８３に接続される。また、トランジスタ８１のエミッ
タは、ダンピング抵抗８８を介して非直線素子８９（互
いに逆方向に接続された２つのダイオード）の一端及び
ダンピング抵抗９０の一端にそれぞれ接続される。トラ
ンジスタ８７のコレクタは接地され、エミッタは抵抗９
１を介して電源端子８３に接続される。電源端子８３に
コンデンサ９２の一端が、トランジスタ８７のエミッタ
にコンデンサ９２の他端が接続される。また、コンデン
サ９２の他端は、コンデンサ９３を介して接地される。

【００２６】コンデンサ９２とコンデンサ９３との接続
点には、ベース接地されたトランジスタ９４のベースが
接続される。トランジスタ９４のエミッタは抵抗９５を
介して接地されると共に、非直線素子８９の他端及びダ
ンピング抵抗９０の他端に接続される。トランジスタ９
４のコレクタは、エミッタホロワのトランジスタ９６の
ベースに接続されると共に、抵抗９７を介して電源端子
８３に接続される。トランジスタ９６のエミッタは、出
力端子９８に導出されると共に抵抗９９を介して接地さ
れる。トランジスタ９６のコレクタは、電源端子８３に
接続される。

【００２７】以下、図５に示される回路の動作を説明す
る。入力端子８１から入力された１Ｈ分の輝度信号は、
トランジスタ８２を介してトランジスタ８７のベースに
供給される。ここで、抵抗８５及び８６の抵抗比により
輝度信号をＤＣシフトさせるための基準電圧シフト量が
求められる。この基準電圧シフト量からシンクチップ検
出がなされる。検出されたシンクチップは、コンデンサ
９２によりホールドされ、直流の基準電圧シフト量が形
成される。この基準電圧シフト量がトランジスタ９４の
ベースに印加される。トランジスタ９４では、非直線素
子８９によりリニアリティ補正された輝度信号のＤＣレ
ベルが上述の基準電圧シフト量だけ変位される。そし
て、トランジスタ９６のエミッタから出力端子９８を介
して出力される。図５に示されるリニアリティ補正回路
においても、図４で説明したのと同様に、最適なリニア
リティ補正をかけることができる。

【００２８】図６は、上述のリニアリティ補正回路をド
ロップアウト補償回路に適用した場合のブロック図であ
る。入力端子１０１を介された映像信号は、スイッチ１
０２を介して出力端子１０３から出力される。映像信号
中にドロップアウトが検出されると、映像信号は１ＨＣ
ＣＤ１０４に供給され、１ライン分遅延される。その
後、リニアリティ補正回路１０５において、１ＨＣＣＤ
１０４から供給される映像信号に対してリニアリティ補
正がかけられる。なお、可変抵抗１０６により、リニア
リティ補正回路１０５のゲインが変化される。リニアリ
ティ補正回路１０５から出力される映像信号は、ＬＰＦ
１０７、エミッタホロワ１０８及びスイッチ１０２を介
して出力端子１０３に供給される。

【００２９】

【発明の効果】この発明に依れば、アンプゲインを可変
とすることにより、常に適切なリニアリティ補正をかけ
ることができる。また、回路を同一系統で構成できるた
め、簡単な構成とすることができる。

【図面の簡単な説明】

【図１】この発明によるリニアリティ補正回路の第一実
施例の原理図である。

【図２】第一実施例の回路図である。

【図３】この発明によるリニアリティ補正回路の第二実
施例の原理図である。

【図４】第二実施例の回路図である。

【図５】第二実施例の変形例の回路図である。

【図６】この発明によるリニアリティ補正回路をドロッ
プアウト検出回路に適用した場合のブロック図である。

【図７】従来のリニアリティ補正回路のブロック図であ
る。

【図８】従来のリニアリティ補正回路の回路図である。

【符号の説明】

３、４６ アンプ ９、４５ 非直線素子 ４９ ＤＣシフト部 １０５ リニアリティ補正回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 映像信号を増幅するエミッタ接地の第１
   のトランジスタと、 上記第１のトランジスタのエミッタに接続され、上記映
   像信号のシンクチップレベルを検出するための第２のト
   ランジスタと、 上記第２のトランジスタで検出されたシンクチップレベ
   ルの電位を蓄える手段と、 上記第１のトランジスタのエミッタと上記手段の一端と
   の間に接続された非直線素子とからなり、 上記シンクチップレベルに応じて、上記第１のトランジ
   スタのゲインを変化させるようにしたリニアリティ補正
   回路。
2. 【請求項２】 上記非直線素子は、上記第２のトランジ
   スタと同様のトランジスタで構成される請求項１記載の
   リニアリティ補正回路。
3. 【請求項３】 映像信号を増幅するベース接地の第３の
   トランジスタと、 上記映像信号のシンクチップレベルを検出するための第
   ４のトランジスタと、 上記第３のトランジスタのベースに接続され、上記第４
   のトランジスタで検出されたシンクチップレベルの電位
   を蓄える手段と、 一端が上記第３のトランジスタのエミッタに接続される
   非直線素子とからなり、 上記非直線素子を介して上記第３のトランジスタに映像
   信号を供給し、上記映像信号のシンクチップレベルに応
   じて、上記第３のトランジスタのゲインを変化させるよ
   うにしたリニアリティ補正回路。
4. 【請求項４】 上記手段と上記第３のトランジスタのベ
   ースとの間に、直流シフト回路を設けるようにした請求
   項３記載のリニアリティ補正回路。
5. 【請求項５】 上記第４のトランジスタのベースに直流
   シフト回路を設けるようにした請求項３記載のリニアリ
   ティ補正回路。