JPH0870088A - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置Info
- Publication number
- JPH0870088A JPH0870088A JP6228694A JP22869494A JPH0870088A JP H0870088 A JPH0870088 A JP H0870088A JP 6228694 A JP6228694 A JP 6228694A JP 22869494 A JP22869494 A JP 22869494A JP H0870088 A JPH0870088 A JP H0870088A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- die pad
- lead frame
- adhesive layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードフレームや半導体装置の製造工程数の
削減を図ることができるリードフレームおよび半導体装
置を提供すること。 【構成】 外枠と、半導体素子を搭載するためのもので
外枠に支持されたダイパッド１２とを備えているリード
フレーム１０である。このリードフレーム１０には、ダ
イパッド１２の半導体素子搭載面の全面に耐熱性と絶縁
性と熱可塑性とを有する接着層１４が形成されている。
また先端がダイパッド１２の外縁部側に配置されたリー
ド１３が、上記外枠に支持されている。また半導体装置
は、このようなリードフレーム１０のダイパッド１２の
半導体素子搭載面に、接着層１４を介して搭載された半
導体素子と、半導体素子とリードフレーム１０とを一体
に封止する封止部とからなる。
削減を図ることができるリードフレームおよび半導体装
置を提供すること。 【構成】 外枠と、半導体素子を搭載するためのもので
外枠に支持されたダイパッド１２とを備えているリード
フレーム１０である。このリードフレーム１０には、ダ
イパッド１２の半導体素子搭載面の全面に耐熱性と絶縁
性と熱可塑性とを有する接着層１４が形成されている。
また先端がダイパッド１２の外縁部側に配置されたリー
ド１３が、上記外枠に支持されている。また半導体装置
は、このようなリードフレーム１０のダイパッド１２の
半導体素子搭載面に、接着層１４を介して搭載された半
導体素子と、半導体素子とリードフレーム１０とを一体
に封止する封止部とからなる。
Description
【０００１】
【産業上の利用分野】本発明はリードフレームおよび当
該リードフレームを用いた半導体装置に関するものであ
る。
該リードフレームを用いた半導体装置に関するものであ
る。
【０００２】
【従来の技術】半導体素子の高集積化、電子機器の小
型、軽量化に伴い、半導体素子のパッケージのより一層
の小型化および同一サイズ内での多ピン化が進んでい
る。したがって、リードフレームに対しても加工サイズ
の微細化が強く求められている。
型、軽量化に伴い、半導体素子のパッケージのより一層
の小型化および同一サイズ内での多ピン化が進んでい
る。したがって、リードフレームに対しても加工サイズ
の微細化が強く求められている。
【０００３】ところが従来のリードフレームでは、所定
の寸法内に形成可能なインナーリードの数に限界があ
る。また多ピン化に伴い、ダイパッド上に搭載される半
導体素子とインナーリードとを接続するワイヤが長くな
るため、樹脂封止時にワイヤ同士が接触して信頼性が低
下する。さらにＡＳＩＣやマイクロプロセッサなどの論
理ＬＳＩにおいては、高集積化、高速化の進展にしたが
って消費電力が大幅に増大する傾向にある。しかし、従
来のリードフレームはこのような消費電力の増大に対応
できていない。
の寸法内に形成可能なインナーリードの数に限界があ
る。また多ピン化に伴い、ダイパッド上に搭載される半
導体素子とインナーリードとを接続するワイヤが長くな
るため、樹脂封止時にワイヤ同士が接触して信頼性が低
下する。さらにＡＳＩＣやマイクロプロセッサなどの論
理ＬＳＩにおいては、高集積化、高速化の進展にしたが
って消費電力が大幅に増大する傾向にある。しかし、従
来のリードフレームはこのような消費電力の増大に対応
できていない。
【０００４】そこで上記問題を解決するために、例えば
図７に示すようなリードフレーム６０を用いた半導体装
置７０が考案されている。すなわちリードフレーム６０
は、放熱板からなるダイパッド６１を備えている。ダイ
パッド６１は、その半導体素子搭載面の縁部が接着層６
３を介してインナーリード６２に固定されている。また
接着層６３とダイパッド６１との間には絶縁層６４が介
装されており、絶縁層６４の先端はインナーリード６２
より半導体素子搭載側に延出するように設けられてい
る。
図７に示すようなリードフレーム６０を用いた半導体装
置７０が考案されている。すなわちリードフレーム６０
は、放熱板からなるダイパッド６１を備えている。ダイ
パッド６１は、その半導体素子搭載面の縁部が接着層６
３を介してインナーリード６２に固定されている。また
接着層６３とダイパッド６１との間には絶縁層６４が介
装されており、絶縁層６４の先端はインナーリード６２
より半導体素子搭載側に延出するように設けられてい
る。
【０００５】このようなリードフレーム６０のダイパッ
ド６１上には、いわゆるダイボンディング材（図示せ
ず）を介して半導体素子７１が搭載されている。また後
述するワイヤ７３が長くなるのを防止するため、絶縁層
６４の延出部分上に独立電極７２が設けられている。そ
して、インナーリード６２と半導体素子７１とが独立電
極７２を介してワイヤ７３で接続されている。さらに、
半導体素子７１とリードフレーム６０とが一体に樹脂封
止されている。
ド６１上には、いわゆるダイボンディング材（図示せ
ず）を介して半導体素子７１が搭載されている。また後
述するワイヤ７３が長くなるのを防止するため、絶縁層
６４の延出部分上に独立電極７２が設けられている。そ
して、インナーリード６２と半導体素子７１とが独立電
極７２を介してワイヤ７３で接続されている。さらに、
半導体素子７１とリードフレーム６０とが一体に樹脂封
止されている。
【０００６】なお、上記ダイボンディング材としては、
例えば銀を含む熱硬化性樹脂からなる樹脂ペーストが現
在の主流になっている。樹脂ペーストを用いる場合は、
ダイパッド６１と半導体素子７１とを常温で接着した
後、その樹脂ペーストを加熱硬化させることが行われて
いる。
例えば銀を含む熱硬化性樹脂からなる樹脂ペーストが現
在の主流になっている。樹脂ペーストを用いる場合は、
ダイパッド６１と半導体素子７１とを常温で接着した
後、その樹脂ペーストを加熱硬化させることが行われて
いる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
たリードフレームでは、ダイパッドの半導体素子搭載面
の縁部に沿って枠状に接着層を形成しなければならな
い。したがって、接着層の形成に手間がかかる。
たリードフレームでは、ダイパッドの半導体素子搭載面
の縁部に沿って枠状に接着層を形成しなければならな
い。したがって、接着層の形成に手間がかかる。
【０００８】また上記リードフレームを用いた半導体装
置では、ダイボンディング材に樹脂ペーストを用いるた
め、前述したように加熱硬化する工程が必要になる。し
かも樹脂ペーストを用いると、加熱硬化工程で樹脂ペー
ストからガスが発生して半導体素子に付着する。このた
め、ダイパッドと半導体素子との接合工程後に半導体素
子の表面処理を行う工程が必要になる。
置では、ダイボンディング材に樹脂ペーストを用いるた
め、前述したように加熱硬化する工程が必要になる。し
かも樹脂ペーストを用いると、加熱硬化工程で樹脂ペー
ストからガスが発生して半導体素子に付着する。このた
め、ダイパッドと半導体素子との接合工程後に半導体素
子の表面処理を行う工程が必要になる。
【０００９】本発明は上記課題を解決するためになされ
たものであり、リードフレームや半導体装置の製造工程
数の削減を図ることができるリードフレームおよび高信
頼性半導体装置を提供することを目的としている。
たものであり、リードフレームや半導体装置の製造工程
数の削減を図ることができるリードフレームおよび高信
頼性半導体装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
の第１発明は、外枠と、半導体素子を搭載するためのも
ので外枠に支持されたダイパッドとを備えているリード
フレームである。このリードフレームには、ダイパッド
の半導体素子搭載面の全面に耐熱性と絶縁性と熱可塑性
とを有する接着層が形成されている。また先端がダイパ
ッドの外縁部側に配置されたリードが、上記外枠に支持
されている。
の第１発明は、外枠と、半導体素子を搭載するためのも
ので外枠に支持されたダイパッドとを備えているリード
フレームである。このリードフレームには、ダイパッド
の半導体素子搭載面の全面に耐熱性と絶縁性と熱可塑性
とを有する接着層が形成されている。また先端がダイパ
ッドの外縁部側に配置されたリードが、上記外枠に支持
されている。
【００１１】第２発明は、外枠と、半導体素子を搭載す
るもので上記外枠内に配置されたダイパッドとを備えて
いるリードフレームである。このダイパッドは放熱板で
形成されていて、ダイパッドの半導体素子搭載面の全面
には耐熱性と絶縁性と熱可塑性とを有する接着層が形成
されている。さらに、ダイパッドの半導体素子搭載面の
縁部に上記接着層を介して先端側を固定したリードが、
上記外枠に支持されている。
るもので上記外枠内に配置されたダイパッドとを備えて
いるリードフレームである。このダイパッドは放熱板で
形成されていて、ダイパッドの半導体素子搭載面の全面
には耐熱性と絶縁性と熱可塑性とを有する接着層が形成
されている。さらに、ダイパッドの半導体素子搭載面の
縁部に上記接着層を介して先端側を固定したリードが、
上記外枠に支持されている。
【００１２】また第３の発明は、上記リードフレームの
ダイパッドの半導体素子搭載面に上記接着層を介して搭
載された半導体素子と、この半導体素子とリードフレー
ムとを一体に封止する封止部とからなる半導体装置であ
る。
ダイパッドの半導体素子搭載面に上記接着層を介して搭
載された半導体素子と、この半導体素子とリードフレー
ムとを一体に封止する封止部とからなる半導体装置であ
る。
【００１３】
【作用】第１発明では、ダイパッドの半導体素子搭載面
の全面に接着層が形成されている。このため、ダイパッ
ドの半導体素子搭載面に半導体素子を搭載する際には、
接着層がダイボンディング材になる。また接着層は熱可
塑性を有しているので、接着層上に半導体素子を熱圧着
するだけで所定の接着力を発揮する。
の全面に接着層が形成されている。このため、ダイパッ
ドの半導体素子搭載面に半導体素子を搭載する際には、
接着層がダイボンディング材になる。また接着層は熱可
塑性を有しているので、接着層上に半導体素子を熱圧着
するだけで所定の接着力を発揮する。
【００１４】また第２発明では、ダイパッドの半導体素
子搭載面の全面に形成された接着層が、リードの先端側
とダイパッドとの接合材になるとともに上記ダイボンデ
ィング材になる。このため、接着層をリードの先端側と
ダイパッドとの接合部分の形状に加工する必要がない。
子搭載面の全面に形成された接着層が、リードの先端側
とダイパッドとの接合材になるとともに上記ダイボンデ
ィング材になる。このため、接着層をリードの先端側と
ダイパッドとの接合部分の形状に加工する必要がない。
【００１５】さらに第３の発明では、上記第１発明また
は第２発明のリードフレームを用いているため、半導体
装置の製造に際してはダイボンディング材の供給工程お
よび接着層の加熱硬化工程が不要になる。
は第２発明のリードフレームを用いているため、半導体
装置の製造に際してはダイボンディング材の供給工程お
よび接着層の加熱硬化工程が不要になる。
【００１６】
【実施例】以下、第１発明、第２発明に係るリードフレ
ームおよび第３発明に係る半導体装置の実施例を図面に
基づいて説明する。図１は第１発明の一例を示す要部断
面図であり、図２は第１発明の一例を示す平面図であ
る。
ームおよび第３発明に係る半導体装置の実施例を図面に
基づいて説明する。図１は第１発明の一例を示す要部断
面図であり、図２は第１発明の一例を示す平面図であ
る。
【００１７】図示したようにリードフレーム１０は、外
枠１１と、半導体素子を搭載するためのものでこの外枠
１１に支持されたダイパッド１２と、外枠１１に支持さ
れたリード１３とを備えている。このリード１３は、イ
ンナーリード１３ａの先端がダイパッド１２の外縁部側
に配置されている。
枠１１と、半導体素子を搭載するためのものでこの外枠
１１に支持されたダイパッド１２と、外枠１１に支持さ
れたリード１３とを備えている。このリード１３は、イ
ンナーリード１３ａの先端がダイパッド１２の外縁部側
に配置されている。
【００１８】上記ダイパッド１２の半導体素子搭載面の
全面には、本発明の特徴とする接着層１４が形成されて
いる。接着層１４は、耐熱性、絶縁性、高接着性および
熱可塑性を有する材料で例えば１５〜４０μｍ程度の膜
厚に形成されている。ここで言う耐熱性とは、例えば熱
圧着によってダイパッド１２の半導体素子搭載面に接着
層１４を形成する際や接着層１４上に半導体素子を固定
する際の温度（例えば２００〜３５０℃）に対する耐熱
性である。
全面には、本発明の特徴とする接着層１４が形成されて
いる。接着層１４は、耐熱性、絶縁性、高接着性および
熱可塑性を有する材料で例えば１５〜４０μｍ程度の膜
厚に形成されている。ここで言う耐熱性とは、例えば熱
圧着によってダイパッド１２の半導体素子搭載面に接着
層１４を形成する際や接着層１４上に半導体素子を固定
する際の温度（例えば２００〜３５０℃）に対する耐熱
性である。
【００１９】このような材料としては、例えば熱可塑性
ポリイミド樹脂を主剤とするフィルム状のものが用いら
れる。またその主剤に、例えば銀や金などの熱伝導性の
良いフィラーや例えばエポキシ樹脂やフェノール樹脂な
どの熱硬化性樹脂を添加した材料を用いることも可能で
ある。そしてフィルム状の材料を、例えば上記したよう
にダイパッド１２の半導体素子搭載面の全面に熱圧着す
ることによって接着層１４が形成されている。
ポリイミド樹脂を主剤とするフィルム状のものが用いら
れる。またその主剤に、例えば銀や金などの熱伝導性の
良いフィラーや例えばエポキシ樹脂やフェノール樹脂な
どの熱硬化性樹脂を添加した材料を用いることも可能で
ある。そしてフィルム状の材料を、例えば上記したよう
にダイパッド１２の半導体素子搭載面の全面に熱圧着す
ることによって接着層１４が形成されている。
【００２０】上記リードフレーム１０は、ダイパッド１
２の半導体素子搭載面にすでに接着層１４が形成されて
いるものである。ダイパッド１２の半導体素子搭載面に
半導体素子を搭載する際には、この接着層１４がいわゆ
るダイボンディング材になるので、その時点でのダイボ
ンディング材の供給は不要になる。また接着層１４は熱
可塑性を有するので、加熱硬化を行わなくても半導体素
子を熱圧着するだけで所定の接着力を発揮する。
２の半導体素子搭載面にすでに接着層１４が形成されて
いるものである。ダイパッド１２の半導体素子搭載面に
半導体素子を搭載する際には、この接着層１４がいわゆ
るダイボンディング材になるので、その時点でのダイボ
ンディング材の供給は不要になる。また接着層１４は熱
可塑性を有するので、加熱硬化を行わなくても半導体素
子を熱圧着するだけで所定の接着力を発揮する。
【００２１】したがってリードフレーム１０を用いれ
ば、ダイパッド１２と半導体素子との接合工程を簡略化
できるので、リードフレーム１０は半導体装置の製造工
程数の削減を図るうえで非常に有効である。
ば、ダイパッド１２と半導体素子との接合工程を簡略化
できるので、リードフレーム１０は半導体装置の製造工
程数の削減を図るうえで非常に有効である。
【００２２】次に、第２発明の一例を図３に示す要部断
面図を用いて説明する。図示したようにリードフレーム
２０は、外枠（図示せず）内に配置されたダイパッド２
２と、外枠に支持されたリード２３とを備えている。ダ
イパッド２２は半導体素子を搭載するためのものである
とともに放熱板からなり、例えばガラスエポキシ板の表
面に銅箔を被着したものや銅板などで形成されている。
面図を用いて説明する。図示したようにリードフレーム
２０は、外枠（図示せず）内に配置されたダイパッド２
２と、外枠に支持されたリード２３とを備えている。ダ
イパッド２２は半導体素子を搭載するためのものである
とともに放熱板からなり、例えばガラスエポキシ板の表
面に銅箔を被着したものや銅板などで形成されている。
【００２３】ダイパッド２２の半導体素子搭載面の全面
には、上記実施例の接着層１４と同様の耐熱性と絶縁性
と熱可塑性とを有する接着層２４が形成されている。そ
してダイパッド２２の半導体素子搭載面の縁部が、接着
層２４を介してリード２３の先端側であるインナーリー
ド２３ａに接合されて固定されている。
には、上記実施例の接着層１４と同様の耐熱性と絶縁性
と熱可塑性とを有する接着層２４が形成されている。そ
してダイパッド２２の半導体素子搭載面の縁部が、接着
層２４を介してリード２３の先端側であるインナーリー
ド２３ａに接合されて固定されている。
【００２４】この実施例のリードフレーム２０では、接
着層２４はインナーリード２３ａとダイパッド２２との
接合材になる他、いわゆるダイボンディング材にもな
る。このため図７で説明した従来例のように、接着層２
４をインナーリード２３ａとダイパッド２２との接合部
分の形状に加工する必要がないので、その分少ない工程
数で製造することができる。さらに、ダイパッド２２に
半導体素子を搭載する際には、ダイボンディング材の供
給工程が不要になる。
着層２４はインナーリード２３ａとダイパッド２２との
接合材になる他、いわゆるダイボンディング材にもな
る。このため図７で説明した従来例のように、接着層２
４をインナーリード２３ａとダイパッド２２との接合部
分の形状に加工する必要がないので、その分少ない工程
数で製造することができる。さらに、ダイパッド２２に
半導体素子を搭載する際には、ダイボンディング材の供
給工程が不要になる。
【００２５】また上記実施例と同様に接着層２４は熱可
塑性を有するので、加熱硬化しなくても熱圧着だけで所
定の接着力を発揮する。しかもリードフレーム２０は放
熱板からなるダイパッド２２を備えているので、ダイパ
ッド２２の半導体素子搭載面に搭載される半導体素子の
熱が放熱板を介して外部へ効率良く放出される。またイ
ンナーリード２３ａの形成部分を大きくできるので、半
導体素子の多ピン化が可能になる。
塑性を有するので、加熱硬化しなくても熱圧着だけで所
定の接着力を発揮する。しかもリードフレーム２０は放
熱板からなるダイパッド２２を備えているので、ダイパ
ッド２２の半導体素子搭載面に搭載される半導体素子の
熱が放熱板を介して外部へ効率良く放出される。またイ
ンナーリード２３ａの形成部分を大きくできるので、半
導体素子の多ピン化が可能になる。
【００２６】したがって放熱性が良くかつ多ピンの半導
体素子の搭載が可能であり、さらに従来に比べて少ない
工程数で製造することができるリードフレーム２０が実
現することになる。また少ない工程数で製造できること
から、生産性の向上および製造コストの削減を図ること
ができる。またリードフレーム２０を用いても、ダイパ
ッド２２と半導体素子との接合工程を簡略化できるの
で、リードフレーム２０は半導体装置の製造工程数の削
減を図るうえで非常に有効である。
体素子の搭載が可能であり、さらに従来に比べて少ない
工程数で製造することができるリードフレーム２０が実
現することになる。また少ない工程数で製造できること
から、生産性の向上および製造コストの削減を図ること
ができる。またリードフレーム２０を用いても、ダイパ
ッド２２と半導体素子との接合工程を簡略化できるの
で、リードフレーム２０は半導体装置の製造工程数の削
減を図るうえで非常に有効である。
【００２７】次いで、第３発明の第１実施例を図４に示
す断面図を用いて説明する。図４に示す半導体装置３０
は、図１および図２で説明したリードフレーム１０を用
いて構成されたものである。
す断面図を用いて説明する。図４に示す半導体装置３０
は、図１および図２で説明したリードフレーム１０を用
いて構成されたものである。
【００２８】すなわち、ダイパッド１２の半導体素子搭
載面には接着層１４を介して半導体素子３１が搭載され
ている。また、半導体素子３１とインナーリード１３ａ
とがワイヤ３２で接続されている。そして、ワイヤ３２
を含む状態で半導体素子３１とリードフレーム１０とが
一体に封止されて封止部３３が形成されている。この封
止部３３は樹脂からなる。
載面には接着層１４を介して半導体素子３１が搭載され
ている。また、半導体素子３１とインナーリード１３ａ
とがワイヤ３２で接続されている。そして、ワイヤ３２
を含む状態で半導体素子３１とリードフレーム１０とが
一体に封止されて封止部３３が形成されている。この封
止部３３は樹脂からなる。
【００２９】上記半導体装置３０では、接着層１４を有
するリードフレーム１０を用いているので、半導体装置
３０の製造に際してはダイボンディング材の供給工程が
不要になる。また接着層１４は熱可塑性を有しているの
で、熱圧着だけでダイパッド２２の半導体素子搭載面と
半導体素子３１とを接合することができる。
するリードフレーム１０を用いているので、半導体装置
３０の製造に際してはダイボンディング材の供給工程が
不要になる。また接着層１４は熱可塑性を有しているの
で、熱圧着だけでダイパッド２２の半導体素子搭載面と
半導体素子３１とを接合することができる。
【００３０】したがって、従来に比べてダイパッド１２
の半導体素子搭載面と半導体素子３１との接合工程を簡
略化できるので、生産性の向上および生産性の向上に伴
うコストの低減を図ることができる。
の半導体素子搭載面と半導体素子３１との接合工程を簡
略化できるので、生産性の向上および生産性の向上に伴
うコストの低減を図ることができる。
【００３１】図５は第３発明の第２実施例を示す断面図
である。この半導体装置４０は、図３で説明したリード
フレーム２０を用いて構成されたものである。すなわ
ち、ダイパッド２２の半導体素子搭載面には接着層２４
を介して半導体素子４１が搭載されている。またダイパ
ッド２２の半導体素子搭載面でかつ半導体素子４１の周
りには、絶縁層４２を介して独立電極４３が設けられて
いる。
である。この半導体装置４０は、図３で説明したリード
フレーム２０を用いて構成されたものである。すなわ
ち、ダイパッド２２の半導体素子搭載面には接着層２４
を介して半導体素子４１が搭載されている。またダイパ
ッド２２の半導体素子搭載面でかつ半導体素子４１の周
りには、絶縁層４２を介して独立電極４３が設けられて
いる。
【００３２】そして、半導体素子４１とインナーリード
２３ａとが独立電極４３を介してワイヤ４４で接続され
ている。さらに、ワイヤ４４を含む状態で半導体素子４
１とリードフレーム２０とが一体に封止されて封止部４
５が形成されている。この封止部４５は樹脂からなる。
２３ａとが独立電極４３を介してワイヤ４４で接続され
ている。さらに、ワイヤ４４を含む状態で半導体素子４
１とリードフレーム２０とが一体に封止されて封止部４
５が形成されている。この封止部４５は樹脂からなる。
【００３３】このように構成された半導体装置４０で
も、接着層２４を有するリードフレーム２０を用いてい
るので、製造に際してはダイボンディング材の供給工程
および接着層２４の加熱硬化工程が不要になる。しかも
前述したようにリードフレーム２０は、放熱性が良くか
つ多ピンの半導体素子４１の搭載が可能であり、さらに
従来に比べて少ない工程数で製造することができるもの
である。
も、接着層２４を有するリードフレーム２０を用いてい
るので、製造に際してはダイボンディング材の供給工程
および接着層２４の加熱硬化工程が不要になる。しかも
前述したようにリードフレーム２０は、放熱性が良くか
つ多ピンの半導体素子４１の搭載が可能であり、さらに
従来に比べて少ない工程数で製造することができるもの
である。
【００３４】よって、高集積化、高速化した半導体素子
４１を搭載し、かつ図７で説明した従来の半導体装置に
比べて少ない工程数で製造できる半導体装置４０の実現
が可能になる。そして製造工程数を削減できることか
ら、製造コストを低減することができる。
４１を搭載し、かつ図７で説明した従来の半導体装置に
比べて少ない工程数で製造できる半導体装置４０の実現
が可能になる。そして製造工程数を削減できることか
ら、製造コストを低減することができる。
【００３５】なお上記実施例では、ダイパッド２２の半
導体素子搭載面に独立電極４３を設けて、半導体素子４
１とインナーリード２３ａとを独立電極４３を介してワ
イヤ４４で接続した場合について説明した。しかしなが
らインナーリード２３ａと半導体素子４１との距離が短
い場合には、図６に示す変形例のように半導体素子４１
とインナーリード２３ａとをワイヤ５４で直接接続して
半導体装置５０を構成することも可能である。
導体素子搭載面に独立電極４３を設けて、半導体素子４
１とインナーリード２３ａとを独立電極４３を介してワ
イヤ４４で接続した場合について説明した。しかしなが
らインナーリード２３ａと半導体素子４１との距離が短
い場合には、図６に示す変形例のように半導体素子４１
とインナーリード２３ａとをワイヤ５４で直接接続して
半導体装置５０を構成することも可能である。
【００３６】
【発明の効果】以上説明したように第１発明では、ダイ
パッドの半導体素子搭載面の全面に接着層が形成されて
いるため、上記半導体素子搭載面に半導体素子を搭載す
る際にはダイボンディング材の供給工程が不要になる。
また接着層は熱可塑性を有しているので、加熱硬化工程
を行わなくても所定の接着力でダイパッドと半導体素子
とを接合することが可能になる。したがって、このよう
なリードフレームを用いれば、ダイパッドと半導体素子
との接合工程を簡略化できる。
パッドの半導体素子搭載面の全面に接着層が形成されて
いるため、上記半導体素子搭載面に半導体素子を搭載す
る際にはダイボンディング材の供給工程が不要になる。
また接着層は熱可塑性を有しているので、加熱硬化工程
を行わなくても所定の接着力でダイパッドと半導体素子
とを接合することが可能になる。したがって、このよう
なリードフレームを用いれば、ダイパッドと半導体素子
との接合工程を簡略化できる。
【００３７】また第２の発明のリードフレームでは、ダ
イパッドの半導体素子搭載面の全面に形成された接着層
が、リードの先端側とダイパッドとの接合材になるとと
もに上記ダイボンディング材になる。したがって、接着
層を所定の形状に加工する必要がないので、従来に比べ
て少ない工程数で製造することができる。その結果、リ
ードフレームの生産性の向上およびそれに伴う製造コス
トの低減を図ることができる。
イパッドの半導体素子搭載面の全面に形成された接着層
が、リードの先端側とダイパッドとの接合材になるとと
もに上記ダイボンディング材になる。したがって、接着
層を所定の形状に加工する必要がないので、従来に比べ
て少ない工程数で製造することができる。その結果、リ
ードフレームの生産性の向上およびそれに伴う製造コス
トの低減を図ることができる。
【００３８】さらに第３の発明の半導体装置は、上記第
１発明または第２発明のリードフレームを用いているた
め、製造に際してはダイボンディング材の供給工程およ
び接着層の加熱硬化工程が不要になる。よって従来の半
導体装置に比べて少ない工程数で製造できかつ製造コス
トの低い半導体装置を実現できる。
１発明または第２発明のリードフレームを用いているた
め、製造に際してはダイボンディング材の供給工程およ
び接着層の加熱硬化工程が不要になる。よって従来の半
導体装置に比べて少ない工程数で製造できかつ製造コス
トの低い半導体装置を実現できる。
【図１】第１発明の一例を示す要部断面図である。
【図２】第１発明の一例を示す平面図である。
【図３】第２発明の一例を示す要部断面図である。
【図４】第３発明の第１実施例を示す断面図である。
【図５】第３発明の第２実施例を示す断面図である。
【図６】第２実施例の変形例を示す断面図である。
【図７】従来の半導体装置の一例を示す断面図である。
１０、２０ リードフレーム １１ 外枠 １２、２２ ダイパッド １３、２３ リード １４、２４ 接着層 ３０、４０、５０ 半導体装置 ３１、４１ 半導体素子 ３３、４５ 封止部
Claims (3)
- 【請求項１】 外枠と、 半導体素子を搭載するためのもので前記外枠に支持され
たダイパッドと、 耐熱性と絶縁性と熱可塑性とを有するもので前記ダイパ
ッドの半導体素子搭載面の全面に形成した接着層と、 前記外枠に支持されているもので先端がダイパッドの外
縁部側に配置されたリードとを備えていることを特徴と
するリードフレーム。 - 【請求項２】 外枠と、 放熱板からなりかつ半導体素子を搭載するためのもので
前記外枠内に配置されたダイパッドと、 耐熱性と絶縁性と熱可塑性とを有するもので前記ダイパ
ッドの半導体素子搭載面の全面に形成した接着層と、 前記外枠に支持されているもので前記ダイパッドの半導
体素子搭載面の縁部に前記接着層を介して先端側を固定
したリードとを備えていることを特徴とするリードフレ
ーム。 - 【請求項３】 請求項１または請求項２記載のリードフ
レームと、 前記ダイパッドの半導体素子搭載面に前記接着層を介し
て搭載された半導体素子と、 前記半導体素子と前記リードフレームとを一体に封止す
る封止部とからなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6228694A JPH0870088A (ja) | 1994-08-30 | 1994-08-30 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6228694A JPH0870088A (ja) | 1994-08-30 | 1994-08-30 | リードフレームおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870088A true JPH0870088A (ja) | 1996-03-12 |
Family
ID=16880343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6228694A Pending JPH0870088A (ja) | 1994-08-30 | 1994-08-30 | リードフレームおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870088A (ja) |
-
1994
- 1994-08-30 JP JP6228694A patent/JPH0870088A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US7397113B2 (en) | Semiconductor device | |
| JP2001110986A (ja) | マルチチップパッケージ構造をもつ電力素子及びその製造方法 | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| JP2586835B2 (ja) | 半導体集積回路 | |
| JP2002134674A (ja) | 半導体装置およびその製造方法 | |
| JPS58207645A (ja) | 半導体装置 | |
| JPH0870088A (ja) | リードフレームおよび半導体装置 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3686267B2 (ja) | 半導体装置の製造方法 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPH07221242A (ja) | 半導体装置 | |
| JP2000150756A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JPH09275176A (ja) | 樹脂封止型半導体装置 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP2000164790A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090829 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120829 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |