JPH0864762A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH0864762A JPH0864762A JP19398594A JP19398594A JPH0864762A JP H0864762 A JPH0864762 A JP H0864762A JP 19398594 A JP19398594 A JP 19398594A JP 19398594 A JP19398594 A JP 19398594A JP H0864762 A JPH0864762 A JP H0864762A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- film resistor
- semiconductor device
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の構造及び
その製造方法に係り、特に、半導体装置に組み込まれる
薄膜抵抗の構造及びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a semiconductor device and a manufacturing method thereof, and more particularly to a structure of a thin film resistor incorporated in a semiconductor device and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】従来、この種の半導体装置としては、以
下に示すようなものがあった。図３はかかる従来の半導
体装置の断面図、図４は従来の他の半導体装置の断面図
である。図３に示すように、絶縁膜３が形成されたシリ
コン基板１中に、Ｐ型あるいはＮ型の拡散層２が形成さ
れている。一方、Ｃｒ−Ｓｉ、Ｎｉ−Ｃｒ等の組成をも
つ薄膜抵抗６は、絶縁膜３上に形成され、Ａｌのみの組
成によるＡｌ配線４により、コンタクト５を介して拡散
層２と電気的に接続されている。2. Description of the Related Art Conventionally, the following semiconductor devices have been known as this type. FIG. 3 is a sectional view of such a conventional semiconductor device, and FIG. 4 is a sectional view of another conventional semiconductor device. As shown in FIG. 3, a P-type or N-type diffusion layer 2 is formed in a silicon substrate 1 on which an insulating film 3 is formed. On the other hand, the thin film resistor 6 having a composition such as Cr-Si or Ni-Cr is formed on the insulating film 3 and electrically connected to the diffusion layer 2 via the contact 5 by the Al wiring 4 having a composition of only Al. Has been done.
【０００３】図４においては、絶縁膜３が形成されたシ
リコン基板１中に、Ｐ型あるいはＮ型の拡散層２が形成
されており、この拡散層２にはコンタクト５を介し、Ａ
ｌに１％前後のＳｉを含有する組成、あるいはＡｌ，Ｓ
ｉ，Ｃｕの混合組成をもつＡｌ−Ｓｉ配線７が接続さ
れ、その上に層間絶縁膜８を挟み、薄膜抵抗６とこの薄
膜抵抗６に接続するＡｌのみの組成によるＡｌ配線１０
が形成されている。Ａｌ配線１０は層間絶縁膜８に開孔
されたビアホール９を介し、Ａｌ−Ｓｉ配線７と接続さ
れ、拡散層２と薄膜抵抗６とを電気的に接続している。In FIG. 4, a P-type or N-type diffusion layer 2 is formed in a silicon substrate 1 having an insulating film 3 formed thereon.
l containing about 1% Si, or Al, S
An Al-Si wiring 7 having a mixed composition of i and Cu is connected, an interlayer insulating film 8 is sandwiched thereover, and a thin film resistor 6 and an Al wiring 10 composed of only Al connected to the thin film resistor 6.
Are formed. The Al wiring 10 is connected to the Al-Si wiring 7 through a via hole 9 formed in the interlayer insulating film 8 and electrically connects the diffusion layer 2 and the thin film resistor 6.
【０００４】このような図３及び図４の構造における薄
膜抵抗６と、Ａｌ配線４，１０との接続部は、図５に示
すような工程で製造される。以下、図３の場合について
説明するが、図４においても同様である。まず、図５
（ａ）に示すように、絶縁膜３が形成されたシリコン基
板１上に薄膜抵抗６を形成する。次いで、Ａｌ膜（Ａｌ
配線）４を全面に蒸着する。The connection between the thin film resistor 6 and the Al wirings 4 and 10 in the structure shown in FIGS. 3 and 4 is manufactured by the process shown in FIG. Hereinafter, the case of FIG. 3 will be described, but the same applies to FIG. 4. First, FIG.
As shown in (a), the thin film resistor 6 is formed on the silicon substrate 1 on which the insulating film 3 is formed. Then, an Al film (Al
The wiring 4 is vapor-deposited on the entire surface.
【０００５】次いで、図５（ｂ）に示すように、薄膜抵
抗６とＡｌ膜（Ａｌ配線）４を電気的に接続する接続部
を残し、薄膜抵抗６上のＡｌ膜（Ａｌ配線）４をエッチ
ング除去する。Next, as shown in FIG. 5B, the Al film (Al wiring) 4 on the thin film resistor 6 is left, leaving a connecting portion for electrically connecting the thin film resistor 6 and the Al film (Al wiring) 4. Remove by etching.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置では、以下のような問題を有し、技
術的に満足できるものではなかった。 （１）図３に示す半導体装置では、拡散層２に接続する
Ａｌ配線４がＡｌのみで形成されるため、Ａｌスパイク
と呼ばれるシリコン中へのＡｌの拡散現象による拡散層
２のジャンクション破壊が起こりやすいことから、拡散
層２を深く形成し、Ａｌスパイクによるジャンクション
破壊を防止している。However, the above-mentioned conventional semiconductor device has the following problems and is not technically satisfactory. (1) In the semiconductor device shown in FIG. 3, since the Al wiring 4 connected to the diffusion layer 2 is made of only Al, a junction breakdown of the diffusion layer 2 due to the diffusion phenomenon of Al into silicon called Al spike occurs. Since it is easy, the diffusion layer 2 is formed deeply to prevent junction breakdown due to Al spikes.
【０００７】そのため拡散層２の横広がりによる拡大化
が生じるため、高集積化を阻害するといった問題があっ
た。 （２）また、上記（１）に加え、配線をＡｌのみで形成
しているために、Ａｌ配線４にはヒロックと呼ばれる突
起が生じ易く、横方向に延びるヒロックによる配線間の
ショートを防止するために、配線間隔を広くとらざるを
得ず、その結果として、装置の高集積化を阻害するとい
った問題があった。Therefore, since the diffusion layer 2 is enlarged due to the lateral spread, there is a problem that high integration is hindered. (2) In addition to the above (1), since the wiring is made of only Al, a protrusion called a hillock is likely to occur on the Al wiring 4, and a short circuit between wiring due to a hillock extending in the lateral direction is prevented. Therefore, there is no choice but to widen the wiring interval, and as a result, there is a problem that the high integration of the device is hindered.
【０００８】これらの問題は、半導体装置の製造時ばか
りでなく、部品としての組立時にも発生し、装置の信頼
性上の問題ともなっていた。 （３）図４に示す半導体装置では、上記（１）、（２）
を解決するための一手段として、拡散層２に接続する配
線にＡｌ−Ｓｉを用いているが、薄膜抵抗６に電気的接
続をとるために、ビアホール９を形成するといった多層
配線技術を用いているため、製造工程が煩雑であり、歩
留低下やコストアップにつながるといった問題があっ
た。These problems occur not only in manufacturing the semiconductor device but also in assembling the parts, and have been a problem in reliability of the device. (3) In the semiconductor device shown in FIG. 4, the above (1), (2)
As a means for solving the above problem, Al-Si is used for the wiring connected to the diffusion layer 2, but a multilayer wiring technique such as forming a via hole 9 for electrically connecting to the thin film resistor 6 is used. Therefore, there is a problem that the manufacturing process is complicated, which leads to a decrease in yield and an increase in cost.
【０００９】（４）そこで、上記（３）の問題点を回避
するために、多層配線技術を用いることなく、図６に示
すように、薄膜抵抗６と拡散層２とをＡｌ−Ｓｉ配線で
接続する場合には、図６（ａ）に示すように、薄膜抵抗
６上のＡｌ−Ｓｉ配線１１をエッチングすると、図６
（ｂ）に示すように、Ａｌ−Ｓｉ配線１１中のＳｉ成分
が薄膜抵抗６上に残渣１２として残る。そこで、その残
渣１２を除去するためには、弗硝酸系のエッチング液も
しくは弗素ラジカルを有するドライエッチング手法を用
いなければならず、その残渣１２の除去を行うと、図６
（ｃ）に示すようにＣｒ−Ｓｉ、ＮｉＣｒといった組成
をもつ薄膜抵抗の一部も同時にエッチングされてしまう
ことになり、薄膜抵抗６に接続する配線としてＡｌ−Ｓ
ｉ配線を用いることは得策ではなく、Ａｌ配線しか使用
できないといった問題があった。(4) Therefore, in order to avoid the problem of the above (3), as shown in FIG. 6, the thin film resistor 6 and the diffusion layer 2 are formed of Al-Si wiring without using the multilayer wiring technique. In the case of connection, as shown in FIG. 6A, when the Al—Si wiring 11 on the thin film resistor 6 is etched, as shown in FIG.
As shown in (b), the Si component in the Al—Si wiring 11 remains as a residue 12 on the thin film resistor 6. Therefore, in order to remove the residue 12, it is necessary to use a dry etching method having a fluorine-nitric acid-based etching solution or a fluorine radical.
As shown in (c), a part of the thin film resistor having a composition such as Cr-Si or NiCr is also etched at the same time, and Al-S is used as a wiring connected to the thin film resistor 6.
The use of i wiring is not a good idea, and there is a problem that only Al wiring can be used.
【００１０】本発明は、上記問題点を除去し、主な配線
部分にはＡｌ−Ｓｉ配線を用いるようにしたので、ビア
ホールを形成するといった煩雑な多層配線技術を用いる
必要がなくなり、簡単な構造で、しかも歩留の向上とコ
スト低減を図ることができ、信頼性の高い半導体装置及
びその製造方法を提供することを目的とする。Since the present invention eliminates the above-mentioned problems and uses Al--Si wiring for the main wiring portion, there is no need to use a complicated multilayer wiring technique such as forming a via hole, and a simple structure is provided. In addition, it is an object of the present invention to provide a highly reliable semiconductor device capable of improving the yield and reducing the cost and a manufacturing method thereof.
【００１１】[0011]
【目的を達成するための手段】本発明は、上記目的を達
成するために、 （Ａ）薄膜抵抗を有する半導体装置において、薄膜抵抗
（２６）と、この薄膜抵抗（２６）の両端部に積層され
るＡｌ層（２４）と、このＡｌ層（２４）上に積層され
るＳｉを含有するＡｌ配線（２７）とを備え、前記薄膜
抵抗（２６）と前記Ａｌ層（２４）が、このＡｌ層（２
４）と前記Ｓｉを含有するＡｌ配線（２７）とがそれぞ
れ電気的に接続されるようにしたものである。In order to achieve the above object, the present invention provides (A) a semiconductor device having a thin film resistor, a thin film resistor (26) and a thin film resistor (26) laminated on both ends of the thin film resistor (26). And an Al wiring (27) containing Si laminated on the Al layer (24), the thin film resistor (26) and the Al layer (24) are Layer (2
4) and the Al wiring (27) containing Si are electrically connected to each other.
【００１２】（Ｂ）薄膜抵抗を有する半導体装置の製造
方法において、薄膜抵抗（２６）を形成する工程と、こ
の薄膜抵抗（２６）を被覆するように、Ａｌ層（２４）
を形成する工程と、全面にＳｉを含有するＡｌ配線（２
７）を形成する工程と、前記薄膜抵抗（２６）の電気的
接続部を残し、該薄膜抵抗（２６）上の前記Ｓｉを含有
するＡｌ配線（２７）と前記Ａｌ層（２４）を順次除去
する工程とを施すようにしたものである。(B) In the method of manufacturing a semiconductor device having a thin film resistor, a step of forming the thin film resistor (26) and an Al layer (24) so as to cover the thin film resistor (26).
And a step of forming an Al wiring (2
7) and the electrical connection of the thin film resistor (26) is left, and the Al-containing wiring (27) containing Si and the Al layer (24) on the thin film resistor (26) are sequentially removed. And the step of performing.
【００１３】[0013]
【作用】本発明によれば、図１及び図２に示すように、
薄膜抵抗（２６）の配線接続部のみにＡｌ配線（２４）
が形成され、主な他の配線部分にはＡｌ−Ｓｉ配線（２
７）を形成するようにしたので、ビアホールを形成する
といった煩雑な多層配線技術を用いる必要がなくなり、
簡単な構造で、しかも歩留の向上とコスト低減を図るこ
とができる。According to the present invention, as shown in FIG. 1 and FIG.
Al wiring (24) only on the wiring connection part of the thin film resistor (26)
Is formed, and Al-Si wiring (2
Since 7) is formed, there is no need to use a complicated multilayer wiring technique such as forming a via hole,
With a simple structure, the yield can be improved and the cost can be reduced.
【００１４】また、薄膜抵抗（２６）との直接接触部に
はＡｌ配線（２４）が介在するために、薄膜抵抗（２
６）上のＡｌ配線（２４）の除去時に薄膜抵抗（２６）
が除去されることはなく、信頼性の高い薄膜抵抗を有す
る半導体装置を得ることができる。更に、拡散層（２
２）にはＡｌ−Ｓｉ配線（２７）が接続されるので、従
来のＡｌ配線（２４）による接続のように、Ａｌスパイ
クと呼ばれるシリコン中へのＡｌの拡散現象による拡散
層（２２）のジャンクション破壊はないため、その分、
拡散層（２２）は浅く形成することができ、高集積化を
図ることができる。Further, since the Al wiring (24) is present at the direct contact portion with the thin film resistor (26), the thin film resistor (2
6) Thin film resistor (26) when removing Al wiring (24) on
Is not removed, and a semiconductor device having a highly reliable thin film resistor can be obtained. Furthermore, the diffusion layer (2
Since the Al-Si wiring (27) is connected to 2), like the connection by the conventional Al wiring (24), the junction of the diffusion layer (22) due to the diffusion phenomenon of Al into silicon called Al spike. Since there is no destruction,
The diffusion layer (22) can be formed shallowly, and high integration can be achieved.
【００１５】また、従来のＡｌ配線にはヒロックと呼ば
れる突起が生じ易く、横方向に延びるヒロックによる配
線間のショートを防止するために、配線間隔を広くとら
ざるを得なかったが、本発明では、主な配線としては、
Ａｌ−Ｓｉ配線（２７）としたことにより、その分、配
線間隔も狭くすることができ、装置の高集積化を図るこ
とができる。Further, in the conventional Al wiring, a protrusion called a hillock is apt to occur, and in order to prevent a short circuit between the wiring due to a hillock extending in the lateral direction, the wiring interval has to be wide, but in the present invention, it is necessary. , As the main wiring,
By using the Al-Si wiring (27), the wiring interval can be narrowed by that amount, and high integration of the device can be achieved.
【００１６】[0016]
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の実施例を示す半導
体装置の断面図である。この図において、絶縁膜２３が
形成されたシリコン基板２１中に、拡散層２２が形成さ
れており、拡散層２２は、コンタクト２５を介してＡｌ
−Ｓｉ配線２７と接続されている。Embodiments of the present invention will be described in detail below with reference to the drawings. 1 is a sectional view of a semiconductor device showing an embodiment of the present invention. In this figure, a diffusion layer 22 is formed in a silicon substrate 21 on which an insulating film 23 is formed.
-Si wiring 27 is connected.
【００１７】このＡｌ−Ｓｉ配線２７は、更に、Ａｌ配
線２４に接続され、そのＡｌ配線２４は薄膜抵抗２６に
接続されている。したがって、拡散層２２から出た電気
信号は、Ａｌ−Ｓｉ配線２７、Ａｌ配線２４を順次伝達
し、薄膜抵抗２６の一端に伝達する。この電気信号は薄
膜抵抗２６を通り、薄膜抵抗２６の他端にあるＡｌ配線
２４に伝達され、次いで、Ａｌ−Ｓｉ配線２７に伝達
し、電気回路として動作する。The Al-Si wiring 27 is further connected to the Al wiring 24, and the Al wiring 24 is connected to the thin film resistor 26. Therefore, the electric signal output from the diffusion layer 22 is sequentially transmitted through the Al—Si wiring 27 and the Al wiring 24, and is transmitted to one end of the thin film resistor 26. This electric signal passes through the thin film resistor 26, is transmitted to the Al wiring 24 at the other end of the thin film resistor 26, and then is transmitted to the Al-Si wiring 27, and operates as an electric circuit.
【００１８】この場合、電気信号の伝達経路は、上記の
場合と逆でもよい。次に、本発明の実施例を示す半導体
装置の製造方法について説明する。図２は本発明の実施
例を示す半導体装置の製造工程断面図である。まず、図
２（ａ）に示すように、絶縁膜２３の形成されたシリコ
ン基板２１にＰ型あるいはＮ型の拡散層２２を形成す
る。絶縁膜２３上に薄膜抵抗２６を形成する。次いで、
Ａｌ膜（Ａｌ配線）２４を全面に蒸着する。In this case, the transmission path of the electric signal may be the reverse of the above case. Next, a method of manufacturing a semiconductor device showing an embodiment of the present invention will be described. 2A to 2D are sectional views of a semiconductor device in the manufacturing process showing the embodiment of the present invention. First, as shown in FIG. 2A, a P-type or N-type diffusion layer 22 is formed on a silicon substrate 21 on which an insulating film 23 is formed. A thin film resistor 26 is formed on the insulating film 23. Then
An Al film (Al wiring) 24 is vapor-deposited on the entire surface.
【００１９】次に、図２（ｂ）に示すように、薄膜抵抗
２６を覆うようにＡｌ配線２４を残し、他のＡｌ配線２
４をエッチング除去する。拡散層２２にはコンタクトホ
ール２５を形成し、次いで、全面にＡｌ−Ｓｉ配線２７
を蒸着する。次いで、図２（ｃ）に示すように、薄膜抵
抗２６のＡｌ配線２４との接続部及び、拡散層２２と接
続する配線部分とを残し、絶縁膜２３上と薄膜抵抗２６
上のＡｌ−Ｓｉ配線２７を除去すると共に、Ｓｉ成分の
残渣を除去する。次いで、薄膜抵抗２６上のＡｌ配線２
４を除去する。Next, as shown in FIG. 2B, the Al wiring 24 is left so as to cover the thin film resistor 26, and the other Al wiring 2 is left.
4 is removed by etching. A contact hole 25 is formed in the diffusion layer 22, and then an Al-Si wiring 27 is formed on the entire surface.
Vapor deposition. Next, as shown in FIG. 2C, the connection portion of the thin film resistor 26 with the Al wiring 24 and the wiring portion with which the diffusion layer 22 is connected are left, and the insulating film 23 and the thin film resistor 26 are left.
The upper Al-Si wiring 27 is removed and the residue of the Si component is removed. Next, the Al wiring 2 on the thin film resistor 26
Remove 4.
【００２０】ここで、Ａｌ−Ｓｉ配線２７のＳｉ成分の
残渣を除去する場合に、薄膜抵抗２６上にはＡｌ配線２
４があるために、薄膜抵抗２６がエッチングされること
はない。なお、Ａｌ配線２４及びＡｌ−Ｓｉ配線２７の
エッチングには、従来用いられているエッチング液（例
えば、７６Ｈ3 ＰＯ4 ＋４ＨＮＯ3 ＋１５ＣＨ3 ＣＯＯ
Ｈ＋５Ｈ2 Ｏ）やドライエッチング（例えば、Ａｒイオ
ンによるイオンエッチングやＣＣｌ4 ，ＢＣｌ3 ，Ｓｉ
Ｃｌ4 などのプラズマエッチングガスを用いたプラズマ
エッチング）などを用いることができる。Here, when removing the residue of the Si component of the Al-Si wiring 27, the Al wiring 2 is formed on the thin film resistor 26.
4, the thin film resistor 26 is not etched. Note that the etching of the Al wiring 24 and the Al-Si wiring 27, an etching solution conventionally used (e.g., 76H 3 PO 4 + 4HNO 3 + 15CH 3 COO
H + 5H 2 O) or dry etching (for example, ion etching with Ar ions, CCl 4 , BCl 3 , Si)
Plasma etching using a plasma etching gas such as Cl 4 ) or the like can be used.
【００２１】このように構成したので、 （１）薄膜抵抗２６の配線接続部のみにＡｌ配線２４が
形成され、他の配線部分にはＡｌ−Ｓｉ配線２７を形成
するようにしたので、ビアホールを形成するといった煩
雑な多層配線技術を用いる必要がなくなる。 （２）薄膜抵抗２６との直接接触部にはＡｌ配線２４が
介在するために、薄膜抵抗２６上のＡｌ配線２４の除去
時に薄膜抵抗２６が除去されることはない。With this structure, (1) since the Al wiring 24 is formed only in the wiring connection portion of the thin film resistor 26 and the Al-Si wiring 27 is formed in the other wiring portions, the via hole is formed. There is no need to use a complicated multilayer wiring technique such as forming. (2) Since the Al wiring 24 is present in the direct contact portion with the thin film resistor 26, the thin film resistor 26 is not removed when the Al wiring 24 on the thin film resistor 26 is removed.
【００２２】（３）拡散層２２にはＡｌ−Ｓｉ配線２７
が接続されるので、従来のＡｌ配線による接続のよう
に、Ａｌスパイクと呼ばれるシリコン中へのＡｌの拡散
現象による拡散層２２のジャンクション破壊がないた
め、その分、拡散層は浅く形成することができる。 （４）また、従来の場合は、Ａｌ配線にはヒロックと呼
ばれる突起が生じ易く、横方向に延びるヒロックによる
配線間のショートを防止するために、配線間隔を広くと
らざるを得なかったが、本発明では、主な配線として
は、Ａｌ−Ｓｉ配線２７としたことにより、その分、配
線間隔も狭くすることができる。(3) Al-Si wiring 27 is formed on the diffusion layer 22.
Since there is no junction breakdown of the diffusion layer 22 due to the diffusion phenomenon of Al into silicon called Al spike, unlike the conventional connection by Al wiring, the diffusion layer can be formed shallower by that amount. it can. (4) Further, in the conventional case, a protrusion called a hillock is liable to be formed on the Al wiring, and in order to prevent a short circuit between the wiring due to a hillock extending in the lateral direction, the wiring interval has to be wide. In the present invention, since the main wiring is the Al—Si wiring 27, the wiring interval can be narrowed accordingly.
【００２３】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。The present invention is not limited to the above embodiments, and various modifications can be made based on the spirit of the present invention, and these modifications are not excluded from the scope of the present invention.
【００２４】[0024]
【発明の効果】以上、詳細に説明したように、本発明の
半導体装置によれば、以下のような効果を奏することが
できる。 （１）薄膜抵抗の配線接続部のみにＡｌ配線が形成さ
れ、主な他の配線部分にはＡｌ−Ｓｉ配線を形成するよ
うにしたので、ビアホールを形成するといった煩雑な多
層配線技術を用いる必要がなくなり、簡単な構造で、し
かも歩留の向上とコスト低減を図ることができる。As described above in detail, according to the semiconductor device of the present invention, the following effects can be obtained. (1) Since the Al wiring is formed only in the wiring connection portion of the thin film resistor and the Al-Si wiring is formed in the other main wiring portions, it is necessary to use a complicated multilayer wiring technique such as forming a via hole. With a simple structure, it is possible to improve the yield and reduce the cost.
【００２５】（２）薄膜抵抗との直接接触部にはＡｌ配
線が介在するために、薄膜抵抗上のＡｌ配線の除去時に
薄膜抵抗が除去されることはなく、信頼性の高い薄膜抵
抗を有する半導体装置を得ることができる。 （３）拡散層にはＡｌ−Ｓｉ配線が接続されるので、従
来のＡｌ配線による接続のように、Ａｌスパイクと呼ば
れるシリコン中へのＡｌの拡散現象による拡散層のジャ
ンクション破壊はないため、その分、拡散層は浅く形成
することができ、高集積化を図ることができる。(2) Since the Al wiring is present in the direct contact portion with the thin film resistor, the thin film resistor is not removed when the Al wiring on the thin film resistor is removed, and the thin film resistor has high reliability. A semiconductor device can be obtained. (3) Since the Al—Si wiring is connected to the diffusion layer, there is no junction breakdown of the diffusion layer due to the diffusion phenomenon of Al into silicon called Al spike, unlike the connection by the conventional Al wiring. Therefore, the diffusion layer can be formed shallow, and high integration can be achieved.
【００２６】（４）また、従来のＡｌ配線にはヒロック
と呼ばれる突起が生じ易く、横方向に延びるヒロックに
よる配線間のショートを防止するために、配線間隔を広
くとらざるを得なかったが、本発明では、主な配線とし
ては、Ａｌ−Ｓｉ配線としたことにより、その分、配線
間隔も狭くすることができ、装置の高集積化を図ること
ができる。(4) Further, in the conventional Al wiring, a protrusion called a hillock is apt to occur, and in order to prevent a short circuit between the wiring due to a hillock extending in the lateral direction, the wiring interval must be widened. In the present invention, since the main wiring is the Al—Si wiring, the wiring interval can be narrowed accordingly, and high integration of the device can be achieved.
【図１】本発明の実施例を示す半導体装置の断面図であ
る。FIG. 1 is a cross-sectional view of a semiconductor device showing an embodiment of the present invention.
【図２】本発明の実施例を示す半導体装置の製造工程断
面図である。FIG. 2 is a sectional view of a semiconductor device in the manufacturing process showing the embodiment of the present invention.
【図３】従来の半導体装置の断面図である。FIG. 3 is a cross-sectional view of a conventional semiconductor device.
【図４】従来の他の半導体装置の断面図である。FIG. 4 is a cross-sectional view of another conventional semiconductor device.
【図５】従来の半導体装置の部分製造工程断面図であ
る。FIG. 5 is a sectional view of a partial manufacturing process of the conventional semiconductor device.
【図６】従来の他の半導体装置の部分製造工程断面図で
ある。FIG. 6 is a cross-sectional view of a partial manufacturing process of another conventional semiconductor device.
２１ シリコン基板 ２２ 拡散層 ２３ 絶縁膜 ２４ Ａｌ配線 ２５ コンタクト ２６ 薄膜抵抗 ２７ Ａｌ−Ｓｉ配線 21 Silicon Substrate 22 Diffusion Layer 23 Insulating Film 24 Al Wiring 25 Contact 26 Thin Film Resistor 27 Al-Si Wiring
Claims (2)
（ａ）薄膜抵抗と、（ｂ）該薄膜抵抗の両端部に積層さ
れるＡｌ層と、（ｃ）該Ａｌ層上に積層されるＳｉを含
有するＡｌ配線とを具備し、（ｄ）前記薄膜抵抗と前記
Ａｌ層が、該Ａｌ層と前記Ｓｉを含有するＡｌ配線とが
それぞれ電気的に接続されることを特徴とする半導体装
置。1. A semiconductor device having a thin film resistor,
(A) a thin film resistor, (b) an Al layer laminated on both ends of the thin film resistor, (c) an Al-containing Al wiring laminated on the Al layer, and (d) the above. A semiconductor device, wherein the thin film resistor and the Al layer are electrically connected to the Al layer and the Al wiring containing Si, respectively.
において、（ａ）薄膜抵抗を形成する工程と、（ｂ）該
薄膜抵抗を被覆するように、Ａｌ層を形成する工程と、
（ｃ）全面にＳｉを含有するＡｌ配線を形成する工程
と、（ｄ）前記薄膜抵抗の電気的接続部を残し、該薄膜
抵抗上の前記Ｓｉを含有するＡｌ配線と前記Ａｌ層を順
次除去する工程とを施すことを特徴とする半導体装置の
製造方法。2. A method of manufacturing a semiconductor device having a thin film resistor, comprising the steps of: (a) forming a thin film resistor; and (b) forming an Al layer so as to cover the thin film resistor.
(C) A step of forming an Al wiring containing Si on the entire surface, and (d) leaving an electrical connection portion of the thin film resistor, and sequentially removing the Al wiring containing Si and the Al layer on the thin film resistor. A method of manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19398594A JPH0864762A (en) | 1994-08-18 | 1994-08-18 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19398594A JPH0864762A (en) | 1994-08-18 | 1994-08-18 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864762A true JPH0864762A (en) | 1996-03-08 |
Family
ID=16317057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19398594A Withdrawn JPH0864762A (en) | 1994-08-18 | 1994-08-18 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864762A (en) |
-
1994
- 1994-08-18 JP JP19398594A patent/JPH0864762A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JPH0529483A (en) | Semiconductor integrated device | |
| JPS5967649A (en) | Manufacture of multilayer wiring | |
| JP2000150517A (en) | Semiconductor integrated circuit device and fabrication thereof | |
| JPH0358484A (en) | Semiconductor device and manufacture thereof | |
| JPH0864762A (en) | Semiconductor device and manufacture thereof | |
| KR100552813B1 (en) | Metal line formation method of semiconductor device | |
| JPS58215055A (en) | Semiconductor integrated circuit device | |
| JPH11145138A (en) | Semiconductor device and manufacture thereof | |
| JP3775771B2 (en) | Manufacturing method of semiconductor device | |
| JPS59501845A (en) | Aluminum-metal silicide interconnect structure for integrated circuits and method of manufacturing the same | |
| JPH11220025A (en) | Semiconductor device and its manufacture | |
| JPH05235275A (en) | Integrated circuit device | |
| JPH0945767A (en) | Semiconductor integrated circuit device and its manufacture | |
| JP3666401B2 (en) | Semiconductor device | |
| JP3999940B2 (en) | Manufacturing method of semiconductor device | |
| JP2828089B2 (en) | Method for manufacturing semiconductor device | |
| JPH10223753A (en) | Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device | |
| KR0172725B1 (en) | Multi-layer metal wire forming method of semiconductor device | |
| GB1564784A (en) | Device | |
| JPH06177259A (en) | Semiconductor device | |
| JPS63237443A (en) | Semiconductor device | |
| JPH1074836A (en) | Semiconductor device | |
| KR20030001908A (en) | Metal line in semiconductor device and method for fabricating the same | |
| JPH0936222A (en) | Semiconductor device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |