JPH10223753A - Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device - Google Patents

Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device

Info

Publication number
JPH10223753A
JPH10223753A JP2304197A JP2304197A JPH10223753A JP H10223753 A JPH10223753 A JP H10223753A JP 2304197 A JP2304197 A JP 2304197A JP 2304197 A JP2304197 A JP 2304197A JP H10223753 A JPH10223753 A JP H10223753A
Authority
JP
Japan
Prior art keywords
conductor layer
wiring
layer
insulating film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2304197A
Other languages
Japanese (ja)
Inventor
Katsuhiro Sasajima
勝博 笹島
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP2304197A priority Critical patent/JPH10223753A/en
Publication of JPH10223753A publication Critical patent/JPH10223753A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the generation of the reaction product of an etching gas with Ti by a method wherein, when a connecting hole is bored in an insulating film, a protective conductor layer which prevents a part of a conductor layer containing Ti from being exposed from the connecting hole is formed on the conductor layer which is formed in the upper-layer part of a lower-layer interconnection and which contains Ti. SOLUTION: An insulating film 2 is deposited on a semiconductor substrate 1, conductor layers 3L1a to 3L1c are deposited on the surface of the insulating film 2 by a sputtering method or the like, a conductor layer 3L1d which is composed of Al or an Al alloy is deposited on the conductor layer 3L1c by a sputtering method or the like, and first-layer interconnection 3L1 is formed. In addition, an insulating film 4a is formed so as to cover the first-layer interconnection 3L1 , a connecting hole which exposes a part of the conductor layer 3L1c at the first-layer interconnection 3L1 is bored in the insulating film 4a by an etching treatment using a fluorine-based gas, and the uppermost conductor layer 3L1d protects a part of the conductor layer 3L1c from being exposed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法および半導体集積回路装置技術に関し、特
に、半導体集積回路装置を構成する電極・配線の技術に
適用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor integrated circuit device and a technology of the semiconductor integrated circuit device, and more particularly to a technology effective when applied to a technology of an electrode and a wiring constituting the semiconductor integrated circuit device. is there.

【0002】[0002]

【従来の技術】半導体集積回路装置を構成する電極・配
線は、素子集積度の向上要求や半導体集積回路装置の小
形・薄型化の要求に伴い、益々微細化が進められてい
る。
2. Description of the Related Art Electrodes and wiring constituting a semiconductor integrated circuit device have been increasingly miniaturized in accordance with a demand for improvement in the degree of element integration and a demand for a smaller and thinner semiconductor integrated circuit device.

【0003】これに伴い、例えばアルミニウム(Al)
またはAl合金の単体膜で構成していた従来の配線構造
に代わってその単体膜の上層または下層の少なくとも一
方にバリアメタルと称するAl以外の導体層を所定の目
的のために設ける積層配線構造が採用されている。
Accordingly, for example, aluminum (Al)
Alternatively, a laminated wiring structure in which a conductor layer other than Al called a barrier metal is provided for at least one of the upper layer and the lower layer of the single film for a predetermined purpose instead of the conventional wiring structure composed of a single film of an Al alloy is used. Has been adopted.

【0004】例えばストレスマイグレーションやエレク
トロマイグレーション等に起因する配線断線不良を防止
すべく、従来のAl等の単体膜からなる配線の上層また
は下層あるいはその両層に窒化チタン(TiN)を形成
する構造等がある。
For example, in order to prevent a wiring disconnection failure caused by stress migration, electromigration, or the like, a conventional structure in which titanium nitride (TiN) is formed on an upper layer, a lower layer, or both layers of a wiring made of a single film of Al or the like. There is.

【0005】なお、配線構造については、例えば株式会
社プレスジャーナル、平成6年11月20発行、「月刊
セミコンダクターワールド(Semiconductor World )1
994年12月号」P152〜P157等に記載があ
る。
[0005] The wiring structure is described in, for example, Press Journal Co., Ltd., November 20, 1994, “Semiconductor World 1”.
Dec. 994, p. 152 to p. 157.

【0006】[0006]

【発明が解決しようとする課題】ところが、配線の上層
部にチタン(Ti)を含有する導体層を有する電極・配
線等の構造においては、その電極・配線等が露出するよ
うな接続孔を穿孔した際に、接続孔内やその周辺にTi
と接続孔形成用のエッチングガスとの反応生成物が形成
されてしまう結果、接続孔における配線の電気的な信頼
性が著しく低下する問題があることを本発明者は見出し
た。
However, in the structure of an electrode, a wiring, or the like having a conductor layer containing titanium (Ti) in an upper layer of the wiring, a connection hole is formed so that the electrode, the wiring, or the like is exposed. In this case, Ti
The present inventor has found that as a result of the formation of a reaction product between the contact hole and the etching gas for forming the contact hole, the electrical reliability of the wiring in the contact hole is significantly reduced.

【0007】すなわち、次の通りである。まず、上層部
にTiを含有する導体層が形成された配線を層間絶縁膜
で被覆した後、その層間絶縁膜に上記配線の一部が露出
するような接続孔をフッ素系のエッチングガスを用いて
穿孔する際に、そのオーバーエッチング時に接続孔の底
にTiを含有する導体層が露出し、その導体層が徐々に
ではあるがエッチング除去される。その際、Tiのフッ
化物が反応生成物として発生する。このTiのフッ化物
は蒸気圧が低いためエッチング除去され難く、接続孔内
およびその周辺に堆積物としてエッチング終了後も残
る。しかも、この堆積物は、接続孔の加工後の通常のア
ッシング処理および洗浄処理では除去されない。このた
め、過剰なアッシング処理または洗浄処理を行う場合も
あり、半導体集積回路装置にダメージを与える問題も生
じる。
That is, it is as follows. First, after a wiring in which a conductor layer containing Ti is formed in an upper layer portion is covered with an interlayer insulating film, a connection hole for exposing a part of the wiring in the interlayer insulating film is formed using a fluorine-based etching gas. When drilling, the conductor layer containing Ti is exposed at the bottom of the connection hole during the over-etching, and the conductor layer is gradually removed by etching. At that time, a fluoride of Ti is generated as a reaction product. Since the Ti fluoride has a low vapor pressure, it is difficult to be removed by etching, and remains as a deposit in and around the connection hole even after the end of the etching. Moreover, the deposits are not removed by ordinary ashing and cleaning after the processing of the connection holes. For this reason, an excessive ashing process or a cleaning process may be performed, which causes a problem of damaging the semiconductor integrated circuit device.

【0008】本発明の目的は、Tiを含有する導体層を
上層部に設けてなる配線を有する半導体集積回路装置に
おいて、その配線の一部が露出するような接続孔を穿孔
する際に、そのエッチングガスとTiとの反応生成物が
発生するのを防止することのできる技術を提供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor integrated circuit device having a wiring in which a conductor layer containing Ti is provided in an upper layer portion, when forming a connection hole in which a part of the wiring is exposed. It is an object of the present invention to provide a technique capable of preventing generation of a reaction product between an etching gas and Ti.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0011】本発明の半導体集積回路装置の製造方法
は、半導体基板上に設けられた配線層の異なる下層配線
および上層配線を、それら配線層間の絶縁膜に穿孔され
た接続孔を通じて電気的に接続する構造を有する半導体
集積回路装置の製造方法であって、下層配線の上層部に
設けられたTiを含有する導体層上に、前記絶縁膜に接
続孔を穿孔する際に、その接続孔からTiを含有する導
体層の一部が露出するのを防ぐための保護導体層を形成
する工程を有するものである。
In the method of manufacturing a semiconductor integrated circuit device according to the present invention, a lower wiring and an upper wiring having different wiring layers provided on a semiconductor substrate are electrically connected through connection holes formed in an insulating film between the wiring layers. A method of manufacturing a semiconductor integrated circuit device having a structure to perform the following, wherein when a connection hole is formed in the insulating film on a Ti-containing conductor layer provided in an upper layer portion of a lower wiring, Ti is removed from the connection hole. And forming a protective conductor layer for preventing a part of the conductor layer containing the same from being exposed.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する(なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する)。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings. (Note that components having the same functions in all drawings for describing the embodiments are denoted by the same reference numerals.) , And the repeated explanation is omitted).

【0013】(実施の形態1)図1は本発明の一実施の
形態である半導体集積回路装置の要部断面図、図2〜図
5は図1の半導体集積回路装置の製造工程中における要
部断面図である。
(Embodiment 1) FIG. 1 is a sectional view of a main part of a semiconductor integrated circuit device according to an embodiment of the present invention, and FIGS. It is a fragmentary sectional view.

【0014】図1に示すように、半導体基板1は、例え
ばシリコン(Si)単結晶からなり、その素子形成領域
には所定の半導体集積回路素子が形成されている。半導
体基板1上には絶縁膜2が堆積されている。
As shown in FIG. 1, a semiconductor substrate 1 is made of, for example, silicon (Si) single crystal, and a predetermined semiconductor integrated circuit device is formed in a device forming region thereof. An insulating film 2 is deposited on a semiconductor substrate 1.

【0015】この絶縁膜2は、例えば二酸化シリコン
(SiO2 )等からなり、その上面には、第1層配線3
L1 が形成されている。この第1層配線3L1 は、導体
層3L1a, 3L1b, 3L1c, 3L1dが下層から順に積み
重ねられてなり、半導体基板1上に堆積された絶縁膜4
aによって被覆されている。なお、絶縁膜4aは、例え
ばSiO2 等からなる。
The insulating film 2 is made of, for example, silicon dioxide (SiO 2 ), and has a first layer wiring 3 on its upper surface.
L1 is formed. The first layer wiring 3L1 is formed by stacking conductor layers 3L1a, 3L1b, 3L1c, and 3L1d in order from the bottom, and forming an insulating film 4 deposited on the semiconductor substrate 1.
a. The insulating film 4a is made of, for example, SiO 2 or the like.

【0016】最下層の導体層3L1aは、例えばチタン
(Ti)、窒化チタン(TiN)およびTiが下層から
順に積み重ねられて構成されている。
The lowermost conductive layer 3L1a is formed by stacking, for example, titanium (Ti), titanium nitride (TiN) and Ti in order from the lower layer.

【0017】このTi層は、例えば主として第1層配線
3L1 と絶縁膜2との接着性を高め、かつ、その上層に
良好な膜質のTiN層を形成する機能を有しており、そ
の厚さは、例えば10nm程度である。
The Ti layer has, for example, a function of mainly improving the adhesion between the first layer wiring 3L1 and the insulating film 2 and forming a TiN layer of good film quality on the upper layer. Is, for example, about 10 nm.

【0018】また、このTiN層は、例えば主としてス
トレスマイグレーション等による配線の断線不良を防止
する機能を有しており、その厚さは、例えば100nm
程度である。
The TiN layer has a function of preventing a disconnection failure of the wiring mainly due to, for example, stress migration, and has a thickness of, for example, 100 nm.
It is about.

【0019】さらに、TiN層の上のTi層は、例えば
主としてその上層に良好な膜質の導体層3L1bを形成す
る機能を有しており、その厚さは、例えば10nm程度
である。
Further, the Ti layer on the TiN layer has, for example, a function of mainly forming a conductor layer 3L1b of good film quality on the Ti layer, and has a thickness of, for example, about 10 nm.

【0020】導体層3L1bは、例えば配線の主要部を構
成する膜であり、例えばアルミニウム(Al)またはA
l−銅(Cu)−Si合金等からなる。導体層3L1bの
厚さは、例えば400nm程度である。
The conductor layer 3L1b is, for example, a film constituting a main part of the wiring, and is, for example, aluminum (Al) or A
It is made of l-copper (Cu) -Si alloy or the like. The thickness of the conductor layer 3L1b is, for example, about 400 nm.

【0021】導体層3L1cは、例えばTiおよびTiN
が下層から順に積み重ねられて構成されている。このT
i層の厚さは、例えば10nm程度であり、その上のT
iN層の厚さは、例えば75nm程度である。
The conductor layer 3L1c is made of, for example, Ti and TiN.
Are stacked in order from the lower layer. This T
The thickness of the i-layer is, for example, about 10 nm, and the T
The thickness of the iN layer is, for example, about 75 nm.

【0022】さらに、最上の導体層3L1dは、絶縁膜4
aに第1層配線3L1 が露出するような接続孔5を穿孔
する際に、Tiを含む導体層3L1cを保護するための機
能層である。
Further, the uppermost conductor layer 3L1d is
This is a functional layer for protecting the conductor layer 3L1c containing Ti when the connection hole 5 where the first layer wiring 3L1 is exposed is formed in a.

【0023】すなわち、絶縁膜4aに第1層配線3L1
の一部が露出するような接続孔5をフッ素系のガスを用
いたエッチング処理によって穿孔する際に、その接続孔
5からTiを含む導体層3L1cが露出してしまうとその
導体層3L1cが削れてTiのフッ化物が生成されてしま
う。このTiのフッ化物はエッチング処理やその後のア
ッシング処理および洗浄処理でも除去することができな
い。
That is, the first layer wiring 3L1 is formed on the insulating film 4a.
When the conductor layer 3L1c containing Ti is exposed from the connection hole 5 when the connection hole 5 exposing a part of the hole is formed by etching using a fluorine-based gas, the conductor layer 3L1c is scraped. As a result, fluoride of Ti is generated. The Ti fluoride cannot be removed by etching, ashing, or cleaning.

【0024】そこで、本実施の形態1においては、その
ような反応生成物が生成されるのを防ぐために、Tiを
含む導体層3L1c上に導体層3L1dを設けている。
Therefore, in the first embodiment, the conductor layer 3L1d is provided on the conductor layer 3L1c containing Ti in order to prevent such a reaction product from being generated.

【0025】この導体層3L1dは、例えばAl、Al合
金またはタングステン等からなる。導体層3L1dの厚さ
は、導体層3L1dをAl等とした場合、種々変更可能で
あるが、例えば30nm程度であり、また、導体層3L
1dをタングステン等とした場合、種々変更可能である
が、例えば100nm程度である。
The conductor layer 3L1d is made of, for example, Al, an Al alloy, tungsten, or the like. The thickness of the conductor layer 3L1d can be variously changed when the conductor layer 3L1d is made of Al or the like, but is, for example, about 30 nm.
When 1d is tungsten or the like, various changes can be made, but for example, it is about 100 nm.

【0026】導体層3L1dをAl等とした場合、接続孔
5の加工時にかなり過剰にオーバーエッチングを施して
もほとんどエッチングされないので、Tiを含有する導
体層3L1cがエッチングされることもない。したがっ
て、接続孔の加工時にTiのフッ化物が生成されること
もない。
In the case where the conductor layer 3L1d is made of Al or the like, even if the connection hole 5 is considerably over-etched during processing, the conductor layer 3L1d is hardly etched, so that the conductor layer 3L1c containing Ti is not etched. Accordingly, Ti fluoride is not generated at the time of processing the connection hole.

【0027】また、導体層3L1dをタングステン等とし
た場合、タングステンは接続孔5の加工時にエッチング
除去されるが、その際生成される反応生成物は容易にエ
ッチング除去することができる。
When the conductor layer 3L1d is made of tungsten or the like, the tungsten is removed by etching when the connection hole 5 is processed, but the reaction product generated at that time can be easily removed by etching.

【0028】絶縁膜4a上には、例えば第2層配線3L
2 が形成されている。この第2層配線3L2 は、導体層
3L2a, 3L2b, 3L2cが下層から順に積み重ねられて
なり、上記した接続孔5を通じて第1層配線3L1 と電
気的に接続されている。この第2層配線3L2 は、半導
体基板1上に堆積された絶縁膜4bによって被覆されて
いる。なお、絶縁膜4bは、例えばSiO2 等からな
る。
On the insulating film 4a, for example, the second layer wiring 3L
2 is formed. The second layer wiring 3L2 is formed by stacking conductor layers 3L2a, 3L2b, and 3L2c in order from the lower layer, and is electrically connected to the first layer wiring 3L1 through the above-described connection hole 5. The second layer wiring 3L2 is covered with an insulating film 4b deposited on the semiconductor substrate 1. The insulating film 4b is made of, for example, SiO 2 or the like.

【0029】最下層の導体層3L2aは、例えばTi、T
iNおよびTiが下層から順に積み重ねられて構成され
ている。このTi層は、例えば主として第1層配線3L
2 と絶縁膜4bとの接着性を高め、かつ、その上層に良
好な膜質のTiN層を形成する機能を有している。ま
た、このTiN層は、例えば主としてストレスマイグレ
ーション等による配線の断線不良を防止する機能を有し
ている。さらに、TiN層の上のTi層は、例えば主と
してその上層に良好な膜質の導体層3L2bを形成する機
能を有している。
The lowermost conductor layer 3L2a is made of, for example, Ti, T
iN and Ti are sequentially stacked from the lower layer. This Ti layer mainly includes, for example, the first layer wiring 3L.
2 has the function of improving the adhesiveness between the insulating film 4b and the insulating film 4b, and forming a TiN layer of good film quality thereon. The TiN layer has a function of mainly preventing a disconnection failure of the wiring due to, for example, stress migration. Furthermore, the Ti layer on the TiN layer has, for example, a function of mainly forming a conductor layer 3L2b of good film quality on the Ti layer.

【0030】導体層3L2bは、例えば配線の主要部を構
成する膜であり、例えばAlまたはAl−Cu−Si合
金等からなる。導体層3L2cは、例えばTiおよびTi
Nが下層から順に積み重ねられて構成されている。本実
施の形態1では、重複する説明をさけるため導体層3L
2c上に、保護用の導体層(上記第1層配線3L1 の導体
層3L1dに相当)を設けていないが、この導体層3L2c
上に、保護用の導体層を設けても良い。
The conductor layer 3L2b is a film constituting, for example, a main part of the wiring, and is made of, for example, Al or an Al-Cu-Si alloy. The conductor layer 3L2c is made of, for example, Ti and Ti
N are sequentially stacked from the lower layer. In the first embodiment, the conductor layer 3L
Although no protective conductor layer (corresponding to the conductor layer 3L1d of the first-layer wiring 3L1) is provided on the conductor layer 3L2c,
A conductor layer for protection may be provided thereon.

【0031】次に、本発明の半導体集積回路装置の製造
方法を図2〜図5によって説明する。
Next, a method of manufacturing a semiconductor integrated circuit device according to the present invention will be described with reference to FIGS.

【0032】まず、図2に示すように、例えばSi単結
晶からなる半導体基板1上の絶縁膜2上に、導体層3L
1a〜3L1cをスパッタリング法等によって堆積した後、
その導体層3L1c上に、例えばAlまたはAl合金等か
らなる導体層3L1dをスパッタリング法等によって堆積
する。
First, as shown in FIG. 2, a conductor layer 3L is formed on an insulating film 2 on a semiconductor substrate 1 made of, for example, Si single crystal.
After depositing 1a-3L1c by sputtering method etc.
A conductor layer 3L1d made of, for example, Al or an Al alloy is deposited on the conductor layer 3L1c by a sputtering method or the like.

【0033】最下層の導体層3L1aは、例えばTi、T
iNおよびTiが下層から順に積み重ねられて構成され
てなり、その各々の厚さは種々変更可能であるが、それ
ぞれ例えば10nm程度、100nm程度および10n
m程度である。
The lowermost conductor layer 3L1a is made of, for example, Ti, T
iN and Ti are stacked in order from the lower layer, and the thickness of each of them can be variously changed, for example, about 10 nm, about 100 nm, and 10 n, respectively.
m.

【0034】導体層3L1bは、例えばAlまたはAl−
Cu−Si合金等からなり、その厚さは種々変更可能で
あるが、例えば400nm程度である。
The conductor layer 3L1b is made of, for example, Al or Al-
It is made of a Cu—Si alloy or the like, and its thickness can be variously changed, but is, for example, about 400 nm.

【0035】導体層3L1cは、例えばTiおよびTiN
が下層から順に積み重ねられて構成されており、その厚
さは種々変更可能であるが、例えば75nm程度であ
る。
The conductor layer 3L1c is made of, for example, Ti and TiN.
Are stacked in order from the lower layer, and the thickness thereof can be variously changed, but is, for example, about 75 nm.

【0036】さらに、最上の導体層3L1dは、下層のT
iを含む導体層3L1cを接続孔形成時に保護するための
機能層である。この導体層3L1dは、例えばAl、Al
合金またはタングステンからなる。導体層3L1dをAl
等で構成した場合、導体層3L1dの厚さは種々変更可能
であるが、例えば30nm程度である。導体層3L1dを
タングステン等で構成した場合、導体層3L1dの厚さは
種々変更可能であるが、例えば100nm程度である。
Further, the uppermost conductor layer 3L1d is provided with a lower T
This is a functional layer for protecting the conductor layer 3L1c containing i when forming the connection hole. The conductor layer 3L1d is made of, for example, Al, Al
Made of alloy or tungsten. Conductor layer 3L1d is Al
In such a case, the thickness of the conductor layer 3L1d can be variously changed, but is, for example, about 30 nm. When the conductor layer 3L1d is made of tungsten or the like, the thickness of the conductor layer 3L1d can be variously changed, but is, for example, about 100 nm.

【0037】続いて、最上の導体層3L1d上に、配線形
成用のフォトレジストパターン6aをフォトリソグラフ
ィ技術によって形成した後、そのフォトレジストパター
ン6aをエッチングマスクとして、それから露出する導
体層3L1a〜3L1dをエッチング除去する。
Subsequently, after a photoresist pattern 6a for forming a wiring is formed on the uppermost conductor layer 3L1d by a photolithography technique, the conductor layers 3L1a to 3L1d exposed from the photoresist pattern 6a are used as an etching mask. Remove by etching.

【0038】この際の導体層3L1dをAl等とした場合
のエッチング条件は、例えば次の通りである。エッチン
グガスには、例えば塩素(Cl2 )と塩化ホウ素(BC
3)との混合ガスを用い、その流量比は、例えば75/
25sccmとしている。処理室内の圧力は、例えば
1. 9Pa程度、μ波パワーは、例えば800W程度、
RFパワーは、例えば110W程度、コイル電流は、例
えば18/ 17/ 10A程度、電極温度は、例えば50
℃程度である。
The etching conditions when the conductor layer 3L1d is made of Al or the like at this time are as follows, for example. Examples of the etching gas include chlorine (Cl 2 ) and boron chloride (BC).
l 3 ), and its flow ratio is, for example, 75 /
It is 25 sccm. The pressure in the processing chamber is, for example, about 1.9 Pa, the microwave power is, for example, about 800 W,
The RF power is, for example, about 110 W, the coil current is, for example, about 18/17/10 A, and the electrode temperature is, for example, about 50.
It is about ° C.

【0039】また、導体層3L1dをタングステン等とし
た場合の導体層3L1dのエッチング条件は、例えば次の
通りである。エッチングガスには、例えば六フッ化硫黄
(SF6 )とCl2 との混合ガスを用い、その流量比
は、例えば70/ 30sccmとしている。処理室内の
圧力は、例えば2Pa程度、μ波パワーは、例えば10
00W程度、RFパワーは、例えば60W程度、コイル
電流は、例えば15/ 15/ 10A程度、電極温度は、
例えば40℃程度である。この場合の導体層3L1d以外
のエッチング条件は上記したのと同じである。
When the conductor layer 3L1d is made of tungsten or the like, the etching conditions for the conductor layer 3L1d are, for example, as follows. As an etching gas, for example, a mixed gas of sulfur hexafluoride (SF 6 ) and Cl 2 is used, and a flow ratio thereof is, for example, 70/30 sccm. The pressure in the processing chamber is, for example, about 2 Pa, and the microwave power is, for example, 10 Pa.
The RF power is, for example, about 60 W, the coil current is, for example, about 15/15/10 A, and the electrode temperature is,
For example, it is about 40 ° C. The etching conditions other than the conductor layer 3L1d in this case are the same as described above.

【0040】このようなエッチング処理により、図3に
示すように、導体層3L1a〜3L1dからなる第1層配線
3L1 を形成する。
By such an etching process, as shown in FIG. 3, a first layer wiring 3L1 composed of the conductor layers 3L1a to 3L1d is formed.

【0041】その後、半導体基板1上に、例えばSiO
2 等からなる絶縁膜4aをCVD法等によって堆積した
後、図4に示すように、この絶縁膜4aの上面をCMP
(Chemical Mechanical Polishing )等によって平坦に
する。
Thereafter, for example, SiO 2 is formed on the semiconductor substrate 1.
After depositing an insulating film 4a made of 2 or the like by a CVD method or the like, as shown in FIG.
(Chemical Mechanical Polishing) or the like.

【0042】絶縁膜4aの上面を平坦化したのは、保護
用の導体層3L1dをAl等によって構成した場合、絶縁
膜4aに接続孔を形成するためのフォトレジストパター
ンの形成に際して感光マージンが低下してしまう可能性
があるので、それを考慮したものである。したがって、
保護用の導体層3L1dを、例えばタングステン等で構成
した場合は、絶縁膜4aの上面を平坦にしても良いが、
平坦にしなくても良い場合もある。
The reason why the upper surface of the insulating film 4a is flattened is that when the protective conductor layer 3L1d is made of Al or the like, the photosensitive margin decreases when a photoresist pattern for forming a connection hole in the insulating film 4a is formed. It is possible to do so, so it is taken into account. Therefore,
When the protective conductor layer 3L1d is made of, for example, tungsten or the like, the upper surface of the insulating film 4a may be flattened.
In some cases, the flattening is not necessary.

【0043】次いで、絶縁膜4a上に、接続孔形成用の
フォトレジストパターン6bをフォトリソグラフィ技術
によって形成した後、そのフォトレジストパターン6b
をエッチングマスクとしてエッチング処理を施すことに
より、図5に示すように、絶縁膜4aに第1層配線3L
1 の一部が露出するような接続孔5を穿孔する。
Next, a photoresist pattern 6b for forming a connection hole is formed on the insulating film 4a by photolithography, and then the photoresist pattern 6b is formed.
Is used as an etching mask to form the first layer wiring 3L on the insulating film 4a as shown in FIG.
Drill a connection hole 5 such that part of 1 is exposed.

【0044】この際のエッチング条件は、例えば次の通
りである。エッチングガスには、例えばCHF3 とCF
4 とアルゴン(Ar)との混合ガスを用い、その流量比
は、例えば50/ 50/ 1000sccmとしている。
処理室内の圧力は、例えば750mTorr程度、RF
パワーは、例えば1200W程度、電極温度は、例えば
10℃程度である。
The etching conditions at this time are as follows, for example. As the etching gas, for example, CHF 3 and CF
A mixed gas of 4 and argon (Ar) is used, and the flow rate ratio is, for example, 50/50/1000 sccm.
The pressure in the processing chamber is, for example, about 750 mTorr, RF
The power is, for example, about 1200 W, and the electrode temperature is, for example, about 10 ° C.

【0045】また、エッチング条件は、これに限定され
るものではなく種々変更可能であり、例えば次のように
しても良い。すなわち、エッチングガスには、例えばC
4 8 とCOとArとO2 との混合ガスを用い、その流
量比は、例えば20/ 100/ 500/ 6sccmとし
ている。処理室内の圧力は、例えば35mTorr程
度、RFパワー(T/ B)は、例えば2000/ 140
0W程度、電極温度は、例えば0℃程度である。
The etching conditions are not limited to those described above, but can be variously changed. For example, the following conditions may be adopted. That is, for example, the etching gas includes C
Using 4 F 8 and CO, Ar and a mixed gas of O 2, the flow ratio is, for example, a 20/100/500 / 6sccm. The pressure in the processing chamber is, for example, about 35 mTorr, and the RF power (T / B) is, for example, 2000/140.
The electrode temperature is about 0 ° C., for example, about 0 ° C.

【0046】このような接続孔5を形成するためのエッ
チング処理の際、本実施の形態1においては、第1層配
線3L1 の最上層にAlまたはW等からなる導体層3L
1dを設けたことにより、接続孔5からTiを含む導体層
3L1c等が露出しないので、その導体層3L1cがエッチ
ングされることもない。したがって、エッチング除去さ
れ難いTiのフッ化物が生成されない。
In the etching process for forming such a connection hole 5, in the first embodiment, the conductor layer 3L made of Al or W is formed on the uppermost layer of the first layer wiring 3L1.
By providing 1d, the conductor layer 3L1c including Ti is not exposed from the connection hole 5, so that the conductor layer 3L1c is not etched. Therefore, Ti fluoride which is not easily removed by etching is not generated.

【0047】ここで、導体層3L1dをAl等で構成した
場合、Al等は接続孔5の加工時にかなりのオーバーエ
ッチングを行ってもほとんどエッチング除去されない。
また、導体層3L1dをタングステン等で構成した場合、
タングステン等は接続孔5の加工時にエッチング除去さ
れるが、その際発生する反応生成物は容易にエッチング
除去することができる。
Here, when the conductor layer 3L1d is made of Al or the like, Al and the like are hardly removed by etching even if a considerable over-etching is performed during the processing of the connection hole 5.
When the conductor layer 3L1d is made of tungsten or the like,
Tungsten and the like are removed by etching when the connection hole 5 is processed, and the reaction products generated at that time can be easily removed by etching.

【0048】続いて、例えばTi/ TiN/ Ti/ Al
/ Ti/ TiNを下層から順にスパッタリング法等によ
って堆積した後、その積層膜をフォトリソグラフィ技術
およびドライエッチング技術によってパターニングする
ことにより、図1に示したように、第2層配線3L2 を
形成する。
Subsequently, for example, Ti / TiN / Ti / Al
After depositing / Ti / TiN in order from the lower layer by a sputtering method or the like, the laminated film is patterned by a photolithography technique and a dry etching technique to form a second layer wiring 3L2 as shown in FIG.

【0049】その後、半導体基板1上に、例えばSiO
2 等からなる絶縁膜4bをCVD法等によって堆積する
ことにより、本実施の形態1の半導体集積回路装置を製
造する。
Thereafter, for example, SiO 2 is formed on the semiconductor substrate 1.
The semiconductor integrated circuit device of the first embodiment is manufactured by depositing the insulating film 4b made of 2 or the like by the CVD method or the like.

【0050】このような本実施の形態1によれば、以下
の効果を得ることが可能となる。
According to the first embodiment, the following effects can be obtained.

【0051】(1).第1層配線3L1 を構成するTiを含
む導体層3L1c上にAl等またはW等からなる導体層3
L1dを設けたことにより、第1層配線3L1 を被覆する
絶縁膜4aに第1層配線3L1 の一部が露出するような
接続孔5をフッ素系のエッチングガスを用いて穿孔する
際に、Tiを含有する導体層3L1cが接続孔5の底に露
出せず、その導体層3L1cがエッチングされないので、
エッチング除去等が困難なTiのフッ化物が形成される
のを防止することが可能となる。
(1) The conductor layer 3 made of Al or W or the like is formed on the conductor layer 3L1c containing Ti constituting the first layer wiring 3L1.
By providing L1d, when the connection hole 5 exposing a part of the first layer wiring 3L1 is formed in the insulating film 4a covering the first layer wiring 3L1 by using a fluorine-based etching gas, Ti Is not exposed at the bottom of the connection hole 5, and the conductor layer 3L1c is not etched.
It is possible to prevent the formation of Ti fluoride which is difficult to remove by etching or the like.

【0052】(2).上記(1) により、接続孔5内およびそ
の周囲にTiのフッ化物が付着されないので、接続孔5
における第1層配線3L1 と第2層配線3L2 との電気
的な接続の信頼性を向上させることが可能となる。
(2) According to the above (1), the fluoride of Ti is not adhered to the inside of the connection hole 5 and the periphery thereof.
It is possible to improve the reliability of the electrical connection between the first-layer wiring 3L1 and the second-layer wiring 3L2.

【0053】(3).導体層3L1cをAl等で構成した場
合、Al等は接続孔5の加工時にかなりオーバーエッチ
ング処理を行ってもエッチング除去されない。また、導
体層3L1cをタングステン等で構成した場合、タングス
テンは接続孔5の加工時にエッチング除去されるが、そ
の際発生する反応生成物は容易にエッチング除去するこ
とができる。したがって、接続孔5の形成後のアッシン
グ処理や洗浄処理を過剰に行う必要がないので、半導体
集積回路装置に対するダメージを低減させることが可能
となる。
(3) When the conductor layer 3L1c is made of Al or the like, the Al or the like is not removed by etching even if a considerable over-etching process is performed during the processing of the connection hole 5. When the conductor layer 3L1c is made of tungsten or the like, the tungsten is etched away when the connection hole 5 is processed, but the reaction product generated at that time can be easily removed by etching. Therefore, it is not necessary to perform an ashing process or a cleaning process after the formation of the connection hole 5 excessively, so that damage to the semiconductor integrated circuit device can be reduced.

【0054】(4).上記(2) または(3) により、半導体集
積回路装置の歩留りおよび信頼性を向上させることが可
能となる。
(4) According to the above (2) or (3), the yield and reliability of the semiconductor integrated circuit device can be improved.

【0055】(実施の形態2)図6は本発明の一実施の
形態である半導体集積回路装置の要部断面図、図7〜図
12は図6の半導体集積回路装置の製造工程中における
要部断面図である。
(Embodiment 2) FIG. 6 is a sectional view of a main part of a semiconductor integrated circuit device according to an embodiment of the present invention, and FIGS. It is a fragmentary sectional view.

【0056】図6に示すように、半導体基板1は、例え
ばシリコン(Si)単結晶からなり、その素子形成領域
には所定の半導体集積回路素子が形成されている。半導
体基板1上には絶縁膜4cが堆積されている。
As shown in FIG. 6, the semiconductor substrate 1 is made of, for example, silicon (Si) single crystal, and a predetermined semiconductor integrated circuit element is formed in an element forming region thereof. An insulating film 4c is deposited on the semiconductor substrate 1.

【0057】この絶縁膜4cは、例えば二酸化シリコン
(SiO2 )等からなり、その上部には溝4c1 が形成
され、その溝4c1 内に、第1層配線3L1 が形成され
ている。なお、絶縁膜4cの上面において溝4c1 以外
の領域には絶縁膜4dが形成されている。この絶縁膜4
dは、溝4c1 内に配線形成用導体を埋め込む際のエッ
チングストッパとして機能する。
The insulating film 4c is made of, for example, silicon dioxide (SiO 2 ), on which a groove 4c1 is formed, and a first layer wiring 3L1 is formed in the groove 4c1. Note that an insulating film 4d is formed in a region other than the groove 4c1 on the upper surface of the insulating film 4c. This insulating film 4
d functions as an etching stopper when the wiring forming conductor is buried in the groove 4c1.

【0058】この第1層配線3L1 は、導体層3L1eの
周囲に導体層3L1f, 3L1gが内側から順に被覆されて
構成されており、半導体基板1上に堆積された絶縁膜4
eによって被覆されている。なお、絶縁膜4eは、例え
ばSiO2 等からなる。
The first layer wiring 3L1 is composed of a conductor layer 3L1e and conductor layers 3L1f and 3L1g which are sequentially covered from the inside, and an insulating film 4 deposited on the semiconductor substrate 1 is formed.
e. The insulating film 4e is made of, for example, SiO 2 or the like.

【0059】中心に位置する導体層3L1eは、例えば配
線の主要部を構成する膜であり、例えばCuからなる。
The conductor layer 3L1e located at the center is a film constituting, for example, a main part of the wiring, and is made of, for example, Cu.

【0060】この導体層3L1eの周囲の導体層3L1f
は、例えば導体層3L1eのCu原子が拡散してしまうの
を抑制する機能を有しており、例えばTiNからなる。
The conductor layer 3L1f around the conductor layer 3L1e
Has a function of suppressing the diffusion of Cu atoms in the conductor layer 3L1e, for example, and is made of, for example, TiN.

【0061】さらに、この導体層3L1fの周囲の導体層
3L1gは、例えば導体層3L1eのCu原子が拡散してし
まうのを抑制する機能とともに、前記実施の形態1と同
様に、絶縁膜4eに第1層配線3L1 が露出するような
接続孔5を穿孔する際に、Tiを含む導体層3L1fを保
護するための機能を有している。
Further, the conductor layer 3L1g around the conductor layer 3L1f has a function of suppressing, for example, Cu atoms in the conductor layer 3L1e from being diffused, and has the same effect as the first embodiment. It has a function of protecting the conductor layer 3L1f containing Ti when the connection hole 5 is exposed so that the first-layer wiring 3L1 is exposed.

【0062】すなわち、絶縁膜4eに第1層配線3L1
の一部が露出するような接続孔5をフッ素系のガスを用
いたエッチング処理によって穿孔する際に、その接続孔
5からTiを含む導体層3L1fが露出してしまうとその
導体層3L1fが削れてTiのフッ化物が生成されてしま
う。このTiのフッ化物はエッチング処理やその後のア
ッシング処理および洗浄処理でも除去することができな
い。
That is, the first layer wiring 3L1 is formed on the insulating film 4e.
When the conductive layer 3L1f containing Ti is exposed from the connection hole 5 when the connection hole 5 exposing a part of the hole is formed by etching using a fluorine-based gas, the conductor layer 3L1f is scraped. As a result, fluoride of Ti is generated. The Ti fluoride cannot be removed by etching, ashing, or cleaning.

【0063】そこで、本実施の形態2においては、その
ような反応生成物が生成されるのを防ぐために、Tiを
含む導体層3L1fを導体層3L1gで被覆している。
Therefore, in the second embodiment, the conductor layer 3L1f containing Ti is covered with the conductor layer 3L1g in order to prevent such a reaction product from being generated.

【0064】この導体層3L1gは、例えばAl、Al合
金またはタングステン等からなる。導体層3L1gの厚さ
は、導体層3L1gをAl等とした場合、種々変更可能で
あるが、例えば20nm程度であり、また、導体層3L
1gをタングステン等とした場合、種々変更可能である
が、例えば100nm程度である。
The conductor layer 3L1g is made of, for example, Al, an Al alloy, tungsten, or the like. The thickness of the conductor layer 3L1g can be variously changed when the conductor layer 3L1g is made of Al or the like, but is, for example, about 20 nm.
When 1 g is made of tungsten or the like, various changes can be made, for example, about 100 nm.

【0065】導体層3L1gをAl等とした場合、接続孔
5の加工時にかなり過剰にオーバーエッチングを施して
もほとんどエッチングされないので、Tiを含有する導
体層3L1gがエッチングされることもない。したがっ
て、接続孔5の加工時にTiのフッ化物が生成されるこ
ともない。
In the case where the conductor layer 3L1g is made of Al or the like, the conductor layer 3L1g containing Ti is not etched since the conductor layer 3L1g is hardly etched even when over-etching is performed considerably excessively during the processing of the connection hole 5. Accordingly, Ti fluoride is not generated when the connection hole 5 is processed.

【0066】また、導体層3L1gをタングステン等とし
た場合、タングステンは接続孔5の加工時にエッチング
除去されるが、その際生成される反応生成物は容易にエ
ッチング除去することができる。
When the conductor layer 3L1g is made of tungsten or the like, the tungsten is removed by etching when the connection hole 5 is processed, and the reaction product generated at that time can be easily removed by etching.

【0067】この絶縁膜4e の上部には溝4e1 が形成
され、その溝4e1 内に、第2層配線3L2 が形成され
ている。なお、絶縁膜4eの上面において溝4e1 以外
の領域には絶縁膜4fが形成されている。この絶縁膜4
fは、溝4e1 内に配線形成用導体を埋め込む際のエッ
チングストッパとして機能する。
A groove 4e1 is formed on the insulating film 4e, and a second layer wiring 3L2 is formed in the groove 4e1. An insulating film 4f is formed in a region other than the groove 4e1 on the upper surface of the insulating film 4e. This insulating film 4
f functions as an etching stopper when the conductor for wiring is buried in the groove 4e1.

【0068】この第2層配線3L2 は、導体層3L2eの
周囲に導体層3L2f, 3L2gが内側から順に被覆されて
構成されている。この第2層配線3L2 の構造、材料お
よび機能は本実施の形態2で説明した第1層配線3L1
と同じなので説明を省略する。なお、導体層3L2eは第
1層配線3L1 の導体層3L1eに対応し、導体層3L2f
は第1層配線3L1の導体層3L1fに対応し、導体層3
L2gは第1層配線3L1 の導体層3L1gに対応する。
The second-layer wiring 3L2 is configured such that conductor layers 3L2f and 3L2g are sequentially covered from the inside around a conductor layer 3L2e. The structure, material and function of the second layer wiring 3L2 are the same as those of the first layer wiring 3L1 described in the second embodiment.
Therefore, the description is omitted. The conductor layer 3L2e corresponds to the conductor layer 3L1e of the first layer wiring 3L1, and the conductor layer 3L2f
Corresponds to the conductor layer 3L1f of the first layer wiring 3L1,
L2g corresponds to the conductor layer 3L1g of the first layer wiring 3L1.

【0069】次に、本実施の形態2の半導体集積回路装
置の製造方法を図7〜図12によって説明する。
Next, a method of manufacturing the semiconductor integrated circuit device according to the second embodiment will be described with reference to FIGS.

【0070】まず、図7に示すように、半導体基板1上
に、例えばSiO2 等からなる絶縁膜4cおよび窒化膜
からなる絶縁膜4dをCVD法等によって順に堆積した
後、絶縁膜4d上に溝形成用のフォトレジストパターン
6cをフォトリソグラフィ技術によって形成する。
First, as shown in FIG. 7, an insulating film 4c made of, for example, SiO 2 and an insulating film 4d made of a nitride film are sequentially deposited on the semiconductor substrate 1 by a CVD method or the like. A photoresist pattern 6c for forming a groove is formed by a photolithography technique.

【0071】続いて、このフォトレジストパターン6c
をエッチングマスクとして、エッチング処理を施すこと
により、図8に示すように、絶縁膜4d, 4cに溝4c
1 を形成する。
Subsequently, the photoresist pattern 6c
By using the etching mask as an etching mask, the trenches 4c are formed in the insulating films 4d and 4c as shown in FIG.
Form 1

【0072】その後、図9に示すように、半導体基板1
上に、例えばAlまたはAl合金等からなる導体層3L
1g、例えばTiN等からなる導体層3L1fおよび例えば
Cu等からなる導体層3L1eを下層から順にスパッタリ
ング法等によって堆積する。
Thereafter, as shown in FIG.
A conductor layer 3L made of, for example, Al or an Al alloy
A conductor layer 3L1f made of 1 g, for example, TiN or the like and a conductor layer 3L1e made of, for example, Cu or the like are sequentially deposited from the lower layer by a sputtering method or the like.

【0073】次いで、この導体層3L1e〜3L1gをエッ
チバックすることにより、図10に示すように、その導
体層3L1e〜3L1gの上面が絶縁膜4dの上面と一致す
るようにした状態で、溝4c1 内に導体層3L1e〜3L
1gを埋め込む。
Next, by etching back the conductor layers 3L1e to 3L1g, as shown in FIG. 10, the grooves 4c1 are formed in such a manner that the upper surfaces of the conductor layers 3L1e to 3L1g coincide with the upper surface of the insulating film 4d. Inside the conductor layer 3L1e ~ 3L
Embed 1g.

【0074】続いて、この半導体基板1上に、例えばT
iNからなる導体層をスパッタリング法等によって堆積
した後、その導体層上に、Al、Al合金またはW等か
らなる導体層をスパッタリング法等によって堆積する。
Subsequently, for example, T
After depositing a conductor layer made of iN by a sputtering method or the like, a conductor layer made of Al, an Al alloy, W, or the like is deposited on the conductor layer by a sputtering method or the like.

【0075】その後、その積み重ねられた導体層をフォ
トリソグラフィ技術およびドライエッチング技術を用い
てパターニングすることにより、図11に示すように、
溝4c1 内の導体層3L1e〜3L1g上に導体層3L1f,
3L1gを形成する。
Thereafter, the stacked conductor layers are patterned by using a photolithography technique and a dry etching technique, as shown in FIG.
On the conductor layers 3L1e to 3L1g in the groove 4c1, the conductor layers 3L1f,
Form 3L1g.

【0076】次いで、図12に示すように、半導体基板
1上に、例えばSiO2 等からなる絶縁膜4eおよび窒
化膜等からなる絶縁膜4fをCVD法等によって下層か
ら順に堆積した後、絶縁膜4eにフォトリソグラフィ技
術およびドライエッチング技術によって溝4e1 を形成
する。
Next, as shown in FIG. 12, an insulating film 4e made of, for example, SiO 2 and an insulating film 4f made of a nitride film or the like are sequentially deposited on the semiconductor substrate 1 from a lower layer by a CVD method or the like. A groove 4e1 is formed in 4e by photolithography and dry etching.

【0077】続いて、この絶縁膜4eに第1層配線3L
1 の一部が露出するような接続孔5をフォトリソグラフ
ィ技術およびドライエッチング技術によって穿孔する。
Subsequently, the first layer wiring 3L is formed on the insulating film 4e.
A connection hole 5 exposing a part of 1 is formed by photolithography and dry etching.

【0078】この際、本実施の形態2においては、前記
実施の形態1と同じように、Tiを含む導体層3L1fが
接続孔5から露出せず、エッチング除去されないので、
除去が困難なTiのフッ化物が生成されるのを防止する
ことが可能となっている。
At this time, in the second embodiment, as in the first embodiment, the conductor layer 3L1f containing Ti is not exposed from the connection hole 5 and is not removed by etching.
It is possible to prevent the generation of Ti fluoride which is difficult to remove.

【0079】その後、第1層配線3L1 と同じ材料でか
つ同じ要領で、図6に示したように、第2層配線3L2
を形成し、本実施の形態2の半導体集積回路装置を製造
する。
Thereafter, as shown in FIG. 6, the second layer wiring 3L2 is made of the same material and in the same manner as the first layer wiring 3L1.
Is formed, and the semiconductor integrated circuit device of the second embodiment is manufactured.

【0080】このような本実施の形態2においては、以
下の効果を得ることが可能となる。
In the second embodiment, the following effects can be obtained.

【0081】(1).第1層配線3L1 を構成するTiを含
む導体層3L1f, 3L2f上にAl等またはW等からなる
導体層3L1g, 3L2gを設けたことにより、第1層配線
3L1または第2層配線3L2 を被覆する絶縁膜に第1
層配線3L1 または第2層配線3L2 の一部が露出する
ような接続孔5をフッ素系のエッチングガスを用いて穿
孔する際に、Tiを含有する導体層3L1f, 3L2fが接
続孔5の底に露出せず、その導体層3L1f, 3L2fがエ
ッチングされないので、エッチング除去等が困難なTi
のフッ化物が形成されるのを防止することが可能とな
る。
(1) By providing the conductor layers 3L1g and 3L2g made of Al or W on the conductor layers 3L1f and 3L2f containing Ti constituting the first layer wiring 3L1, the first layer wiring 3L1 or 3L2g is formed. First insulating film covering the two-layer wiring 3L2
When the connection hole 5 exposing a part of the layer wiring 3L1 or the second layer wiring 3L2 is pierced by using a fluorine-based etching gas, the conductor layers 3L1f and 3L2f containing Ti are formed at the bottom of the connection hole 5. Since the conductor layers 3L1f and 3L2f are not exposed and are not etched, Ti which is difficult to remove by etching is used.
Can be prevented from being formed.

【0082】(2).上記(1) により、接続孔5内およびそ
の周囲にTiのフッ化物が付着されないので、接続孔5
における配線の電気的な接続の信頼性を向上させること
が可能となる。
(2) According to the above (1), Ti fluoride is not attached to the inside of the connection hole 5 and around the connection hole 5.
It is possible to improve the reliability of the electrical connection of the wiring in the above.

【0083】(3).導体層3L1g, 3L2gをAl等で構成
した場合、Al等は接続孔5の加工時にかなりオーバー
エッチング処理を行ってもエッチング除去されない。ま
た、導体層3L1g, 3L2gをタングステン等で構成した
場合、タングステンは接続孔5の加工時にエッチング除
去されるが、その際発生する反応生成物は容易にエッチ
ング除去することができる。したがって、接続孔5の形
成後のアッシング処理や洗浄処理を過剰に行う必要がな
いので、半導体集積回路装置に対するダメージを低減さ
せることが可能となる。
(3) When the conductor layers 3L1g and 3L2g are made of Al or the like, the Al and the like are not removed by etching even if the connection holes 5 are considerably over-etched. When the conductor layers 3L1g and 3L2g are made of tungsten or the like, the tungsten is removed by etching when the connection hole 5 is processed, but the reaction products generated at that time can be easily removed by etching. Therefore, it is not necessary to perform an ashing process or a cleaning process after the formation of the connection hole 5 excessively, so that damage to the semiconductor integrated circuit device can be reduced.

【0084】(4).Tiを含む導体層3L1f, 3L2fの周
囲に導体層3L1g, 3L2gを設けたことにより、導体層
3L1e, 3L2eを構成するCu原子が周囲に拡散するの
を阻止する能力を向上させることが可能となる。
(4). By providing the conductor layers 3L1g and 3L2g around the conductor layers 3L1f and 3L2f containing Ti, the ability to prevent the diffusion of the Cu atoms constituting the conductor layers 3L1e and 3L2e to the surroundings is improved. It can be improved.

【0085】(5).上記(2) 、(3) または(4) により、半
導体集積回路装置の歩留りおよび信頼性を向上させるこ
とが可能となる。
(5) According to the above (2), (3) or (4), the yield and reliability of the semiconductor integrated circuit device can be improved.

【0086】(実施の形態3)図13は本発明の一実施
の形態である半導体集積回路装置の要部断面図、図14
〜図19は図1の半導体集積回路装置の製造工程中にお
ける要部断面図である。
(Embodiment 3) FIG. 13 is a sectional view of a main part of a semiconductor integrated circuit device according to an embodiment of the present invention.
19 to 19 are main-portion cross-sectional views of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step.

【0087】図13に示すように、半導体基板1は、例
えばシリコン(Si)単結晶からなり、その素子形成領
域には所定の半導体集積回路素子が形成されている。半
導体基板1上には絶縁膜2が堆積されている。
As shown in FIG. 13, the semiconductor substrate 1 is made of, for example, silicon (Si) single crystal, and a predetermined semiconductor integrated circuit element is formed in the element formation region. An insulating film 2 is deposited on a semiconductor substrate 1.

【0088】この絶縁膜2は、例えば二酸化シリコン
(SiO2 )等からなり、その上面には、第1層配線3
L1 が形成されている。この第1層配線3L1 は、導体
層3L1a, 3L1b, 3L1cが下層から順に積み重ねられ
てなる。本実施の形態3においては、最上の導体層3L
1c上に、例えば窒化シリコンからなる絶縁膜7が形成さ
れている。そして、このような第1層配線3L1 は、絶
縁膜7を含めて、半導体基板1上に堆積された絶縁膜4
aによって被覆されている。なお、絶縁膜4aは、例え
ばSiO2 等からなる。
The insulating film 2 is made of, for example, silicon dioxide (SiO 2 ), and has a first layer wiring 3 on its upper surface.
L1 is formed. The first layer wiring 3L1 is formed by stacking conductor layers 3L1a, 3L1b, and 3L1c in order from the lower layer. In the third embodiment, the uppermost conductive layer 3L
An insulating film 7 made of, for example, silicon nitride is formed on 1c. The first layer wiring 3L1 includes the insulating film 4 deposited on the semiconductor substrate 1 including the insulating film 7.
a. The insulating film 4a is made of, for example, SiO 2 or the like.

【0089】最下層の導体層3L1aは、例えばチタン
(Ti)、窒化チタン(TiN)およびTiが下層から
順に積み重ねられて構成されている。
The lowermost conductor layer 3L1a is formed by stacking, for example, titanium (Ti), titanium nitride (TiN) and Ti in order from the lower layer.

【0090】このTi層は、例えば主として第1層配線
3L1 と絶縁膜2との接着性を高め、かつ、その上層に
良好な膜質のTiN層を形成する機能を有しており、そ
の厚さは、例えば10nm程度である。
The Ti layer has, for example, a function of mainly improving the adhesion between the first layer wiring 3L1 and the insulating film 2 and forming a TiN layer of good film quality on the upper layer. Is, for example, about 10 nm.

【0091】また、このTiN層は、例えば主としてス
トレスマイグレーション等による配線の断線不良を防止
する機能を有しており、その厚さは、例えば100nm
程度である。
The TiN layer has a function of mainly preventing a disconnection failure of the wiring due to, for example, stress migration, and has a thickness of, for example, 100 nm.
It is about.

【0092】さらに、TiN層の上のTi層は、例えば
主としてその上層に良好な膜質の導体層3L1bを形成す
る機能を有しており、その厚さは、例えば10nm程度
である。
Further, the Ti layer on the TiN layer has, for example, a function of mainly forming a conductor layer 3L1b of good film quality on the Ti layer, and has a thickness of, for example, about 10 nm.

【0093】導体層3L1bは、例えば配線の主要部を構
成する膜であり、例えばアルミニウム(Al)またはA
l−銅(Cu)−Si合金等からなる。導体層3L1bの
厚さは、例えば400nm程度である。
The conductor layer 3L1b is, for example, a film constituting a main part of the wiring, and is, for example, aluminum (Al) or A
It is made of l-copper (Cu) -Si alloy or the like. The thickness of the conductor layer 3L1b is, for example, about 400 nm.

【0094】さらに、最上の導体層3L1cは、例えばT
iおよびTiNが下層から順に積み重ねられて構成され
ている。このTi層の厚さは、例えば10nm程度であ
り、その上のTiN層の厚さは、例えば75nm程度で
ある。
Further, the uppermost conductor layer 3L1c is formed of, for example, T
i and TiN are sequentially stacked from the lower layer. The thickness of this Ti layer is, for example, about 10 nm, and the thickness of the TiN layer thereover is, for example, about 75 nm.

【0095】絶縁膜4a上には、例えば第2層配線3L
2 が形成されている。この第2層配線3L2 は、導体層
3L2a, 3L2b, 3L2cが下層から順に積み重ねられて
なり、絶縁膜4aに穿孔された接続孔5を通じて第1層
配線3L1 と電気的に接続されている。この第2層配線
3L2 は、半導体基板1上に堆積された絶縁膜4bによ
って被覆されている。なお、絶縁膜4bは、例えばSi
2 等からなる。
On the insulating film 4a, for example, the second layer wiring 3L
2 is formed. The second layer wiring 3L2 is formed by stacking conductor layers 3L2a, 3L2b, and 3L2c in order from the lower layer, and is electrically connected to the first layer wiring 3L1 through a connection hole 5 formed in the insulating film 4a. The second layer wiring 3L2 is covered with an insulating film 4b deposited on the semiconductor substrate 1. The insulating film 4b is made of, for example, Si
O 2 and the like.

【0096】最下層の導体層3L2aは、例えばTi、T
iNおよびTiが下層から順に積み重ねられて構成され
ている。このTi層は、例えば主として第2層配線3L
2 と絶縁膜4aとの接着性を高め、かつ、その上層に良
好な膜質のTiN層を形成する機能を有している。ま
た、このTiN層は、例えば主としてストレスマイグレ
ーション等による配線の断線不良を防止する機能を有し
ている。さらに、TiN層の上のTi層は、例えば主と
してその上層に良好な膜質の導体層3L2bを形成する機
能を有している。
The lowermost conductor layer 3L2a is made of, for example, Ti, T
iN and Ti are sequentially stacked from the lower layer. This Ti layer mainly includes, for example, the second layer wiring 3L.
2 has the function of increasing the adhesion between the insulating film 4a and the insulating film 4a, and forming a TiN layer of good film quality thereon. The TiN layer has a function of mainly preventing a disconnection failure of the wiring due to, for example, stress migration. Furthermore, the Ti layer on the TiN layer has, for example, a function of mainly forming a conductor layer 3L2b of good film quality on the Ti layer.

【0097】導体層3L2bは、例えば配線の主要部を構
成する膜であり、例えばAlまたはAl−Cu−Si合
金等からなる。導体層3L2cは、例えばTiおよびTi
Nが下層から順に積み重ねられて構成されている。本実
施の形態3では、重複する説明をさけるため導体層3L
2c上に、保護用の絶縁膜(上記第1層配線3L1 上の絶
縁膜7に相当)を設けていないが、この導体層3L2c上
に、保護用の絶縁膜を設けても良い。
The conductor layer 3L2b is, for example, a film constituting a main part of the wiring, and is made of, for example, Al or an Al-Cu-Si alloy. The conductor layer 3L2c is made of, for example, Ti and Ti
N are sequentially stacked from the lower layer. In the third embodiment, the conductor layer 3 </ b> L
Although an insulating film for protection (corresponding to the insulating film 7 on the first layer wiring 3L1) is not provided on 2c, an insulating film for protection may be provided on the conductor layer 3L2c.

【0098】次に、本発明の半導体集積回路装置の製造
方法を図14〜図19によって説明する。
Next, a method of manufacturing a semiconductor integrated circuit device according to the present invention will be described with reference to FIGS.

【0099】まず、図14に示すように、例えばSi単
結晶からなる半導体基板1上の絶縁膜2上に、導体層3
L1a〜3L1cをスパッタリング法等によって堆積した
後、その導体層3L1c上に、例えば窒化シリコン等から
なる絶縁膜7をCVD法等によって堆積する。
First, as shown in FIG. 14, a conductor layer 3 is formed on an insulating film 2 on a semiconductor substrate 1 made of, for example, Si single crystal.
After depositing L1a to 3L1c by a sputtering method or the like, an insulating film 7 made of, for example, silicon nitride or the like is deposited on the conductor layer 3L1c by a CVD method or the like.

【0100】最下層の導体層3L1aは、例えばTi、T
iNおよびTiが下層から順に積み重ねられて構成され
てなり、その各々の厚さは種々変更可能であるが、それ
ぞれ例えば10nm程度、100nm程度および10n
m程度である。
The lowermost conductor layer 3L1a is made of, for example, Ti, T
iN and Ti are stacked in order from the lower layer, and the thickness of each of them can be variously changed, for example, about 10 nm, about 100 nm, and 10 n, respectively.
m.

【0101】導体層3L1bは、例えばAlまたはAl−
Cu−Si合金等からなり、その厚さは種々変更可能で
あるが、例えば400nm程度である。
The conductor layer 3L1b is made of, for example, Al or Al-
It is made of a Cu—Si alloy or the like, and its thickness can be variously changed, but is, for example, about 400 nm.

【0102】さらに、最上の導体層3L1cは、例えばT
iおよびTiNが下層から順に積み重ねられて構成され
ており、その厚さは種々変更可能であるが、例えば75
nm程度である。
Further, the uppermost conductor layer 3L1c is formed of, for example, T
i and TiN are stacked in order from the lower layer, and the thickness thereof can be variously changed.
nm.

【0103】続いて、最上の導体層3L1c上に、配線形
成用のフォトレジストパターン6aをフォトリソグラフ
ィ技術によって形成した後、そのフォトレジストパター
ン6aをエッチングマスクとして、それから露出する絶
縁膜7および導体層3L1a〜3L1cをそれぞれ別々にエ
ッチング除去する。
Subsequently, after a photoresist pattern 6a for forming wiring is formed on the uppermost conductor layer 3L1c by photolithography, the insulating pattern 7 and the conductor layer exposed from the photoresist pattern 6a are used as an etching mask. 3L1a to 3L1c are separately etched away.

【0104】この際の絶縁膜7のエッチング処理は熱り
ん酸等によってエッチング除去する。また、導体層3L
1a〜導体層3L1cのエッチング条件は、例えば次の通り
である。エッチングガスには、例えば塩素(Cl2 )と
塩化ホウ素(BCl3 )との混合ガスを用い、その流量
比は、例えば75/ 25sccmとしている。処理室内
の圧力は、例えば1. 9Pa程度、μ波パワーは、例え
ば800W程度、RFパワーは、例えば110W程度、
コイル電流は、例えば18/ 17/ 10A程度、電極温
度は、例えば50℃程度である。
At this time, the insulating film 7 is etched away by hot phosphoric acid or the like. In addition, the conductor layer 3L
The etching conditions for 1a to 3L1c are, for example, as follows. As an etching gas, for example, a mixed gas of chlorine (Cl 2 ) and boron chloride (BCl 3 ) is used, and a flow ratio thereof is, for example, 75/25 sccm. The pressure in the processing chamber is, for example, about 1.9 Pa, the microwave power is, for example, about 800 W, the RF power is, for example, about 110 W,
The coil current is, for example, about 18/17/10 A, and the electrode temperature is, for example, about 50 ° C.

【0105】このようなエッチング処理により、図15
に示すように、導体層3L1a〜3L1cからなる第1層配
線3L1 を形成する。本実施の形態3においては、第1
層配線3L1 上に絶縁膜7が堆積されている。
By such an etching process, FIG.
As shown in the figure, a first layer wiring 3L1 composed of the conductor layers 3L1a to 3L1c is formed. In the third embodiment, the first
An insulating film 7 is deposited on the layer wiring 3L1.

【0106】その後、半導体基板1上に、例えばSiO
2 等からなる絶縁膜4aをCVD法等によって堆積した
後、図16に示すように、この絶縁膜4aの上面をCM
P(Chemical Mechanical Polishing )等によって平坦
にする。
Then, for example, SiO 2 is formed on the semiconductor substrate 1.
After depositing an insulating film 4a of 2 etc. by a CVD method or the like, as shown in FIG.
It is flattened by P (Chemical Mechanical Polishing) or the like.

【0107】なお、絶縁膜4aの上面を平坦にしたの
は、この絶縁膜4a上に形成される第2層配線のパター
ニング形状を良好にし、かつ、その信頼性を向上させる
ためであり、必ずしも平坦にする必要はない。
The reason why the upper surface of the insulating film 4a is made flat is to improve the patterning shape of the second-layer wiring formed on the insulating film 4a and to improve the reliability thereof. It need not be flat.

【0108】次いで、絶縁膜4a上に、接続孔形成用の
フォトレジストパターン6bをフォトリソグラフィ技術
によって形成した後、そのフォトレジストパターン6b
をエッチングマスクとしてフッ素ガスを用いたエッチン
グ処理を施すことにより、図17に示すように、絶縁膜
4aに第1層配線3L1 上の絶縁膜7の一部が露出する
ような接続孔5aを穿孔する。
Next, after a photoresist pattern 6b for forming a connection hole is formed on the insulating film 4a by photolithography, the photoresist pattern 6b is formed.
Is performed using a fluorine gas as an etching mask to form a connection hole 5a in the insulating film 4a such that a part of the insulating film 7 on the first layer wiring 3L1 is exposed, as shown in FIG. I do.

【0109】このような接続孔5aを形成するためのエ
ッチング処理の際、本実施の形態3においては、第1層
配線3L1 の上層に絶縁膜7を設けたことにより、接続
孔5aからTiを含む導体層3L1c等が露出しないの
で、その導体層3L1cがエッチングされることもない。
したがって、エッチング除去等が困難なTiのフッ化物
が生成されない。
In the etching process for forming such a connection hole 5a, in the third embodiment, Ti is removed from the connection hole 5a by providing the insulating film 7 on the first layer wiring 3L1. Since the conductor layer 3L1c or the like is not exposed, the conductor layer 3L1c is not etched.
Therefore, Ti fluoride which is difficult to remove by etching or the like is not generated.

【0110】続いて、接続孔5aから露出する絶縁膜7
を熱りん酸等によって除去することにより、図18に示
すように、第1層配線3L1 の最上の導体層3L1cの一
部が露出するような接続孔5を形成する。
Subsequently, the insulating film 7 exposed from the connection hole 5a
Is removed by hot phosphoric acid or the like to form a connection hole 5 such that a part of the uppermost conductor layer 3L1c of the first layer wiring 3L1 is exposed, as shown in FIG.

【0111】この際、Tiを含む導体層3L1cはその上
面の一部が接続孔5から露出するが、ここでのエッチン
グ処理ではフッ素を含むエッチングガスを用いていない
ので、エッチング除去等が困難なフッ化物は生成されな
い。
At this time, a part of the upper surface of the conductor layer 3L1c containing Ti is exposed from the connection hole 5, but since the etching process here does not use an etching gas containing fluorine, it is difficult to remove by etching or the like. No fluoride is produced.

【0112】続いて、例えばTi/ TiN/ Ti/ Al
/ Ti/ TiNを下層から順にスパッタリング法等によ
って堆積した後、その積層膜をフォトリソグラフィ技術
およびドライエッチング技術によってパターニングする
ことにより、図19に示すように、第2層配線3L2 を
形成する。
Subsequently, for example, Ti / TiN / Ti / Al
After depositing / Ti / TiN in order from the lower layer by a sputtering method or the like, the laminated film is patterned by a photolithography technique and a dry etching technique to form a second layer wiring 3L2 as shown in FIG.

【0113】その後、半導体基板1上に、例えばSiO
2 等からなる絶縁膜4bをCVD法等によって堆積する
ことにより、図13に示した本実施の形態3の半導体集
積回路装置を製造する。
After that, for example, SiO.sub.
The semiconductor integrated circuit device according to the third embodiment shown in FIG. 13 is manufactured by depositing the insulating film 4b made of 2 or the like by the CVD method or the like.

【0114】このような本実施の形態3によれば、以下
の効果を得ることが可能となる。
According to the third embodiment, the following effects can be obtained.

【0115】(1).第1層配線3L1 を構成するTiを含
む導体層3L1c上に窒化シリコン等からなる絶縁膜7を
設け、第1層配線3L1 が露出するような接続孔5の形
成を2段階としたことにより、エッチング除去等が困難
なTiのフッ化物が形成されるのを防止することが可能
となる。
(1) An insulating film 7 made of silicon nitride or the like is provided on the conductor layer 3L1c containing Ti constituting the first layer wiring 3L1, and the connection hole 5 is formed so that the first layer wiring 3L1 is exposed. With the two stages, it is possible to prevent the formation of Ti fluoride which is difficult to remove by etching or the like.

【0116】(2).上記(1) により、接続孔5内およびそ
の周囲にTiのフッ化物が付着されないので、接続孔5
における第1層配線3L1 と第2層配線3L2 との電気
的な接続の信頼性を向上させることが可能となる。
(2) According to the above (1), Ti fluoride does not adhere to the inside of the connection hole 5 and around the connection hole 5.
It is possible to improve the reliability of the electrical connection between the first-layer wiring 3L1 and the second-layer wiring 3L2.

【0117】(3).上記(1) により、接続孔5の形成後の
アッシング処理や洗浄処理を過剰に行う必要がないの
で、半導体集積回路装置に対するダメージを低減させる
ことが可能となる。
(3) According to the above (1), it is not necessary to excessively perform the ashing process and the cleaning process after the formation of the connection hole 5, so that damage to the semiconductor integrated circuit device can be reduced.

【0118】(4).上記(2) または(3) により、半導体集
積回路装置の歩留りおよび信頼性を向上させることが可
能となる。
(4) According to the above (2) or (3), the yield and reliability of the semiconductor integrated circuit device can be improved.

【0119】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態1〜3に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the first to third embodiments, and the present invention is not limited thereto. It goes without saying that various changes can be made.

【0120】例えば前記実施の形態1〜3においては、
Al等からなる主導体層の直上の導体層をTiNとした
場合について説明したが、これに限定されるものではな
く種々変更可能であり、例えばチタンタングステン(T
iW)としても良い。また、その導体層をタングステン
としても良い。この場合は、その上層に保護用の導体層
を設ける必要もない。
For example, in the first to third embodiments,
The case where the conductor layer immediately above the main conductor layer made of Al or the like is made of TiN has been described. However, the present invention is not limited to this, and various modifications can be made. For example, titanium tungsten (T
iW). Further, the conductor layer may be made of tungsten. In this case, there is no need to provide a protective conductor layer on the upper layer.

【0121】また、Al等からなる主導体層の直下の導
体層も種々変更可能であり、例えばTiWまたはタング
ステンとしても良い。
The conductor layer immediately below the main conductor layer made of Al or the like can be variously changed, and may be, for example, TiW or tungsten.

【0122】また、前記実施の形態1, 3においては、
第1層配線等の一部が露出する接続孔内に第2層配線の
一部を埋め込む構造とした場合について説明したが、こ
れに限定されるものではなく種々変更可能であり、例え
ば接続孔内にタングステン等からなる導体膜を埋め込む
構造としても良い。
In the first and third embodiments,
The case where a part of the second layer wiring is embedded in the connection hole where a part of the first layer wiring and the like is exposed has been described. However, the present invention is not limited to this, and various modifications can be made. A structure in which a conductive film made of tungsten or the like is embedded therein may be used.

【0123】[0123]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0124】(1).本発明の半導体集積回路装置の製造方
法によれば、下層配線の主導体層上に形成されたチタン
を含有する導体層上に、前記チタンを含有する導体層が
前記接続孔の加工時に接続孔から露出するのを防ぐ保護
導体層を形成する工程を有することにより、接続孔をフ
ッ素系のエッチングガスを用いて穿孔する際に、Tiを
含有する導体層が接続孔の底に露出せず、その導体層が
エッチングされないので、エッチング除去等が困難なT
iのフッ化物が形成されるのを防止することが可能とな
る。
(1) According to the method of manufacturing a semiconductor integrated circuit device of the present invention, the titanium-containing conductor layer is formed on the titanium-containing conductor layer formed on the main conductor layer of the lower wiring. By providing a step of forming a protective conductor layer for preventing the connection hole from being exposed at the time of processing the connection hole, when the connection hole is pierced by using a fluorine-based etching gas, the conductor layer containing Ti is connected to the connection hole. Is not exposed to the bottom of the conductor and the conductor layer is not etched.
It is possible to prevent the formation of the fluoride of i.

【0125】(2).上記(1) により、接続孔内における配
線の電気的な接続の信頼性を向上させることが可能とな
る。
(2) According to the above (1), it is possible to improve the reliability of the electrical connection of the wiring in the connection hole.

【0126】(3).上記(1) により、接続孔の形成後のア
ッシング処理や洗浄処理を過剰に行う必要がないので、
半導体集積回路装置に対するダメージを低減させること
が可能となる。
(3) According to the above (1), it is not necessary to perform excessively ashing or cleaning after the formation of the connection hole.
Damage to the semiconductor integrated circuit device can be reduced.

【0127】(4).上記(1) 、(2) または(3) により、半
導体集積回路装置の歩留りおよび信頼性を向上させるこ
とが可能となる。
(4) According to (1), (2) or (3), the yield and reliability of the semiconductor integrated circuit device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である半導体集積回路装
置の要部断面図である。
FIG. 1 is a sectional view of a main part of a semiconductor integrated circuit device according to an embodiment of the present invention;

【図2】図1の半導体集積回路装置の製造工程中におけ
る要部断面図である。
2 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step thereof;

【図3】図1の半導体集積回路装置の図2に続く製造工
程中における要部断面図である。
3 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step following that of FIG. 2;

【図4】図1の半導体集積回路装置の図3に続く製造工
程中における要部断面図である。
4 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step following that of FIG. 3;

【図5】図1の半導体集積回路装置の図4に続く製造工
程中における要部断面図である。
5 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step following that of FIG. 4;

【図6】本発明の他の実施の形態である半導体集積回路
装置の要部断面図である。
FIG. 6 is a sectional view of a main part of a semiconductor integrated circuit device according to another embodiment of the present invention;

【図7】図6の半導体集積回路装置の製造工程中におけ
る要部断面図である。
7 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 6 during a manufacturing step;

【図8】図6の半導体集積回路装置の図7に続く製造工
程中における要部断面図である。
8 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 6 during a manufacturing step following that of FIG. 7;

【図9】図6の半導体集積回路装置の図8に続く製造工
程中における要部断面図である。
9 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 6 during a manufacturing step following that of FIG. 8;

【図10】図6の半導体集積回路装置の図9に続く製造
工程中における要部断面図である。
10 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 6 during a manufacturing step following that of FIG. 9;

【図11】図6の半導体集積回路装置の図10に続く製
造工程中における要部断面図である。
11 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 6 during a manufacturing step following that of FIG. 10;

【図12】図6の半導体集積回路装置の図11に続く製
造工程中における要部断面図である。
12 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 6 during a manufacturing step following that of FIG. 11;

【図13】本発明の他の実施の形態である半導体集積回
路装置の要部断面図である。
FIG. 13 is a fragmentary cross-sectional view of a semiconductor integrated circuit device according to another embodiment of the present invention;

【図14】図13の半導体集積回路装置の製造工程中に
おける要部断面図である。
14 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 13 during a manufacturing step thereof;

【図15】図13の半導体集積回路装置の図14に続く
製造工程中における要部断面図である。
15 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 13 during a manufacturing step following that of FIG. 14;

【図16】図13の半導体集積回路装置の図15に続く
製造工程中における要部断面図である。
16 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 13 during a manufacturing step following that of FIG. 15;

【図17】図13の半導体集積回路装置の図16に続く
製造工程中における要部断面図である。
17 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 13 during a manufacturing step following that of FIG. 16;

【図18】図13の半導体集積回路装置の図17に続く
製造工程中における要部断面図である。
18 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 13 during a manufacturing step following that of FIG. 17;

【図19】図13の半導体集積回路装置の図18に続く
製造工程中における要部断面図である。
19 is a fragmentary cross-sectional view of the semiconductor integrated circuit device of FIG. 13 during a manufacturing step following that of FIG. 18;

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 3L1 第1層配線 3L1a 導体層 3L1b 導体層(主導体層) 3L1c 導体層 3L1d 導体層(保護導体層) 3L1e 導体層(主導体層) 3L1f 導体層 3L1g 導体層(保護導体層) 3L2 第2層配線 3L2a 導体層 3L2b 導体層(主導体層) 3L2c 導体層 3L2e 導体層(主導体層) 3L2f 導体層 3L2g 導体層(保護導体層) 4a〜4f 絶縁膜 4c1,4e1 溝 5, 5a 接続孔 6a〜6c フォトレジストパターン 7 絶縁膜 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Insulating film 3L1 1st layer wiring 3L1a conductor layer 3L1b conductor layer (main conductor layer) 3L1c conductor layer 3L1d conductor layer (protection conductor layer) 3L1e conductor layer (main conductor layer) 3L1f conductor layer 3L1g conductor layer (protection conductor) 3L2 Second-layer wiring 3L2a conductor layer 3L2b conductor layer (main conductor layer) 3L2c conductor layer 3L2e conductor layer (main conductor layer) 3L2f conductor layer 3L2g conductor layer (protective conductor layer) 4a-4f Insulating film 4c1, 4e1 groove 5 5a connection hole 6a-6c photoresist pattern 7 insulating film

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に設けられた配線層の異な
る下層配線および上層配線を、それら配線層間の絶縁膜
に穿孔された接続孔を通じて電気的に接続する構造を有
する半導体集積回路装置の製造方法であって、前記下層
配線の上層部に設けられたチタンを含有する導体層上
に、前記絶縁膜に接続孔を穿孔する際に、その接続孔か
らチタンを含有する導体層の一部が露出するのを防ぐた
めの保護導体層を形成する工程を有することを特徴とす
る半導体集積回路装置の製造方法。
1. A semiconductor integrated circuit device having a structure in which a lower wiring and an upper wiring having different wiring layers provided on a semiconductor substrate are electrically connected through connection holes formed in an insulating film between the wiring layers. In the method, when a connection hole is formed in the insulating film on a titanium-containing conductor layer provided in an upper layer portion of the lower wiring, a part of the titanium-containing conductor layer is formed from the connection hole. A method for manufacturing a semiconductor integrated circuit device, comprising a step of forming a protective conductor layer for preventing exposure.
【請求項2】 半導体基板上に設けられた配線層の異な
る下層配線および上層配線を、それら配線層間の絶縁膜
に穿孔された接続孔を通じて電気的に接続する構造を有
する半導体集積回路装置の製造方法であって、(a)前
記下層配線の主要部を構成する主導体層を形成する工程
と、(b)前記下層配線の主導体層上にチタンを含有す
る導体層を形成する工程と、(c)前記チタンを含有す
る導体層上に、前記チタンを含有する導体層が前記接続
孔の加工時に接続孔から露出するのを防ぐ保護導体層を
形成する工程と、(d)前記下層配線の主導体層、前記
チタンを含有する導体層および保護導体層をパターニン
グして前記下層配線を形成する工程と、(e)前記下層
配線を被覆する前記絶縁膜を堆積する工程と、(f)前
記絶縁膜に前記下層配線の一部が露出する前記接続孔を
フッ素系のエッチングガスを用いたエッチング処理によ
って穿孔する工程とを有することを特徴とする半導体集
積回路装置の製造方法。
2. A semiconductor integrated circuit device having a structure in which a lower wiring and an upper wiring having different wiring layers provided on a semiconductor substrate are electrically connected through connection holes formed in an insulating film between the wiring layers. (A) forming a main conductor layer constituting a main part of the lower wiring, and (b) forming a titanium-containing conductor layer on the main conductor layer of the lower wiring. (C) forming a protective conductor layer on the titanium-containing conductor layer to prevent the titanium-containing conductor layer from being exposed from the connection hole during processing of the connection hole; and (d) the lower wiring Patterning the main conductor layer, the titanium-containing conductor layer and the protection conductor layer to form the lower wiring, (e) depositing the insulating film covering the lower wiring, and (f). The lower layer on the insulating film Drilling the connection hole in which a part of the wiring is exposed by an etching process using a fluorine-based etching gas.
【請求項3】 請求項2記載の半導体集積回路装置の製
造方法において、前記絶縁膜の堆積工程の後、その絶縁
膜の上面を平坦化する工程を有することを特徴とする半
導体集積回路装置の製造方法。
3. The method for manufacturing a semiconductor integrated circuit device according to claim 2, further comprising, after the step of depositing the insulating film, a step of flattening an upper surface of the insulating film. Production method.
【請求項4】 請求項1〜3のいずれか一項に記載の半
導体集積回路装置の製造方法において、前記保護導体層
がアルミニウム、アルミニウム合金またはタングステン
からなることを特徴とする半導体集積回路装置の製造方
法。
4. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein said protective conductor layer is made of aluminum, an aluminum alloy, or tungsten. Production method.
【請求項5】 半導体基板上に設けられた配線層の異な
る下層配線および上層配線を、それら配線層間の絶縁膜
に穿孔された接続孔を通じて電気的に接続する構造を有
し、前記下層配線および上層配線の各々は、その主要部
を構成する主導体層が銅を主体とする材料からなり、そ
の周りにチタンを含有する導体層を設けてなる構造を有
する半導体集積回路装置の製造方法において、 前記下層配線および上層配線の少なくとも上層部に、前
記チタンを含有する導体層の一部が前記接続孔の加工時
に接続孔から露出するのを防ぐ保護導体層を形成する工
程を有することを特徴とする半導体集積回路装置の製造
方法。
5. A structure in which a lower wiring and an upper wiring having different wiring layers provided on a semiconductor substrate are electrically connected to each other through a connection hole formed in an insulating film between the wiring layers. Each of the upper-layer wirings is a method of manufacturing a semiconductor integrated circuit device having a structure in which a main conductor layer constituting a main part thereof is made of a material mainly composed of copper, and a conductor layer containing titanium is provided therearound. A step of forming a protective conductor layer that prevents a part of the titanium-containing conductor layer from being exposed from the connection hole during processing of the connection hole, at least in an upper layer portion of the lower wiring and the upper wiring. Of manufacturing a semiconductor integrated circuit device.
【請求項6】 請求項5記載の半導体集積回路装置の製
造方法において、前記保護導体層がアルミニウム、アル
ミニウム合金またはタングステンからなることを特徴と
する半導体集積回路装置の製造方法。
6. The method for manufacturing a semiconductor integrated circuit device according to claim 5, wherein said protective conductor layer is made of aluminum, an aluminum alloy or tungsten.
【請求項7】 半導体基板上に設けられた配線層の異な
る下層配線および上層配線を、それら配線層間の絶縁膜
に穿孔された接続孔を通じて電気的に接続する構造を有
する半導体集積回路装置であって、前記下層配線は、そ
の主要部を構成する主導体層上にチタンを含有する導体
層を設け、さらにその上層に前記チタンを含有する導体
層が前記接続孔の加工時に接続孔から露出するのを防ぐ
保護導体層を設けてなることを特徴とする半導体集積回
路装置。
7. A semiconductor integrated circuit device having a structure in which a lower wiring and an upper wiring of different wiring layers provided on a semiconductor substrate are electrically connected through connection holes formed in an insulating film between the wiring layers. In the lower wiring, a conductor layer containing titanium is provided on a main conductor layer constituting a main part thereof, and the conductor layer containing titanium is further exposed on the main conductor layer at the time of processing the connection hole. A semiconductor integrated circuit device provided with a protective conductor layer for preventing the occurrence of a problem.
【請求項8】 半導体基板上に設けられた配線層の異な
る下層配線および上層配線を、それら配線層間の絶縁膜
に穿孔された接続孔を通じて電気的に接続する構造を有
する半導体集積回路装置であって、前記上層配線および
下層配線の主要部を構成する主導体層は、Cuを主体と
する材料からなり、前記主導体層の周囲には、チタンを
含有する導体層が形成され、さらに、その少なくとも上
層には、前記チタンを含有する導体層が前記接続孔の加
工時に前記接続孔から露出するのを防ぐ保護導体層が形
成されてなることを特徴とする半導体集積回路装置。
8. A semiconductor integrated circuit device having a structure in which a lower wiring and an upper wiring of different wiring layers provided on a semiconductor substrate are electrically connected through connection holes formed in an insulating film between the wiring layers. The main conductor layer forming the main part of the upper wiring and the lower wiring is made of a material mainly composed of Cu, and a conductor layer containing titanium is formed around the main conductor layer. A semiconductor integrated circuit device, wherein at least an upper layer is formed with a protective conductor layer that prevents the conductor layer containing titanium from being exposed from the connection hole during processing of the connection hole.
【請求項9】 請求項8記載の半導体集積回路装置にお
いて、前記保護導体層を前記チタンを含有する導体層の
周囲に設けたことを特徴とする半導体集積回路装置。
9. The semiconductor integrated circuit device according to claim 8, wherein said protective conductor layer is provided around said titanium-containing conductor layer.
JP2304197A 1997-02-05 1997-02-05 Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device Pending JPH10223753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2304197A JPH10223753A (en) 1997-02-05 1997-02-05 Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2304197A JPH10223753A (en) 1997-02-05 1997-02-05 Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH10223753A true JPH10223753A (en) 1998-08-21

Family

ID=12099385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2304197A Pending JPH10223753A (en) 1997-02-05 1997-02-05 Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH10223753A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2255953B (en) * 1990-08-28 1994-06-22 Lsi Logic Europ Packaging of electronic devices
JP2011233833A (en) * 2010-04-30 2011-11-17 Elpida Memory Inc Method for manufacturing semiconductor device
WO2018135325A1 (en) * 2017-01-19 2018-07-26 富士通株式会社 Electronic component, method for manufacturing electronic component, and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2255953B (en) * 1990-08-28 1994-06-22 Lsi Logic Europ Packaging of electronic devices
JP2011233833A (en) * 2010-04-30 2011-11-17 Elpida Memory Inc Method for manufacturing semiconductor device
WO2018135325A1 (en) * 2017-01-19 2018-07-26 富士通株式会社 Electronic component, method for manufacturing electronic component, and electronic device

Similar Documents

Publication Publication Date Title
JP2739853B2 (en) Semiconductor device manufacturing method and etching method
JP2004064046A (en) Semiconductor device and its manufacturing method
JP3538970B2 (en) Wiring formation method
US6873047B2 (en) Semiconductor device and manufacturing method thereof
JPH11330231A (en) Metal coat structure
JPH0982804A (en) Semiconductor device and manufacture thereof
JPH08321545A (en) Wiring forming method
JPH09283624A (en) Manufacture of semiconductor device
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JPH10223753A (en) Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device
KR100571696B1 (en) Method For Manufacturing Semiconductor Devices
JP2830540B2 (en) Manufacturing method of multilayer wiring
KR100852844B1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2001044280A (en) Multilayer wiring structure and manufacture thereof
JP2002373893A (en) Semiconductor device having pad and its fabricating method
JPH11251433A (en) Semiconductor device and manufacture thereof
JPH10209276A (en) Wiring forming method
JPH05347358A (en) Semiconductor device and manufacture thereof
JPH10173051A (en) Wiring forming method
JPH06236928A (en) Semiconductor device and its manufacture
JPH08316310A (en) Method for manufacturing semiconductor device
JPH0917864A (en) Connection structure forming method and semiconductor device
JP2000277522A (en) Semiconductor device and manufacture thereof
JP2000294636A (en) Semiconductor device and manufacture of the same
JPH08181213A (en) Manufacture of semiconductor device