JPH0864498A - 自動現像方法及び装置 - Google Patents
自動現像方法及び装置Info
- Publication number
- JPH0864498A JPH0864498A JP19864894A JP19864894A JPH0864498A JP H0864498 A JPH0864498 A JP H0864498A JP 19864894 A JP19864894 A JP 19864894A JP 19864894 A JP19864894 A JP 19864894A JP H0864498 A JPH0864498 A JP H0864498A
- Authority
- JP
- Japan
- Prior art keywords
- developing
- substrate
- time
- development
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 現像時間の補正係数を求める作業を不要に
し、設備の複雑化を招くことなく、高精度のパターンを
得る。 【構成】 現像液２が満たされる現像槽３と、この現像
槽３の現像液２中に浸漬された電極６とを有し、レジス
ト７が塗布された露光された基板８を支持台４に載置し
て現像液２中に浸漬して現像を行うとともに、電流波形
分析回路９で現像中に基板８と電極６との間に電圧を印
加調整しながら基板８と電極６との間に流れる電流の変
化を分析して、電流波形の変異点及びその時間等を測定
し、この結果に基づいてＴＤＴ算出回路１０で適正現像
時間ＴＤＴを算出する。
し、設備の複雑化を招くことなく、高精度のパターンを
得る。 【構成】 現像液２が満たされる現像槽３と、この現像
槽３の現像液２中に浸漬された電極６とを有し、レジス
ト７が塗布された露光された基板８を支持台４に載置し
て現像液２中に浸漬して現像を行うとともに、電流波形
分析回路９で現像中に基板８と電極６との間に電圧を印
加調整しながら基板８と電極６との間に流れる電流の変
化を分析して、電流波形の変異点及びその時間等を測定
し、この結果に基づいてＴＤＴ算出回路１０で適正現像
時間ＴＤＴを算出する。
Description
【０００１】
【産業上の利用分野】本発明は自動現像方法及び装置に
関し、特に、半導体ウェハーやガラス基板用のマスクと
して用いるレジストの自動現像方法及び装置に関する。
関し、特に、半導体ウェハーやガラス基板用のマスクと
して用いるレジストの自動現像方法及び装置に関する。
【０００２】
【従来の技術】半導体ウェハーやガラス基板等の基板上
に集積回路を形成するには、基板の表面をパターンニン
グされたマスクで覆った状態で、エッチング等の工程を
行うようにしている。そして、基板の表面にパターンニ
ングされたマスクを形成するには、基板表面に塗布形成
したレジスト膜を露光し、この後現像を行い、この現像
によりポジ型のレジストであれば露光部分を溶解して洗
い流し、ネガ型のレジストであれば未露光部分を溶解し
て洗い流すことでパターンニングされたマスクを形成す
るようにしている。
に集積回路を形成するには、基板の表面をパターンニン
グされたマスクで覆った状態で、エッチング等の工程を
行うようにしている。そして、基板の表面にパターンニ
ングされたマスクを形成するには、基板表面に塗布形成
したレジスト膜を露光し、この後現像を行い、この現像
によりポジ型のレジストであれば露光部分を溶解して洗
い流し、ネガ型のレジストであれば未露光部分を溶解し
て洗い流すことでパターンニングされたマスクを形成す
るようにしている。
【０００３】上述した現像工程は現像後のパターン精度
を決定する重要な工程であり、例えばポジ型レジストの
場合、現像時間が長いと、レジストのパターン幅が細く
なり、現像時間が短いとパターン幅が太くなるので、現
像時間を適正に設定しなければならない。
を決定する重要な工程であり、例えばポジ型レジストの
場合、現像時間が長いと、レジストのパターン幅が細く
なり、現像時間が短いとパターン幅が太くなるので、現
像時間を適正に設定しなければならない。
【０００４】そこで、従来は、図５に示すように現像液
１００が満たされる現像槽１０１に昇降装置１０２によ
って昇降される支持台１０３を設け、レジスト１０４が
塗布されて露光された基板１０５を載置して現像液１０
０中に浸漬し、現像開始から基板１０５と現像槽１０１
の現像液１００中に浸漬した電極１０６との間に流れる
電流の経時変化をモニタしてそのＢＴＴ（Ｂreak Ｔhr
ough Ｔime）をＢＴＴ判別回路１０７で判別するよう
にしている。
１００が満たされる現像槽１０１に昇降装置１０２によ
って昇降される支持台１０３を設け、レジスト１０４が
塗布されて露光された基板１０５を載置して現像液１０
０中に浸漬し、現像開始から基板１０５と現像槽１０１
の現像液１００中に浸漬した電極１０６との間に流れる
電流の経時変化をモニタしてそのＢＴＴ（Ｂreak Ｔhr
ough Ｔime）をＢＴＴ判別回路１０７で判別するよう
にしている。
【０００５】ここで、基板１０５と電極１０６との間に
流れる電流の経時変化は、図６に示すようになる。すな
わち、現像開始時Ｔ０においては、基板１０５上のレジ
スト１０４の露光部分１０４ａ及び１０４ｂは初期のま
まであり、この現像開始時Ｔ０では電池効果による電気
化学的な影響によって電流が流れる。次に、同図（ｂ）
に示すようにレジスト１０４の露光部分１０４ａが溶解
して基板１０５が露出したときに電流が流れ、この時点
Ｔ１がＢＴＴとなる。
流れる電流の経時変化は、図６に示すようになる。すな
わち、現像開始時Ｔ０においては、基板１０５上のレジ
スト１０４の露光部分１０４ａ及び１０４ｂは初期のま
まであり、この現像開始時Ｔ０では電池効果による電気
化学的な影響によって電流が流れる。次に、同図（ｂ）
に示すようにレジスト１０４の露光部分１０４ａが溶解
して基板１０５が露出したときに電流が流れ、この時点
Ｔ１がＢＴＴとなる。
【０００６】そこで、ＴＤＴ（Ｔotal Ｄevelopment
Ｔime）算出回路１０８は、ＢＴＴ判別回路１０７の判
別結果と予め補正係数ｋが格納された補正係数記憶回路
１１０からの補正係数ｋとに基づいて、ＴＤＴ＝（１＋
ｋ）×ＢＴＴの計算式を使用して、適正現像時間ＴＤＴ
を算出する。すなわち、図６に示すように時点Ｔ０から
時間Ｔ２までの時間が適正現像時間ＴＤＴとなり、時点
Ｔ２では図７（ｃ）に示すようにレジスト１０４の露光
部分１０４ａが溶解して未露光部分１０４ｂが残存す
る。
Ｔime）算出回路１０８は、ＢＴＴ判別回路１０７の判
別結果と予め補正係数ｋが格納された補正係数記憶回路
１１０からの補正係数ｋとに基づいて、ＴＤＴ＝（１＋
ｋ）×ＢＴＴの計算式を使用して、適正現像時間ＴＤＴ
を算出する。すなわち、図６に示すように時点Ｔ０から
時間Ｔ２までの時間が適正現像時間ＴＤＴとなり、時点
Ｔ２では図７（ｃ）に示すようにレジスト１０４の露光
部分１０４ａが溶解して未露光部分１０４ｂが残存す
る。
【０００７】ところで、この場合の補正係数ｋは、例え
ば０．６０〜０．９０の範囲（この値は、レジスト、現
像液、露光装置等の使用条件を特定した場合の一例であ
り、使用条件で異なる。）で、基板面積に対する露光面
積の割合に応じて変化する現像時間の補正係数であり、
基板面積に対する露光面積の割合が大きいほど補正係数
ｋは小さくなり、基板面積に対する露光面積の割合が小
さくなるほど、補正係数ｋは大きくなる。これは、露光
光源に使用する粒子線（電子ビーム等）がレジスト中で
散乱し、基板面積に対する露光面積の割合が大きくなる
ほど、散乱量が大きくなり、レジストの感度を高め、適
正現像時間を短くするためである。
ば０．６０〜０．９０の範囲（この値は、レジスト、現
像液、露光装置等の使用条件を特定した場合の一例であ
り、使用条件で異なる。）で、基板面積に対する露光面
積の割合に応じて変化する現像時間の補正係数であり、
基板面積に対する露光面積の割合が大きいほど補正係数
ｋは小さくなり、基板面積に対する露光面積の割合が小
さくなるほど、補正係数ｋは大きくなる。これは、露光
光源に使用する粒子線（電子ビーム等）がレジスト中で
散乱し、基板面積に対する露光面積の割合が大きくなる
ほど、散乱量が大きくなり、レジストの感度を高め、適
正現像時間を短くするためである。
【０００８】このように、現像時間の補正係数ｋは、基
板面積に対する露光面積の割合に応じて変化するので、
予め製品パターン（露光面積）に対応した補正係数ｋの
値を、補正係数記憶回路１０９に記憶しておき、現像時
に製品に対する補正係数ｋを選択設定しておき、ＴＤＴ
算出回路１０８が選択設定された補正係数ｋの値を取込
んでＢＴＴ判別回路１０７で求めたＢＴＴと積算するこ
とで、適正現像時間を算出するようにしている。ここ
で、補正係数ｋの値を求めるには、製品ａの複数枚のテ
ストサンプルについて補正係数ｋの値を変化しながら現
像して、現像後のパターンを測長し、測長結果が設計値
と等しくなる補正係数ｋの値を求めて製品ａ固有の補正
係数ｋとし、同様にして他の製品ｂ，ｃ…についても補
正係数ｋを求めて、現像する際に選択設定するようにし
ている。
板面積に対する露光面積の割合に応じて変化するので、
予め製品パターン（露光面積）に対応した補正係数ｋの
値を、補正係数記憶回路１０９に記憶しておき、現像時
に製品に対する補正係数ｋを選択設定しておき、ＴＤＴ
算出回路１０８が選択設定された補正係数ｋの値を取込
んでＢＴＴ判別回路１０７で求めたＢＴＴと積算するこ
とで、適正現像時間を算出するようにしている。ここ
で、補正係数ｋの値を求めるには、製品ａの複数枚のテ
ストサンプルについて補正係数ｋの値を変化しながら現
像して、現像後のパターンを測長し、測長結果が設計値
と等しくなる補正係数ｋの値を求めて製品ａ固有の補正
係数ｋとし、同様にして他の製品ｂ，ｃ…についても補
正係数ｋを求めて、現像する際に選択設定するようにし
ている。
【０００９】この場合、製品毎に補正係数ｋを選択設定
することに代えて、製品に補正係数ｋの値を示す認識マ
ークを付して、この認識マークを現像時に読取って自動
的に補正係数記憶回路から読み出すようにすることも提
案されている（特開昭６３−１９３１５１号公報参
照）。
することに代えて、製品に補正係数ｋの値を示す認識マ
ークを付して、この認識マークを現像時に読取って自動
的に補正係数記憶回路から読み出すようにすることも提
案されている（特開昭６３−１９３１５１号公報参
照）。
【００１０】
【発明が解決しようとする課題】上述した従来の自動現
像方法にあっては、予め製品毎にその露光面積に対応す
る補正係数ｋを求める必要があるので、製品が多種少量
生産の場合には補正係数ｋを求める作業が煩雑になると
共に、現像する製品が変更される毎に補正係数記憶回路
の補正係数ｋを選択設定しなければならず、生産性が低
下する。また、製品に補正係数ｋの認識マークを付して
読取るようにしても、認識マークを読取るための画像読
取り装置が必要になって生産設備が複雑になり、認識マ
ーク読取り工程が増えて、一層生産性が低下する。
像方法にあっては、予め製品毎にその露光面積に対応す
る補正係数ｋを求める必要があるので、製品が多種少量
生産の場合には補正係数ｋを求める作業が煩雑になると
共に、現像する製品が変更される毎に補正係数記憶回路
の補正係数ｋを選択設定しなければならず、生産性が低
下する。また、製品に補正係数ｋの認識マークを付して
読取るようにしても、認識マークを読取るための画像読
取り装置が必要になって生産設備が複雑になり、認識マ
ーク読取り工程が増えて、一層生産性が低下する。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
め本発明に係る自動現像方法は、現像中に前記基板と電
極との間に流れる電流の変化を分析して露光面積の割合
に応じて変化する現像時間補正係数を求め、この現像時
間補正係数に基づいて現像時間を算出するようにした。
め本発明に係る自動現像方法は、現像中に前記基板と電
極との間に流れる電流の変化を分析して露光面積の割合
に応じて変化する現像時間補正係数を求め、この現像時
間補正係数に基づいて現像時間を算出するようにした。
【００１２】ここで、現像時間補正係数の求め方として
は、例えば露光領域が重なった部分の基板が露出した時
点の電流値の変異点、露光領域が重なった部分以外の基
板が露出した時点の電流値の変異点及び露光領域の基板
が全面的に露出した時点の電流値の変異点に基づいて行
う。
は、例えば露光領域が重なった部分の基板が露出した時
点の電流値の変異点、露光領域が重なった部分以外の基
板が露出した時点の電流値の変異点及び露光領域の基板
が全面的に露出した時点の電流値の変異点に基づいて行
う。
【００１３】また本発明に係る自動現像装置は、現像中
に基板と電極との間に流れる電流の変化を分析する電流
波形分析手段と、この電流波形分析手段の分析結果に基
づいて現像時間を算出する現像時間算出手段とを設け
た。
に基板と電極との間に流れる電流の変化を分析する電流
波形分析手段と、この電流波形分析手段の分析結果に基
づいて現像時間を算出する現像時間算出手段とを設け
た。
【００１４】
【作用】現像中に基板と電極との間に流れる電流の変化
を分析して露光面積の割合に応じて変化する現像時間補
正係数を求め、この現像時間補正係数に基づいて現像時
間を算出するようにしたので、個々の製品毎に予め現像
時間の補正係数を求めておく作業が不要になり、しか
も、画像認識装置等を必要としないので、設備の複雑化
を招くことなく、特に、多品種少ロットの製品の生産性
を著しく向上することができる。
を分析して露光面積の割合に応じて変化する現像時間補
正係数を求め、この現像時間補正係数に基づいて現像時
間を算出するようにしたので、個々の製品毎に予め現像
時間の補正係数を求めておく作業が不要になり、しか
も、画像認識装置等を必要としないので、設備の複雑化
を招くことなく、特に、多品種少ロットの製品の生産性
を著しく向上することができる。
【００１５】
【実施例】以下に本発明の実施例を添付図面に基づいて
説明する。ここで、図１は本発明に係る自動現像装置の
模式的構成図、図２は基板−電極間に流れる電流の変化
の分析原理を説明する波形図、図３は露光装置の概念
図、図４は現像進行過程の説明図である。
説明する。ここで、図１は本発明に係る自動現像装置の
模式的構成図、図２は基板−電極間に流れる電流の変化
の分析原理を説明する波形図、図３は露光装置の概念
図、図４は現像進行過程の説明図である。
【００１６】この自動現像装置１は、現像液２が満たさ
れる現像槽３と、この現像槽３に昇降自在に設けられた
支持台４と、支持台４を昇降させる支持台昇降装置５
と、現像槽３の現像液２中に浸漬された電極６とを有
し、レジスト７が塗布された露光された基板８を支持台
４に載置して現像液２中に浸漬して現像を行う。
れる現像槽３と、この現像槽３に昇降自在に設けられた
支持台４と、支持台４を昇降させる支持台昇降装置５
と、現像槽３の現像液２中に浸漬された電極６とを有
し、レジスト７が塗布された露光された基板８を支持台
４に載置して現像液２中に浸漬して現像を行う。
【００１７】電流波形分析回路９は、電流波形分析手段
であって、現像中に基板８と電極６との間に電圧を印加
調整しながら基板８と電極６との間に流れる電流の変化
を分析して、電流波形の変異点及びその時間等を測定す
る。ＴＤＴ算出回路１０は、現像時間算出手段であっ
て、電流波形分析回路９の分析結果に基づいて適正現像
時間ＴＤＴを算出して、現像開始から適正現像時間ＴＤ
Ｔ経過後に支持台昇降装置５を上昇させて基板８を現像
液２から引き上げさせる。
であって、現像中に基板８と電極６との間に電圧を印加
調整しながら基板８と電極６との間に流れる電流の変化
を分析して、電流波形の変異点及びその時間等を測定す
る。ＴＤＴ算出回路１０は、現像時間算出手段であっ
て、電流波形分析回路９の分析結果に基づいて適正現像
時間ＴＤＴを算出して、現像開始から適正現像時間ＴＤ
Ｔ経過後に支持台昇降装置５を上昇させて基板８を現像
液２から引き上げさせる。
【００１８】ここで、これらの電流波形分析回路９及び
ＴＤＴ算出回路１０の作用について説明する。先ず、レ
ジスト７を塗布した基板８を、現像液２に浸漬し現像す
る際、現像液２中に浸漬した電極６と基板８との間に流
れる電流は、図２に示すようになり、基板８と電極６と
の間に印加する電圧を調整することによって、ＢＴＴに
至るまでの電流波形の変異点Ａ，Ｂ，Ｃを検出すること
ができる。尚、基板８と電極６との間に印加する電圧は
測定中一定値に保たれており、その値は、レジスト、露
光量、現像液、露光装置等の条件で定まり、基板の露光
面積によって変化しない一定の値である。
ＴＤＴ算出回路１０の作用について説明する。先ず、レ
ジスト７を塗布した基板８を、現像液２に浸漬し現像す
る際、現像液２中に浸漬した電極６と基板８との間に流
れる電流は、図２に示すようになり、基板８と電極６と
の間に印加する電圧を調整することによって、ＢＴＴに
至るまでの電流波形の変異点Ａ，Ｂ，Ｃを検出すること
ができる。尚、基板８と電極６との間に印加する電圧は
測定中一定値に保たれており、その値は、レジスト、露
光量、現像液、露光装置等の条件で定まり、基板の露光
面積によって変化しない一定の値である。
【００１９】これらの電流波形の変異点Ａ，Ｂ，Ｃと、
露光装置及び現像進行過程との関係について、図３及び
図４を参照して説明する。露光装置として電子ビーム、
イオンビーム等のビームを用いてレジスト露光を行う場
合、図３に示すようにビーム源１２から射出されたビー
ムをビームオン／オフ装置１３でオン／オフ制御しなが
ら、ビーム偏向装置１４でビームを偏向させて、Ｘ−Ｙ
ステージ１５上に載置された基板８を移動させながら、
パターンＰの部分を除いて露光する。ここで、ビーム偏
向装置１４の偏向幅は最大でも百μｍ程度であり、この
偏向幅では基板８の全面を一度に露光できないため、同
図で偏向幅分の露光領域Ｐ１を露光すると、Ｘ−Ｙステ
ージ１５で基板８を偏向幅分のと略同一のピッチで機械
的に移動させ、露光領域Ｐ１と若干つなぎ部分が重なる
ようにして次の露光領域Ｐ２を露光するという工程を繰
り返して、以下露光領域Ｐ３，Ｐ４…というようにして
基板８の全面を露光する。
露光装置及び現像進行過程との関係について、図３及び
図４を参照して説明する。露光装置として電子ビーム、
イオンビーム等のビームを用いてレジスト露光を行う場
合、図３に示すようにビーム源１２から射出されたビー
ムをビームオン／オフ装置１３でオン／オフ制御しなが
ら、ビーム偏向装置１４でビームを偏向させて、Ｘ−Ｙ
ステージ１５上に載置された基板８を移動させながら、
パターンＰの部分を除いて露光する。ここで、ビーム偏
向装置１４の偏向幅は最大でも百μｍ程度であり、この
偏向幅では基板８の全面を一度に露光できないため、同
図で偏向幅分の露光領域Ｐ１を露光すると、Ｘ−Ｙステ
ージ１５で基板８を偏向幅分のと略同一のピッチで機械
的に移動させ、露光領域Ｐ１と若干つなぎ部分が重なる
ようにして次の露光領域Ｐ２を露光するという工程を繰
り返して、以下露光領域Ｐ３，Ｐ４…というようにして
基板８の全面を露光する。
【００２０】このように偏向幅分の露光領域をつなぎ合
せて露光するので、露光領域が重なったつなぎ部分、例
えば図３でパターン領域Ｐ１とＰ２とのつなぎ部分Ｐ1
2、同様につなぎ部分Ｐ23，Ｐ34…等に露光量の大きい
部分が生じ、このつなぎ部分は現像時に他の露光領域よ
りも早く現像が進行する。すなわち、図４（ａ）に示す
ように露光された基板８を現像液２中に浸漬して現像を
開始すると、現像初期で同図（ｂ）に示すようにつなぎ
部分Ｐ12，Ｐ23，Ｐ34…のレジストが溶解し、下地の基
板８が露出し始めた状態になったとき、現像液２中の基
板８と電極６との間に電流が流れ始め、これが図２に示
す電流波形の変異点Ａとして現れる。
せて露光するので、露光領域が重なったつなぎ部分、例
えば図３でパターン領域Ｐ１とＰ２とのつなぎ部分Ｐ1
2、同様につなぎ部分Ｐ23，Ｐ34…等に露光量の大きい
部分が生じ、このつなぎ部分は現像時に他の露光領域よ
りも早く現像が進行する。すなわち、図４（ａ）に示す
ように露光された基板８を現像液２中に浸漬して現像を
開始すると、現像初期で同図（ｂ）に示すようにつなぎ
部分Ｐ12，Ｐ23，Ｐ34…のレジストが溶解し、下地の基
板８が露出し始めた状態になったとき、現像液２中の基
板８と電極６との間に電流が流れ始め、これが図２に示
す電流波形の変異点Ａとして現れる。
【００２１】そして、基板８のつなぎ部分Ｐ12，Ｐ23，
Ｐ34…のレジスト７が完全に溶解した後、残りの露光領
域の現像が進行し、図４（ｃ）に示すようにその残りの
露光領域の下地の基板８が露出し始めると、現像液２中
の基板８と電極６との間に更に大きな電流が流れ始め、
これが図２に示す電流波形の変異点Ｂとして現れる。そ
の後、図４（ｄ）に示すように露光領域の現像が進み、
露光領域の下地の基板８が全面的に露出すると、現像液
２中の基板８と電極６との間に最大電流が流れ、これが
図２に示す電流波形の変異点Ｃとして現れる。
Ｐ34…のレジスト７が完全に溶解した後、残りの露光領
域の現像が進行し、図４（ｃ）に示すようにその残りの
露光領域の下地の基板８が露出し始めると、現像液２中
の基板８と電極６との間に更に大きな電流が流れ始め、
これが図２に示す電流波形の変異点Ｂとして現れる。そ
の後、図４（ｄ）に示すように露光領域の現像が進み、
露光領域の下地の基板８が全面的に露出すると、現像液
２中の基板８と電極６との間に最大電流が流れ、これが
図２に示す電流波形の変異点Ｃとして現れる。
【００２２】ここで、図２に示すように現像開始から変
異点Ａまでの時間をａ、変異点Ａから変異点Ｂまでの時
間をｂ、変異点Ｂから変異点Ｃまでの時間をｃとする
と、ａ＋ｂ＋ｃ＝ＢＴＴとなる。ところで、基板面積に
対する露光面積の割合が大きいほど、露光領域につなぎ
部分が含まれる割合が大きくなり、このつなぎ部分の現
像が早く進むので、基板面積に対する露光面積の割合が
大きいほど、変異点Ａは早く現れて、ａ／（ａ＋ｂ＋
ｃ）の値が小さくなる。
異点Ａまでの時間をａ、変異点Ａから変異点Ｂまでの時
間をｂ、変異点Ｂから変異点Ｃまでの時間をｃとする
と、ａ＋ｂ＋ｃ＝ＢＴＴとなる。ところで、基板面積に
対する露光面積の割合が大きいほど、露光領域につなぎ
部分が含まれる割合が大きくなり、このつなぎ部分の現
像が早く進むので、基板面積に対する露光面積の割合が
大きいほど、変異点Ａは早く現れて、ａ／（ａ＋ｂ＋
ｃ）の値が小さくなる。
【００２３】図２（ａ）は露光面積が基板面積の９０
％、同図（ｂ）は同じく３０％、同図（ｃ）は同じく１
％を占めている場合の電流波形例を示しており、同図か
ら変異点Ａは基板面積に対する露光面積の割合が大きい
ほど早く現れ、基板面積に対する露光面積の割合が小さ
いほど変異点Ｂに近付き、露光面積が最小の同図（ｃ）
の例では変異点Ａ，Ｂが重なっていることが分かる。
％、同図（ｂ）は同じく３０％、同図（ｃ）は同じく１
％を占めている場合の電流波形例を示しており、同図か
ら変異点Ａは基板面積に対する露光面積の割合が大きい
ほど早く現れ、基板面積に対する露光面積の割合が小さ
いほど変異点Ｂに近付き、露光面積が最小の同図（ｃ）
の例では変異点Ａ，Ｂが重なっていることが分かる。
【００２４】以上のことから、ａ／（ａ＋ｂ＋ｃ）の値
は、露光面積が大きいほど小さくなり、露光面積が小さ
いほど大きくなるので、ａ／（ａ＋ｂ＋ｃ）の値は現像
時間の補正係数ｋと略比例関係が成立する。そこで、適
正現像時間ＴＤＴは、以下の（数１）に示す現像時間算
出式で算出することができる。
は、露光面積が大きいほど小さくなり、露光面積が小さ
いほど大きくなるので、ａ／（ａ＋ｂ＋ｃ）の値は現像
時間の補正係数ｋと略比例関係が成立する。そこで、適
正現像時間ＴＤＴは、以下の（数１）に示す現像時間算
出式で算出することができる。
【００２５】
【数１】
【００２６】ここで、定数αは、プロセス係数であっ
て、前記基板８と電極６との間に印加する電圧と同様
に、レジスト、露光量、現像液、露光装置等の条件で定
まる値であり、基板の露光面積によって変化しない一定
の値である。したがって、基板８と電極６との間に流れ
る電流の変化である変異点Ａ，Ｂ，Ｃ及び現像開始から
変異点Ａまでの時間ａ、変異点Ａから変異点Ｂまでの時
間ｂ、変異点Ｂから変異点Ｃまでの時間ｃを測定するこ
とによって、適正現像時間ＴＤＴを算出することができ
る。
て、前記基板８と電極６との間に印加する電圧と同様
に、レジスト、露光量、現像液、露光装置等の条件で定
まる値であり、基板の露光面積によって変化しない一定
の値である。したがって、基板８と電極６との間に流れ
る電流の変化である変異点Ａ，Ｂ，Ｃ及び現像開始から
変異点Ａまでの時間ａ、変異点Ａから変異点Ｂまでの時
間ｂ、変異点Ｂから変異点Ｃまでの時間ｃを測定するこ
とによって、適正現像時間ＴＤＴを算出することができ
る。
【００２７】そこで、図１の電流波形分析回路９で基板
８と電極６との間に電圧を印加しながら基板８と電極６
との間に流れる電流の変異点Ａ，Ｂ，Ｃ及び時間ａ，
ｂ，ｃを測定して、この測定結果をＴＤＴ算出回路１０
に送出して、ＴＤＴ＝ＢＴＴ＋αａの式によって適正現
像時間ＴＤＴを算出し、現像開始から適正現像時間ＴＤ
Ｔ経過後に基板８を現像液２中から引き上げることによ
って、高精度のパターンを得ることができる。実験によ
れば、現像後のパターン精度は、設計値に対して±０．
１０μｍの規格内に入っており、従来の補正係数ｋを使
用した場合と同等のパターン精度が得られた。
８と電極６との間に電圧を印加しながら基板８と電極６
との間に流れる電流の変異点Ａ，Ｂ，Ｃ及び時間ａ，
ｂ，ｃを測定して、この測定結果をＴＤＴ算出回路１０
に送出して、ＴＤＴ＝ＢＴＴ＋αａの式によって適正現
像時間ＴＤＴを算出し、現像開始から適正現像時間ＴＤ
Ｔ経過後に基板８を現像液２中から引き上げることによ
って、高精度のパターンを得ることができる。実験によ
れば、現像後のパターン精度は、設計値に対して±０．
１０μｍの規格内に入っており、従来の補正係数ｋを使
用した場合と同等のパターン精度が得られた。
【００２８】上述したように本発明方法が成立するに
は、基板と現像槽内の電極間に流れる電流値が測定でき
ることが必要となるが、ガラス基板等であってもレジス
トの下地膜として導電性膜が形成されている場合には、
本発明方法が適用できる。
は、基板と現像槽内の電極間に流れる電流値が測定でき
ることが必要となるが、ガラス基板等であってもレジス
トの下地膜として導電性膜が形成されている場合には、
本発明方法が適用できる。
【００２９】
【発明の効果】以上に説明したように本発明によれば、
現像中に基板と電極との間に流れる電流の変化を分析し
て露光面積の割合に応じて変化する現像時間補正係数を
求め、この現像時間補正係数に基づいて現像時間を算出
するようにしたので、従来のように個々の製品毎に予め
現像時間の補正係数を求めておく作業が不要になり、画
像認識装置等を必要としないので設備の複雑化を招くこ
となく、高精度のパターンを得ることができ、特に、多
品種少ロットの製品の生産性が著しく向上する。
現像中に基板と電極との間に流れる電流の変化を分析し
て露光面積の割合に応じて変化する現像時間補正係数を
求め、この現像時間補正係数に基づいて現像時間を算出
するようにしたので、従来のように個々の製品毎に予め
現像時間の補正係数を求めておく作業が不要になり、画
像認識装置等を必要としないので設備の複雑化を招くこ
となく、高精度のパターンを得ることができ、特に、多
品種少ロットの製品の生産性が著しく向上する。
【図１】本発明に係る自動現像装置の模式的構成図
【図２】基板−電極間に流れる電流の変化の分析原理を
説明する波形図
説明する波形図
【図３】露光装置の概念図
【図４】現像進行過程の説明図
【図５】従来の自動現像装置の模式的構成図
【図６】基板−電極間に流れる電流の波形図
【図７】図６の説明に供する現像進行過程の説明図
１…自動現像装置、２…現像液、３…現像槽、４…支持
台、５…支持台昇降装置、６…電極、７…レジスト、８
…基板、９…電流波形分析回路、１０…ＴＤＴ算出回
路。
台、５…支持台昇降装置、６…電極、７…レジスト、８
…基板、９…電流波形分析回路、１０…ＴＤＴ算出回
路。
Claims (3)
- 【請求項１】 露光された基板を現像槽に満たされた現
像液中に浸漬し、現像中に基板と前記現像槽の現像液に
浸漬された電極との間に流れる電流を検出し、この検出
結果に基づいて現像時間を算出する自動現像方法におい
て、現像中に前記基板と電極との間に流れる電流の変化
を分析して露光面積の割合に応じて変化する現像時間補
正係数を求め、この現像時間補正係数に基づいて現像時
間を算出することを特徴とする自動現像方法。 - 【請求項２】 請求項１に記載の自動現像方法におい
て、前記現像時間補正係数は露光領域が重なった部分の
基板が露出した時点の電流値の変異点、露光領域が重な
った部分以外の基板が露出した時点の電流値の変異点及
び露光領域の基板が全面的に露出した時点の電流値の変
異点に基づいて算出することを特徴とする自動現像方
法。 - 【請求項３】 露光された基板を浸漬する現像液が満た
される現像槽と、この現像槽の現像液に浸漬された電極
とを備え、現像中に前記基板と電極との間に流れる電流
を検出し、この検出結果に基づいて現像時間を算出する
自動現像装置において、現像中に前記基板と電極との間
に流れる電流の変化を分析する電流波形分析手段と、こ
の電流波形分析手段の分析結果に基づいて現像時間を算
出する現像時間算出手段とを設けたことを特徴とする自
動現像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19864894A JPH0864498A (ja) | 1994-08-23 | 1994-08-23 | 自動現像方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19864894A JPH0864498A (ja) | 1994-08-23 | 1994-08-23 | 自動現像方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864498A true JPH0864498A (ja) | 1996-03-08 |
Family
ID=16394714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19864894A Pending JPH0864498A (ja) | 1994-08-23 | 1994-08-23 | 自動現像方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864498A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021057596A (ja) * | 2015-11-30 | 2021-04-08 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | フォトレジストウエハの露光後プロセスの方法及び装置 |
-
1994
- 1994-08-23 JP JP19864894A patent/JPH0864498A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021057596A (ja) * | 2015-11-30 | 2021-04-08 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | フォトレジストウエハの露光後プロセスの方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4473795A (en) | System for resist defect measurement | |
| EP0032028B1 (en) | Method and apparatus for forming electrical interconnections | |
| KR900002188B1 (ko) | 패턴의 현상방법 및 그 장치 | |
| US6573497B1 (en) | Calibration of CD-SEM by e-beam induced current measurement | |
| JP2007189065A (ja) | 露光方法及び半導体装置の製造方法 | |
| JPH0864498A (ja) | 自動現像方法及び装置 | |
| EP0217463A1 (en) | Method of determining an exposure dose of a photosensitive lacquer layer | |
| JP2002231780A (ja) | 荷電粒子ビームを用いたホールの検査方法 | |
| CN101405836B (zh) | 半导体器件制造方法 | |
| EP0617257B1 (en) | Electron beam measuring apparatus | |
| CN104167375A (zh) | 一种量测宽度的方法 | |
| US4462856A (en) | System for etching a metal film on a semiconductor wafer | |
| JP3144250B2 (ja) | 自動現像方法及び装置 | |
| JP2001318471A (ja) | リソグラフィー方法 | |
| CN111025859A (zh) | 曝光机及其能量检测方法和装置 | |
| SU758054A1 (ru) | Способ и устройство для автоматического проявления металлизированных фотошаблонов 1 | |
| JP2867384B2 (ja) | ホトレジスト層パターン測定方法 | |
| JP2538579B2 (ja) | パタ−ン形成方法 | |
| CN213301092U (zh) | 一种用于印刷线路板表面镀层恒面积测量的装置 | |
| US7573568B2 (en) | Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process | |
| CN115763430B (zh) | 显示面板及其膜层厚度量测方法、测试结构 | |
| JPS6216523A (ja) | レジストパタ−ンの現像方法および現像装置 | |
| JPH0442917A (ja) | フォトレジストの現像方法 | |
| JP3337563B2 (ja) | 現像処理方法 | |
| EP1783553A1 (en) | Method of studying interaction between immersion fluid and substrate |