JPH0863594A - ディジタル画像処理用のメモリ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】原稿１ページ分の画像メモリを備えたディジタ
ル画像処理装置において、画像データを画像メモリに書
込む入力処理と、画像メモリに書込まれた画像データを
９０度回転させて読出す読出処理とを並列に行なえるよ
うにすること。 【構成】入力画像データが奇数ページのときと偶数ペー
ジのときとで、画像メモリの書込アドレスおよび読出ア
ドレスを変える。具体的には、奇数ページのときは、普
通のアドレス順序で画像データを書込み、読出は９０度
回転させたアドレス順序で行なう。一方、偶数ページの
ときは、画像メモリを論理的に２つのエリアに分割す
る。画像データ書込時には、第１エリアに画像データ書
込を終了した後、第２エリアに画像データを書込む。読
出時には、ライン単位で、第１エリアの画像データおよ
び第２エリアの画像データを読出し、それらのデータを
合わせて１ラインデータとし、その読出を順次繰り返
す。 【効果】１ページ分の画像メモリを用いて書込と読出と
を並列処理できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル複写機、
ディジタルファクシミリ装置等の画像データをディジタ
ル処理する画像処理装置のためのメモリ制御に関し、特
に、入力画像を９０度回転して出力する機能を有するメ
モリ制御装置に関する。

【０００２】

【従来の技術】従来より画像データをディジタル処理す
る画像処理装置において、入力画像を９０度回転して出
力する技術が採用された装置が知られている。また、画
像データを９０度回転する際に、その処理時間を短縮す
るためのいくつかの提案がある。

【０００３】たとえば、特開平５−２０４５０号公報に
は、画像メモリへの画像入力時の指定アドレスと、画像
メモリから画像出力時の指定アドレスとを演算する２つ
の回路を有し、２つの回路によるアドレス変換により、
画像の回転処理を行う技術が記載されている。また他の
技術として、特開平１−２５１２８６号公報には、回転
処理された画像データのアドレスを計算するのに、先頭
ラインの先頭アドレスを計算し、これを元に次のライン
の先頭アドレスを計算し、各先頭アドレスからそれぞれ
のラインの各画素のアドレスを求める方法が示されてい
る。

【０００４】

【発明が解決しようとする課題】ところで、従来知られ
ている画像データの回転処理は、いずれも、画像メモリ
に画像データを書込んだ後、アドレス変換を利用して画
像メモリからデータを読出すという処理が一単位として
行われている。このため、たとえば複数の入力画像デー
タを順次処理する場合を考えると、先行する画像データ
に対して画像メモリへのデータ書込および画像メモリか
らのデータ読出が終了しなければ、後続する画像データ
を画像メモリに書込むことができない。つまり、たとえ
ばディジタル複写機においては、画像メモリに書込まれ
たデータのプリントアウトをしている間は、次の原稿画
像の読取ができない。また、原稿画像を読取り画像メモ
リに書込み中は、プリントアウトはできない。

【０００５】それゆえ、ディジタル複写機における複写
速度を速くしようとすれば、高速で原稿を読取って画像
メモリに書込み、画像メモリのデータをアドレス変換に
より高速で読出してプリントアウトしなければならな
い。つまり、１枚の原稿画像に対する画像読取およびプ
リントアウト処理に要する時間を短くしなければ、複写
速度を向上させることができない。

【０００６】かかる装置の高速化は容易でなく、装置の
コストアップの原因になる。一方、入力画像データを画
像メモリに書込む処理と、画像メモリに書込まれたデー
タを９０度回転して読出す処理とを並列的に行うための
構成は、たとえば画像メモリを原稿２ページ分備えるこ
とにより実現できる。ところが、画像メモリは容量の大
きなメモリであって価格が高価であるから、画像メモリ
を２ページ分備える構成は、結局、装置全体のコストア
ップの原因となる。

【０００７】このように、従来技術では、１ページ分の
画像メモリによって、画像データの入力処理と画像デー
タの出力処理とを並列的に行わせて、画像の９０度回転
を高速で行うという技術や装置は存在していなかった
と、本願発明者は認識している。本願発明は、このよう
な従来技術を背景になされたもので、１つの目的は、原
稿１ページ分の画像メモリを備えたディジタル画像処理
装置において、画像データを画像メモリに書込む入力処
理と、画像メモリに書込まれた画像データを９０度回転
させて読出す読出処理とを並列に行えるようにすること
である。

【０００８】この発明の他の目的は、原稿１ページ分の
画像メモリに対し、画像入力と画像出力が並列に行える
アルゴリズムを実現した装置を提供することである。こ
の発明のさらに他の目的は、原稿１ページ分の画像メモ
リを備え、高速で入力画像を９０度回転出力することの
できる安価なディジタル画像処理装置を提供することで
ある。

【０００９】

【課題を解決するための手段】この発明は、主走査方向
にｍ個の画素列を有し、主走査方向と直交方向に延びる
副走査方向にｎ個（ｎ＞ｍ：ｍ，ｎは共に正の整数）の
画素列を有する入力画像データに対し、ｍ×ｎの画素を
記憶できる１ページ分の画像メモリを用いて、入出力を
ライン単位に同期して９０度回転処理するためのディジ
タル画像処理用のメモリ制御装置であって、画像メモリ
へ入力される画像データが奇数ページか偶数ページかを
特定する手段、特定手段が奇数ページを特定したとき、
主走査方向にｍ個の画素を１ラインとして、ライン単位
で画像メモリの書込アドレスを順次生成する奇数ページ
書込アドレス生成手段、前記生成された奇数ページ書込
アドレスに従って画像メモリに書込まれた奇数ページの
画像データを９０度回転させて読出すために、副走査方
向にｎ個の画素を１ラインとして、ライン単位で画像メ
モリの読出アドレスを順次生成する奇数ページ読出アド
レス生成手段、前記特定手段が偶数ページを特定したと
き、画像メモリをｍ×ｍの画素を記憶できる第１エリア
と、ｍ×（ｎ−ｍ）の画素を記憶できる第２エリアとに
論理的に２分割し、前記生成された奇数ページ読出アド
レスに従って行なわれる画像データの読出に並行して、
第１エリアの画像データが読出された後の副走査方向の
アドレスエリアに、ｍ個の画素を１ラインとしてライン
単位で画像データが順次書込まれるように書込アドレス
を生成し、第１エリアへの画像データ書込が終了した後
続いて第２エリアに、主走査方向にライン単位で画像デ
ータが順に書込まれるように書込アドレスを生成する、
偶数ページ書込アドレス生成手段、および 前記生成さ
れた偶数ページ書込アドレスに従って画像メモリに書込
まれた偶数ページの画像データを９０度回転させて読出
すために、画像メモリの第１エリアから主走査方向にｍ
個の画素を読出しそれに続いて第２エリアから副走査方
向にｎ−ｍ個の画素を読出して合わせてｎ個の画素を１
ラインとしたライン単位で画像メモリの読出アドレスを
順次生成する偶数ページ読出アドレス生成手段、を含む
ことを特徴とするものである。

【００１０】

【作用】この発明によれば、主走査方向にｍ個の画素列
を有し、副走査方向にｎ個の画素列を有する長方形状の
入力画像データを９０度回転して出力することができ
る。具体的には、長方形状の画像データが複数ページ連
続して入力される際に、奇数ページ目の画像データは普
通の順序（主走査方向にｍ個の画素を１画素としてライ
ン単位）で画像メモリに書込まれる。この書込は、後述
するように偶数ページの画像データの読出と並行して行
なわれる。

【００１１】画像メモリに書込まれた奇数ページの画像
データの読出は、画像データを９０度回転させて読出す
ために、副走査方向にｎ個の画素を１ラインとして、ラ
イン単位で順次読出される。また、上記奇数ページの画
像データの読出と並行して、偶数ページの画像データの
書込が行なわれる。偶数ページの書込に際しては、画像
メモリを正方形状のｍ×ｍの画素を記憶できる第１エリ
アと、残りのｍ×（ｎ−ｍ）の画素を記憶できる第２エ
リアとに論理的に２分割し、まず第１エリアへの画像デ
ータの書込が行なわれ、その後第２エリアへの画像デー
タの書込が行なわれる。

【００１２】また、偶数ページの画像データの読出は、
１ラインのデータが第１エリアから読出されたｍ個の画
素と第２エリアから読出されたｎ−ｍ個の画素とが合わ
せられてｎ個の画素を１ラインとしたライン単位で読出
される。以上の書込および読出のアドレスを特定するこ
とによって、１ページ分の画像メモリを用いて、画像デ
ータの書込と画像データの読出とを並行して行なうこと
ができる。

【００１３】なお、画像メモリから読出された画像デー
タは必要に応じ出力段で鏡像処理が行なわれ、左右に反
転した画像が元に戻される。

【００１４】

【実施例】以下には、図面を参照して、この発明の実施
例について詳細に説明をする。まず、図１および図２を
参照して、この発明の一実施例における、画像メモリへ
画像データを書込む順序、および画像メモリから画像デ
ータを読出す順序の概要について説明をする。

【００１５】この実施例は、長方形の原稿がその短辺Ｘ
方向を主走査方向、その長辺Ｙ方向を副走査方向として
読取られた画像データの回転処理にのみ有効である。 （１）まず、図２に示すように、ラインセンサ１によっ
て１枚目の原稿ＯＳが読取られる。このとき、原稿ＯＳ
はその短辺Ｘがラインセンサ１に平行になるように読取
位置に配置されている。初期状態で、ラインセンサ１は
原稿ＯＳのたとえば左端に位置している。

【００１６】ラインセンサ１は、１ライン単位で、各画
素を図１において上から下に主走査方向へ読取り、次い
で、原稿ＯＳの長辺Ｙ方向である副走査方向に１画素分
動かされて２ライン目の主走査方向への読取りを行う。
そして順次この動作が繰返されて、原稿ＯＳの画像デー
タが読取られる。図１のＡ，Ｂ，Ｃは、ラインセンサ１
により読取られた画像データの画像メモリへの書込順序
を図解的に示している。また、図１のａ，ｂ，ｃは、画
像メモリからの画像データの読出順序を図解的に示して
いる。そして、ａとＢ、ｂとＣとは同時に行われる。

【００１７】ラインセンサ１で読取られた１枚目の原稿
の画像データは、図１のＡに示す順序で画像メモリに書
込まれる。すなわち、画像メモリの短辺に沿って、左か
ら右に順次ラインデータが書込まれる。より具体的に
は、画像メモリの左端に上から下へ１ライン目の画像デ
ータが書込まれ、次いでその右隣に上から下へ２ライ
ン目の画像データが書込まれ、次いで３ライン目の画
像データが書込まれ、というように、１ラインずつ、
画像データは左から右へと順に書込まれる。

【００１８】（２）次に、画像メモリに書込まれた画像
データは、画像が９０度回転するように、所定の順序で
読出される。このときの読出順序を図１のａに示す。１
枚目の原稿の画像データは画像メモリに原稿に表示され
たとおりの位置関係で記憶されている。それゆえ、画像
データの読出は、画像メモリの長辺に沿って、上から下
へと９０°回転したラインデータが順次読出される。よ
り具体的には、画像メモリの左上から右へ１ライン目の
画像データが読出され、次に２ライン目の画像データ
が読出され、同様に上から下へと向かってライン画像
データ…の読出が繰返される。

【００１９】（３）上記図１のａに示す１枚目の画像デ
ータの読出と並行して、２枚目の画像データが画像メモ
リに書込まれる。この書込順序は、図１のＢに示す順序
で行われる。すなわち、画像メモリが正方形の第１エリ
アと長方形の第２エリアとに区分され、まず第１エリア
に上から下へと向かって１ラインずつ順にデータが書込
まれ、次いで、第２エリアに左から右へ順に１ラインず
つデータが書込まれる。

【００２０】より具体的には、１枚目の原稿の第１ライ
ンの画像データが読出された後のアドレスエリアに、２
枚目の原稿の１ライン目の画像データが書込まれる。
１枚目の原稿の第１ラインの読出データは、画像メモ
リの左端から右端までの１列で構成されている。これに
対し、２枚目の原稿の１ライン目の画像データは原稿
の短辺Ｘ方向のデータであり、画像メモリの左端から１
列目の途中まででデータ書込が終了する。よって画像メ
モリの１列目の右端部分はデータが書込まれない。つま
り、正方形の第１エリアを用いてデータが書込まれ、第
２エリアへはデータは書込まれない。

【００２１】このようにして、画像メモリに記憶された
１枚目の画像データが、第１ライン目から順に読出さ
れ、その読出された後に、図１のａに示すように、２枚
目の原稿の画像データが書込まれていく。それゆえ、１
枚目の原稿の画像データの読出が終了した時点では、２
枚目の原稿の画像データは、図１のＢに示すように、画
像メモリの左側の正方形の第１エリアにのみ書込まれて
いることになる。そしてこの状態では２枚目の原稿の画
像データはすべて書込まれているわけではない。それゆ
えこれに続いて、画像メモリの残りの右側の長方形の第
２エリアを用いて、２枚目の残りの画像データの書込が
続けられる。

【００２２】この結果、２枚目の原稿の画像データは、
図１のＢに示すように、画像メモリの左側の正方形の第
１エリアに上から下へ順にラインデータが…ｍと
書込まれ、かつ、画像メモリの右側の長方形の第２エリ
アには、左側から右側に向かって順にラインデータがｍ
＋１，ｍ＋２，…と書込まれる。（４）次に、２枚目の
原稿の画像データの読出順序を、図１のｂを参照して説
明する。

【００２３】２枚目の原稿の第１ラインは、画像メモリ
の左側の正方形の第１エリアの最も左ラインを上から
下へ読出し、それに続いて画像メモリの右側の長方形の
第２エリアの最も上側のライン′を左から右へ読出
し、これらを合わせた＋′として出力される。同様
に、出力される画像データの第２ライン目以降は、＋
′，＋′，…となる。

【００２４】（５）２枚目の原稿の画像データの読出と
同時に、３枚目の原稿の画像データが画像メモリに書込
まれる。３枚目の原稿の画像データの書込順序は、１枚
目の原稿の画像データの書込順序と同じであり、また、
その読出順序も同じである（図１Ｃおよびｃ参照）。１
ページ分の画像メモリを利用し、以上の書込手順および
読出手順を繰り返すことによって、入力される画像デー
タを９０度反転させてプリントアウトすることができ
る。なお、この場合、画像メモリから読出された画像デ
ータは、出力段で、各ラインを主走査方向に反転する
（いわゆる鏡像処理をする）必要がある。

【００２５】以上の画像メモリの書込処理および読出処
理によれば、従来の処理に比べ、処理の高速化が図れ
る。すなちわ、図３に示すように、従来は（Ａ）のよう
に、１枚目の原稿読取（スキャン）が行われて後、その
プリントアウトが行われ、その後に２枚目の原稿読取
（スキャン）およびプリントアウトが行われ、さらにそ
の後に、３枚目の原稿の読取（スキャン）とプリントア
ウトが行われていた。このように、各原稿につき、処理
はシリアルに順次行われていた。

【００２６】これに対し、この実施例によれば、（Ｂ）
に示すように、１枚目の原稿の読取（スキャン）が行わ
れた後１枚目の原稿のプリントアウトが行われる。この
１枚目の原稿のプリントアウトと並行して、２枚目の原
稿の読取（スキャン）がされる。また、２枚目の原稿の
プリントアウトと並行して３枚目の原稿の読取（スキャ
ン）が行えることになる。それゆえ全体としてみると、
従来の処理に比べて動作時間が短縮される。

【００２７】図４は、この発明の一実施例にかかる画像
データ９０度回転処理を行う回路の全体構成の概要を示
すブロック図である。図４に示すように、スキャナ部１
１で読取られた画像データは、ディジタル信号に変換さ
れ、複数の画素データからなるラインデータが順次画像
メモリ１２へ与えられる。スキャナ１１と画像メモリ１
２との間には、図示しないが、ラインバッファが介在さ
れていてもよい。画像メモリ１２における画像データの
書込アドレスは、書込アドレス演算回路１３により演算
される。一方、画像メモリ１２に記憶された画像データ
を読出す際には、その読出順序が読出アドレス演算回路
１４によって指定される。そして読出アドレス演算回路
１４で指定されたアドレス順次に画像データが読出さ
れ、プリンタ部１５へ与えられる。画像メモリ１２とプ
リンタ部１５との間にも、必要があればラインバッファ
が介在されてもよい。プリンタ部１５では、与えられる
画像データを必要に応じて鏡像処理等し、画像データを
プリントアウトする。このプリントアウトされるデータ
はスキャナ部１１で読取られた画像データが９０度回転
されたデータとなる。

【００２８】書込アドレス演算回路１３および読出アド
レス演算回路１４は、前述の図１に示す順序で画像デー
タの書込み、読出しアドレスを指定する。以下、この書
込アドレス演算回路１３および読出アドレス演算回路１
４の具体的な構成例について説明する。今、主走査方向
Ｘの画素データ座標をＤＯＴ、副走査方向Ｙの画素デー
タ座標をＬＩＮＥ、主走査幅（固定値）をＷＩＤＴＨ、
処理中の原稿番号をＰＡＧＥ、副走査幅（固定値）をＨ
ＥＩＧＨＴ、とすると、指定アドレスａｄｄは以下の関
係式で表わすことができる。

【００２９】（１）読出時： 奇数ページ ａｄｄ＝ＤＯＴ×ＷＩＤＴＨ＋ＬＩＮＥ 偶数ページ ＤＯＴ≦ＷＩＤＴＨの時： ａｄｄ＝ＬＩＮＥ×ＷＩＤＴＨ＋ＤＯＴ ＤＯＴ＞ＷＩＤＴＨの時： ａｄｄ＝（ＤＯＴ−ＷＩＤＴＨ）×ＷＩＤＴＨ＋ＷＩＤ
ＴＨ×ＷＩＤＴＨ＋ＬＩＮＥ （２）書込時： 奇数ページ ａｄｄ＝ＬＩＮＥ×ＷＩＤＴＨ＋ＤＯＴ 偶数ページ ＬＩＮＥ≦ＷＩＤＴＨの時： ａｄｄ＝ＤＯＴ×ＷＩＤＴＨ＋ＬＩＮＥ ＬＩＮＥ＞ＷＩＤＴＨの時： ａｄｄ＝（ＬＩＮＥ−ＷＩＤＴＨ）×ＷＩＤＴＨ＋ＷＩ
ＤＴＨ×ＷＩＤＴＨ＋ＤＯＴ 上記のアドレス計算回路をハードウェアで構成した例
を、以下に示す。

【００３０】まず、上記関係式に示すように、場合分け
が必要であり、そのために選択回路で選択信号を生成す
る必要がある。図５は、書込時の選択信号生成回路を示
すブロック図である。ＤＯＴカウンタ２１にはスキャナ
部１１（図４参照）からスキャナの読取に同期した画素
単位のＤＯＴクロックが与えられる。ＬＩＮＥカウンタ
２２には、スキャナ部１１からスキャナの副走査に同期
した水平同期信号等のＬＩＮＥクロックが与えられる。
ＷＩＤＴＨレジスタ２３には、読取る原稿サイズに基づ
いた主走査幅が設定されている。ＰＡＧＥカウンタ２４
にはコピーされた枚数を表わす信号が与えられる。ＨＥ
ＩＧＨＴレジスタ２５には原稿サイズに基づいた副走査
幅が設定されている。

【００３１】比較器２６はＬＩＮＥカウンタ２２のカウ
ント値とＷＩＤＴＨレジスタ２３の設定値とを比較し、
ＬＩＮＥ≦ＷＩＤＴＨであれば「１」、ＬＩＮＥ＞ＷＩ
ＤＴＨであれば「０」という２値信号を選択的に出力す
る。比較器２６の出力は２入力ＮＡＮＤゲート２７のＡ
入力とされる。このＮＡＮＤゲート２７のＢ入力にはペ
ージカウンタ２４のカウント値が奇数ページのときは
「０」、偶数ページのときは「１」が与えられる。そし
てＮＡＮＤゲート２７の出力はＯＲゲート２８を介して
選択信号ｗ１のビット１として出力される。

【００３２】比較器２６の出力は、またＮＯＴゲート２
９で反転され、２入力ＮＡＮＤゲート３０のＡ入力とさ
れる。このＮＡＮＤゲート３０のＢ入力にも、ページカ
ウンタ２４のカウント値に基づく信号が与えられる。つ
まり奇数ページの場合は０、偶数ページの場合は１の信
号が与えられる。ＮＡＮＤゲート３０の出力はＯＲゲー
ト３１を介して選択信号ｗ１のビット２として出力され
る。

【００３３】なお、ＯＲゲート２８，３１には複写開始
時または複写サイズ変更時にリセット信号が与えられ
る。また、ＤＯＴカウンタ２１のカウント値とＷＩＤＴ
Ｈレジスタ２３の値とが比較器３２で比較される。比較
の結果、ＤＯＴ≦ＷＩＤＴＨならば「１」、ＤＯＴ＞Ｗ
ＩＤＴＨならば「０」の出力が導出される。

【００３４】さらに、ＬＩＮＥカウンタ２２のカウント
値とＷＩＤＴＨレジスタ２５の値とが比較器３３で比較
される。比較の結果、ＬＩＮＥ≦ＨＥＩＧＨＴならば
「１」、逆にＬＩＮＥ＞ＨＥＩＧＨＴならば「０」が比
較器３３から出力される。比較器３２の出力と比較器３
３の出力は、ＡＮＤゲート３４で論理積が取られ、ＡＮ
Ｄゲート３４の出力は選択信号ｗ２として出力される。

【００３５】図６に、読出時の選択信号生成回路の構成
例を示す。図６の選択信号生成回路では、比較器２６は
ＤＯＴカウンタのカウント値とＷＩＤＴＨレジスタ２３
の値とを比較する。また、比較器３２はＤＯＴカウンタ
２１とＨＥＩＧＨＴレジスタ２５の値とを比較する。比
較器３３はＬＩＮＥカウンタ２２の値とＷＩＤＴＨ２３
の値とを比較する。その他の構成は図５で説明した回路
と同様であり、同一部分には同一番号を付す。

【００３６】図５および図６の各選択信号生成回路から
出力される選択信号ｗ１，ｗ２，ｒ１，ｒ２の出力と場
合分け（入力画像データの内容）との関係を、次の表
１，表２，表３および表４に示す。

【００３７】

【表１】

【００３８】

【表２】

【００３９】

【表３】

【００４０】

【表４】

【００４１】上記表１〜表４において、ＤはＤＯＴ、Ｌ
はＬＩＮＥ、ＷはＷＩＤＴＨ、ＨはＨＥＩＧＨＴを表わ
している。図７は、書込アドレス生成回路の回路ブロッ
ク図である。この回路ブロック図から明らかなとおり、
書込時のアドレス生成回路は、パイプライン処理方式と
なっており、基本的に処理クロックに同期して１アドレ
スが出力される。たとえばＦＡＳＴタイプのＩＣを利用
すれば１００ＭＨｚ程度の処理速度に同期可能である。
しかしながら回路の中には乗算器が含まれており、この
乗算器の処理速度は他の回路に比べて遅いので、全体と
しての処理速度があまり速くならない場合がある。

【００４２】そこで処理速度の高速化のためには、アド
レス計算の多重化を行う必要がある。この方法として
は、隣接画素のアドレス計算を並列処理することによる
高速化と、隣接ラインのアドレス計算を並列処理するこ
とによる高速化とが考えられる。この回路では、隣接ラ
インのアドレスを並列計算する手法が採用されている。
すなわち、回路ブロックの上半分の部分で第１ラインア
ドレスが計算され、下半分の部分で第２ラインアドレス
が第１ラインアドレスと並列に計算されるように、回路
が構成されている。

【００４３】より具体的に説明すると、図７において、
レジスタ７１にはＷＩＤＴＨの値Ｗが設定されている。
カウンタ７２はＤＯＴの値Ｄを計数し、カウンタ７３は
ＬＩＮＥの値Ｌを計数する。レジスタ７１の設定値Ｗは
レジスタ７４にストアされる。カウンタ７２の計数値Ｄ
はレジスタ７５にストアされる。またカウンタ７３の計
数値Ｌはレジスタ７６にストアされる。さらに、カウン
タ７３の計数値Ｌからレジスタ７１の設定値Ｗが減算さ
れた値Ｌ−Ｗはレジスタ７７にストアされる。

【００４４】上記４つのレジスタ７４〜７７は選択信号
ｗ１により選択される。たとえば奇数ページでｗ１が
「１１」の場合には、レジスタ７６が選択される。その
結果、乗算器７８においてＬ×Ｗの掛け算がされ、その
積はマルチプレクサ７９を介してレジスタ８０へ与えら
れる。マルチプレクサ７９は選択信号ｗ１で切換えら
れ、ｗ１が「００」のときには出力をレジスタ８１へ導
き、それ以外のときには出力をレジスタ８０へ与える。

【００４５】つまり、選択信号ｗ１がリセット時以外に
は、レジスタ８０の出力が加算器８２に与えられる。一
方、カウンタ７２および７３の各出力Ｄ，Ｌはそれぞれ
レジスタ８３，８４および８５，８６へ与えられてい
る。また、レジスタ８１の値「Ｗ×Ｗ」とレジスタ８３
の値「Ｄ」とは加算器８８で加えられ、レジスタ８９に
ストアされる。そして、レジスタ８９，８５または８６
の値は、選択信号ｗ１により択一的に加算器８２へ与え
られる。そして加算器８２の出力はレジスタ８７へ与え
られ、選択信号ｗ２が「１」のとき第１ラインアドレス
出力として導出される。

【００４６】さらに、下半分の回路１００は、前述した
ように第２ラインアドレスを第１ラインアドレスの演算
と並列して演算するための回路であり、上半分の回路と
ほぼ同様な構成になっている。ただ第２ラインのアドレ
スであるから、第１ラインのアドレスに対して１ライン
分のデータが加えられて（Ｌ＋１）として計算されるよ
うに構成されている。

【００４７】図８に読出時のアドレス生成回路の構成例
を示す回路ブロック図を示す。読出時のアドレス生成回
路の構成も書込時のアドレス生成回路の構成と同様で、
パイプライン処理方式の回路である。ただ、ラインカウ
ンタとドットカウンタとを入れ換えた構成になる。この
結果、画像の９０度回転が達成できる。図７の書込時の
アドレス生成回路および図８の読出時のアドレス生成回
路を用いることにより、既に図１で説明した画像メモリ
の書込および読出が実現できる。

【００４８】

【発明の効果】この発明によれば、１ページ分の画像メ
モリを用いて、入力画像データを画像メモリへ書込む処
理と、画像メモリに書込まれた画像データを９０度回転
させて読出す処理とを並列に行なわせることができる。
したがって複数の入力画像データに対して連続的に９０
度回転処理を施して出力する場合に、全体の処理時間を
短縮することができる。

【００４９】このことは、たとえばこの発明にかかるメ
モリ制御装置がディジタル複写機に組み込まれた場合に
は、全体の複写速度がメモリ制御装置の処理速度により
制限を受けにくいということを意味している。したがっ
て、高速で９０度回転処理を行なうことのできるメモリ
制御装置をディジタル複写機に組み込むことによって、
全体として高速で複写処理のできる複写機にすることが
できる。あるいは、全体として安価な複写機を製造する
ことができる。

【００５０】また、ディジタルファクシミリ装置等の画
像処理装置にも同様に適用することができる。

【図面の簡単な説明】

【図１】この発明の一実施例における画像メモリへの画
像データの書込順序および画像メモリからの画像データ
の読出順序の概要を示す図解図である。

【図２】原稿とその原稿を読取るラインセンサとの位置
関係を示す図解図である。

【図３】この実施例における処理速度の高速化の概念
を、従来の処理速度との比較で示す図である。

【図４】この発明の一実施例にかかる画像データ９０度
回転処理を行なう回路の全体構成の概要を示すブロック
図である。

【図５】書込時の選択信号生成回路のブロック図であ
る。

【図６】読出時の選択信号生成回路のブロック図であ
る。

【図７】書込アドレス生成回路の回路ブロック図であ
る。

【図８】読出アドレス生成回路のブロック図である。

【符号の説明】

１ スキャナ １１ スキャナ部 １２ 画像メモリ １３ 書込アドレス演算回路 １４ 読出アドレス演算回路 １５ プリンタ部

Claims (1)

【特許請求の範囲】
1. 【請求項１】主走査方向にｍ個の画素列を有し、主走査
   方向と直交方向に延びる副走査方向にｎ個（ｎ＞ｍ：
   ｍ，ｎは共に正の整数）の画素列を有する入力画像デー
   タに対し、ｍ×ｎの画素を記憶できる１ページ分の画像
   メモリを用いて、入出力をライン単位に同期して９０度
   回転処理するためのディジタル画像処理用のメモリ制御
   装置であって、 画像メモリへ入力される画像データが奇数ページか偶数
   ページかを特定する手段、 特定手段が奇数ページを特定したとき、主走査方向にｍ
   個の画素を１ラインとして、ライン単位で画像メモリの
   書込アドレスを順次生成する奇数ページ書込アドレス生
   成手段、 前記生成された奇数ページ書込アドレスに従って画像メ
   モリに書込まれた奇数ページの画像データを９０度回転
   させて読出すために、副走査方向にｎ個の画素を１ライ
   ンとして、ライン単位で画像メモリの読出アドレスを順
   次生成する奇数ページ読出アドレス生成手段、 前記特定手段が偶数ページを特定したとき、画像メモリ
   をｍ×ｍの画素を記憶できる第１エリアと、ｍ×（ｎ−
   ｍ）の画素を記憶できる第２エリアとに論理的に２分割
   し、前記生成された奇数ページ読出アドレスに従って行
   なわれる画像データの読出に並行して、第１エリアの画
   像データが読出された後の副走査方向のアドレスエリア
   に、ｍ個の画素を１ラインとしてライン単位で画像デー
   タが順次書込まれるように書込アドレスを生成し、第１
   エリアへの画像データ書込が終了した後続いて第２エリ
   アに、主走査方向にライン単位で画像データが順に書込
   まれるように書込アドレスを生成する、偶数ページ書込
   アドレス生成手段、および前記生成された偶数ページ書
   込アドレスに従って画像メモリに書込まれた偶数ページ
   の画像データを９０度回転させて読出すために、画像メ
   モリの第１エリアから主走査方向にｍ個の画素を読出し
   それに続いて第２エリアから副走査方向にｎ−ｍ個の画
   素を読出して合わせてｎ個の画素を１ラインとしたライ
   ン単位で画像メモリの読出アドレスを順次生成する偶数
   ページ読出アドレス生成手段、を含むことを特徴とする
   ディジタル画像処理用のメモリ制御装置。