JPH0863431A - バスファイト防止装置 - Google Patents

Abstract

(57)【要約】 【目的】 バスファイト防止装置に関し、バスリクエス
ト信号障害によるバスファイトの防止を目的とする。 【構成】 バスリクエスト信号を夫々専用信号線１３又
は１４を用いて相互に送出し、リクエスト調停手段３１
と３２の調停に基づく優先順位に従って、データを共用
バス１５を介して相手装置に送出する二つの装置２９と
３０において、二つの装置２９と３０間には、自己が送
出した前記バスリクエスト信号を相手装置を経由して帰
還させる一本の帰還用信号線２８を設け、前記帰還用信
号線２８を介して自己の送出したバスリクエスト信号が
着信しない場合、前記共用バス１５に自己のデータを送
出しないように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は相互にバスリクエスト信
号を送出し、リクエスト調停回路の調停に基づくバス使
用上の優先順位に従って、１クロックサイクルの間デー
タを転送する装置間で、前記バスリクエスト信号の転送
障害によるバスファイトを防止すると共に、該バスリク
エスト信号転送障害発生後もデータ転送を可能とするバ
スファイト防止装置に関する。

【０００２】共用バスを使用して相互にデータを転送す
る装置においては、共用バスの使用を要求するバスリク
エスト信号を相互に送出し、このバスリクエスト信号が
同時に送出された場合には、優先順位の高い装置が共用
バスの使用権を得てデータを相手装置に送出するように
して、バスファイトの発生を防止しているが、このバス
リクエスト信号を転送する信号線は、装置間を結合して
いるため比較的障害が発生し易い。

【０００３】ところで、前記バスリクエスト信号が装置
に到達しないと、装置は相手装置のバス使用タイミング
を認識することが不可能となり、相手装置が共用バスを
使用しないと誤判断することとなるため、バスファイト
が発生するようになるが、このバスファイト発生は防止
されることが必要である。

【０００４】又、バスリクエスト信号線が障害となって
も、バスファイトを避けてデータ転送が可能となること
が望まれている。

【０００５】

【従来の技術】図１４は従来技術の一例を説明するブロ
ック図で、図１５は図１４の動作を説明するシーケンス
である。

【０００６】装置１は装置２より共通バス１５の使用権
の優先順位が高いものとする。バスリクエストが競合し
ない場合、装置１のリクエストパルス生成回路３は、図
示省略した制御回路の制御により、信号線１３を経て装
置２に対し、図１５(A) のバスリクエスト(A) に示す如
く、クロックに同期して、クロックの１サイクルの間バ
スリクエスト(A) を送出する。

【０００７】このバスリクエスト(A) を受信した装置２
のリクエスト調停回路９は、装置２のリクエストパルス
生成回路８がバスリクエスト信号を送出しないため、バ
スリクエストの競合が無くデータの受信であると判定
し、バス制御回路１０に指示してレシーバ１１をイネー
ブルとする。

【０００８】又、装置１のリクエスト調停回路４は、リ
クエストパルス生成回路３からバスリクエスト(A) を受
信した時、装置２からのバスリクエスト(B) が受信され
ないため、バスリクエストの競合が無くデータの送信で
あると判定し、バス制御回路５に指示してドライバ６を
イネーブルとする。

【０００９】従って、装置１から図示省略したデータ送
出回路が送出するデータがドライバ６を経て共用バス１
５に図１５(A) の共用バスに示す如く、クロックの１サ
イクルの間データＡが送出され、装置２のレシーバ１１
を経て装置２の図示省略したデータ受信回路に転送され
る。

【００１０】バスリクエストが競合する場合、装置１の
リクエストパルス生成回路３は、図１５(B) のバスリク
エスト(A) に示す如く、クロックに同期してクロックの
１サイクルの間、バスリクエスト(A) を送出する。

【００１１】又、装置２のリクエストパルス生成回路８
は、図１５(B) のバスリクエスト(B) に示す如く、クロ
ックに同期してバスリクエスト(A) と同時にバスリクエ
スト(B) を送出する。

【００１２】リクエストパルス生成回路８は、信号線１
３からリクエストパルス生成回路３が送出したバスリク
エスト(A) を受信するため、バスリクエスト(B) の送出
時間を長くする必要があると判定し、図１５(B) のバス
リクエスト(B) に示す如く、クロックの２サイクルの間
バスリクエスト(B) を送出する。

【００１３】リクエスト調停回路４は、バスリクエスト
(A) とバスリクエスト(B) が同時に受信されるが、優先
順位が高いのでデータ送信と判定し、バス制御回路５に
指示して、ドライバ６をイネーブルとするため、共用バ
ス１５には、クロックの１サイクルの間、図１５(B) の
共用バスに示す如く、データ(A) が送出される。

【００１４】リクエスト調停回路９は、同様にバスリク
エスト(A) とバスリクエスト(B) が同時に受信される
が、優先順位が低いのでデータ受信と判定し、バス制御
回路１０に指示して、レシーバ１１をイネーブルとする
ため、装置２のデータ受信回路は共用バス１５に送出さ
れたデータ(A) を受信する。

【００１５】リクエスト調停回路９は、リクエストパル
ス生成回路８がバスリクエスト(A)が停止した後も、バ
スリクエスト(B) を送出しているため、バスリクエスト
は競合せず、データの送信と判定し、バス制御回路１０
に指示して、ドライバ１２をイネーブルとする。

【００１６】従って、装置２のデータ送出回路が送出す
るデータ(B) が、図１５(B) の共用バスに示す如く、デ
ータ(A) に続いて共用バス１５に送出される。リクエス
ト調停回路４は、バスリクエスト(A) が停止した後バス
リクエスト(B) が受信されているため、バスリクエスト
は競合せず、データの受信であると判定し、バス制御回
路５に指示してレシーバ７をイネーブルとする。

【００１７】従って、装置１のデータ受信回路は共用バ
ス１５に送出されたデータ(B) を受信する。

【００１８】

【発明が解決しようとする課題】前記の如く、従来は装
置１が信号線１３を使用してバスリクエスト信号を装置
２に送出し、装置２は信号線１４を使用してバスリクエ
スト信号を装置１に送出して、バスリクエストが競合し
た時は、共用バス１５に送出するデータの送出タイミン
グをずらしてバスファイトが発生しないように制御して
いる。

【００１９】しかしながら、信号線１３と１４は装置１
と２の間を接続しているため、比較的障害が発生し易
い。信号線１３又は１４が障害を発生し、バスリクエス
ト信号が相手装置のリクエスト調停回路４又は９に到達
しない場合、装置１又は２は、相手装置の共用バス１５
を使用するタイミングが不明となる。

【００２０】即ち、リクエスト調停回路４又は９は、相
手装置からのバスリクエスト信号が受信されないため、
常に共用バス１５の競合が発生していないと判定し、夫
々バス制御回路５又は１０に指示してドライバ６又は１
２を同時にイネーブルとすることがある。従って、バス
ファイトが頻発することになるという問題がある。

【００２１】本発明はこのような問題点に鑑み、各装置
が自分の発行したバスリクエスト信号が相手装置に受信
されたことを確認する手段を設けることで、信号線１３
及び１４の障害発生に起因するバスファイトを防止し、
更に、信号線１３及び１４の障害発生の後も、バスファ
イトを避けて共用バス１５の使用を可能とすることを目
的としている。又、バスファイト防止装置の信頼性を向
上させ、更に、リクエスト調停回路４及び９の信頼性も
向上させることを目的としている。

【００２２】

【課題を解決するための手段】そして、この目的は図１
に示されるように、バスリクエスト信号を夫々専用信号
線１３又は１４を用いて１クロックサイクルの間相互に
送出し、このバスリクエスト信号が競合した場合、各装
置に備わるリクエスト調停手段３１と３２の調停に基づ
く共用バス１５使用上の優先順位に従って、１クロック
サイクルの間データを相手装置に送出する二つの装置２
９と３０において、この二つの装置間には、自己が送出
した前記バスリクエスト信号を相手装置を経由して帰還
させる一本の帰還用信号線２８を設け、前記優先順位の
高い装置３０には、前記バスリクエスト信号を２クロッ
クサイクルの間送出する手段２３及び２４と、自己の送
出したバスリクエスト信号が２クロックサイクル継続し
ない場合、データ送出を禁止するリクエスト調停手段３
２と、相手装置２９からのバスリクエスト信号及び前記
帰還用信号線２８を経て着信した自己のバスリクエスト
信号により、自己のバスリクエスト信号を通過させ該自
己のリクエスト調停手段３２に供給するゲート手段２７
とを設け、前記優先順位の低い装置２９には、相手装置
３０からのバスリクエスト信号及び前記帰還用信号線２
８を経て着信した自己のバスリクエスト信号により、自
己のバスリクエスト信号を通過させ自己のリクエスト調
停手段３１に供給するゲート手段２２と、相手装置３０
からの前記バスリクエスト信号が自己の１クロックサイ
クルの間送出するバスリクエスト信号と競合した時、１
クロックサイクル待った後、再度１クロックサイクルの
間バスリクエスト信号として相手装置３０に送出する手
段１６〜１９とを設け、前記帰還用信号線２８を介して
自己の送出したバスリクエスト信号が着信しない場合、
前記共用バス１５に自己のデータを送出しないことによ
り達成される。

【００２３】又、この目的は図３に示されるように、バ
スリクエスト信号を夫々専用信号線１３又は１４を用い
て１クロックサイクルの間相互に送出し、このバスリク
エスト信号が競合した場合、各装置に備わるリクエスト
調停手段４と９の調停に基づく共用バス１５使用上の優
先順位に従って、１クロックサイクルの間データを相手
装置に送出する二つの装置３５と３６において、この二
つの装置間には、自己が送出した前記バスリクエスト信
号を相手装置を経由して夫々帰還させる二本の帰還用信
号線３３と３４を設け、前記二つの装置３５と３６に
は、夫々自己の送出した前記バスリクエスト信号を自己
専用の該帰還用信号線を経て着信した自己のバスリクエ
スト信号によって通過させ自己の前記リクエスト調停手
段４又は９に供給するゲート手段２２又は２７を夫々設
け、前記帰還用信号線３３又は３４を介して自己の送出
したバスリクエスト信号が着信しない場合、前記共用バ
ス１５に自己のデータを送出しないことにより達成され
る。

【００２４】又、この目的は図６と図７に示されるよう
に、バスリクエスト信号を夫々専用信号線１３又は１４
を用いて１クロックサイクルの間相互に送出し、このバ
スリクエスト信号が競合した場合、各装置に備わるリク
エスト調停手段４と９の調停に基づく共用バス１５使用
上の優先順位に従って、１クロックサイクルの間データ
を相手装置に送出する二つの装置３７と３８において、
この二つの装置間には、自己が送出した前記バスリクエ
スト信号を相手装置を経由して夫々帰還させる二本の帰
還用信号線３３と３４を設け、前記二つの装置３７と３
８には、夫々自己の送出した前記バスリクエスト信号
を、自己専用の該帰還用信号線を経て着信した自己のバ
スリクエスト信号によって通過させ自己の前記リクエス
ト調停手段４又は９に供給するゲート手段２２又は２７
と、正常時は相手装置が送出したバスリクエスト信号を
相手装置専用の前記帰還用信号線に送出し、自己の送出
した前記バスリクエスト信号が前記自己専用の帰還用信
号線を経て着信しないことを検出した時、相手装置が送
出するバスリクエスト信号を１クロックサイクル遅らせ
て、相手装置専用の前記帰還用信号線に送出した後は、
自己の送出するバスリクエスト信号を前記相手装置専用
の帰還用信号線を経て送出する手段４０〜４４，４８及
び４９又は５５〜５９，６３及び６４と、自己の送出し
たバスリクエスト信号が相手装置から１クロックサイク
ル遅らされて前記自己専用の帰還用信号線から着信した
時、相手装置から前記自己専用の帰還用信号線を経て着
信する相手装置が送出したバスリクエスト信号を自己の
リクエスト調停手段に送出させると共に、自己が送出す
るバスリクエスト信号を自己の前記リクエスト調停手段
に送出させるゲート信号を前記ゲート手段２２又は２７
に送出する手段４５〜４７，５０，５１，７０及び３９
又は６０〜６２，６５，６６，７２及び５４とを夫々設
け、前記専用信号線に障害が発生した場合においても、
前記リクエスト調停手段４と９の調停に基づき、前記共
用バス１５を介してデータの送受を行わせることにより
達成される。

【００２５】又、この目的は図９と図１０に示されるよ
うに、バスリクエスト信号を夫々専用信号線１３又は１
４を用いて１クロックサイクルの間相互に送出し、この
バスリクエスト信号が競合した場合、各装置に備わるリ
クエスト調停手段４と９の調停に基づく共用バス１５使
用上の優先順位に従って、１クロックサイクルの間デー
タを相手装置に送出する二つの装置７３と７４におい
て、この二つの装置間には、自己が送出した前記バスリ
クエスト信号を相手装置を経由して夫々帰還させる二本
の帰還用信号線３３と３４を設け、前記二つの装置７３
と７４には、夫々自己の送出した前記バスリクエスト信
号を、自己専用の該帰還用信号線を経て着信した自己の
バスリクエスト信号によって通過させ自己の前記リクエ
スト調停手段に供給するゲート手段２２又は２７と、正
常時は相手装置が送出したバスリクエスト信号を相手装
置専用の前記帰還用信号線に送出し、自己の送出した前
記バスリクエスト信号が前記自己専用の帰還用信号線を
経て着信しないことを検出した時、相手装置が送出する
バスリクエスト信号を１クロックサイクル遅らせて、相
手装置専用の前記帰還用信号線に送出した後は、自己の
送出するバスリクエスト信号を前記相手装置専用の帰還
用信号線を経て送出する手段４０〜４４，４８及び４９
又は５５〜５９，６３及び６４と、自己の送出したバス
リクエスト信号が相手装置から１クロックサイクル遅ら
されて前記自己専用の帰還用信号線から着信した時、相
手装置から前記自己専用の帰還用信号線を経て着信する
相手装置が送出したバスリクエスト信号を自己のリクエ
スト調停手段に送出させると共に、自己が送出するバス
リクエスト信号を自己の前記リクエスト調停手段に送出
させるゲート信号を前記ゲート手段に送出する手段４５
〜４７，５０，５１，７０及び３９又は６０〜６２，６
５，６６，７２及び５４と、相手装置の送出するバスリ
クエスト信号を阻止する手段７５又は７６とを夫々設
け、前記専用信号線に疑似的な障害を発生させた後、前
記リクエスト調停手段４と９の調停に基づき、前記共用
バス１５を介してデータの送受を行わせることにより達
成される。

【００２６】又、この目的は図１２に示されるように、
バスリクエスト信号を夫々専用信号線を用いて１クロッ
クサイクルの間相互に送出し、このバスリクエスト信号
が競合した場合、各装置に備わるリクエスト調停手段４
の調停に基づく共用バス１５使用上の優先順位に従っ
て、１クロックサイクルの間データを相手装置に送出す
る二つの装置７７と７８において、この二つの装置間に
は、自己が送出した前記バスリクエスト信号を相手装置
を経由して夫々帰還させる二本の帰還用信号線３３と３
４を設け、前記二つの装置７７と７８には、夫々自己の
送出した前記バスリクエスト信号を自己専用の該帰還用
信号線を経て着信した自己のバスリクエスト信号によっ
て通過させ自己の前記リクエスト調停手段４に供給する
ゲート手段２２と、前記自己のバスリクエスト信号送出
と同時に疑似的に相手装置からのバスリクエスト信号が
着信した状態を生成して該自己のリクエスト調停手段４
に供給する手段７９及び８０と、この自己のリクエスト
調停手段４の送出する制御信号を解析して良否を判定す
る制御手段５０とを夫々設け、前記バスリクエスト信号
が競合した場合の前記リクエスト調停手段４の制御の良
否を判定することにより達成される。

【００２７】

【作用】上記の如く構成することにより、図１に示す実
施例では、帰還用信号線２８を経て自己の送出したバス
リクエスト信号が帰還して来ない場合、共用バス１５に
データを送出せず、相手装置からのデータ受信のみとな
るため、バスファイトを防止することが出来る。

【００２８】又、図３に示す実施例では、装置３５は自
己の送出したバスリクエスト信号が帰還用信号線３３を
経て帰還して来ない場合、共用バス１５にデータを送出
せず、又装置３６は自己の送出したバスリクエスト信号
が帰還用信号線３４を経て帰還して来ない場合、共用バ
ス１５にデータを送出しないため、バスファイトを防止
することが出来る。そして、正常時の共用バス１５の使
用開始に図１に示す実施例の如く遅延時間が発生しない
ようにすることが出来る。

【００２９】又、図６と図７に示す実施例では、自己の
バスリクエスト信号が相手装置に到達しない場合、相手
装置が使用する帰還用信号線を介して自己のバスリクエ
スト信号を相手装置に送出し、リクエスト調停手段の調
停により共用バス１５の使用権を得ることを可能とした
ため、バスリクエスト信号を転送する信号線が障害とな
っても、バスファイトを発生させることなく共用バス１
５にデータを送出することが出来る。

【００３０】又、図９と図１０に示す実施例では、疑似
的に相手装置からのバスリクエスト信号を帰還用信号線
に送出させないようにして、バスファイトを発生させる
ことなく、共用バス１５にデータを送出させることが出
来るか調べることを可能とするため、バスファイト防止
装置の信頼性を向上させることが出来る。

【００３１】又、図１２に示す実施例では、リクエスト
調停手段４に自己が送出するバスリクエスト信号と、疑
似的に発生させた相手装置が送出するバスリクエスト信
号とを同時に入力させ、リクエスト調停手段４の制御信
号の内容をチェックして、良否を判定することを可能と
するため、リクエスト調停手段４の信頼性を向上させる
ことが出来る。

【００３２】

【実施例】図１は本発明の第１の実施例を示す回路のブ
ロック図で、図２は図１の動作を説明するシーケンスで
ある。

【００３３】図１において、図１４と同一符号は同一機
能のものを示す。本例の場合、装置３０が装置２９より
共用バス１５の使用権の優先度が高いものとする。そし
て、自己の送出したバスリクエスト信号が相手装置に受
信されたことを確認するため、一本の信号線２８を設け
てバスリクエスト・リターン信号を受信するようにした
ものである。

【００３４】バスリクエストが競合しない場合、例え
ば、装置２９のリクエストパルス生成回路３は、図示省
略した制御回路の制御により、ＯＲ回路１６を経て信号
線１３に対し、図２(A) のバスリクエスト(A) に示す如
く、クロックに同期して、１クロックサイクルの間バス
リクエスト(A) を送出する。

【００３５】このバスリクエスト(A) は装置３０のドラ
イバ２５とリクエスト調停回路３２に受信され、ドライ
バ２５によって図２(A) のバスリクエスト・リターン
(A) に示す如く、信号線２８に送出される。そして、装
置２９のレシーバ２０によって受信され、ＡＮＤ回路２
２に送出される。

【００３６】ＡＮＤ回路２２はリクエストパルス生成回
路３が送出したバスリクエスト(A)が入力しているた
め、図２(A) のＡＮＤ回路２２出力に示す如く、１クロ
ックサイクルの間論理 "１”をリクエスト調停回路３１
に送出する。

【００３７】この時、装置３０のリクエストパルス生成
回路８がバスリクエスト信号を送出しないため、信号線
１４にはバスリクエスト(B) が送出されていない。この
ため、リクエスト調停回路３１は、バスリクエストの競
合が無くデータの送信であると判定し、図２(A) の共用
バスに示す如く、共用バス１５にデータＡを送出するた
め、バスリクエスト(A) の論理値が "１”から "０”と
なった後、１クロックサイクル経過後にバス制御回路５
に指示してドライバ６をイネーブルとする。

【００３８】装置３０のリクエストパルス生成回路８
は、前記の如く、バスリクエスト(B)を送出していない
ため、ＡＮＤ回路２７は論理 "０”をリクエスト調停回
路３２に送出したままである。

【００３９】リクエスト調停回路３２はバスリクエスト
(A) が受信されて、バスリクエスト(B) が受信されない
ため、バスリクエストの競合が無く、データの受信であ
ると判定し、バスリクエスト(A) の論理値が "１”から
"０”となった後、１クロックサイクル経過後にバス制
御回路１０に指示してレシーバ１１をイネーブルとす
る。

【００４０】従って、前記の如く装置２９側から共用バ
ス１５に送出されたデータＡは、装置３０側のレシーバ
１１により受信される。バスリクエストが競合する場
合、装置２９のリクエストパルス生成回路３は、図２
(B) のバスリクエスト(A) に示す如く、１クロックサイ
クルの間論理 "１”をＯＲ回路１６を経て信号線１３に
送出し、装置３０のリクエスト調停回路３２に共用バス
１５の使用を要求する。

【００４１】この時、装置３０のリクエストパルス生成
回路８が図２(B) のバスリクエスト(B) に示す如く、同
時にＯＲ回路２３を経て信号線１４に、１クロックサイ
クルの間論理 "１”を送出すると、フリップフロップ２
４は、クロックの次の１サイクルの間ＯＲ回路２３を経
て論理 "１”を送出するため、信号線１４にはバスリク
エスト(B) が２クロックサイクルの間送出される。

【００４２】装置２９のフリップフロップ１８は、リク
エストパルス生成回路３が、前記の如くバスリクエスト
(A) を送出すると、図２(B) のＦＦ１８出力に示す如
く、バスリクエスト(A) より１クロックサイクル分遅れ
て次の１クロックサイクルの間論理 "１”をＡＮＤ回路
１９に送出する。

【００４３】ＡＮＤ回路１９には、前記の如くバスリク
エスト(B) が入力しているため、ＡＮＤ回路１９は図２
(B) のＡＮＤ回路１９出力に示す如く、フリップフロッ
プ１７に論理 "１”を送出するため、フリップフロップ
１７は、図２(B) のＦＦ１７出力に示す如く、１クロッ
クサイクルの間論理 "１”をＯＲ回路１６に送出するた
め、信号線１３には、図２(B) のバスリクエスト(A) に
示す如く、最初のバスリクエスト(A) より２クロックサ
イクル分遅れて２つ目のバスリクエスト(A) が送出され
る。

【００４４】装置３０のドライバ２５はバスリクエスト
(A) を信号線２８にバスリクエスト・リターン信号とし
て送出し、装置２９のドライバ２１はバスリクエスト
(B) を信号線２８に送出する。

【００４５】従って、信号線２８には、図２(B) のバス
リクエスト・リターンに示す如く、３クロックサイクル
の間論理 "１”が送出されることとなる。従って、装置
２９のＡＮＤ回路２２には、レシーバ２０を経て３クロ
ックサイクルの間論理 "１”が入力しており、この間に
リクエストパルス生成回路３が送出する２つのバスリク
エスト(A) が入力するため、このＡＮＤ回路２２は図２
(B) のＡＮＤ回路２２出力に示す如く、リクエスト調停
回路３１にバスリクエスト(A) を送出する。

【００４６】リクエスト調停回路３１は、ＡＮＤ回路２
２から１つ目のバスリクエスト(A)を、信号線１４から
バスリクエスト(B) を同時に受信したことにより、優先
順位が低いことから、データ受信と判定しバス制御回路
５を制御して１クロックサイクル分遅れてレシーバ７を
１クロックサイクルの間イネーブルとする。

【００４７】装置３０のレシーバ２６は、信号線２８に
送出された３クロックサイクルのバスリクエスト・リタ
ーン信号をＡＮＤ回路２７に送出し、ＯＲ回路２３から
は２クロックサイクルのバスリクエスト(B) が入力する
ため、２クロックサイクルのバスリクエスト(B) をリク
エスト調停回路３２に送出し、信号線１３からは前記の
如くバスリクエスト(A) が同時に入力する。

【００４８】リクエスト調停回路３２は、バスリクエス
ト(A) とバスリクエスト(B) とを同時に受信したことに
より、優先順位が高いことから、データの送信と判定し
１クロックサイクル分遅らせて、バス制御回路１０を制
御してドライバ１２を１クロックサイクルの間イネーブ
ルとする。

【００４９】従って、共用バス１５には、図２(B) の共
用バスに示す如く、最初はドライバ１２により装置３０
側のデータＢが装置２９側に送出され、レシーバ７によ
り受信される。

【００５０】リクエスト調停回路３２は、バスリクエス
ト(B) が停止した時、２つ目のバスリクエスト(A) を受
信するため、バスリクエストの競合では無くデータ受信
であると判定し、１クロックサイクル分遅れて、バス制
御回路１０を制御し、レシーバ１１をイネーブルとす
る。

【００５１】又、装置２９のリクエスト調停回路３１
は、リクエスト調停回路３２と同様に、ＡＮＤ回路２２
から前記の如く、２つ目のバスリクエスト(A) を受信し
た時、信号線１４から受信していたバスリクエスト(B)
が停止するため、バスリクエストの競合では無くデータ
送信であると判定し、１クロックサイクル分遅らせて、
バス制御回路５を制御し、ドライバ６をイネーブルとす
る。

【００５２】従って、共用バス１５には、図２(B) の共
用バスに示す如く、ドライバ６により装置２９側のデー
タＡが装置３０側に送出され、レシーバ１１により受信
される。

【００５３】信号線１３が障害となりバスリクエスト
(A) が装置３０に到達しない場合、装置３０のリクエス
トパルス生成回路８がバスリクエスト(B) を送出しない
時、信号線２８にバスリクエスト・リターン信号が送出
されず、装置２９のＡＮＤ回路２２からリクエスト調停
回路３１に論理 "１”が送出されない。従って、リクエ
スト調停回路３１はドライバ６をイネーブルとせず、共
通バス１５に装置２９からデータＡが送出されることが
無く、バスファイトは発生しない。

【００５４】又、リクエストパルス生成回路８がバスリ
クエスト(B) を同時に送出した場合は、リクエスト調停
回路３１の優先順位が低いことから、前記の如くドライ
バ６をイネーブルとしないため、バスファイトは発生し
ない。

【００５５】信号線１４が障害となり、バスリクエスト
(B) が装置２９に到達しない場合、リクエストパルス生
成回路３がバスリクエスト(B) の送出と同時にバスリク
エスト(A) を送出していない時は、信号線２８にはバス
リクエスト・リターン信号が存在せず、ＡＮＤ回路２７
がバスリクエスト(B) によって、論理 "１”をリクエス
ト調停回路３２に送出することは無いため、ドライバ１
２がイネーブルとなることが無く、バスファイトは発生
しない。

【００５６】又、リクエストパルス生成回路３がバスリ
クエスト(B) の送出と同時にバスリクエスト(A) を送出
した場合、ドライバ２５とレシーバ２６を経て１クロッ
クサイクルの間論理 "１”がＡＮＤ回路２７に送出され
た後、１クロックサイクルの間論理 "０”が送出される
ため、ＡＮＤ回路２７はリクエスト調停回路３２に対
し、２クロックサイクル継続して送出されるバスリクエ
スト(B) に対応して、２クロックサイクルの間論理
"１”を送出することが出来ない。

【００５７】従って、リクエスト調停回路３２は１クロ
ックサイクルの間のみバスリクエスト(B) を受信するた
め、信号線１４の障害と判断し、ドライバ１２をイネー
ブルとさせない。従って、バスファイトは発生しない。

【００５８】図３は本発明の第２の実施例を示す回路の
ブロック図で、図４と図５は図３の動作を説明するシー
ケンスである。図３において、図１４と同一符号は同一
機能のものを示す。本例の場合、装置３６が装置３５よ
り共用バス１５の使用権の優先度が高いものとする。そ
して、自己の送出したバスリクエスト信号が相手装置に
受信されたことを確認するため、二本の信号線３３と３
４を設けてバスリクエスト・リターン信号を受信するよ
うにして、図１の如く共用バス１５の使用開始に１クロ
ックサイクル分の遅延を必要としないようにしたもので
ある。

【００５９】バスリクエストが競合しない場合、例え
ば、装置３５のリクエストパルス生成回路３は、図示省
略した制御回路の制御により、信号線１３に対し、図４
(A) のバスリクエスト(A) に示す如く、クロックに同期
して、１クロックサイクルの間バスリクエスト(A) を送
出する。

【００６０】このバスリクエスト(A) は、装置３６のリ
クエスト調停回路９に入力すると共に、信号線３３を経
て装置３５のＡＮＤ回路２２に、図４(A) のバスリクエ
スト・リターン(A) に示す如く、バスリクエスト・リタ
ーン(A) 信号として転送される。

【００６１】ＡＮＤ回路２２には、リクエストパルス生
成回路３が送出したバスリクエスト(A) が同時に入力し
ているため、ＡＮＤ回路２２は論理 "１”をリクエスト
調停回路４に１クロックサイクルの間送出する。

【００６２】この時、装置３６のリクエストパルス生成
回路８は、バスリクエスト(B) を送出していないため、
リクエスト調停回路４はバスリクエストの競合は無く、
データの送信であると判定し、バス制御回路５を制御し
てドライバ６を１クロックサイクルの間イネーブルとす
る。

【００６３】従って、共用バス１５には、図４(A) の共
用バスに示す如く、装置３５側のデータＡが装置３６側
に送出される。装置３６のリクエスト調停回路９は、信
号線１３を経てバスリクエスト(A) が入力し、ＡＮＤ回
路２７からは論理 "０”が送出されたままであるため、
バスリクエストの競合は無く、データの受信であると判
定し、バス制御回路１０を制御してレシーバ１１を１ク
ロックサイクルの間イネーブルとする。

【００６４】従って、共用バス１５に装置３５側から送
出されたデータＡは、装置３６側のレシーバ１１により
受信される。バスリクエストが競合する場合、装置３５
のリクエストパルス生成回路３は、図４(B) のバスリク
エスト(A) に示す如く、信号線１３に対し、クロックに
同期して、バスリクエスト(A) を送出する。

【００６５】この時、装置３６のリクエストパルス生成
回路８も、図４(B) のバスリクエスト(B) に示す如く、
信号線１４に対し、クロックに同期して、同時にバスリ
クエスト(B) を送出する。

【００６６】このバスリクエスト(B) は、信号線１４を
経てリクエストパルス生成回路３に入力するため、リク
エストパルス生成回路３は優先順位が低いことから、バ
スリクエスト(A) を２クロックサイクル送出する必要が
あると判定する。

【００６７】従って、バスリクエスト(A) は図示する如
く、２クロックサイクルの間送出され、このバスリクエ
スト(A) は信号線３３を経て、図４(B) のバスリクエス
ト・リターン(A) に示す如く、バスリクエスト・リター
ン(A) としてＡＮＤ回路２２に転送される。

【００６８】リクエスト調停回路４はＡＮＤ回路２２と
信号線１４から、バスリクエスト(A) とバスリクエスト
(B) とが同時に入力したことにより、共用バス１５の競
合が発生したと認識し、優先順位が低いことから、バス
制御回路５に制御信号を送出し、１クロックサイクルの
間レシーバ７をイネーブルとした後、バスリクエスト
(A) が継続し、バスリクエスト(B) が停止したことによ
り、次の１クロックサイクルの間ドライバ６をイネーブ
ルとする。

【００６９】装置３６のリクエストパルス生成回路８が
送出したバスリクエスト(B) は、図４(B) のバスリクエ
スト・リターン(B) に示す如く、信号線３４を経てＡＮ
Ｄ回路２７に入力する。従って、ＡＮＤ回路２７は１ク
ロックサイクルの間、バスリクエスト(B) をリクエスト
調停回路９に送出する。

【００７０】この時、信号線１３を経てバスリクエスト
(A) が同時に入力するため、リクエスト調停回路９は共
用バス１５の競合であると判定し、優先順位が高いこと
からバス制御回路１０を制御して、１クロックサイクル
の間ドライバ１２をイネーブルとした後、バスリクエス
ト(A) が継続し、バスリクエスト(B) が停止したことに
より、次の１サイクルの間レシーバ１１をイネーブルと
する。従って、共用バス１５には、図４(B) の共用バス
に示す如く、装置３６側からデータＢが送出されて装置
３５側に受信され、続いて装置３５側からデータＡが送
出されて装置３６側に受信される。

【００７１】信号線１３が障害となりバスリクエスト
(A) が装置３６に到達しない場合、装置３６のリクエス
トパルス生成回路８がバスリクエスト(B) を送出しない
時、図５のバスリクエスト・リターン(A) に示す如く、
信号線３３にバスリクエスト・リターン(A) が転送され
ず、装置３５のＡＮＤ回路２２からリクエスト調停回路
４に論理 "１”、即ち、バスリクエスト(A) が送出され
ない。従って、リクエスト調停回路４はドライバ６をイ
ネーブルとせず、共通バス１５に装置３５からデータＡ
が送出されることが無く、バスファイトは発生しない。

【００７２】装置３６のリクエストパルス生成回路８が
図５のバスリクエスト(B) に示す如く、バスリクエスト
(B) を送出した時は、信号線３４を経て図５のバスリク
エスト・リターン(B) に示す如く、バスリクエスト・リ
ターン(B) がＡＮＤ回路２７に入力する。

【００７３】従って、ＡＮＤ回路２７は図５のＡＮＤ回
路２７出力に示す如く、論理 "１”をリクエスト調停回
路９に送出する。この時、リクエスト調停回路９は信号
線１３を経てバスリクエスト(A) を受信することが無い
ため、常にデータの送信であると判定し、バス制御回路
１０を制御してドライバ１２をイネーブルとする。従っ
て、共用バス１５には図５の共用バスに示す如く、デー
タＢが送出される。

【００７４】この時、装置３５のリクエスト調停回路４
はバスリクエスト(B) のみ受信するため、前記の如く、
レシーバ７をイネーブルとする。従って、このデータＢ
は装置３５に受領される。

【００７５】又、リクエストパルス生成回路８がバスリ
クエスト(B) をバスリクエスト(A)と同時に送出した場
合は、リクエスト調停回路４はバスリクエスト(B) のみ
受信されることから、データの受信と判定され、前記の
如くドライバ６をイネーブルとしないため、バスファイ
トは発生しない。

【００７６】信号線１４が障害となり、バスリクエスト
(B) が装置３５に到達しない時、リクエストパルス生成
回路３がバスリクエスト(B) の送出と同時にバスリクエ
スト(A) を送出していない時は、図４(A) の場合と同一
であり共用バス１５にデータＡが送出されて装置３６に
受信される。従って、バスファイトは発生しない。

【００７７】又、リクエストパルス生成回路８がバスリ
クエスト(A) の送出と同時にバスリクエスト(B) を送出
した時は、信号線３４を経てバスリクエスト・リターン
(B)がＡＮＤ回路２７に入力しないため、バスリクエス
ト(B) をリクエスト調停回路９に送出しない。

【００７８】従って、リクエスト調停回路９は共用バス
１５の競合が無く、データの受信と判定するため、レシ
ーバ１１がイネーブルとなって、装置３５が送出したデ
ータＡを受信する。従って、バスファイトは発生しな
い。

【００７９】図６と図７は本発明の第３の実施例を示す
回路のブロック図で、図８は図６と図７の動作を説明す
るシーケンスである。図６と図７において、図３と同一
符号は同一機能のものを示す。本例の場合、装置３８が
装置３７より共用バス１５の使用権の優先度が高いもの
とする。そして、図１と図３の実施例では、自己の送出
したバスリクエスト信号を相手装置に転送する信号線が
障害となった装置はデータを送出することが不可能とな
るが、本実施例では信号線障害を検出した後でも、デー
タ送出が可能となるようにしたものである。

【００８０】図３とは、バスリクエストが競合しない場
合と、バスリクエストが競合する場合の動作が同一であ
り、従って、シーケンスは図４と同一である。即ち、バ
スリクエストが競合しない場合、図６に示す装置３７の
リクエストパルス生成回路３が信号線１３を経て送出す
るバスリクエスト(A) は、図７に示す装置３８のマルチ
プレクサ６４の端子に入るが、この時のマルチプレク
サ６４は、端子を信号線３３に接続しているため、バ
スリクエスト・リターン(A) として図６に示す装置３７
のＯＲ回路６９を経てＡＮＤ回路２２に入る。

【００８１】又、バスリクエスト(A) は装置３８のマル
チプレクサ（ＭＰＸ）５４の端子にも入力しており、
この時のマルチプレクサ５４は端子を出力側に接続し
ているため、このバスリクエスト(A) は装置３８のリク
エスト調停回路９に送出される。

【００８２】バスリクエストが競合する場合、装置３８
のリクエストパルス生成回路８が信号線１４を経て送出
するバスリクエスト(B) は、装置３７のマルチプレクサ
４９に入り、前記同様バスリクエスト・リターン(B) と
して信号線３４を経て装置３８のＯＲ回路７１を経てＡ
ＮＤ回路２７に入る。

【００８３】従って、リクエスト調停回路９はバスリク
エスト(A) とバスリクエスト(B) が同時に入力したこと
を認識し、データＢを送出するためにバス制御回路１０
を経てドライバ１２をイネーブルとする。

【００８４】又、装置３７のリクエストパルス生成回路
３は、バスリクエスト(A) を送出したと同時にバスリク
エスト(B) が入力するため、バスリクエスト(A) を２ク
ロックサイクルの間送出し、リクエスト調停回路４はデ
ータＢを受領するために、バス制御回路５を経てレシー
バ７をイネーブルとする。

【００８５】信号線１３の障害でバスリクエスト(A) が
装置３８側に到達しない場合、図８のバスリクエスト
(A) に示す如く、装置３７のリクエストパルス生成回路
３が送出するバスリクエスト(A) は、図８の信号線１３
に示す如く、信号線１３の装置３８側における論理値の
変化が無く、従って、図８のバスリクエスト・リターン
(A) に示す如く、装置３７のＯＲ回路６９を経てＡＮＤ
回路２２に入るバスリクエスト・リターン(A) も論理値
は変化しない。

【００８６】従って、リクエストパルス生成回路３が送
出したバスリクエスト(A) はＡＮＤ回路２２により阻止
されてリクエスト調停回路４に送出されない。装置３７
のＡＮＤ回路４０は、バスリクエスト・リターン(A) が
受信されない時は、論理値を反転させて受領するため、
リクエストパルス生成回路３がバスリクエスト(A) を送
出し、バスリクエスト・リターン(A) が論理 "１”とな
らない時は、パルス生成回路４１に論理 "１”を送出す
るため、パルス生成回路４１は１クロックサイクルの
間、パルスをラッチ回路４２とラッチ回路４４のＳ端子
に送出する。

【００８７】従って、ラッチ回路４２とラッチ回路４４
はセットされて、図８のラッチ４２出力とラッチ４４出
力に示す如く、論理 "１”を装置３７のマルチプレクサ
４９の(1) 端子と(2) 端子に夫々送出する。

【００８８】このため、装置３７のマルチプレクサ４９
は端子を信号線３４に接続する。従って、装置３８側
から図８のバスリクエスト(B) に示す如く、最初のバス
リクエスト(B) が、信号線１４を経て転送されて来る
と、装置３７のフリップフロップ４８が１クロックサイ
クルの間セットされ、図８のバスリクエスト・リターン
(B) に示す如く、最初のバスリクエスト・リターン(B)
が１クロックサイクル遅れて、装置３７のマルチプレク
サ４９を経て信号線３４に送出される。

【００８９】前記の如く、装置３７のフリップフロップ
４８がセットされると、装置３７のＡＮＤ回路４３はリ
セット信号をラッチ回路４４のＲ端子に送出するため、
ラッチ回路４４は図８のラッチ回路４４出力に示す如
く、最初のバスリクエスト(B)から１クロックサイクル
後まで論理 "１”を送出した後リセットされる。

【００９０】従って、装置３７のマルチプレクサ４９の
(1) 端子にのみ論理 "１”がラッチ回路４２により供給
されるため、マルチプレクサ４９は端子を信号線３４
に接続する。従って、以後装置３７はラッチ回路４２が
リセットされるまで、信号線３４をバスリクエスト(A)
の転送に使用することが出来る。

【００９１】装置３８のリクエストパルス生成回路８が
前記の如く、バスリクエスト(B) を信号線１４に送出す
ると、装置３７からは、信号線３４を経て前記の如く、
１クロックサイクル遅れてバスリクエスト・リターン
(B) が転送されて来る。

【００９２】従って、ＡＮＤ回路２７はリクエストパル
ス生成回路８が最初にバスリクエスト(B) を送出した
時、ＯＲ回路７１から論理 "１”が入力していないた
め、このバスリクエスト(B) をリクエスト調停回路９に
送出しない。

【００９３】又、装置３８のフリップフロップ６２は、
リクエストパルス生成回路８が送出したバスリクエスト
(B) によりセットされ、このバスリクエスト(B) より１
クロックサイクル遅れて装置３８のＡＮＤ回路６０に論
理 "１”を送出する。

【００９４】信号線３４からは前記の如く、バスリクエ
スト(B) より１クロックサイクル遅れたバスリクエスト
・リターン(B) が装置３７から送出されて来るため、装
置３８のＡＮＤ回路６０はレジスタ６１に対し論理
"１”を送出し、図８の装置３８レジスタ６１出力に示
す如く、このレジスタ６１はプロセッサ６５に対し、障
害発生を通知する論理 "１”を送出する。

【００９５】従って、プロセッサ６５は送信コマンドレ
ジスタ６７にステータス要求コマンドを設定すると共
に、図示省略した信号線を経てリクエストパルス生成回
路８に対し、図８のバスリクエスト(B) に示す如く、２
つ目のバスリクエスト(B) を信号線１４に送出させる。

【００９６】送信コマンドレジスタ６７にステータス要
求コマンドが設定されると、コマンド解析回路６６は、
このコマンドを解析し、ラッチ回路７２のＳ端子にセッ
ト信号を送出するため、ラッチ回路７２は論理 "１”を
ＯＲ回路７１を経てＡＮＤ回路２７に送出すると共に、
マルチプレクサ５４のＳＬ端子にも送出する。このた
め、マルチプレクサ５４は端子を出力側に接続する。

【００９７】ＡＮＤ回路２７はＯＲ回路７１を経て論理
"１”が入力したため、バスリクエスト(B) をリクエス
ト調停回路９に送出する。従って、リクエスト調停回路
９はバス制御回路１０を経てドライバ１２をイネーブル
とするため、送信コマンドレジスタ６７に設定されたス
テータス要求コマンドは、図８の共用バスのに示す如
く、装置３７のレシーバ７に送出される。

【００９８】この時、装置３７のラッチ回路７０は未だ
セットされていないため、装置３８が信号線１４に送出
したバスリクエスト(B) はマルチプレクサ３９を経てリ
クエスト調停回路４に転送されるため、リクエスト調停
回路４はバス制御回路５を制御してレシーバ７をイネー
ブルとする。従って、装置３８が送出したステータス要
求コマンドは装置３７の受信コマンドレジスタ５３に格
納される。

【００９９】装置３７のプロセッサ５０は受信コマンド
レジスタ５３に格納されたステータス要求コマンドによ
り、リクエストパルス生成回路３から図８のバスリクエ
スト(A) に示す如く、２つ目のバスリクエスト(A) を送
出させる。

【０１００】この２つ目のバスリクエスト(A) は、前記
の如く、マルチプレクサ４９が端子を出力側に接続し
ているため、図８のバスリクエスト・リターン(B) の２
つ目のパルスに示す如く、信号線３４を経て装置３８に
送出される。

【０１０１】この時、装置３８のマルチプレクサ５４
は、前記の如く、端子を出力側に接続しているため、
この信号線３４を経て転送されたバスリクエスト(A) を
リクエスト調停回路９に送出する。従って、リクエスト
調停回路９はレシーバ１１をイネーブルとする。

【０１０２】一方装置３７のプロセッサ５０は、データ
の送信が出来なかったことから、送信コマンドレジスタ
５２にエラー通知コマンドを設定し、前記の如く、リク
エストパルス生成回路３にバスリクエスト(A) を送出さ
せる。

【０１０３】コマンド解析回路５１は、送信コマンドレ
ジスタ５２に設定されたエラー通知コマンドを解析する
と、ラッチ回路７０のＳ端子にセット信号を送出するた
め、ラッチ回路７０は論理 "１”をＯＲ回路６９を経て
ＡＮＤ回路２２に送出する。従って、ＡＮＤ回路２２は
前記バスリクエスト(A) をリクエスト調停回路４に送出
する。

【０１０４】従って、リクエスト調停回路４はドライバ
６をイネーブルとするため、送信コマンドレジスタ５２
に設定されたエラー通知コマンドは、図８の共用バスの
に示す如く、共用バス１５を経て装置３８の受信コマ
ンドレジスタ６８に格納される。

【０１０５】コマンド解析回路５１は、エラー解除コマ
ンドが送信コマンドレジスタ５２に設定されると、ラッ
チ回路４２と７０のＲ端子にリセット信号を送出し、コ
マンド解析回路６６はエラー解除コマンドが受信コマン
ドレジスタ６８に格納されると、ラッチ回路７２のＲ端
子にリセット信号を送出する。

【０１０６】尚、信号線１４が障害となり、バスリクエ
スト(B) が装置３７側に到達しない場合の動作は上記同
様であるため、詳細説明は省略する。そして、装置３７
と装置３８は図８の共用バスに示す如く、データを交互
に共用バス１５に送出するため、バスファイトは発生し
ない。

【０１０７】図９と図１０は本発明の第４の実施例を示
す回路のブロック図で、図１１は図９と図１０の動作を
説明するシーケンスである。図９と図１０において、図
６及び図７と同一符号は同一機能のものを示す。本実施
例は図６と図７に示す装置に共用バス使用シーケンスの
動作検証を行う機能を追加し信頼性を向上させたもので
ある。

【０１０８】即ち、図６に示す装置３７にＡＮＤ回路７
５を追加して装置７３とし、図７に示す装置３８にＡＮ
Ｄ回路７６を追加して装置７４としたものである。信号
線１３又は１４の障害を疑似的に発生させない場合、装
置７３のコマンド解析回路５１はＡＮＤ回路７５に論理
"０”を送出しており、装置７４のコマンド解析回路６
６はＡＮＤ回路７６に論理 "０”を送出しているため、
バスリクエスト(B) はＡＮＤ回路７５を経てマルチプレ
クサ４９の端子に送出され、バスリクエスト(A) はＡ
ＮＤ回路７６を経てマルチプレクサ６４の端子に送出
される。

【０１０９】従って、正常時の動作や信号線１３又は１
４の障害時の動作は、図６と図７で説明した通りであ
る。図１１は信号線１４に障害が発生したようにして、
共用バス１５を介してデータ転送が行えるか調べるもの
である。

【０１１０】装置７３のプロセッサ５０は、図示省略し
た入力手段により、図１１の診断モード(A) に示す如
く、診断モードの起動を指示されると、リクエストパル
ス生成回路３に指示して、最初のバスリクエスト(A) を
図１１に示す如く信号線１３に送出させる。

【０１１１】この最初のバスリクエスト(A) は、装置７
４のＡＮＤ回路７６に入るが、この時コマンド解析回路
６６がＡＮＤ回路７６の論理反転端子に論理 "０”を送
出しているため、このＡＮＤ回路７６を通過して、マル
チプレクサ６４と信号線３３を経て、バスリクエスト・
リターン(A) として、図１１に示す如く、装置７３のＯ
Ｒ回路６９を経てＡＮＤ回路２２に入る。

【０１１２】従って、リクエストパルス生成回路３が送
出したバスリクエスト(A) は、ＡＮＤ回路２２を経てリ
クエスト調停回路４に入るため、前記同様、ドライバ６
がイネーブルとなる。

【０１１３】従って、プロセッサ５０が送信コマンドレ
ジスタ５２に設定した診断開始コマンドは、図１１の共
用バスのに示す如く、共用バス１５を経て装置７４の
レシーバ１１に送出される。

【０１１４】装置７４のリクエストパルス生成回路８が
同時にバスリクエスト(B) を送出していなければ、リク
エスト調停回路９はマルチプレクサ５４を経てバスリク
エスト(A) のみ受信するため、レシーバ１１をイネーブ
ルとする。

【０１１５】従って、受信コマンドレジスタ６８に格納
された診断開始コマンドは、プロセッサ６５により読取
られ、プロセッサ６５はこのコマンド受信により、図１
１のバスリクエスト(B) に示す如く、リクエストパルス
生成回路８に指示して、バスリクエスト(B) を信号線１
４に送出させる。

【０１１６】前記の如く、装置７３のプロセッサ５０が
送信コマンドレジスタ５２に診断モード(A) を設定する
と、コマンド解析回路５１は論理 "１”をＡＮＤ回路７
５の論理反転端子に送出するため、ＡＮＤ回路７５は信
号線１４を経て入力するバスリクエスト(B) を阻止しマ
ルチプレクサ４９に送出しない。

【０１１７】従って、信号線３４には図１１のバスリク
エスト・リターン(B) に示す如く、バスリクエスト・リ
ターン(B) が送出されないため、恰も信号線１４の障害
であるという疑似障害状態を生成することが出来る。

【０１１８】バスリクエスト・リターン(B) が受信され
ないため、前記同様、装置７４のラッチ回路５７と５９
はセットされる。従って、マルチプレクサ６４が切替え
られ、端子が出力側に接続される。

【０１１９】装置７３のプロセッサ５０は、診断モード
(A) であることから、図１１のバスリクエスト(A) に示
す如く、リクエストパルス生成回路３に指示して、例え
ば最初のバスリクエスト(A) から２クロックサイクル後
に、２つ目のバスリクエスト(A) を送出させる。

【０１２０】この２つ目のバスリクエスト(A) は、図１
１の２つ目のバスリクエスト・リターン(A) に示す如
く、装置７４のフリップフロップ６３により１クロック
サイクル遅れたバスリクエスト・リターン(A) として装
置７３に転送されて来る。

【０１２１】又、前記同様、装置７４のラッチ回路５９
がリセットされるため、マルチプレクサ６４は端子を
出力側に接続する。装置７３のプロセッサ５０は、図１
１のバスリクエスト(A) に示す如く、３つ目のバスリク
エスト(A) をリクエストパルス生成回路３に送出させ
る。この３つ目のバスリクエスト(A) は装置７４のマル
チプレクサ５４を経てリクエスト調停回路９に入り、リ
クエスト調停回路９はレシーバ１１をイネーブルとす
る。

【０１２２】装置７３のコマンド解析回路５１は、図１
１のラッチ回路７０出力に示す如く、送信コマンドレジ
スタ５２にセットされた診断開始コマンドが送出される
と、ラッチ回路７０のＳ端子にセット信号を送出するた
め、ラッチ回路７０はマルチプレクサ３９のＳＬ端子
と、ＯＲ回路６９を経てＡＮＤ回路２２に論理 "１”を
送出する。

【０１２３】従って、リクエストパルス生成回路３が送
出する３つ目のバスリクエスト(A)は、ＡＮＤ回路２２
を経てリクエスト調停回路４に入るため、リクエスト調
停回路４はドライバ６をイネーブルとし、プロセッサ５
０が送信コマンドレジスタ５２に設定した診断終了コマ
ンドを図１１の共用バスのに示す如く、共用バス１５
を経て装置７４のレシーバ１１に送出する。

【０１２４】装置７３のコマンド解析回路５１は送信コ
マンドレジスタ５２に設定された診断終了コマンドが送
出されると、ＡＮＤ回路７５に送出していた論理 "１”
を論理 "０”とするため、この時からバスリクエスト
(B) をマルチプレクサ４９に送出する。又、コマンド解
析回路５１は同時にラッチ回路７０のＲ端子にリセット
信号を送出するため、ラッチ回路７０はＯＲ回路６９と
マルチプレクサ３９に送出していた論理 "１”を論理
"０”とする。

【０１２５】尚、信号線１３の障害であるという疑似障
害状態を生成する場合も、上記同様であるため、詳細説
明は省略する。図１２は本発明の第５の実施例を示す回
路のブロック図で、図１３は図１２の動作を説明するシ
ーケンスである。

【０１２６】図１２の装置７７は図３に示す装置３５
に、コマンド解析回路８２とレジスタ８１とＡＮＤ回路
７９とＯＲ回路８０を追加し、リクエスト調停回路４の
制御機能の正常性を検証し、信頼性を向上させたもので
ある。

【０１２７】又、図１２の装置７８は図３に示す装置３
６に、上記同様の回路が追加されている。プロセッサ５
０はコマンド解析回路８２に調停診断コマンドをセット
する。コマンド解析回路８２は、このコマンドがセット
されると、図１３のコマンド解析回路出力に示す如く、
レジスタ８１の論理反転端子ＲとＡＮＤ回路７９に論理
"１”を送出する。

【０１２８】又、コマンド解析回路８２は、図１３のバ
スリクエスト(A) に示す如く、リクエストパルス生成回
路３に指示して、ＡＮＤ回路２２と信号線１３にバスリ
クエスト(A) を送出させる。

【０１２９】信号線１３は前記の如く、装置７８の内部
で信号線３３と接続されているため、このバスリクエス
ト(A) は図１３のバスリクエスト・リターン(A) に示す
如く、信号線３３を経てバスリクエスト・リターン(A)
として、ＡＮＤ回路２２とＡＮＤ回路７９に入る。

【０１３０】従って、ＡＮＤ回路２２はリクエスト調停
回路４にバスリクエスト(A) を送出し、ＡＮＤ回路７９
はＯＲ回路８０を経て疑似的なバスリクエスト(B) を図
１３のバスリクエスト(B) に示す如く、リクエスト調停
回路４に送出する。

【０１３１】リクエスト調停回路４は、バスリクエスト
(A) とバスリクエスト(B) が同時に入力したため、共用
バス１５に対するバスリクエストの競合と判定する。こ
の時、リクエスト調停回路４は前記の如く、優先順位が
高ければバス制御回路５に対し、ドライバ６をイネーブ
ルとする制御信号を図１３のバス制御信号に示す如く送
出し、優先順位が低ければレシーバ７をイネーブルとす
る制御信号を送出する。

【０１３２】この制御信号はレジスタ８１のＳ端子に入
力し、Ｒ端子からリセット信号が入力していないため、
図１３のレジスタ出力に示す如く、レジスタ８１に取り
込まれ、プロセッサ５０に転送される。

【０１３３】従って、バスリクエストが競合した時のリ
クエスト調停回路４の正常性は、プロセッサ５０がレジ
スタ８１の送出する制御信号の内容をチェックすること
により保証される。

【０１３４】診断終了によりコマンド解析回路８２が再
び論理 "０”をレジスタ８１の論理反転端子ＲとＡＮＤ
回路７９に送出すると、ＡＮＤ回路７９はバスリクエス
ト・リターン(A) を阻止するため、疑似的なバスリクエ
スト(B) がリクエスト調停回路４に送出されることは無
い。又、レジスタ８１に格納された制御信号はリセット
される。

【０１３５】

【発明の効果】以上説明した如く、本発明はバスリクエ
スト信号を転送する信号線の障害発生に起因するバスフ
ァイトの発生を防止すると共に、信号線の障害発生後も
バスファイトを避けて共用バスを使用することが出来
る。

【図面の簡単な説明】

【図１】 本発明の第１の実施例を示す回路のブロック
図

【図２】 図１の動作を説明するシーケンス

【図３】 本発明の第２の実施例を示す回路のブロック
図

【図４】 図３の動作を説明するシーケンス（その１）

【図５】 図３の動作を説明するシーケンス（その２）

【図６】 本発明の第３の実施例を示す回路のブロック
図（その１）

【図７】 本発明の第３の実施例を示す回路のブロック
図（その２）

【図８】 図６と図７の動作を説明するシーケンス

【図９】 本発明の第４の実施例を示す回路のブロック
図（その１）

【図１０】 本発明の第４の実施例を示す回路のブロッ
ク図（その２）

【図１１】 図９と図１０の動作を説明するシーケンス

【図１２】 本発明の第５の実施例を示す回路のブロッ
ク図

【図１３】 図１２の動作を説明するシーケンス

【図１４】 従来技術の一例を説明するブロック図

【図１５】 図１４の動作を説明するシーケンス

【符号の説明】

１、２、29、30、35、36、37、38、73、74、77、78 装
置 ３、８ リクエストパルス生成回路 ４、９ リクエスト調停回路 ５、10、31、32 バス制御回路 ６、12、21、25 ドライバ ７、11、20、26 レシーバ 13、14、28、33、34 信号線 15 共用バス 16、23、69、71、80 ＯＲ 回路 17、18、24、47、48、62、63 フリップフロップ 19、22、27、40、43、45、55、58、60、75、76、79 Ａ
ＮＤ回路 39、49、54、64 マルチプレクサ 41、56 パルス生成回路 42、44、57、59、70、72 ラッチ回路 46、61、81 レジスタ 50、65 プロセッサ 51、66、82 コマンド解析回路 52、67 送信コマンドレジスタ 53、68 受信コマンドレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 富張 清隆 神奈川県横浜市港北区新横浜２丁目４番19 号 株式会社富士通プログラム技研内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 バスリクエスト信号を夫々専用信号線を
   用いて１クロックサイクルの間相互に送出し、該バスリ
   クエスト信号が競合した場合、各装置に備わるリクエス
   ト調停手段の調停に基づく共用バス使用上の優先順位に
   従って、１クロックサイクルの間データを相手装置に送
   出する二つの装置において、 該二つの装置間には、自己が送出した前記バスリクエス
   ト信号を相手装置を経由して帰還させる一本の帰還用信
   号線を設け、 前記優先順位の高い装置には、前記バスリクエスト信号
   を２クロックサイクルの間送出する手段と、自己の送出
   した該バスリクエスト信号が２クロックサイクル継続し
   ない場合、データ送出を禁止するリクエスト調停手段
   と、相手装置からのバスリクエスト信号及び前記帰還用
   信号線を経て着信した自己のバスリクエスト信号によ
   り、自己のバスリクエスト信号を通過させ該自己のリク
   エスト調停手段に供給するゲート手段とを設け、 前記優先順位の低い装置には、相手装置からのバスリク
   エスト信号及び前記帰還用信号線を経て着信した自己の
   バスリクエスト信号により、自己のバスリクエスト信号
   を通過させ自己のリクエスト調停手段に供給するゲート
   手段と、相手装置からの前記バスリクエスト信号が自己
   の１クロックサイクルの間送出するバスリクエスト信号
   と競合した時、１クロックサイクル待った後、再度１ク
   ロックサイクルの間バスリクエスト信号として相手装置
   に送出する手段とを設け、 前記帰還用信号線を介して自己の送出したバスリクエス
   ト信号が着信しない場合、前記共用バスに自己のデータ
   を送出しないことを特徴とするバスファイト防止装置。
2. 【請求項２】 バスリクエスト信号を夫々専用信号線を
   用いて１クロックサイクルの間相互に送出し、該バスリ
   クエスト信号が競合した場合、各装置に備わるリクエス
   ト調停手段の調停に基づく共用バス使用上の優先順位に
   従って、１クロックサイクルの間データを相手装置に送
   出する二つの装置において、 該二つの装置間には、自己が送出した前記バスリクエス
   ト信号を相手装置を経由して夫々帰還させる二本の帰還
   用信号線を設け、 前記二つの装置には、夫々自己の送出した前記バスリク
   エスト信号を自己専用の該帰還用信号線を経て着信した
   自己のバスリクエスト信号によって通過させ自己の前記
   リクエスト調停手段に供給するゲート手段を夫々設け、 前記帰還用信号線を介して自己の送出したバスリクエス
   ト信号が着信しない場合、前記共用バスに自己のデータ
   を送出しないことを特徴とするバスファイト防止装置。
3. 【請求項３】 バスリクエスト信号を夫々専用信号線を
   用いて１クロックサイクルの間相互に送出し、該バスリ
   クエスト信号が競合した場合、各装置に備わるリクエス
   ト調停手段の調停に基づく共用バス使用上の優先順位に
   従って、１クロックサイクルの間データを相手装置に送
   出する二つの装置において、 該二つの装置間には、自己が送出した前記バスリクエス
   ト信号を相手装置を経由して夫々帰還させる二本の帰還
   用信号線を設け、 前記二つの装置には、夫々自己の送出した前記バスリク
   エスト信号を、自己専用の該帰還用信号線を経て着信し
   た自己のバスリクエスト信号によって通過させ自己の前
   記リクエスト調停手段に供給するゲート手段と、正常時
   は相手装置が送出したバスリクエスト信号を相手装置専
   用の前記帰還用信号線に送出し、自己の送出した前記バ
   スリクエスト信号が前記自己専用の帰還用信号線を経て
   着信しないことを検出した時、相手装置が送出するバス
   リクエスト信号を１クロックサイクル遅らせて、相手装
   置専用の前記帰還用信号線に送出した後は、自己の送出
   するバスリクエスト信号を前記相手装置専用の帰還用信
   号線を経て送出する手段と、自己の送出したバスリクエ
   スト信号が相手装置から１クロックサイクル遅らされて
   前記自己専用の帰還用信号線から着信した時、相手装置
   から前記自己専用の帰還用信号線を経て着信する相手装
   置が送出したバスリクエスト信号を自己のリクエスト調
   停手段に送出させると共に、自己が送出するバスリクエ
   スト信号を自己の前記リクエスト調停手段に送出させる
   ゲート信号を前記ゲート手段に送出する手段とを夫々設
   け、 前記専用信号線に障害が発生した場合においても、前記
   リクエスト調停手段の調停に基づき、前記共用バスを介
   してデータの送受を行わせることを特徴とするバスファ
   イト防止装置。
4. 【請求項４】 バスリクエスト信号を夫々専用信号線を
   用いて１クロックサイクルの間相互に送出し、該バスリ
   クエスト信号が競合した場合、各装置に備わるリクエス
   ト調停手段の調停に基づく共用バス使用上の優先順位に
   従って、１クロックサイクルの間データを相手装置に送
   出する二つの装置において、 該二つの装置間には、自己が送出した前記バスリクエス
   ト信号を相手装置を経由して夫々帰還させる二本の帰還
   用信号線を設け、 前記二つの装置には、夫々自己の送出した前記バスリク
   エスト信号を、自己専用の該帰還用信号線を経て着信し
   た自己のバスリクエスト信号によって通過させ自己の前
   記リクエスト調停手段に供給するゲート手段と、正常時
   は相手装置が送出したバスリクエスト信号を相手装置専
   用の前記帰還用信号線に送出し、自己の送出した前記バ
   スリクエスト信号が前記自己専用の帰還用信号線を経て
   着信しないことを検出した時、相手装置が送出するバス
   リクエスト信号を１クロックサイクル遅らせて、相手装
   置専用の前記帰還用信号線に送出した後は、自己の送出
   するバスリクエスト信号を前記相手装置専用の帰還用信
   号線を経て送出する手段と、自己の送出したバスリクエ
   スト信号が相手装置から１クロックサイクル遅らされて
   前記自己専用の帰還用信号線から着信した時、相手装置
   から前記自己専用の帰還用信号線を経て着信する相手装
   置が送出したバスリクエスト信号を自己のリクエスト調
   停手段に送出させると共に、自己が送出するバスリクエ
   スト信号を自己の前記リクエスト調停手段に送出させる
   ゲート信号を前記ゲート手段に送出する手段と、相手装
   置の送出するバスリクエスト信号を阻止する手段とを夫
   々設け、 前記専用信号線に疑似的な障害を発生させた後、前記リ
   クエスト調停手段の調停に基づき、前記共用バスを介し
   てデータの送受を行わせることを特徴とするバスファイ
   ト防止装置。
5. 【請求項５】 バスリクエスト信号を夫々専用信号線を
   用いて１クロックサイクルの間相互に送出し、該バスリ
   クエスト信号が競合した場合、各装置に備わるリクエス
   ト調停手段の調停に基づく共用バス使用上の優先順位に
   従って、１クロックサイクルの間データを相手装置に送
   出する二つの装置において、 該二つの装置間には、自己が送出した前記バスリクエス
   ト信号を相手装置を経由して夫々帰還させる二本の帰還
   用信号線を設け、 前記二つの装置には、夫々自己の送出した前記バスリク
   エスト信号を自己専用の該帰還用信号線を経て着信した
   自己のバスリクエスト信号によって通過させ自己の前記
   リクエスト調停手段に供給するゲート手段と、前記自己
   のバスリクエスト信号送出と同時に疑似的に相手装置か
   らのバスリクエスト信号が着信した状態を生成して該自
   己のリクエスト調停手段に供給する手段と、該自己のリ
   クエスト調停手段の送出する制御信号を解析して良否を
   判定する制御手段とを夫々設け、 前記バスリクエスト信号が競合した場合の前記リクエス
   ト調停手段の制御の良否を判定することを特徴とするバ
   スファイト防止装置。