JPH0855991A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0855991A JPH0855991A JP19035494A JP19035494A JPH0855991A JP H0855991 A JPH0855991 A JP H0855991A JP 19035494 A JP19035494 A JP 19035494A JP 19035494 A JP19035494 A JP 19035494A JP H0855991 A JPH0855991 A JP H0855991A
- Authority
- JP
- Japan
- Prior art keywords
- film
- material layer
- etching solution
- etching
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 ゲート絶縁膜３に被覆されたゲート電極２の
上に、ポリシリコン層よりなるチャネル材料層４、アモ
ルファスシリコン膜よりなるエッチング溶液透過防止膜
５、反射防止膜６をこの順に積層した後、フォトレジス
ト・パターン７をマスクとして反射防止膜６のＲＩＥを
行い、続いて段差部分のストリンガ１１をウェットエッ
チングにより除去する。その後、エッチング溶液透過防
止膜５とチャネル材料層４とをエッチングすることによ
り積層膜パターンを形成した後、フォトレジスト・パタ
ーン７を除去し、熱処理により、エッチング溶液透過防
止膜５の全てとチャネル材料層４の表層部を酸化して絶
縁膜に変化させる。 【効果】 電気特性を劣化させることなく、積層膜パタ
ーンが適正にパターニングできる。このため、ＳＲＡＭ
の負荷抵抗素子として用いられるポリシリコンチャネル
型のＴＦＴの性能を向上させることができる。
上に、ポリシリコン層よりなるチャネル材料層４、アモ
ルファスシリコン膜よりなるエッチング溶液透過防止膜
５、反射防止膜６をこの順に積層した後、フォトレジス
ト・パターン７をマスクとして反射防止膜６のＲＩＥを
行い、続いて段差部分のストリンガ１１をウェットエッ
チングにより除去する。その後、エッチング溶液透過防
止膜５とチャネル材料層４とをエッチングすることによ
り積層膜パターンを形成した後、フォトレジスト・パタ
ーン７を除去し、熱処理により、エッチング溶液透過防
止膜５の全てとチャネル材料層４の表層部を酸化して絶
縁膜に変化させる。 【効果】 電気特性を劣化させることなく、積層膜パタ
ーンが適正にパターニングできる。このため、ＳＲＡＭ
の負荷抵抗素子として用いられるポリシリコンチャネル
型のＴＦＴの性能を向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、製造された薄膜トラン
ジスタの電気特性を維持しながら、チャネル材料層のパ
ターニングに用いた反射防止膜を十分に除去することが
可能な薄膜トランジスタの製造方法に関する。
ジスタの電気特性を維持しながら、チャネル材料層のパ
ターニングに用いた反射防止膜を十分に除去することが
可能な薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造プロセスにおいて、光
反射率の高い材料層のパターニングを行うに際しては、
フォトリソグラフィの精度を向上させる目的で反射防止
膜を設けることが必須となりつつある。これは、半導体
装置のデザイン・ルールの微細化に伴ってフォトレジス
ト塗膜に対する露光波長が短波長側へシフトし、しかも
パターン寸法がその露光波長に近づいているため、光反
射率の高い材料層の上では安定した解像を達成すること
が困難となっているからである。
反射率の高い材料層のパターニングを行うに際しては、
フォトリソグラフィの精度を向上させる目的で反射防止
膜を設けることが必須となりつつある。これは、半導体
装置のデザイン・ルールの微細化に伴ってフォトレジス
ト塗膜に対する露光波長が短波長側へシフトし、しかも
パターン寸法がその露光波長に近づいているため、光反
射率の高い材料層の上では安定した解像を達成すること
が困難となっているからである。
【０００３】特にエキシマ・レーザ光のように単色性の
強い露光光源を用いた場合には、Ａｌ系合金層や高融点
金属シリサイド層に限られず、ポリシリコン等のシリコ
ン系材料層からの光反射率も非常に高いものとなり、反
射防止膜を設けないと、定在波効果が強く現れてレジス
ト・パターンの変形が生じたり、得られる配線パターン
の線幅が変動しやすくなる。
強い露光光源を用いた場合には、Ａｌ系合金層や高融点
金属シリサイド層に限られず、ポリシリコン等のシリコ
ン系材料層からの光反射率も非常に高いものとなり、反
射防止膜を設けないと、定在波効果が強く現れてレジス
ト・パターンの変形が生じたり、得られる配線パターン
の線幅が変動しやすくなる。
【０００４】反射防止膜としては、エキシマレーザ光の
ような遠紫外波長域において良好な光学定数を有する、
酸窒化シリコン（ＳｉＯＮ）系薄膜を用いることが注目
されている。このＳｉＯＮ系薄膜は、例えばプラズマＣ
ＶＤなるＣＶＤ（化学的気相成長）法によって成膜する
ことができ、膜中の原子組成比を変化させることによっ
て、光学定数の制御が行えることから、下地材料層の種
類に応じて反射防止条件の最適化を行うことが可能であ
る。
ような遠紫外波長域において良好な光学定数を有する、
酸窒化シリコン（ＳｉＯＮ）系薄膜を用いることが注目
されている。このＳｉＯＮ系薄膜は、例えばプラズマＣ
ＶＤなるＣＶＤ（化学的気相成長）法によって成膜する
ことができ、膜中の原子組成比を変化させることによっ
て、光学定数の制御が行えることから、下地材料層の種
類に応じて反射防止条件の最適化を行うことが可能であ
る。
【０００５】そして、このような反射防止膜は、ボトム
ゲート型の薄膜トランジスタ（ＴＦＴ）の製造工程にお
いても、ゲート絶縁膜に被覆されたゲート電極に一部重
なるごとくチャネル材料層をパターニングするに際して
用いることができる。
ゲート型の薄膜トランジスタ（ＴＦＴ）の製造工程にお
いても、ゲート絶縁膜に被覆されたゲート電極に一部重
なるごとくチャネル材料層をパターニングするに際して
用いることができる。
【０００６】ＴＦＴの製造工程について図７〜図９を参
照しながら説明する。先ず、図７に示されるように、絶
縁基板１上にゲート電極２と該ゲート電極２を被覆する
ゲート絶縁膜３とを形成し、ポリシリコンよりなるチャ
ネル材料層４を積層した後、該チャネル材料層４のパタ
ーニングに際して、フォトレジスト塗膜を形成するに先
立ってＳｉＯＮ系材料膜よりなる反射防止膜６を積層す
る。そして、該反射防止膜６によってチャネル材料層４
からの反射光の影響を防止しながら、フォトレジスト塗
膜の選択露光を行い、現像処理を経て、所望形状のフォ
トレジスト・パターン７を形成する。その後、図８に示
されるように、上記フォトレジスト・パターン７をマス
クとして、反応性イオンエッチング（ＲＩＥ）により反
射防止膜６を異方性エッチングした後、エッチング条件
を切り替えて、図９に示されるように、チャネル材料層
４をエッチングすることにより、ゲート電極に一部重な
るごとくチャネル材料層４と反射防止膜６よりなる積層
膜パターン１３を形成する。
照しながら説明する。先ず、図７に示されるように、絶
縁基板１上にゲート電極２と該ゲート電極２を被覆する
ゲート絶縁膜３とを形成し、ポリシリコンよりなるチャ
ネル材料層４を積層した後、該チャネル材料層４のパタ
ーニングに際して、フォトレジスト塗膜を形成するに先
立ってＳｉＯＮ系材料膜よりなる反射防止膜６を積層す
る。そして、該反射防止膜６によってチャネル材料層４
からの反射光の影響を防止しながら、フォトレジスト塗
膜の選択露光を行い、現像処理を経て、所望形状のフォ
トレジスト・パターン７を形成する。その後、図８に示
されるように、上記フォトレジスト・パターン７をマス
クとして、反応性イオンエッチング（ＲＩＥ）により反
射防止膜６を異方性エッチングした後、エッチング条件
を切り替えて、図９に示されるように、チャネル材料層
４をエッチングすることにより、ゲート電極に一部重な
るごとくチャネル材料層４と反射防止膜６よりなる積層
膜パターン１３を形成する。
【０００７】
【発明が解決しようとする課題】ところが、以上のよう
にして製造されたＴＦＴにおいては、配線ショートを起
こしやすい。これは、反射防止膜６を異方性エッチング
すると、図８に示されるように、段差部分で残渣（スト
リンガ）１１が発生してしまうことが原因である。そし
て、チャネル材料層４のエッチング時には、図９に示さ
れるように、該ストリンガ１１がマスクとなって、この
下のチャネル材料層４も除去できなくなり、ゲート電極
２に平行に残留部分１２が残ってしまうのである。
にして製造されたＴＦＴにおいては、配線ショートを起
こしやすい。これは、反射防止膜６を異方性エッチング
すると、図８に示されるように、段差部分で残渣（スト
リンガ）１１が発生してしまうことが原因である。そし
て、チャネル材料層４のエッチング時には、図９に示さ
れるように、該ストリンガ１１がマスクとなって、この
下のチャネル材料層４も除去できなくなり、ゲート電極
２に平行に残留部分１２が残ってしまうのである。
【０００８】チャネル材料層４の残留部分１２を残さな
いためには、ストリンガ１１をウェットエッチングによ
り除去することが有効であると考えられる。実際に、Ｓ
ｉＯＮ系材料膜はＨＦやＨＦ／ＮＨ4 Ｆ等の希フッ酸溶
液よりなるエッチング溶液によって除去できることか
ら、上記エッチング溶液によりストリンガ１１を除去す
ることは可能である。
いためには、ストリンガ１１をウェットエッチングによ
り除去することが有効であると考えられる。実際に、Ｓ
ｉＯＮ系材料膜はＨＦやＨＦ／ＮＨ4 Ｆ等の希フッ酸溶
液よりなるエッチング溶液によって除去できることか
ら、上記エッチング溶液によりストリンガ１１を除去す
ることは可能である。
【０００９】しかしながら、ウェットエッチングを行う
と、チャネル材料層４を構成するポリシリコン層の粒界
にエッチング溶液が浸透するという現象が起こり、特
に、該ポリシリコン層がオン電流の増大とオフ電流の低
減を目的として大粒径化されている場合には、該エッチ
ング溶液が浸透しやすく、ゲート絶縁膜３にまで達して
しまう。そして、エッチング溶液がゲート絶縁膜３に達
すると、該ゲート絶縁膜３がエッチングされてしまい、
デバイスの電気特性は著しく劣化してしまうこととな
る。
と、チャネル材料層４を構成するポリシリコン層の粒界
にエッチング溶液が浸透するという現象が起こり、特
に、該ポリシリコン層がオン電流の増大とオフ電流の低
減を目的として大粒径化されている場合には、該エッチ
ング溶液が浸透しやすく、ゲート絶縁膜３にまで達して
しまう。そして、エッチング溶液がゲート絶縁膜３に達
すると、該ゲート絶縁膜３がエッチングされてしまい、
デバイスの電気特性は著しく劣化してしまうこととな
る。
【００１０】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、反射防止膜の除去に際してウ
ェットエッチングを適用しても、デバイスの電気特性を
維持することが可能な薄膜トランジスタの製造方法を提
供することを目的とする。
て提案されたものであり、反射防止膜の除去に際してウ
ェットエッチングを適用しても、デバイスの電気特性を
維持することが可能な薄膜トランジスタの製造方法を提
供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る薄膜トラン
ジスタ（ＴＦＴ）の製造方法は、上述の目的を達成する
ために提案されたものであり、ゲート絶縁膜に被覆され
たゲート電極の上にチャネル材料層、エッチング溶液透
過防止膜、および反射防止膜とをこの順に積層する工程
と、前記反射防止膜上にフォトレジスト・パターンを形
成する工程と、前記フォトレジスト・パターンをマスク
として前記反射防止膜を少なくともその一部はウェット
エッチングによりエッチングする工程と、前記エッチン
グ溶液透過防止膜とチャネル材料層とをエッチングする
ことにより積層膜パターンを形成する工程とを有するも
のである。
ジスタ（ＴＦＴ）の製造方法は、上述の目的を達成する
ために提案されたものであり、ゲート絶縁膜に被覆され
たゲート電極の上にチャネル材料層、エッチング溶液透
過防止膜、および反射防止膜とをこの順に積層する工程
と、前記反射防止膜上にフォトレジスト・パターンを形
成する工程と、前記フォトレジスト・パターンをマスク
として前記反射防止膜を少なくともその一部はウェット
エッチングによりエッチングする工程と、前記エッチン
グ溶液透過防止膜とチャネル材料層とをエッチングする
ことにより積層膜パターンを形成する工程とを有するも
のである。
【００１２】そして、本発明においては、積層膜パター
ンを形成した後、フォトレジスト・パターンを除去し、
その後、熱処理を行うことにより該積層膜パターン中の
少なくとも前記エッチング溶液透過防止膜を酸化して絶
縁膜に変化させて好適である。
ンを形成した後、フォトレジスト・パターンを除去し、
その後、熱処理を行うことにより該積層膜パターン中の
少なくとも前記エッチング溶液透過防止膜を酸化して絶
縁膜に変化させて好適である。
【００１３】ここで、エッチング溶液透過防止膜とは、
反射防止膜のストリンガを除去するために用いるエッチ
ング溶液が浸透するのを防止する働きを示す膜である。
このため、該エッチング溶液透過防止膜としては、粒界
を持たないアモルファス・シリコン膜を成膜して好適で
ある。但し、エッチング溶液透過防止膜として設けられ
たアモルファス・シリコン膜がチャネル材料層上に残存
されると、ＴＦＴの電気特性に悪影響を及ぼすこととな
るため、積層膜パターン形成後には、該エッチング溶液
透過防止膜を熱処理によって十分に酸化しておく必要が
ある。このとき、チャネル材料層の表層部は酸化されて
も問題ないが、深層部まで酸化してしまうことがないよ
うに、熱処理の条件を最適化する必要がある。
反射防止膜のストリンガを除去するために用いるエッチ
ング溶液が浸透するのを防止する働きを示す膜である。
このため、該エッチング溶液透過防止膜としては、粒界
を持たないアモルファス・シリコン膜を成膜して好適で
ある。但し、エッチング溶液透過防止膜として設けられ
たアモルファス・シリコン膜がチャネル材料層上に残存
されると、ＴＦＴの電気特性に悪影響を及ぼすこととな
るため、積層膜パターン形成後には、該エッチング溶液
透過防止膜を熱処理によって十分に酸化しておく必要が
ある。このとき、チャネル材料層の表層部は酸化されて
も問題ないが、深層部まで酸化してしまうことがないよ
うに、熱処理の条件を最適化する必要がある。
【００１４】なお、チャネル材料層としては、エッチン
グ溶液透過防止膜の存在によって、エッチング溶液の浸
透が防止されることから、粒界を有するポリシリコン層
が適用可能である。
グ溶液透過防止膜の存在によって、エッチング溶液の浸
透が防止されることから、粒界を有するポリシリコン層
が適用可能である。
【００１５】また、反射防止膜としては、酸化シリコン
（ＳｉＯ）系材料膜、窒化シリコン（ＳｉＮ）系材料
膜、ＳｉＯＮ系材料膜のいずれを成膜してもよい。本発
明においては、積層膜パターン中の反射防止膜は除去さ
れないため、この積層膜パターンを被覆するごとく設け
られた層間絶縁膜にチャネル材料層に臨むコンタクト・
ホールを形成するような場合にも、フォトリソグラフィ
に際して、残存する反射防止膜を再度使用することがで
きる。
（ＳｉＯ）系材料膜、窒化シリコン（ＳｉＮ）系材料
膜、ＳｉＯＮ系材料膜のいずれを成膜してもよい。本発
明においては、積層膜パターン中の反射防止膜は除去さ
れないため、この積層膜パターンを被覆するごとく設け
られた層間絶縁膜にチャネル材料層に臨むコンタクト・
ホールを形成するような場合にも、フォトリソグラフィ
に際して、残存する反射防止膜を再度使用することがで
きる。
【００１６】
【作用】本発明に係るＴＦＴの製造方法においては、反
射防止膜の下層にエッチング溶液透過防止膜を形成する
ため、反射防止膜のストリンガを除去するためのウェッ
トエッチングを行うに際して、該エッチング溶液透過防
止膜より下層へのエッチング溶液の浸透が防止できる。
したがって、エッチング溶液によってゲート絶縁膜がエ
ッチングされてしまうことがなく、ＴＦＴの電気特性を
向上させることができる。
射防止膜の下層にエッチング溶液透過防止膜を形成する
ため、反射防止膜のストリンガを除去するためのウェッ
トエッチングを行うに際して、該エッチング溶液透過防
止膜より下層へのエッチング溶液の浸透が防止できる。
したがって、エッチング溶液によってゲート絶縁膜がエ
ッチングされてしまうことがなく、ＴＦＴの電気特性を
向上させることができる。
【００１７】特に、上記エッチング溶液透過防止膜とし
て、アモルファス・シリコン膜を成膜すれば、該アモル
ファス・シリコン膜が粒界を持たない膜であるため、エ
ッチング溶液の透過を十分に防止することができる。
て、アモルファス・シリコン膜を成膜すれば、該アモル
ファス・シリコン膜が粒界を持たない膜であるため、エ
ッチング溶液の透過を十分に防止することができる。
【００１８】そして、チャネル材料層としてポリシリコ
ン層を形成しても、粒界にエッチング溶液が浸透するこ
とがないため、該ポリシリコン層の結晶粒径を大粒径化
することが可能となり、オン電流の増大とオフ電流の低
減を図ることも可能となる。
ン層を形成しても、粒界にエッチング溶液が浸透するこ
とがないため、該ポリシリコン層の結晶粒径を大粒径化
することが可能となり、オン電流の増大とオフ電流の低
減を図ることも可能となる。
【００１９】そして、このようにウェットエッチングが
可能になると、反射防止膜のストリンガを十分に除去す
ることができるため、チャネル材料層も残留部分を残す
ことなく、適正にパターニングでき、配線のショートを
防ぐことができる。
可能になると、反射防止膜のストリンガを十分に除去す
ることができるため、チャネル材料層も残留部分を残す
ことなく、適正にパターニングでき、配線のショートを
防ぐことができる。
【００２０】また、本発明においては、積層膜パターン
を形成した後、エッチング溶液透過防止膜を絶縁膜に変
化させるため、エッチング溶液透過防止膜を介したソー
ス／ドレイン領域間のショートやリーク電流が発生が防
止できる。さらに、チャネル材料層と反射防止膜との間
に絶縁膜が形成されれば、該反射防止膜の絶縁性の優劣
も問題とならない。
を形成した後、エッチング溶液透過防止膜を絶縁膜に変
化させるため、エッチング溶液透過防止膜を介したソー
ス／ドレイン領域間のショートやリーク電流が発生が防
止できる。さらに、チャネル材料層と反射防止膜との間
に絶縁膜が形成されれば、該反射防止膜の絶縁性の優劣
も問題とならない。
【００２１】
【実施例】以下、本発明を適用したＴＦＴの製造方法の
具体例を、図１〜図６を参照しながら説明する。
具体例を、図１〜図６を参照しながら説明する。
【００２２】先ず、図１に示されるように、パターニン
グされたゲート電極２を被覆するごとく、ゲート絶縁膜
３、チャネル材料層４、エッチング溶液透過防止膜５、
反射防止膜６を形成した。
グされたゲート電極２を被覆するごとく、ゲート絶縁膜
３、チャネル材料層４、エッチング溶液透過防止膜５、
反射防止膜６を形成した。
【００２３】具体的には、ＳｉＯ系材料よりなる絶縁基
板１上にｎ型ポリシリコン層を５０ｎｍなる膜厚に堆積
させ、フォトリソグラフィおよびＲＩＥにより所望のゲ
ート電極形状にパターニングして、ゲート電極２を形成
した後、原料ガスとしてテトラエトキシシラン（ＴＥＯ
Ｓ）を用いて減圧ＣＶＤを行い、ＳｉＯ系材料膜よりな
るゲート絶縁膜３を３０ｎｍなる膜厚に成膜した。続い
て、減圧ＣＶＤによりアモルファスシリコン膜を３５ｎ
ｍを成膜し、Ｎ2 ガス中、６００℃にて１０時間アニー
ルすることにより、上記アモルファスシリコン膜の大粒
径化を行ってポリシリコンよりなるチャネル材料層４を
形成した。
板１上にｎ型ポリシリコン層を５０ｎｍなる膜厚に堆積
させ、フォトリソグラフィおよびＲＩＥにより所望のゲ
ート電極形状にパターニングして、ゲート電極２を形成
した後、原料ガスとしてテトラエトキシシラン（ＴＥＯ
Ｓ）を用いて減圧ＣＶＤを行い、ＳｉＯ系材料膜よりな
るゲート絶縁膜３を３０ｎｍなる膜厚に成膜した。続い
て、減圧ＣＶＤによりアモルファスシリコン膜を３５ｎ
ｍを成膜し、Ｎ2 ガス中、６００℃にて１０時間アニー
ルすることにより、上記アモルファスシリコン膜の大粒
径化を行ってポリシリコンよりなるチャネル材料層４を
形成した。
【００２４】さらに、減圧ＣＶＤによりアモルファスシ
リコン膜よりなるエッチング溶液透過防止膜５を２０ｎ
ｍなる膜厚にて成膜し、続いて、ＳｉＨ4 ／Ｎ2 Ｏ混合
ガスを用いてプラズマＣＶＤを行い、ＳｉＯＮ系材料膜
よりなる反射防止膜６を２０〜４０ｎｍなる膜厚に成膜
した。なお、反射防止膜６の光学定数は、複素屈折率の
実数部ｎが２．４±０．６、虚数部係数が０．７±０．
２となるように設定した。
リコン膜よりなるエッチング溶液透過防止膜５を２０ｎ
ｍなる膜厚にて成膜し、続いて、ＳｉＨ4 ／Ｎ2 Ｏ混合
ガスを用いてプラズマＣＶＤを行い、ＳｉＯＮ系材料膜
よりなる反射防止膜６を２０〜４０ｎｍなる膜厚に成膜
した。なお、反射防止膜６の光学定数は、複素屈折率の
実数部ｎが２．４±０．６、虚数部係数が０．７±０．
２となるように設定した。
【００２５】次に、図２に示されるように、上記反射防
止膜６上にフォトレジスト・パターン７を形成した。具
体的には、ウェハの全面に亘ってフォトレジスト塗膜を
形成した後、上記反射防止膜６によって下層からの反射
光の影響を防止しながら、ＫｒＦエキシマレーザ光（２
４８ｎｍ）を露光光とした選択露光を行い、続いて現像
処理を施すことによって、所望形状のフォトレジスト・
パターン７を得た。
止膜６上にフォトレジスト・パターン７を形成した。具
体的には、ウェハの全面に亘ってフォトレジスト塗膜を
形成した後、上記反射防止膜６によって下層からの反射
光の影響を防止しながら、ＫｒＦエキシマレーザ光（２
４８ｎｍ）を露光光とした選択露光を行い、続いて現像
処理を施すことによって、所望形状のフォトレジスト・
パターン７を得た。
【００２６】そして、上記フォトレジスト・パターン７
をマスクとして、ＣＦ4 ／ＣＨＦ3混合ガスを用いたＲ
ＩＥにより反射防止膜６に対する異方性エッチングを行
った。これにより、図３に示されるように、反射防止膜
６の大部分が除去されたが、段差部分にはストリンガ１
１が残留した状態となった。
をマスクとして、ＣＦ4 ／ＣＨＦ3混合ガスを用いたＲ
ＩＥにより反射防止膜６に対する異方性エッチングを行
った。これにより、図３に示されるように、反射防止膜
６の大部分が除去されたが、段差部分にはストリンガ１
１が残留した状態となった。
【００２７】このため、続いて、エッチング溶液透過防
止膜５をエッチング・ストッパとして、希フッ酸溶液を
用いたウェットエッチングを行い、反射防止膜６のスト
リンガ１１を除去した。これにより、図４に示されるよ
うに、フォトレジスト・パターン７にてマスクされた範
囲以外の反射防止膜６が全て除去できた。
止膜５をエッチング・ストッパとして、希フッ酸溶液を
用いたウェットエッチングを行い、反射防止膜６のスト
リンガ１１を除去した。これにより、図４に示されるよ
うに、フォトレジスト・パターン７にてマスクされた範
囲以外の反射防止膜６が全て除去できた。
【００２８】その後、ＨＢｒ／Ｏ2 混合ガスを用いた有
磁場マイクロ波プラズマ（ＥＣＲ）エッチングによっ
て、エッチング溶液透過防止膜５、チャネル材料層４に
対する異方性エッチングを行った。これにより、図５に
示されるように、チャネル材料層４、エッチング溶液透
過防止膜５、反射防止膜６がこの順に積層され、ゲート
電極２のパターンに直交する積層膜パターン８が形成さ
れた。
磁場マイクロ波プラズマ（ＥＣＲ）エッチングによっ
て、エッチング溶液透過防止膜５、チャネル材料層４に
対する異方性エッチングを行った。これにより、図５に
示されるように、チャネル材料層４、エッチング溶液透
過防止膜５、反射防止膜６がこの順に積層され、ゲート
電極２のパターンに直交する積層膜パターン８が形成さ
れた。
【００２９】上述のようにして、積層膜パターン８を形
成した後、フォトレジスト・パターン７を除去し、その
後、Ｈ2 ／Ｏ2 混合ガス雰囲気下で８００℃に加熱する
ことにより、エッチング溶液透過防止膜５の全てとチャ
ネル材料層４の一部とを酸化してＳｉＯ系絶縁膜９を生
成させた。これにより、図６に示されるように、上述の
積層膜パターン８は、１０ｎｍ厚のチャネル材料層４、
約７０ｎｍ厚のＳｉＯ系絶縁膜９、反射防止膜６がこの
順に積層された積層膜パターン１０に変化した。
成した後、フォトレジスト・パターン７を除去し、その
後、Ｈ2 ／Ｏ2 混合ガス雰囲気下で８００℃に加熱する
ことにより、エッチング溶液透過防止膜５の全てとチャ
ネル材料層４の一部とを酸化してＳｉＯ系絶縁膜９を生
成させた。これにより、図６に示されるように、上述の
積層膜パターン８は、１０ｎｍ厚のチャネル材料層４、
約７０ｎｍ厚のＳｉＯ系絶縁膜９、反射防止膜６がこの
順に積層された積層膜パターン１０に変化した。
【００３０】その後、ＴＦＴのしきい値電圧Ｖthを制御
するために、全面に亘ってイオン注入を行った後、チャ
ネルとなる領域上の積層膜パターン１０をフォトレジス
ト・パターンによりマスクして、ＢＦ2 をイオン加速エ
ネルギー５０ｋｅＶ、ドース量１×１０1 4〜５×１０1 4
個／ｃｍ2 なる条件にてイオン注入を行った。続いて、
フォトレジスト・パターンを除去し、１０５０℃にて１
０秒間、ラピッド・サーマル・アニール（ＲＴＡ）を行
って不純物の活性化および拡散を行った。これにより、
図示しないが、チャネル材料層４におけるゲート電極２
に一部重なる領域にソース／ドレイン領域が形成され、
該ソース／ドレイン領域に挟まれた領域にチャネル領域
が形成された。そして、常法にしたがって、上記積層膜
パターン１０を被覆するごとく層間絶縁膜を形成し、該
層間絶縁膜を介してゲート電極２、ソース／ドレイン領
域７にそれぞれ電気的に接続する上層配線を形成して、
ＴＦＴを完成させた。なお、積層膜パターン１０中の反
射防止膜６の除去を行わないため、積層膜パターン１０
上の層間絶縁膜に対してフォトリソグラフィを行う際に
は、該反射防止膜６が再度使用できた。
するために、全面に亘ってイオン注入を行った後、チャ
ネルとなる領域上の積層膜パターン１０をフォトレジス
ト・パターンによりマスクして、ＢＦ2 をイオン加速エ
ネルギー５０ｋｅＶ、ドース量１×１０1 4〜５×１０1 4
個／ｃｍ2 なる条件にてイオン注入を行った。続いて、
フォトレジスト・パターンを除去し、１０５０℃にて１
０秒間、ラピッド・サーマル・アニール（ＲＴＡ）を行
って不純物の活性化および拡散を行った。これにより、
図示しないが、チャネル材料層４におけるゲート電極２
に一部重なる領域にソース／ドレイン領域が形成され、
該ソース／ドレイン領域に挟まれた領域にチャネル領域
が形成された。そして、常法にしたがって、上記積層膜
パターン１０を被覆するごとく層間絶縁膜を形成し、該
層間絶縁膜を介してゲート電極２、ソース／ドレイン領
域７にそれぞれ電気的に接続する上層配線を形成して、
ＴＦＴを完成させた。なお、積層膜パターン１０中の反
射防止膜６の除去を行わないため、積層膜パターン１０
上の層間絶縁膜に対してフォトリソグラフィを行う際に
は、該反射防止膜６が再度使用できた。
【００３１】以上のようにして製造されたＴＦＴについ
て電気特性を測定したところ、ウェットエッチングによ
る反射防止膜６のストリンガ１１の除去を行わずに製造
したＴＦＴで発生したような配線ショートが見られず、
ソース／ドレイン領域７間のリーク電流が大幅に低減さ
れ、またキャリアの移動度も向上していることがわかっ
た。また、エッチング溶液透過防止膜５を形成せずにウ
ェットエッチングを行って製造したＴＦＴに比しても電
気特性に優れていることがわかった。
て電気特性を測定したところ、ウェットエッチングによ
る反射防止膜６のストリンガ１１の除去を行わずに製造
したＴＦＴで発生したような配線ショートが見られず、
ソース／ドレイン領域７間のリーク電流が大幅に低減さ
れ、またキャリアの移動度も向上していることがわかっ
た。また、エッチング溶液透過防止膜５を形成せずにウ
ェットエッチングを行って製造したＴＦＴに比しても電
気特性に優れていることがわかった。
【００３２】これは、本実施例におけるＴＦＴの製造方
法においては、チャネル材料層４上にエッチング溶液透
過防止膜５を成膜したため、反射防止膜６のストリンガ
をウェットエッチングによって除去したにも関わらず、
チャネル材料層４やゲート絶縁膜３にエッチング溶液が
浸透しなかったからである。また、エッチング溶液透過
防止膜５の全てとチャネル材料層４の一部を酸化してＳ
ｉＯ系絶縁膜９を形成しているため、チャネル材料層４
に接する材料膜の絶縁性が確保されたことも、ＴＦＴの
電気特性を向上させた理由である。
法においては、チャネル材料層４上にエッチング溶液透
過防止膜５を成膜したため、反射防止膜６のストリンガ
をウェットエッチングによって除去したにも関わらず、
チャネル材料層４やゲート絶縁膜３にエッチング溶液が
浸透しなかったからである。また、エッチング溶液透過
防止膜５の全てとチャネル材料層４の一部を酸化してＳ
ｉＯ系絶縁膜９を形成しているため、チャネル材料層４
に接する材料膜の絶縁性が確保されたことも、ＴＦＴの
電気特性を向上させた理由である。
【００３３】以上、本発明に係る薄膜トランジスタの製
造方法を適用した具体例について説明したが、本発明は
上述の実施例に限定されるものではなく、種々の変形変
更が可能である。例えば、反射防止膜６としては、この
上層に設けられるフォトレジスト塗膜に対するフォトリ
ソグラフィが適正に行えるならば、ＳｉＯ系材料膜やＳ
ｉＮ系材料膜であってよい。また、その他のウェハの構
成や各材料層の成膜条件も上述した実施例に限られな
い。
造方法を適用した具体例について説明したが、本発明は
上述の実施例に限定されるものではなく、種々の変形変
更が可能である。例えば、反射防止膜６としては、この
上層に設けられるフォトレジスト塗膜に対するフォトリ
ソグラフィが適正に行えるならば、ＳｉＯ系材料膜やＳ
ｉＮ系材料膜であってよい。また、その他のウェハの構
成や各材料層の成膜条件も上述した実施例に限られな
い。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
に係るＴＦＴの製造方法においては、電気特性を劣化さ
せることなく、チャネル材料層を適正にパターニングで
きる。このため、本発明を適用することにより、ＳＲＡ
Ｍの負荷抵抗素子として用いられるポリシリコンチャネ
ル型のＴＦＴの性能を大幅に向上させることができる。
に係るＴＦＴの製造方法においては、電気特性を劣化さ
せることなく、チャネル材料層を適正にパターニングで
きる。このため、本発明を適用することにより、ＳＲＡ
Ｍの負荷抵抗素子として用いられるポリシリコンチャネ
ル型のＴＦＴの性能を大幅に向上させることができる。
【００３５】また、本発明においては、積層膜パターン
における反射防止膜は除去する必要がなく、次のフォト
リソグラフィにも該反射防止膜が使用できることから、
生産性にも優れている。
における反射防止膜は除去する必要がなく、次のフォト
リソグラフィにも該反射防止膜が使用できることから、
生産性にも優れている。
【００３６】即ち、本発明を適用すると、電気特性に優
れた信頼性の高いＴＦＴを大幅なコスト上昇を伴わずに
提供可能となり、工業的価値が極めて高い。
れた信頼性の高いＴＦＴを大幅なコスト上昇を伴わずに
提供可能となり、工業的価値が極めて高い。
【図１】本発明の薄膜トランジスタの製造工程におい
て、ゲート絶縁膜に被覆されたゲート電極上にチャネル
材料層、エッチング溶液透過防止膜、反射防止膜がこの
順に積層された状態を模式的に示す斜視図である。
て、ゲート絶縁膜に被覆されたゲート電極上にチャネル
材料層、エッチング溶液透過防止膜、反射防止膜がこの
順に積層された状態を模式的に示す斜視図である。
【図２】図１のウェハにおいて、フォトレジスト・パタ
ーンが形成された状態を模式的に示す斜視図である。
ーンが形成された状態を模式的に示す斜視図である。
【図３】図２のウェハにおいて、反射防止膜の異方性エ
ッチングがなされた状態を模式的に示す斜視図である。
ッチングがなされた状態を模式的に示す斜視図である。
【図４】図３のウェハにおいて、ウェットエッチングに
よるストリンガの除去がなされた状態を模式的に示す斜
視図である。
よるストリンガの除去がなされた状態を模式的に示す斜
視図である。
【図５】図４のウェハにおいて、エッチング溶液透過防
止膜、チャネル材料層のエッチングがなされた状態を模
式的に示す斜視図である。
止膜、チャネル材料層のエッチングがなされた状態を模
式的に示す斜視図である。
【図６】図５のウェハにおいて、フォトレジスト・パタ
ーンの除去、エッチング溶液透過防止膜の全てとチャネ
ル材料層の一部が酸化されてＳｉＯ系絶縁膜が形成され
た状態を模式的に示す斜視図である。
ーンの除去、エッチング溶液透過防止膜の全てとチャネ
ル材料層の一部が酸化されてＳｉＯ系絶縁膜が形成され
た状態を模式的に示す斜視図である。
【図７】従来の薄膜トランジスタの製造工程において、
ゲート絶縁膜に被覆されたゲート電極上にチャネル材料
層、エッチング溶液透過防止膜、反射防止膜がこの順に
積層され、フォトレジスト・パターンが形成された状態
を模式的に示す斜視図である。
ゲート絶縁膜に被覆されたゲート電極上にチャネル材料
層、エッチング溶液透過防止膜、反射防止膜がこの順に
積層され、フォトレジスト・パターンが形成された状態
を模式的に示す斜視図である。
【図８】図７のウェハにおいて、反射防止膜のエッチン
グがなされた状態を模式的に示す斜視図である。
グがなされた状態を模式的に示す斜視図である。
【図９】図８のウェハにおいて、チャネル材料層のエッ
チングがなされた状態を模式的に示す斜視図である。
チングがなされた状態を模式的に示す斜視図である。
１ 絶縁基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ チャネル材料層 ５ エッチング溶液透過防止膜 ６ 反射防止膜 ７ フォトレジスト・パターン ８，１０ 積層膜パターン ９ ＳｉＯ系絶縁膜 １１ ストリンガ
Claims (5)
- 【請求項１】 ゲート絶縁膜に被覆されたゲート電極の
上にチャネル材料層、エッチング溶液透過防止膜、およ
び反射防止膜とをこの順に積層する工程と、 前記反射防止膜上にフォトレジスト・パターンを形成す
る工程と、 前記フォトレジスト・パターンをマスクとして前記反射
防止膜を少なくともその一部はウェットエッチングによ
りエッチングする工程と、 前記エッチング溶液透過防止膜とチャネル材料層とをエ
ッチングすることにより積層膜パターンを形成する工程
とを有する薄膜トランジスタの製造方法。 - 【請求項２】 前記積層膜パターンを形成した後、フォ
トレジスト・パターンを除去し、その後、熱処理を行う
ことにより該積層膜パターン中の少なくとも前記エッチ
ング溶液透過防止膜を酸化して絶縁膜に変化させる請求
項１記載の薄膜トランジスタの製造方法。 - 【請求項３】 前記反射防止膜として酸化シリコン系材
料膜、窒化シリコン系材料膜、酸窒化シリコン系材料膜
から選ばれる少なくとも１種類の材料膜を用いる請求項
１または請求項２に記載の薄膜トランジスタの製造方
法。 - 【請求項４】 前記エッチング溶液透過防止膜としてア
モルファス・シリコン膜を成膜する請求項１ないし請求
項３のいずれか１項に記載の薄膜トランジスタの製造方
法。 - 【請求項５】 前記チャネル材料層としてポリシリコン
膜を用いる請求項１ないし請求項４のいずれか１項に記
載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19035494A JPH0855991A (ja) | 1994-08-12 | 1994-08-12 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19035494A JPH0855991A (ja) | 1994-08-12 | 1994-08-12 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855991A true JPH0855991A (ja) | 1996-02-27 |
Family
ID=16256801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19035494A Withdrawn JPH0855991A (ja) | 1994-08-12 | 1994-08-12 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855991A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022192060A1 (en) * | 2021-03-12 | 2022-09-15 | Raytheon Company | Optical window with abrasion tolerance |
| US11513072B2 (en) | 2021-03-12 | 2022-11-29 | Raytheon Company | Ablation sensor with optical measurement |
-
1994
- 1994-08-12 JP JP19035494A patent/JPH0855991A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022192060A1 (en) * | 2021-03-12 | 2022-09-15 | Raytheon Company | Optical window with abrasion tolerance |
| US11513072B2 (en) | 2021-03-12 | 2022-11-29 | Raytheon Company | Ablation sensor with optical measurement |
| US11880018B2 (en) | 2021-03-12 | 2024-01-23 | Raytheon Company | Optical window with abrasion tolerance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376628B1 (ko) | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 | |
| KR100207472B1 (ko) | 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체장치 및 그 제조 방법 | |
| KR100925029B1 (ko) | 반도체 소자의 제조방법 | |
| KR100268894B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP3700231B2 (ja) | 接続孔の形成方法 | |
| US6383859B2 (en) | Method of forming semiconductor device including patterning lower electrode of capacitor and gate electrode of transistor with same resist | |
| JP4411677B2 (ja) | 半導体装置の製造方法 | |
| US4751554A (en) | Silicon-on-sapphire integrated circuit and method of making the same | |
| JPH0855991A (ja) | 薄膜トランジスタの製造方法 | |
| US6703297B1 (en) | Method of removing inorganic gate antireflective coating after spacer formation | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US6087271A (en) | Methods for removal of an anti-reflective coating following a resist protect etching process | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| KR20030079806A (ko) | 적층형 게이트 전극을 갖는 반도체 장치의 제조 방법 | |
| JP3505848B2 (ja) | 半導体装置およびその製造方法 | |
| EP1317768B1 (en) | Dry isotropic removal of inorganic anti-reflective coating after poly gate etching | |
| JPH0846186A (ja) | 半導体装置 | |
| JPH0855992A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20050191835A1 (en) | Methods of fabricating semiconductor devices having salicide | |
| JP3289480B2 (ja) | 半導体装置の製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| KR100259169B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100334869B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US6544852B1 (en) | Method of fabricating semiconductor device | |
| KR0152933B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |