JPH0855925A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0855925A
JPH0855925A JP19303494A JP19303494A JPH0855925A JP H0855925 A JPH0855925 A JP H0855925A JP 19303494 A JP19303494 A JP 19303494A JP 19303494 A JP19303494 A JP 19303494A JP H0855925 A JPH0855925 A JP H0855925A
Authority
JP
Japan
Prior art keywords
lid
semiconductor device
wiring pattern
external connection
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19303494A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Yoichi Harayama
洋一 原山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP19303494A priority Critical patent/JPH0855925A/ja
Publication of JPH0855925A publication Critical patent/JPH0855925A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

(57)【要約】 【目的】 キャビティダウン型の半導体装置での実装密
度を高め効果的に多ピン化を図るとともに、外部接続端
子とパッケージ本体の配線パターン、半導体チップとの
電気的接続を確実にして信頼性の高い半導体装置を得
る。 【構成】 パッケージ本体20に設けたキャビティ22
内に半導体素子26が搭載され、キャビティ26側に外
部接続端子30が設けられてなる半導体装置において、
前記キャビティ22の開口部がリッド28により封止さ
れ、該リッド28に外部接続端子30を接続する配線パ
ターン32が設けられ、該配線パターン32に外部接続
端子30が接続され、前記リッド28側面に設けられ、
前記配線パターンに接続された側面電極28aと、前記
リッド28周辺のパッケージ本体20の外面に形成され
た接続用電極が電気的に接続されていることを特徴とす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、とくにキャビティダウン型の半導体装置
およびその製造方法に関する。
【0002】
【従来の技術】PGA(ピングリッドアレイ)あるいは
BGA(ボールグリッドアレイ)等の半導体装置はパッ
ケージ本体の外面にリードピンあるいははんだボール等
の外部接続端子をアレイ状に配置することにより実装密
度の向上を図っている。これら半導体装置のうちキャビ
ティダウン型の半導体装置はキャビティ開口部の周辺に
外部接続端子を設け、半導体素子を搭載するキャビティ
座面を放熱板として半導体装置の熱放散性を向上させる
ようにしている。
【0003】図8にキャビティダウン型の半導体装置の
従来例を示す。5が半導体素子、6が放熱板、7がキャ
ビティの開口部に封着したリッドである。パッケージ本
体がプラスチック材料のように熱伝導性の低い材料の場
合は、このようにキャビティの底部に放熱板6を取り付
けることによってパッケージの熱放散性を好適に向上さ
せることができる。なお、図示例は外部接続端子として
はんだボール8を使用して表面実装可能としたものであ
る。
【0004】
【発明が解決しようとする課題】上記のようにキャビテ
ィダウン型の半導体装置は半導体素子5の搭載部に放熱
板6を使用したりすることによってキャビティアップ型
の半導体装置にくらべて熱放散性を有効に向上させるこ
とができるが、外部接続端子の実装密度の点ではキャビ
ティアップ型の半導体装置よりも劣っている。これは、
キャビティダウン型の半導体装置では外部接続端子を配
置する範囲がリッド7の外側のパッケージ本体の外面に
限定されるからである。
【0005】このようにキャビティダウン型の半導体装
置ではキャビティアップ型の半導体装置よりも実装密度
が劣るという問題を解消する方法として、リッド部分を
含めてパッケージ本体の外面全体に外部接続端子を配置
する半導体装置が提案されている。図9にその概略図を
示す。この半導体装置は半導体素子を搭載するパッケー
ジキャップ9と片面全体に外部接続端子を配置したパッ
ケージベース10とを封止ガラスフリット11によって
接合して成るものである(実開平3-61346 号公報) 。
【0006】封止ガラスフリット11には接合金属が所
定配置で形成され、パッケージキャップ9とパッケージ
ベース10とをガラス溶着するとともに電気的に接続す
るが、この半導体装置の場合はガラスを溶融して接合す
るため溶融ガラスによって接合金属の接続が阻害された
り、溶融ガラスがパッケージキャップ9とパッケージベ
ース10側に分かれて断線したりするといった問題があ
る。また、ガラスと接合金属を溶融して接合する場合、
実用的な低融点金属の融点は約200℃以上、低融点ガ
ラスの軟化点は300℃以上であるから、この方法はセ
ラミックパッケージ以外には適用できないという問題点
もあった。
【0007】本発明は、これら問題点を解消すべくなさ
れたものであり、その目的とするところは、キャビティ
ダウン型の半導体装置での実装密度を有効に向上させる
ことができ、セラミックパッケージに限らずプラスチッ
クパッケージ等の種々の素材のパッケージについても好
適に適用することができる半導体装置およびその好適な
製造方法を提供しようとするものである。
【0008】
【課題を解決するための手段】本発明は上記目的を達成
するため、次の構成を備える。すなわち、パッケージ本
体に設けたキャビティ内に半導体素子が搭載され、キャ
ビティ側に外部接続端子が設けられてなる半導体装置に
おいて、前記キャビティの開口部がリッドにより封止さ
れ、該リッドに外部接続端子を接続する配線パターンが
設けられ、該配線パターンに外部接続端子が接続され、
前記リッド側面に設けられ、前記配線パターンに接続さ
れた側面電極と、前記リッド周辺のパッケージ本体の外
面に形成された接続用電極が電気的に接続されているこ
とを特徴とする。また、前記半導体素子がパッケージ本
体とは別体に形成された放熱板に搭載されたことは放熱
性の優れた半導体装置が提供できる点で好ましい。ま
た、前記リッドの外面と該リッド周辺のパッケージ本体
の外面とに外部接続端子が接合されたことを特徴とす
る。あた、前記外部接続端子としてははんだボール、あ
るいは挿入用あるいは表面実装用のリードピンが好適に
用いられる。また、前記パッケージ本体がセラミック、
あるいはプラスチックからなることを特徴とする。ま
た、前記リッドの材料がパッケージ本体の材料と同一で
あることを特徴とする。また、前記リッドが、セラミッ
クあるいはプラスチックの基材に前記側面電極と外部接
続端子との間を電気的に接続する配線パターンが設けら
れ、前記配線パターンが外部接続端子の接続部を除いて
ソルダーレジスト層により被覆されたことを特徴とす
る。
【0009】また、パッケージ本体に設けられたキャビ
ティ内に半導体素子が搭載され、キャビティ側に外部接
続端子が設けられてなる半導体装置の製造方法におい
て、キャビティ内に半導体素子を搭載した後、該キャビ
ティの開口部をリッドにより封止し、該リッドに形成さ
れた配線パターンに外部接続端子を接合すると共に、前
記リッドの側縁に形成され前記配線パターンに接続され
た側面電極と、前記リッド周辺のパッケージ本体の外面
に形成された接続用電極とを電気的に接続することを特
徴とする。また、前記リッドが、セラミックグリーンシ
ートに形成するリッドの側面電極の位置に合わせて複数
のスルーホールを穿設し、前記スルーホール内に金属ぺ
ーストを充填し、前記グリーンシートに前記スルーホー
ルと接続された配線パターンを金属ぺーストにより形成
し、外部接続端子の接続部を除いて前記配線パターンを
ソルダーレジスト層となるセラミックぺーストにより被
覆し焼成した後、隣合う前記スルーホールの中心を結ぶ
部分で分割し、該分割されたスルーホール部分を側面電
極とすることにより形成されることを特徴とする。ま
た、前記リッドが、金属箔を被着したプラスチック基板
に形成するリッドの側面電極の位置に合わせて複数のス
ルーホールを穿設し、前記スルーホール内にスルーホー
ルめっきにより導体層を形成し、前記金属箔をエッチン
グして前記導体層と接続された配線パターンを形成し、
外部接続端子の接続部を除いて前記配線パターンをソル
ダーレジスト層となるプラスチックペーストにより被覆
した後、隣合う前記スルーホールの中心を結ぶ部分で分
割し、該分割されたスルーホール部分の導体層を側面電
極とすることにより形成されることを特徴とする。
【0010】
【作用】本発明に係る半導体装置はキャビティダウン型
の半導体装置でリッド外面にはんだボール等の外部接続
端子を取り付けたことを特徴とし、リッドによりキャビ
ティを封止するとともに、リッドの側面に設けた側面電
極とパッケージ本体の外面に設けた接続用電極とを電気
的に接続してなる。これにより、リッド外面に設けた外
部接続端子とパッケージ本体に設けた内部配線パターン
等の配線パターンとが確実に電気的に接続される。リッ
ド外面をはんだボールあるいはリードピンといった外部
接続端子の配置スペースとして利用することにより、多
ピン化に好適に対応することが可能になる。
【0011】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係る半導体装置
の一実施例の構成を示す断面図である。実施例の半導体
装置はセラミック材料によって形成したパッケージ本体
20にキャビティ22を貫通して設け、キャビティ22
の底部に放熱板24を接合し、放熱板24に半導体素子
26を搭載して支持する。半導体素子26とパッケージ
本体20の内部配線等の配線パターンとはワイヤボンデ
ィングによって電気的に接続する。
【0012】キャビティ22の封止はキャビティ22の
開口縁にパッケージ本体20と同材のセラミック材料を
用いて作製したリッド28を接合することによる。リッ
ド28をパッケージ本体20に接合する方法としては、
ろう材、低融点ガラスを用いて封着する方法、接着剤を
用いて接合する方法が適用できる。リッド28はその外
面に外部接続端子を所定配置で接合して成るものであ
り、実施例では外部接続端子としてはんだボール30を
接合している。このはんだボール30はパッケージ本体
20に設けた内部配線等の配線パターン20aと電気的
に導通させて取り付けるからリッド28にははんだボー
ル30とパッケージ本体20に設けた配線パターン20
aとを電気的に接続する配線パターン32を設ける。
【0013】図2にリッド28の底面図を示す。底面図
はリッド28の外面にマトリクス状にはんだボール30
を取り付けた状態を示す。リッド28はパッケージ本体
20に設けた配線パターン20aとはんだボール30と
を電気的に接続するため、その周側面にパッケージ本体
20の外面に形成した接続用電極20bに接続する側面
電極28aを設けたことを特徴とする。側面電極28a
はリッド28の側面に凹溝を設け、凹溝内に金属ぺース
トにより金属層を形成して成るものである。側面電極2
8aはパッケージ本体20の外面に設ける接続用電極2
0bの配置位置に合わせて図2に示すように所定間隔で
複数個形成する。
【0014】側面電極28aとはんだボール30とは各
々配線パターン32によって接続するが、配線パターン
32はスクリーン印刷法によりセラミック基板に金属ぺ
ーストをパターン形成し側面電極28aと電気的に接続
して形成する。実施例では配線パターン32を形成した
後、はんだボール30を接合する部位を円形に除いてリ
ッド28を形成するセラミックグリーンシートと同じ組
成のセラミックペーストをスクリーン印刷しリッド28
の外面にソルダーレジスト層34を形成するようにし
た。このソルダーレジスト層34により、はんだボール
30を好適な形状に接合することができる。ソルダーレ
ジスト層34を形成するセラミックぺーストを塗布した
後、セラミック基板を焼成してリッド28を得る。焼成
後、配線パターン32の露出部分、側面電極28a部分
にニッケル、金めっき、またははんだめっきを施す。
【0015】なお、実際に側面電極28aを有するリッ
ド28を形成する場合は、図3に示すように、大判のセ
ラミックグリーンシート36を用意し、このグリーンシ
ート36に形成しようとするリッド28の大きさおよび
側面電極28aの配置位置に合わせてスルーホール38
を穿設し、スルーホール38内に低粘度の金属ぺースト
を充填した後、配線パターン32をスクリーン印刷し、
ソルダーレジスト層34を形成するためのセラミックぺ
ーストをスクリーン印刷して焼成することによって得ら
れる。
【0016】リッド28は上記のようにして作成した焼
成体を隣合うスルーホール38の中心を結ぶ部分でスラ
イシングする方法あるいはチョコレートブレーク法によ
ってスルーホール38部分で分割することによって単体
の製品として得られる。リッド28はスルーホール38
の内壁に金属層が被着形成されて成る側面電極28aと
配線パターン32を有する製品として得られ、これをパ
ッケージ本体20のキャビティ22の開口縁に接合する
ことによってキャビティ22を封止するとともに、パッ
ケージ本体20に設けた内部配線パターン20a、半導
体素子26とはんだボール30とが側面電極28aを介
して電気的に接続された半導体装置として得られる。
【0017】リッド28の側面電極28aとパッケージ
本体20の配線パターン20aとの接合方法は、ソルダ
ー法による従来のリードレスチップキャリアの実装方法
と同様に行えばよい。図4にリッド28の側面電極28
a部分におけるパッケージ本体20の外面に設けた接続
用電極20bとの接続の様子を示す。前述したようにパ
ッケージ本体20の外面には側面電極28aと接続する
ための接続用電極20bがあらかじめ形成されており、
側面電極28aと接続用電極20bとの電気的接続はは
んだ40を介して側面電極28aと接続用電極20bを
接合することによって行うことができる。
【0018】リッド28に接合する外部接続端子として
のはんだボール30はリッド28にあらかじめ接合して
おいて、パッケージ本体20にリッド28を接合する方
法と、リッド28をパッケージ本体20に接合した後、
リッド28の外面にはんだボール30を接合する方法の
両方法を選択することができる。
【0019】本実施例ではパッケージ本体20とリッド
28をセラミック製としたが、セラミック材料としては
アルミナセラミックあるいはムライトセラミック、アル
ミナ等のセラミック粉とガラス粉とを混合した低温焼成
セラミックが好適に使用できる。また、スルーホール3
8に充填する金属ぺーストあるいは配線パターン32を
形成する際に使用する金属ぺーストの金属材としてはタ
ングステン、モリブデン、銅が好適である。
【0020】なお、パッケージ本体20とリッド28は
セラミック以外にプラスチックを基材に用いることも可
能である。プラスチック材としてはたとえば、ガラス−
エポキシ、ガラス−BT、ガラス−ポリイミド等が使用
できる。プラスチックを使用してリッド28を形成する
場合は、片面あるいは両面に銅箔を被着したプラスチッ
ク基板を用意し、これにドリル加工で図3に示すと同様
なパターンでスルーホール38を設け、スルーホールめ
っきによりスルーホール38の内面に導体層を形成す
る。リッド28に設ける配線パターン32は銅箔をエッ
チングすることによってパターン形成し、ソルダーレジ
スト層34はリッド28と同じ組成のプラスチックぺー
ストをスクリーン印刷して形成する。
【0021】リッド28はスルーホール38の中心線位
置でスライスすることによって図2に示すと同様に側面
電極28aを有する製品として得られる。はんだボール
30はリッド28に接合しておいてもよいし、リッド2
8をパッケージ本体20に接合した後にはんだボール3
0を接合してもよい。リッド28はパッケージ本体20
のキャビティ22の開口部に接着剤で接合してキャビテ
ィ22を封止する。たとえば、キャビティ22の開口部
の周縁部に枠状に形成したエポキシ樹脂等の熱硬化性樹
脂のプリプレグを置き、その上にリッド28をのせて1
50℃程度でキュアして接合することができる。はんだ
ボールは約230℃で取り付けるが、プリプレグは熱硬
化性樹脂よりなるのでキュアして固化させるとはんだボ
ールの取り付けの際に溶けることはない。
【0022】リッド28の側面電極28aをパッケージ
本体20の配線パターンに接続する方法は先の実施例と
同様で、リッド28をパッケージ本体20に封着した
後、リッド28の側面に設けた側面電極28aとパッケ
ージ本体20の外面に設けた接続用電極20bとをはん
だで接合することによる。これによって、はんだボール
30とパッケージ本体20の配線パターン20a、半導
体素子26が電気的に接続される。
【0023】図5はリッド28の外面に外部接続端子と
してのはんだボール30を取り付けるとともに、リッド
28の周囲のパッケージ本体20の外面にもはんだボー
ル30を取り付けた実施例を示す。この実施例の半導体
装置では、キャビティ22の開口縁にリッド28の取り
付け用の段差を設け、リッド28の外面とパッケージ本
体20の外面が同一高さ面となるようにして表面実装可
能としている。この実施例で示すように、本発明に係る
半導体装置ではキャビティダウン型の半導体装置で半導
体素子26を搭載するキャビティ22を封止するリッド
28の外面にも外部接続端子を配置することを可能と
し、パッケージの下面全体を外部接続端子の配置範囲と
することによって半導体装置の実装密度の向上を図るこ
とを可能にしている。
【0024】図6は放熱板24を設けない形式の半導体
装置でリッド28の外面に外部接続端子としてのはんだ
ボール30を取り付けた実施例である。図7ははんだボ
ール30にかえて外部接続端子としてリードピンを取り
付けた実施例である。リードピン42を用いる場合もは
んだボール30を用いる場合と同様に、リッド28の側
面に設けた側面電極28aによりリードピン42とパッ
ケージ本体20に設けた配線パターン20a、半導体素
子26とが電気的に接続されて半導体装置が構成され
る。リードピン42には挿入用ピンあるいは表面実装用
に短寸に形成したピンが使用できる。
【0025】なお、半導体装置はパッケージ本体20と
リッド28とを同材で形成したものを使用する方が信頼
性等の点で良いが、必要に応じてパッケージ本体20と
リッド28とを異なる組み合わせで使用することも可能
である。
【0026】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、キャビティダウン型の半導体装置でキャビ
ティを封止するリッドの外面を外部接続端子の配置スペ
ースとして利用することによって実装密度を効果的に高
めることができ、これによって有効に多ピン化を図るこ
とができる。また、パッケージ本体に設けた配線パター
ンとリッドに設ける外部接続端子との電気的接続が確実
にかつ容易に行うことができ、作業性を向上させること
ができるとともに信頼性の高い半導体装置として提供す
ることが可能になる。また、本発明方法によればリッド
外面に外部接続端子を設けた半導体装置を容易に得るこ
とができる等の著効を奏する。
【図面の簡単な説明】
【図1】半導体装置の一実施例の構成を示す断面図であ
る。
【図2】はんだボールを取り付けた状態のリッドの底面
図である。
【図3】リッドの作成方法を示す説明図である。
【図4】リッドとパッケージ本体の接続部分を示す説明
図である。
【図5】半導体装置の他の実施例の構成を示す断面図で
ある。
【図6】半導体装置のさらに他の実施例の構成を示す断
面図である。
【図7】外部接続端子としてリードピンを用いた半導体
装置の断面図である。
【図8】半導体装置の従来例を示す断面図である。
【図9】半導体装置を作成する従来方法を示す説明図で
ある。
【符号の説明】
20 パッケージ本体 20a 配線パターン 20b 接続用電極 22 キャビティ 24 放熱板 26 半導体素子 28 リッド 28a 側面電極 30 はんだボール 32 配線パターン 34 ソルダーレジスト層 38 スルーホール 40 はんだ 42 リードピン

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 パッケージ本体に設けたキャビティ内に
    半導体素子が搭載され、キャビティ側に外部接続端子が
    設けられてなる半導体装置において、 前記キャビティの開口部がリッドにより封止され、 該リッドに外部接続端子を接続する配線パターンが設け
    られ、 該配線パターンに外部接続端子が接続され、 前記リッド側面に設けられ、前記配線パターンに接続さ
    れた側面電極と、前記リッド周辺のパッケージ本体の外
    面に形成された接続用電極が電気的に接続されているこ
    とを特徴とする半導体装置。
  2. 【請求項2】 半導体素子がパッケージ本体とは別体に
    形成された放熱板に搭載されたことを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】 前記リッドの外面と該リッド周辺のパッ
    ケージ本体の外面とに外部接続端子が接合されたことを
    特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 外部接続端子がはんだボールであること
    を特徴とする請求項1記載の半導体装置。
  5. 【請求項5】 外部接続端子が挿入用あるいは表面実装
    用のリードピンであることを特徴とする請求項1記載の
    半導体装置。
  6. 【請求項6】 パッケージ本体がセラミックからなるこ
    とを特徴とする請求項1記載の半導体装置。
  7. 【請求項7】 パッケージ本体がプラスチックからなる
    ことを特徴とする請求項1記載の半導体装置。
  8. 【請求項8】 前記リッドの材料がパッケージ本体の材
    料と同一であることを特徴とする請求項1記載の半導体
    装置。
  9. 【請求項9】 前記リッドが、 セラミックあるいはプラスチックの基材に前記側面電極
    と外部接続端子との間を電気的に接続する配線パターン
    が設けられ、 前記配線パターンが外部接続端子の接続部を除いてソル
    ダーレジスト層により被覆されたことを特徴とする請求
    項1記載の半導体装置。
  10. 【請求項10】 パッケージ本体に設けられたキャビテ
    ィ内に半導体素子が搭載され、キャビティ側に外部接続
    端子が設けられてなる半導体装置の製造方法において、 キャビティ内に半導体素子を搭載した後、該キャビティ
    の開口部をリッドにより封止し、 該リッドに形成された配線パターンに外部接続端子を接
    合すると共に、 前記リッドの側縁に形成され前記配線パターンに接続さ
    れた側面電極と、前記リッド周辺のパッケージ本体の外
    面に形成された接続用電極とを電気的に接続することを
    特徴とする半導体装置の製造方法。
  11. 【請求項11】 前記リッドが、セラミックグリーンシ
    ートに形成するリッドの側面電極の位置に合わせて複数
    のスルーホールを穿設し、 前記スルーホール内に金属ぺーストを充填し、 前記グリーンシートに前記スルーホールと接続された配
    線パターンを金属ぺーストにより形成し、 外部接続端子の接続部を除いて前記配線パターンをソル
    ダーレジスト層となるセラミックぺーストにより被覆し
    焼成した後、 隣合う前記スルーホールの中心を結ぶ部分で分割し、 該分割されたスルーホール部分を側面電極とすることに
    より形成されることを特徴とする請求項10記載の半導
    体装置の製造方法。
  12. 【請求項12】 前記リッドが、金属箔を被着したプラ
    スチック基板に形成するリッドの側面電極の位置に合わ
    せて複数のスルーホールを穿設し、 前記スルーホール内にスルーホールめっきにより導体層
    を形成し、 前記金属箔をエッチングして前記導体層と接続された配
    線パターンを形成し、 外部接続端子の接続部を除いて前記配線パターンをソル
    ダーレジスト層となるプラスチックペーストにより被覆
    した後、 隣合う前記スルーホールの中心を結ぶ部分で分割し、 該分割されたスルーホール部分の導体層を側面電極とす
    ることにより形成されることを特徴とする請求項10記
    載の半導体装置の製造方法。
JP19303494A 1994-08-17 1994-08-17 半導体装置およびその製造方法 Pending JPH0855925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19303494A JPH0855925A (ja) 1994-08-17 1994-08-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19303494A JPH0855925A (ja) 1994-08-17 1994-08-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0855925A true JPH0855925A (ja) 1996-02-27

Family

ID=16301070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19303494A Pending JPH0855925A (ja) 1994-08-17 1994-08-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0855925A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Icカード及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Icカード及びその製造方法

Similar Documents

Publication Publication Date Title
US6660558B1 (en) Semiconductor package with molded flash
JP3277996B2 (ja) 回路装置、その製造方法
US5793105A (en) Inverted chip bonded with high packaging efficiency
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US5783866A (en) Low cost ball grid array device and method of manufacture thereof
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
US6486551B1 (en) Wired board and method of producing the same
JP4075204B2 (ja) 積層型半導体装置
KR100271639B1 (ko) 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
JPH09312355A (ja) 半導体装置とその製造方法
JP2870533B1 (ja) 半導体装置およびその製造方法
JPH0193198A (ja) 回路基板の製造方法
JPH0855925A (ja) 半導体装置およびその製造方法
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP3466354B2 (ja) 半導体装置
JP3136274B2 (ja) 半導体装置
JP2004055985A (ja) セラミックパッケージ及び電子装置
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP3342172B2 (ja) 電子回路部品及びその製造方法
JP3045940B2 (ja) 半導体装置およびその製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
JP3405718B2 (ja) 半導体装置
JPH0846123A (ja) 半導体装置及びその製造方法